CN110379814B - 三维存储器件及三维存储器件的制作方法 - Google Patents

三维存储器件及三维存储器件的制作方法 Download PDF

Info

Publication number
CN110379814B
CN110379814B CN201910531835.2A CN201910531835A CN110379814B CN 110379814 B CN110379814 B CN 110379814B CN 201910531835 A CN201910531835 A CN 201910531835A CN 110379814 B CN110379814 B CN 110379814B
Authority
CN
China
Prior art keywords
layer
region
etching
sub
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910531835.2A
Other languages
English (en)
Other versions
CN110379814A (zh
Inventor
郑亮
邵克坚
程强
刘青松
单静静
刘淼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910531835.2A priority Critical patent/CN110379814B/zh
Publication of CN110379814A publication Critical patent/CN110379814A/zh
Application granted granted Critical
Publication of CN110379814B publication Critical patent/CN110379814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请实施例公开了一种三维存储器件及三维存储器件的制造方法，该三维存储器件包括：衬底；堆叠层，位于衬底上方；第一刻蚀孔，按照第一密度分布于堆叠层的第一区域内；其中，第一刻蚀孔，用于形成存储阵列的存储晶体管；第一区域包括：第一子区域和第二子区域；第二刻蚀孔，按照第二密度分布于堆叠层的第二区域内；其中，第二密度不同于第一密度；第二区域包括：第三子区域和第四子区域；第二子区域与第三子区域相邻；至少一条刻蚀槽，由堆叠层的顶部向衬底方向延伸；其中，至少一条刻蚀槽在第二子区域和第三子区域的范围内具有第一宽度；至少一条刻蚀槽在第一子区域和第四子区域内具有第二宽度；第一宽度小于第二宽度。

Description

三维存储器件及三维存储器件的制作方法
技术领域
本申请实施例涉及半导体制造技术，涉及但不限于三维存储器件及三维存储器件的制作方法。
背景技术
受限于集成电路器件尺寸的限制，在对数据处理量的要求逐渐增大的发展方向下，三维存储器件(3D-NAND)的制造方案被广泛采纳。三维存储器件是由多个平面的存储器单元逐层堆叠形成的具有立体结构的器件，能够实现更大的存储容量。由于三维存储器件结构精密，在制造过程中容易产生缺陷，从而在使用时发生漏电，因此，需要改善三维存储器件的内部结构，来降低漏电发生的可能性。
发明内容
有鉴于此，本申请实施例提供一种三维存储器件及三维存储器件的制作方法。
本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种三维存储器件，该三维存储器件包括：
衬底；
堆叠层，位于所述衬底上方；
第一刻蚀孔，按照第一密度分布于所述堆叠层的第一区域内；其中，所述第一刻蚀孔，用于形成存储阵列的存储晶体管；所述第一区域包括：第一子区域和第二子区域；
第二刻蚀孔，按照第二密度分布于所述堆叠层的第二区域内；其中，所述第二密度不同于所述第一密度；所述第二区域包括：第三子区域和第四子区域；所述第二子区域与第三子区域相邻；
至少一条刻蚀槽，由所述堆叠层的顶部向所述衬底方向延伸；其中，所述至少一条刻蚀槽在所述第二子区域和所述第三子区域的范围内具有第一宽度；所述至少一条刻蚀槽在所述第一子区域和所述第四子区域内具有第二宽度；所述第一宽度小于所述第二宽度。
第二方面，本申请实施例提供一种三维存储器件的制作方法，该方法包括：
在半导体衬底上形成堆叠层；
在所述堆叠层的第一区域内，形成第一密度的第一刻蚀孔，其中，所述第一刻蚀孔，用于形成存储阵列的存储晶体管，其中，所述第一区域包括：第一子区域和第二子区域；在所述堆叠层的第二区域内，形成第二密度的第二刻蚀孔，其中，所述第二密度不同于所述第一密度；其中，所述第二区域包括：第三子区域和第四子区域；所述第二子区域与第三子区域相邻；
在所述堆叠层的顶部向衬底方向形成至少一条刻蚀槽；其中，所述至少一条刻蚀槽在所述第二子区域和所述第三子区域的范围内具有第一宽度；所述至少一条刻蚀槽在所述第一子区域和所述第四子区域内具有第二宽度；所述第一宽度小于所述第二宽度。
本申请实施例中，当刻蚀槽跨越刻蚀孔密度发生改变的区域时，减小刻蚀槽的宽度，从而避免在刻蚀过程中产生刻蚀孔与刻蚀槽之间发生连接，进而减少产品使用时发生漏电的情况。
附图说明
图1为本申请实施例中三维存储器件的部分结构示意图；
图2为本申请实施例中三维存储器件的截面结构示意图；
图3为本申请实施例中三维存储器件的制作方法的实现流程示意图；
图4A为一种三维存储器件的刻蚀区域示意图；
图4B为一种三维存储器件的刻蚀区域的俯视图；
图5为本申请实施例中三维存储器件的刻蚀区域示意图。
具体实施方式
3D NAND(三维闪存存储器)是一种闪存类型，通过把存储单元堆叠在一起来解决2D或平面结构的闪存面积带来的限制。3D NAND具有多层堆叠的结构，是由交错分布的金属、半导体等材料构成的导电层和非金属绝缘层的图形化结构所形成的大规模集成电路。3D NAND具有多层金属布线，而为了防止金属层间的短路，在层间淀积有非金属绝缘层来起到隔离作用。多层金属布线之间，还需要形成电通路，以及由垂直于堆叠的膜层的沟道孔形成存储阵列，从而形成三维立体的电路结构。
在制造过程中，形成具有层叠结构的器件时，需要通过刻蚀的手法在堆叠的膜层上形成深槽和深孔，并进一步在深槽和深孔中注入导电材料等而形成导电通路。由于在进行刻蚀的过程中，刻蚀的不同图形的分布区域会产生应力差，容易造成不同孔槽之间的短接，从而导致成品存储器件发生漏电。
对此，本申请提供一种方案来改善由于刻蚀不同的区域产生应力差而造成的刻蚀孔与刻蚀槽之间的短接问题。
下面结合附图和实施例对本申请的技术方案进一步详细阐述。
本申请实施例提供一种三维存储器件，如图1所示，该三维存储器件包括：
衬底10；
堆叠层20，位于衬底上方；
第一刻蚀孔31，按照第一密度分布于堆叠层的第一区域40内；其中，第一刻蚀孔31，用于形成存储阵列的存储晶体管；第一区域40包括：第一子区域41和第二子区域42；
第二刻蚀孔32，按照第二密度分布于堆叠层的第二区域50内；其中，第二密度不同于第一密度；第二区域50包括：第三子区域51和第四子区域52；第二子区域42与第三子区域51相邻；
至少一条刻蚀槽60，由堆叠层的顶部向衬底方向延伸；其中，至少一条刻蚀槽在第二子区域42和第三子区域51的范围内具有第一宽度；至少一条刻蚀槽在第一子区域41和第四子区域52内具有第二宽度；第一宽度小于第二宽度。
这里的衬底，可以由半导体材料制成，例如硅片。
这里的第一刻蚀孔与第二刻蚀孔是分布在堆叠层不同区域内的刻蚀孔，上述密度是指刻蚀孔分布的密集程度。上述第二刻蚀孔与第一刻蚀孔的孔径可以是相同的，第二刻蚀孔的孔径也可以略大于第一刻蚀孔的孔径，可以根据实际需求来设定。
在三维存储器的制作过程中，需要采用刻蚀的方法从堆叠层的上方逐层去掉孔内的材料，形成孔洞。
刻蚀的方法包括：干法刻蚀和湿法刻蚀。
刻蚀可包括：
通过在覆盖有图形化的光刻胶的膜层表面进行腐蚀，去除光刻胶窗口处暴露的膜层，最终形成刻蚀孔或刻蚀槽等。干法刻蚀是通过等离子体轰击膜层表面，使膜层被腐蚀；湿法刻蚀则是采用具有腐蚀性的化学溶液，浸泡需要去除的膜层，使膜层被腐蚀。最终都是使膜层在一定图形范围内被去除，形成孔或槽。
由于在刻蚀的过程中，不同区域内刻蚀孔的密度不同，相邻区域会存在应力差，如果应力差过大，在形成刻蚀槽的过程中容易导致刻蚀发生偏移，造成刻蚀孔与刻蚀槽的连接。
因此，本申请实施例减小了刻蚀槽在不同的刻蚀孔密度区域的交界处的宽度，从而增大了刻蚀槽与交界处的刻蚀孔之间的距离，从而降低不同区域之间交界处的刻蚀孔与刻蚀槽发生连接的概率。
在一些实施例中，上述至少一条刻蚀槽，由堆叠层顶部向衬底方向刻蚀形成；至少一条刻蚀槽的长边所在方向平行于从第一区域到第二区域的延伸方向；
至少一条刻蚀槽内填充有导电材料；导电材料作为存储阵列的存储晶体管的公共源级。这里的导电材料可以是金属，例如：铝或钴等。
三维存储器件的存储阵列中分布着许多存储晶体管，需要通过公共的源级向这些存储晶体管的源级提供电压。
这里采用刻蚀的方法形成至少一条刻蚀槽，这些刻蚀槽可以平行分布在堆叠层上，并由堆叠层的顶部向衬底的方向延伸，上述刻蚀孔则分布在每两条刻蚀槽之间。
如果刻蚀孔相邻的两个区域中，孔的分布密度差异较大，就会使这两个区域的交界处存在应力差，当刻蚀孔分布的区域附近形成刻蚀槽时，则刻蚀槽在跨越两个区域的位置就容易产生裂痕，使应力得到释放，从而使刻蚀槽与刻蚀孔连接起来。
而在本实施例中，在容易产生裂痕的区域设置较小的刻蚀槽的宽度，就能够有效减少刻蚀槽与刻蚀孔发生连接的概率。
在一些实施例中，上述堆叠层包括：N个导电层和N个绝缘层；其中，导电层和绝缘层交替设置，N为不小于2的正整数；
N个导电层和N个绝缘层的面积从衬底向堆叠层顶部的方向依次减小；
第一区域位于堆叠层顶部的绝缘层或导电层以下的核心区域；
第二区域位于核心区域外沿的阶梯区域。
图2为本申请实施例中三维存储器件的截面图，如图2所示，堆叠层20中的各导电层21和绝缘层22的面积由衬底向堆叠层顶部的方向逐渐减小，堆叠层顶部的导电层21或绝缘层22的面积最小，而靠近衬底的导电层21或绝缘层22的面积最大。因此，堆叠层的周边会形成阶梯状的阶梯区域23。堆叠层顶部的绝缘层或导电层以下的区域为堆叠层的核心区域24，用来形成存储器的存储阵列，上述第一刻蚀孔31位于这一核心区域23内。为了在核心区域23内容纳尽可能多的存储晶体管，第一刻蚀孔31的分布要尽可能密集；而第二刻蚀孔32可以在填充导电材料后起到将导电层与三维存储器的导线的连接作用，也可以在填充绝缘材料后形成支撑堆叠层的结构，因此，第二刻蚀孔32不需要过于密集；也就是说，第一密度大于第二密度。
在一些实施例中，第一刻蚀孔贯穿堆叠层；第一密度大于第二密度；第三密度小于第一密度，且第三密度大于第二密度；
第一刻蚀孔内包括：势垒层、存储层、隧穿层和沟道层；势垒层用于阻隔堆叠层与存储层；电荷捕获层用于从沟道层获取电荷；隧穿层用于阻隔存储层和沟道层；沟道层用于提供电荷；其中，当堆叠层提供获取电荷的电压时，沟道层中的电荷击穿隧穿层，向存储层提供电荷。
这里的势垒层、存储层、隧穿层和沟道层是构成存储晶体管的主要部分。第一刻蚀孔可以称为沟道孔，在堆叠层中的每一导电层与沟道孔中的结构形成一个存储晶体管，一个沟道孔在整个堆叠层中，则可以形成串联在一起的多个存储晶体管，通过共同的源、漏极来获得电信号；而每一导电层则为这些存储晶体管提供栅极电压信号。
在一些实施例中，上述第二刻蚀孔中填充有导电材料；第二刻蚀孔，用于连接堆叠层中的导电层与三维存储器的导线。
第二刻蚀孔位于上述阶梯区域中，而阶梯区域的刻蚀孔可以不用于形成存储晶体管。第二刻蚀孔中的可以填充导电材料，连接堆叠层中的一层导电层，从而将导电层的信号引出；当每一导电层向外引出接线的刻蚀孔足够的情况下，也可在部分第二刻蚀孔中注入绝缘材料，可以起到一定的支撑作用。
本申请实施例提供一种三维存储器的制造方法，如图3所示，该方法包括：
步骤101、在半导体衬底上形成堆叠层；
步骤102、在堆叠层的第一区域内，形成第一密度的第一刻蚀孔，其中，第一刻蚀孔，用于形成存储阵列的存储晶体管，其中，第一区域包括：第一子区域和第二子区域；
步骤103、在堆叠层的第二区域内，形成第二密度的第二刻蚀孔，其中，第二密度不同于第一密度；其中，第二区域包括：第三子区域和第四子区域；第二子区域与第三子区域相邻。
步骤104、在堆叠层的顶部向衬底方向形成至少一条刻蚀槽；其中，至少一条刻蚀槽在第二子区域和第三子区域的范围内具有第一宽度；至少一条刻蚀槽在第一子区域和第四子区域内具有第二宽度；第一宽度小于第二宽度。
在上述过程中，第一刻蚀孔、第二刻蚀孔与刻蚀槽可以是同时形成的，也就是说，通过一次刻蚀制程，在堆叠层同时形成不同密度的刻蚀孔和刻蚀槽；也可以先经过一次刻蚀制成形成不同密度的刻蚀孔，再经过一次刻蚀制成形成刻蚀槽。这里的密度是指刻蚀孔分布的密集程度。上述三种不同密度的刻蚀孔也可以是分次分别刻蚀形成的。
上述第一刻蚀孔可以是分布在用于形成存储阵列的核心区域，第一刻蚀孔可以是沟道孔，用来形成存储阵列的存储晶体管。第二刻蚀孔则可以位于阶梯区域。
由于第一密度与第二密度差异较大，形成刻蚀孔的过程中第一区域与第二区域之间会存在较大的应力差。而上述第一区域和第二区域分别被分为了两个子区域，第二子区域与第三子区域相邻，也就是说，第二子区域与第三子区域位于第一区域与第二区域交界处。在本实施例中，刻蚀槽经过第二子区域与第三子区域时，也就是经过第一区域与第二区域的交界处时，槽的宽度小于其他区域，这样，就可以有效减少刻蚀槽与刻蚀孔发生连接的情况。
在一些实施例中，上述至少一条刻蚀槽由堆叠层顶部向衬底方向刻蚀形成；至少一条刻蚀槽的长边所在方向平行于从第一区域到第二区域的延伸方向；
上述三维存储器的制造方法还包括：
在至少一条刻蚀槽中填充导电材料，形成存储阵列的存储晶体管的公共源级。
如果刻蚀槽与刻蚀孔发生了连接，上述刻蚀槽中填充导电材料时，就会使刻蚀槽与刻蚀孔短接在一起，造成电性不良；而本申请实施例中通过减小第一区域与第二区域交界处的刻蚀槽的宽度，降低了刻蚀槽与刻蚀孔短接的概率，有效减少了上述电性不良的发生。
在其他实施例中，上述堆叠层包括：N个导电层和N个绝缘层；其中，导电层和绝缘层交替设置，N为不小于2的正整数；
N个导电层和N个绝缘层的面积从衬底向堆叠层顶部的方向依次减小；
第一区域位于堆叠层顶部的绝缘层或导电层以下的核心区域；
第二区域位于核心区域外沿的阶梯区域。
在其他实施例中，上述第一刻蚀孔贯穿堆叠层；第一密度大于第二密度；第三密度小于第一密度，且第三密度大于第二密度；方法还包括：
在第一刻蚀孔内依次形成势垒层、存储层、隧穿层和沟道层；势垒层用于阻隔堆叠层与存储层；电荷捕获层用于从沟道层获取电荷；隧穿层用于阻隔存储层和沟道层；沟道层用于提供电荷；其中，当堆叠层提供获取电荷的电压时，沟道层中的电荷击穿隧穿层，向存储层提供电荷。
在其他实施例中，上述方法还包括：
在第二刻蚀孔中填充导电材料；第二刻蚀孔，用于连接堆叠层中的导电层与三维存储器的导线。
第二刻蚀孔位于上述阶梯区域中，而阶梯区域的刻蚀孔可以不用于形成存储晶体管。第二刻蚀孔中的可以填充导电材料，连接堆叠层中的一层导电层，从而将导电层的信号引出；当每一导电层向外引出接线的刻蚀孔足够的情况下，也可在部分第二刻蚀孔中注入绝缘材料，可以起到一定的支撑作用。
本申请实施例提供一种三维存储器件，图4A为一种三维存储器件的刻蚀区域的示意图。图4B是一种三维存储器件的刻蚀区域的俯视图，通过扫描电子显微镜(SEM，scanningelectron microscope)拍摄得到，与图4A中示出的位置相对应。如图4A所示，在三维存储器件的刻蚀区域分布有刻蚀孔210和刻蚀槽220，分布于核心区域的刻蚀孔为九排孔区域231的分布，在两条刻蚀槽之间，每一列交错分布着9个刻蚀孔，用来形成存储阵列。而阶梯区域的刻蚀孔则为四排孔区域232和三排孔区域233的分布。多条刻蚀槽则平行分布于刻蚀孔所在的区域之间，刻蚀槽与刻蚀孔之间存在较小的间距。
由于九排孔区域231与四排孔区域232之间刻蚀孔的密集程度差异较大，因此，在两个区域的交界处存在较大的应力差，在形成刻蚀槽220时，则容易在两个区域的交界处产生应力的释放，造成刻蚀槽220逐渐偏向刻蚀孔210，最终在异常点240处连在一起。形成刻蚀槽220后，会在刻蚀槽220中填充导电材料，由于刻蚀槽220与刻蚀孔210发生了连接，就会在填充导电材料后形成异常的短接，从而导致使用时发生漏电。
因此，本申请实施例采用如图5所示的结构，确定核心区域的九排孔区域231与四排孔区域232和三排孔区域233的交界区域234，在交界区域234处，刻蚀槽的宽度小于刻蚀槽在其他区域的宽度，从而增大刻蚀槽与刻蚀孔的距离，减少刻蚀槽220与刻蚀孔210在异常点240处的连接，减少漏电问题的发生。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种三维存储器件，其特征在于，所述三维存储器件包括：
衬底；
堆叠层，位于所述衬底上方；
第一刻蚀孔，按照第一密度分布于所述堆叠层的第一区域内；其中，所述第一刻蚀孔，用于形成存储阵列的存储晶体管；所述第一区域包括：第一子区域和第二子区域；
第二刻蚀孔，按照第二密度分布于所述堆叠层的第二区域内；其中，所述第二密度不同于所述第一密度；所述第二区域包括：第三子区域和第四子区域；所述第二子区域与第三子区域相邻；
至少一条刻蚀槽，由所述堆叠层的顶部向所述衬底方向延伸；其中，所述至少一条刻蚀槽在所述第二子区域和所述第三子区域的范围内具有第一宽度；所述至少一条刻蚀槽在所述第一子区域和所述第四子区域内具有第二宽度；所述第一宽度小于所述第二宽度。
2.根据权利要求1所述的三维存储器件，其特征在于，所述至少一条刻蚀槽，由所述堆叠层顶部向所述衬底方向刻蚀形成；所述至少一条刻蚀槽的长边所在方向平行于从所述第一区域到所述第二区域的延伸方向；
所述至少一条刻蚀槽内填充有导电材料；所述导电材料作为所述存储阵列的各存储晶体管公共的源极。
3.根据权利要求1所述的三维存储器件，其特征在于，所述堆叠层包括：N个导电层和N个绝缘层；其中，所述导电层和所述绝缘层交替设置，N为不小于2的正整数；
所述N个导电层和N个绝缘层的面积从所述衬底向所述堆叠层表面的方向依次减小；
所述第一区域位于所述堆叠层表面的绝缘层或导电层以下的核心区域；
所述第二区域位于所述核心区域外沿的阶梯区域。
4.根据权利要求3所述的三维存储器件，其特征在于，所述第一刻蚀孔贯穿所述堆叠层；所述第一密度大于所述第二密度；
在所述第一刻蚀孔内包括：势垒层、存储层、隧穿层和沟道层；所述势垒层用于阻隔所述堆叠层与所述存储层；所述存储层用于从所述沟道层获取电荷；所述隧穿层用于阻隔所述存储层和所述沟道层；所述沟道层用于提供电荷；其中，当所述堆叠层提供获取电荷的电压时，所述沟道层中的电荷击穿所述隧穿层，向所述存储层提供电荷。
5.根据权利要求4所述的三维存储器件，其特征在于，所述第二刻蚀孔内填充有导电材料；所述第二刻蚀孔，用于连接所述堆叠层中的所述导电层与所述三维存储器的导线。
6.一种三维存储器件的制作方法，其特征在于，所述方法包括：
在半导体衬底上形成堆叠层；
在所述堆叠层的第一区域内，形成第一密度的第一刻蚀孔，其中，所述第一刻蚀孔，用于形成存储阵列的存储晶体管，其中，所述第一区域包括：第一子区域和第二子区域；
在所述堆叠层的第二区域内，形成第二密度的第二刻蚀孔，其中，所述第二密度不同于所述第一密度；其中，所述第二区域包括：第三子区域和第四子区域；所述第二子区域与第三子区域相邻；
在所述堆叠层的顶部向衬底方向形成至少一条刻蚀槽；其中，所述至少一条刻蚀槽在所述第二子区域和所述第三子区域的范围内具有第一宽度；所述至少一条刻蚀槽在所述第一子区域和所述第四子区域内具有第二宽度；所述第一宽度小于所述第二宽度。
7.根据权利要求6所述的制作方法，其特征在于，所述至少一条刻蚀槽由所述堆叠层顶部向所述衬底方向刻蚀形成；所述至少一条刻蚀槽的长边所在方向平行于从所述第一区域到所述第二区域的延伸方向，所述方法还包括：
在所述至少一条刻蚀槽中填充导电材料，形成所述存储阵列的各存储晶体管的公共的源极。
8.根据权利要求6所述的制作方法，其特征在于，所述堆叠层包括：N个导电层和N个绝缘层；其中，所述导电层和所述绝缘层交替设置，N为不小于2的正整数；
所述N个导电层和N个绝缘层的面积从所述衬底向所述堆叠层表面的方向依次减小；
所述第一区域位于所述堆叠层表面的绝缘层或导电层所在的核心区域；
所述第二区域位于所述核心区域外沿的阶梯区域。
9.根据权利要求8所述的制作方法，其特征在于，所述第一刻蚀孔贯穿所述堆叠层；所述第一密度大于所述第二密度；所述方法还包括：
在所述第一刻蚀孔内以依次形成势垒层、存储层、隧穿层和沟道层；所述势垒层用于阻隔所述堆叠层与所述存储层；所述存储层用于从所述沟道层获取电荷；所述隧穿层用于阻隔所述存储层和所述沟道层；所述沟道层用于提供电荷；其中，当所述堆叠层提供获取电荷的电压时，所述沟道层中的电荷击穿所述隧穿层，向所述存储层提供电荷。
10.根据权利要求9所述的制作方法，其特征在于，所述方法还包括：
在所述第二刻蚀孔中填充导电材料；所述第二刻蚀孔，用于连接所述堆叠层中的所述导电层与所述三维存储器的导线。
CN201910531835.2A 2019-06-19 2019-06-19 三维存储器件及三维存储器件的制作方法 Active CN110379814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910531835.2A CN110379814B (zh) 2019-06-19 2019-06-19 三维存储器件及三维存储器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910531835.2A CN110379814B (zh) 2019-06-19 2019-06-19 三维存储器件及三维存储器件的制作方法

Publications (2)

Publication Number Publication Date
CN110379814A CN110379814A (zh) 2019-10-25
CN110379814B true CN110379814B (zh) 2020-06-09

Family

ID=68250442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910531835.2A Active CN110379814B (zh) 2019-06-19 2019-06-19 三维存储器件及三维存储器件的制作方法

Country Status (1)

Country Link
CN (1) CN110379814B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029340B (zh) * 2019-12-10 2022-08-09 长江存储科技有限责任公司 一种三维存储器及其制备方法、一种光刻掩膜版

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550579A (zh) * 2018-05-16 2018-09-18 长江存储科技有限责任公司 三维存储器及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613896B2 (en) * 2015-03-18 2017-04-04 Kabushiki Kaisha Toshiba Semiconductor memory device with conductive columnar body
US9929174B1 (en) * 2016-10-28 2018-03-27 Sandisk Technologies Llc Three-dimensional memory device having non-uniform spacing among memory stack structures and method of making thereof
US10083982B2 (en) * 2016-11-17 2018-09-25 Sandisk Technologies Llc Three-dimensional memory device having select gate electrode that is thicker than word lines and method of making thereof
CN106876367B (zh) * 2017-03-07 2019-01-29 长江存储科技有限责任公司 三维存储器测试结构及其制作方法、测试方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550579A (zh) * 2018-05-16 2018-09-18 长江存储科技有限责任公司 三维存储器及其制造方法

Also Published As

Publication number Publication date
CN110379814A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
CN110349964B (zh) 三维存储器件及三维存储器件的制作方法
US10825929B2 (en) Structures and methods for reducing stress in three-dimensional memory device
KR101480286B1 (ko) 고집적 반도체 소자 및 그 제조방법
US10971516B2 (en) Three-dimensional semiconductor memory devices and methods of fabricating the same
US10707227B2 (en) Semiconductor device and method for manufacturing the same
US10535530B2 (en) Patterning method
CN111403399B (zh) 一种三维存储器件及其制造方法
US20200251491A1 (en) Semiconductor memory device and manufacturing method of semiconductor memory device
CN113257833A (zh) 三维非易失性存储器装置及其制造方法
CN110379814B (zh) 三维存储器件及三维存储器件的制作方法
JP2008047863A (ja) 不揮発性メモリのウェルピックアップ構造を製造する方法
KR20070099962A (ko) 플래쉬 메모리 소자 및 그의 제조방법
KR20090056255A (ko) 반도체 메모리 소자 및 그의 제조 방법
US9548310B2 (en) Semiconductor device
KR20170120251A (ko) 반도체 소자 및 그 형성 방법
US20070287290A1 (en) Manufacturing method for non-active electrically structures of an integrated electronic circuit formed on a semiconductor substrate and corresponding electronic circuit
JP2021150591A (ja) 半導体装置
KR20080088098A (ko) 반도체 소자의 제조방법
KR20090041895A (ko) 연결 콘택을 포함하는 반도체 소자 및 제조 방법
TWI823191B (zh) 半導體記憶裝置
CN110896079A (zh) 半导体存储装置
KR100876079B1 (ko) 배선 구조물 형성 방법
US20240096690A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20240145399A1 (en) Semiconductor wafer including monitoring pattern structure with cover pattern layer and contact patterns disposed over monitoring pattern structure
US11800704B2 (en) Memory device and manufacturing method for the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant