CN111029340B - 一种三维存储器及其制备方法、一种光刻掩膜版 - Google Patents
一种三维存储器及其制备方法、一种光刻掩膜版 Download PDFInfo
- Publication number
- CN111029340B CN111029340B CN201911261873.7A CN201911261873A CN111029340B CN 111029340 B CN111029340 B CN 111029340B CN 201911261873 A CN201911261873 A CN 201911261873A CN 111029340 B CN111029340 B CN 111029340B
- Authority
- CN
- China
- Prior art keywords
- memory cell
- shape
- pitch
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 216
- 238000001259 photo etching Methods 0.000 title claims abstract description 16
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000011049 filling Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 14
- 239000000945 filler Substances 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 description 126
- 239000004065 semiconductor Substances 0.000 description 13
- 210000000352 storage cell Anatomy 0.000 description 6
- 238000003825 pressing Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/76—Patterning of masks by imaging
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明实施例公开了一种三维存储器及其制备方法、一种光刻掩膜版；其中，所述三维存储器包括：衬底；位于衬底上的堆叠结构，堆叠结构包括沿衬底平面方向上间隔排布的若干存储单元区，所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端；填充材料层，填充在堆叠结构的至少一部分之上以及存储单元区之间的衬底之上；其中，沿平行于衬底平面方向的第二方向上的相邻两存储单元区之间具有第一间距，第二方向垂直于第一方向；沿第一方向上的相邻两存储单元区之间具有第二间距；第一间距小于等于第二间距。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器及其制备方法、一种光刻掩膜版。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。
在三维存储器的制备中，主要通过在衬底上形成堆叠结构，沿衬底平面方向上将堆叠结构划分为若干间隔排列的存储单元区，从而形成存储阵列；在存储单元区周围形成有台阶区(Stair Steps area，SS area)，在台阶区的位置处形成栅极连接区，以使存储单元区中的每一层栅极通过相应的台阶面与垂直的导电插塞(Contact，CT)导电连接，从而实现每一层栅极对应存储单元的寻址操作。在台阶区之上以及各存储单元区之间，需要形成填充材料层，该填充材料层为器件结构提供平坦的顶面。
然而，目前三维存储器的制备工艺深受局部应力的困扰，原因就在于存储单元区的周围都是填充材料层；而由于工艺原因，填充材料层在后续的高温退火工艺中极易发生变形，从而对存储单元区造成挤压。此外，由于存储单元区的顶部图案为大尺寸块状区域(Giant Block，GB)，在光刻工艺中经常作为套刻(Overlay，OVL)标记物使用；一旦存储单元区边界被挤压变形，将直接造成套刻偏移，降低产品良率。
发明内容
有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种三维存储器及其制备方法、一种光刻掩膜版。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种三维存储器，包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括沿所述衬底平面方向上间隔排布的若干存储单元区，所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端；
填充材料层，所述填充材料层填充在所述堆叠结构的至少一部分之上以及所述存储单元区之间的衬底之上；
其中，沿平行于所述衬底平面方向的第二方向上的相邻两存储单元区之间具有第一间距，所述第二方向垂直于所述第一方向；沿所述第一方向上的相邻两存储单元区之间具有第二间距；所述第一间距小于等于所述第二间距。
上述方案中，填充在所述第二方向上所述相邻两存储单元区之间的填充材料层在所述衬底平面方向上的投影具有第一形状，所述第一形状为非直线形。
上述方案中，所述第一形状沿所述第一方向轴对称。
上述方案中，所述第一形状包括脉冲形或正弦形。
上述方案中，所述填充材料层包括正硅酸乙酯层。
上述方案中，所述第一间距的范围为5μm-20μm。
上述方案中，所述堆叠结构具有若干层栅极，所述若干层栅极在所述第一方向上的端部排列成阶梯状，所述第二间距为在所述第一方向上相邻两个存储单元区的最底层栅极之间的间距。
本发明实施例还提供了一种三维存储器的制备方法，所述方法包括：
提供衬底，在所述衬底上形成堆叠层；
刻蚀所述堆叠层，以将所述堆叠层划分为沿所述衬底平面方向上间隔排布的若干存储单元区，所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端；
在所述堆叠层的至少一部分之上以及所述存储单元区之间的衬底之上形成填充材料层；
其中，沿平行于所述衬底平面方向的第二方向上的相邻两存储单元区之间具有第一间距，所述第二方向垂直于所述第一方向；沿所述第一方向上的相邻两存储单元区之间具有第二间距；所述第一间距小于等于所述第二间距。
上述方案中，所述刻蚀所述堆叠层，包括：
形成沿所述第一方向上延伸的隔槽，以将所述堆叠层划分为包括所述第二方向上的所述相邻两存储单元区；
所述隔槽在所述衬底平面方向上的投影具有第一形状，所述第一形状为非直线形。
上述方案中，所述第一形状沿所述第一方向轴对称。
上述方案中，所述第一形状包括脉冲形或正弦形。
上述方案中，所述形成填充材料层包括形成正硅酸乙酯层。
上述方案中，所述第一间距的范围为5μm-20μm。
上述方案中，所述堆叠层具有若干层栅极，所述若干层栅极在所述第一方向上的端部排列成阶梯状，所述第二间距为在所述第一方向上相邻两个存储单元区的最底层栅极之间的间距。
本发明实施例还提供了一种光刻掩膜版，用于刻蚀形成三维存储器的堆叠结构的工艺中，所述堆叠结构包括沿所述衬底平面方向上间隔排布的若干存储单元区，所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端；沿所述第一方向上的相邻两存储单元区之间具有第二间距；所述光刻掩膜版包括：
间隔排布的若干第一图案区，所述第一图案区对应于所述存储单元区；
沿所述光刻掩膜版的第二方向上的相邻两第一图案区之间具有第一间距；
所述第一间距小于等于所述第二间距；
其中，所述第二方向对应于所述三维存储器上与所述第一方向垂直的方向。
上述方案中，所述相邻两第一图案区之间具有第一形状，所述第一形状为非直线形。
上述方案中，所述第一形状沿所述第一方向轴对称。
上述方案中，所述第一形状包括脉冲形或正弦形。
上述方案中，所述第一间距的范围为5μm-20μm。
上述方案中，所述堆叠结构具有若干层栅极，所述若干层栅极在所述第一方向上的端部排列成阶梯状，所述第二间距为在所述第一方向上相邻两个存储单元区的最底层栅极之间的间距。
本发明实施例所提供的三维存储器及其制备方法、光刻掩膜版；其中，所述三维存储器包括：衬底；位于所述衬底上的堆叠结构，所述堆叠结构包括沿所述衬底平面方向上间隔排布的若干存储单元区，所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端；填充材料层，填充在堆叠结构的至少一部分之上以及存储单元区之间的衬底之上；其中，沿平行于衬底平面方向的第二方向上的相邻两存储单元区之间具有第一间距，第二方向垂直于第一方向；沿第一方向上的相邻两存储单元区之间具有第二间距；所述第一间距小于等于所述第二间距。如此，通过改变存储单元区的布局，缩小存储单元区沿所述第二方向上的间距，避免大块填充材料层对存储单元区造成挤压，最终改善了产品良率。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为相关技术中三维存储器的存储单元区排布示意图；
图2a为本发明实施例提供的三维存储器的存储单元区排布示意图；
图2b为本发明实施例提供的三维存储器沿Y方向的剖面示意图；
图2c为本发明实施例提供的三维存储器沿X方向的剖面示意图；
图3a至图3b分别为两具体示例中三维存储器的存储单元区排布示意图；
图4为本发明实施例提供的三维存储器的制备方法的流程示意图。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1为相关技术中三维存储器的存储单元区排布示意图。如图所示，在衬底上具有间隔排列的存储单元区，从而形成存储阵列；存储阵列中的若干相邻的存储单元区构成一个存储平面，例如，图1中椭圆框所示，四个纵向排列的存储单元区构成一个存储平面。在存储单元区周围形成有台阶区；在台阶区之上以及各存储单元区之间，形成有填充材料层，例如正硅酸乙酯(TEOS)层。
由于工艺原因，填充材料层在后续的高温退火工艺中极易发生变形，从而对存储单元区造成挤压；如图1所示，存储单元区两侧边沿箭头方向被挤压变形。不仅对存储单元区造成了应力困扰，而且直接影响后续光刻工艺中的套刻精度，降低产品良率。
基于此，本发明实施例提供了一种三维存储器；具体请参见图2a至图2c。如图所示，所述三维存储器包括：
衬底10；
位于所述衬底10上的堆叠结构11，所述堆叠结构11包括沿所述衬底10平面方向上间隔排布的若干存储单元区，所述存储单元区在平行于所述方向的第一方向(图中X方向)上的端部为栅极连接端；
填充材料层12，所述填充材料层12填充在所述堆叠结构11的至少一部分之上以及所述存储单元区之间的衬底10之上；
其中，沿平行于所述衬底10平面方向的第二方向(图中Y方向)上的相邻两存储单元区之间具有第一间距d，所述第二方向垂直于所述第一方向；沿所述第一方向上的相邻两存储单元区之间具有第二间距w；所述第一间距d小于等于所述第二间距w。
这里，所述衬底10，可以为半导体衬底；具体包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。所述衬底平面对应于图中X方向与Y方向共同确定的平面，所述衬底平面方向即平行于所述平面的方向。
所述堆叠结构11可以包括若干交替排列的介质层111以及栅极112。
所述介质层111的材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物等；作为一种具体实施方式，所述介质层111的材料为SiO2。所述栅极112的材料包括但不限于金属钨(W)。
所述填充材料层12用于电性隔离各所述存储单元区，因此，所述填充材料层12也可以称为区间绝缘层。所述填充材料层12的材料为绝缘材料，介电常数例如在4以上；具体可以包括硅氧化物材料，例如包括TEOS。
所述填充材料层12的下表面与所述衬底10的上表面相接触；所述填充材料层12的上表面位于所述存储单元区的上表面(具体为所述堆叠结构11的上表面)以上，应当理解，所述“以上”包括二者共面的情况，即所述填充材料层12为划分出存储单元区后的器件结构提供了平坦的顶面。
所述存储单元区在平行于所述衬底平面方向的第一方向上的端部为栅极连接端。这里，所述栅极连接端可以分布在所述存储单元区的两侧；在一特殊实施例中，所述栅极连接端也可以仅分布在所述存储单元区的一侧。
在一具体实施例中，所述存储单元区周围形成有台阶区。所述台阶区可以仅形成在存储单元区的两对侧上(例如仅在所述第一方向/图中X方向上形成有台阶区；该方向也对应于存储平面宽度方向)，台阶区暴露出所述堆叠结构11中的栅极112，在台阶区上形成对应连接各栅极112的CT结构，从而将各栅极112导电引出；连接栅极的CT结构所在的位置即为所述栅极连接端，此时，在所述存储单元区沿第一方向上的端部与形成有所述台阶区的位置重合。在其他实施例中，所述台阶区也可以环绕所述存储单元区布置；例如，对于矩形存储单元区，在四个侧壁处均形成有台阶区；而与各栅极112导电连接的CT结构主要分布存储平面宽度方向上的侧壁外，此时，在所述栅极连接端仅为所述台阶区的一部分。
所述填充材料层12填充在所述堆叠结构11的至少一部分之上，在一些实施例中是指所述填充材料层12填充在所述台阶区之上。进一步地，所述堆叠结构11具有若干层栅极112，所述若干层栅极112在所述第一方向上的端部排列成阶梯状，所述填充材料层12填充在所述栅极连接端之上。
沿所述衬底平面内的第二方向上的相邻两存储单元区，可以对应于存储平面长度方向上的相邻两存储单元区。对于具有1*n(n为大于等于2的正整数)阶排列的存储单元区的存储平面，所述沿第二方向上的相邻两存储单元区即为一个所述存储平面内的相邻两存储单元区。本发明实施例改变存储单元区的布局，改变了存储单元区沿所述第二方向上的间距，可以理解为调整存储平面长度方向上的相邻两存储单元区之间的距离。在一些实施例中，可以保持各存储单元区尺寸不变，调整距离后，缩小了存储平面的整体长度；在另一些实施例中，也可以保持存储平面的长度不变，调整距离后，扩大了各存储单元区的面积。
本发明实施例中，所述相邻两存储单元区之间的所述第一间距在工艺条件以及设计需要允许的情况下可以尽可能小。由于在实际三维存储器中，在第一方向上的相邻两存储单元区在彼此相对的方向上形成有所述栅极连接端，因此，中间的填充材料层的填充面积不大，对所述两存储单元区的彼此相对的侧壁的挤压在可以接受的范围内；考虑将所述第一间距设置为小于等于所述第二间距，如此，在第二方向上的相邻两存储单元区之间填充的填充材料层的宽度，小于等于在第一方向上的相邻两存储单元区之间的宽度，从而保证填充材料层对第二方向上的相邻两存储单元区的彼此相对的侧壁的挤压力不大于上述对第一方向上的相邻两存储单元区的彼此相对的侧壁的挤压力。
在此基础上，通过对存储单元区的侧壁的受力状况进行分析，确定出当所述第一间距的范围为5μm-20μm时，填充材料层的应力改善效果更佳；尤其为5.5μm时，效果最佳。
请参考图2c。在具体器件中，所述堆叠结构11具有若干层栅极112，所述若干层栅极112在所述第一方向上的端部排列成阶梯状，所述第二间距w为在所述第一方向上相邻两个存储单元区的最底层栅极112之间的间距。
为了进一步减小填充材料层产生的应力，在一实施例中，填充在所述第二方向上所述相邻两存储单元区之间的填充材料层在所述衬底平面方向上的投影具有第一形状，所述第一形状为非直线形。可以理解地，所述相邻两存储单元区的彼此相对的侧壁也为非直线形。此时，填充材料层产生的应力将被分散地作用与存储单元区的侧壁上，减轻了应力对所述侧壁的形变影响。
在一具体实施例中，所述第一形状沿所述第一方向轴对称。一方面，填充材料层产生的应力均匀地作用在所述相邻两存储单元区中的每一存储单元区的侧壁上，不会造成对其中之一影响偏大，而对另一影响偏小的情况；另一方面，所述第一形状沿所述第一方向轴对称，如此，所述相邻两存储单元区的面积在间隔位置处不会由于所述第一形状为非直线形而受到影响，使得相邻两存储单元区的面积均匀。
位于所述存储平面长度方向上两侧的两存储单元区，可以在朝向所述存储平面外侧具有直线形侧壁，而在朝向所述存储平面内侧具有非直线形侧壁。
图3a至图3b分别示出了两种具体的三维存储器的存储单元区排布；其中，GB为所述存储单元区的顶部图案。如图所示，所述第一形状可以包括脉冲形(参考图3a)或正弦形(参考图3b)。其中，GB即对应于存储单元区，填充材料层具体为TEOS。
可以理解地，在所述存储平面宽度方向上，由于GB为所述存储单元区的顶部图案，因此GB示出了所述存储单元区未暴露所述栅极连接端时的轮廓，即所述存储单元区的底部图案应当为在GB的基础上再延伸出所述栅极连接端后的图案；而在所述存储平面长度方向上，GB与所述存储单元区的底部图案基本一致。
本发明实施例还提供了一种三维存储器的制备方法；具体请参见附图4。如图所示，所述方法包括以下步骤：
步骤201、提供衬底，在所述衬底上形成堆叠层；
步骤202、刻蚀所述堆叠层，以将所述堆叠层划分为沿所述衬底平面方向上间隔排布的若干存储单元区，所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端；
步骤203、在所述堆叠层的至少一部分之上以及所述存储单元区之间的衬底之上形成填充材料层；
其中，沿平行于所述衬底平面方向的第二方向上的相邻两存储单元区之间具有第一间距，所述第二方向垂直于所述第一方向；沿所述第一方向上的相邻两存储单元区之间具有第二间距；所述第一间距小于等于所述第二间距。
这里，所述衬底，可以为半导体衬底；具体包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。所述衬底平面对应于图中X方向与Y方向共同确定的平面，所述衬底平面方向即平行于所述平面的方向。
所述堆叠层可以与上述实施例中的所述堆叠结构11相同，也可以与所述堆叠结构11不同。具体地，所述堆叠层与所述堆叠结构11可以为相同或不同工序中位于衬底表面上的结构。在所述衬底上形成堆叠层，既可以为在所述衬底上沉积形成堆叠层；此时，所述堆叠层可以包括若干交替排列的介质层与伪栅极，还可以包括直接在衬底上形成若干交替排列的介质层与栅极的情况，即不排除直接沉积栅极材料，而无需采用伪栅极占位的技术。在所述衬底上形成堆叠层，还可以为在所述衬底上通过包括沉积工艺以内的多步工艺形成堆叠层；此时，所述堆叠层可以包括已经去除了伪栅极并填充了栅极材料之后的、交替排列的介质层与栅极。
所述堆叠层不限于包括若干交替排列的介质层与栅极，也可以包括若干交替排列的介质层与伪栅极的情况；还可以包括直接在衬底上形成若干交替排列的介质层与栅极的情况，即无需后续去除伪栅极，再填充栅极材料形成栅极。
所述填充材料层用于电性隔离各所述存储单元区，其材料为绝缘材料；介电常数例如在4以上；具体可以包括硅氧化物材料，例如包括TEOS。
所述形成填充材料层，包括在上一步工序形成的器件结构表面沉积填充材料；因而，所述填充材料层可以形成在暴露的衬底上，形成在台阶区的堆叠层上，还可以形成在堆叠层的上表面之上，从而为划分出存储单元区后的器件结构提供了平坦的顶面。
在所述堆叠层的至少一部分之上形成填充材料层，在一些实施例中是指在所述台阶区上形成所述填充材料层。进一步地，所述堆叠层具有若干层栅极，所述若干层栅极在所述第一方向上的端部排列成阶梯状，所述方法包括：在所述栅极连接端之上形成所述填充材料层。
沿所述第二方向上的相邻两存储单元区，可以对应于存储平面长度方向上的相邻两存储单元区。对于具有1*n(n为大于等于2的正整数)阶排列的存储单元区的存储平面，所述沿第二方向上的相邻两存储单元区即为一个所述存储平面内的相邻两存储单元区。本发明实施例改变存储单元区的布局，改变了存储单元区沿所述第二方向上的间距，可以理解为调整存储平面长度方向上的相邻两存储单元区之间的距离。在一些实施例中，可以保持各存储单元区尺寸不变，调整距离后，缩小了存储平面的整体长度；在另一些实施例中，也可以保持存储平面的长度不变，调整距离后，扩大了各存储单元区的面积。
本发明实施例中，所述相邻两存储单元区之间的所述第一间距在工艺条件以及设计需要允许的情况下可以尽可能小。由于在实际三维存储器中，在第一方向上的相邻两存储单元区在彼此相对的方向上形成有所述栅极连接端，因此，中间的填充材料层的填充面积不大，对所述两存储单元区的彼此相对的侧壁的挤压在可以接受的范围内；考虑将所述第一间距设置为小于等于所述第二间距，如此，在第二方向上的相邻两存储单元区之间填充的填充材料层的宽度，小于等于在第一方向上的相邻两存储单元区之间的宽度，从而保证填充材料层对第二方向上的相邻两存储单元区的彼此相对的侧壁的挤压力不大于上述对第一方向上的相邻两存储单元区的彼此相对的侧壁的挤压力。
在此基础上，通过对存储单元区的侧壁的受力状况进行分析，确定出当所述第一间距的范围为5μm-20μm时，填充材料层的应力改善效果更佳；尤其为5.5μm时，效果最佳。
在具体器件中，所述堆叠层具有若干层栅极，所述若干层栅极在所述第一方向上的端部排列成阶梯状，所述第二间距为在所述第一方向上相邻两个存储单元区的最底层栅极之间的间距。
为了进一步减小填充材料层产生的应力，在一实施例中，所述刻蚀所述堆叠层，包括：形成沿所述第一方向上延伸的隔槽，以将所述堆叠层划分为包括所述第二方向上的所述相邻两存储单元区；所述隔槽在所述衬底平面方向上的投影具有第一形状，所述第一形状为非直线形。可以理解地，所述相邻两存储单元区的彼此相对的侧壁也为非直线形。此时，填充材料层产生的应力将被分散地作用与存储单元区的侧壁上，减轻了应力对所述侧壁的形变影响。
在一具体实施例中，所述第一形状沿所述第一方向轴对称。一方面，填充材料层产生的应力均匀地作用在所述相邻两存储单元区中的每一存储单元区的侧壁上，不会造成对其中之一影响偏大，而对另一影响偏小的情况；另一方面，所述第一形状沿所述第一方向轴对称，如此，所述相邻两存储单元区的面积在间隔位置处不会由于所述第一形状为非直线形而受到影响，使得相邻两存储单元区的面积均匀。
位于所述存储平面长度方向上两侧的两存储单元区，可以在朝向所述存储平面外侧具有直线形侧壁，而在朝向所述存储平面内侧具有非直线形侧壁。
在一具体实施例中，所述第一形状包括脉冲形或正弦形。
在此基础上，本发明实施例还提供了一种光刻掩膜版，用于刻蚀形成三维存储器的堆叠结构的工艺中，所述堆叠结构包括沿所述衬底平面方向上间隔排布的若干存储单元区，所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端；沿所述第一方向上的相邻两存储单元区之间具有第二间距；所述光刻掩膜版包括：
间隔排布的若干第一图案区，所述第一图案区对应于所述存储单元区；
沿所述光刻掩膜版的第二方向上的相邻两第一图案区之间具有第一间距；
所述第一间距小于等于所述第二间距；
其中，所述第二方向对应于所述三维存储器上与所述第一方向垂直的方向。
可以理解地，所述第一图案区可以为镂空图案从而对应的区域为曝光区，或者所述第一图案区为遮挡图案从而对应的区域为非曝光区；这里，所述第一图案区为镂空图案还是遮挡图案取决于对应的区域上覆盖的光刻胶为正胶还是负胶。
在一具体实施例中，所述相邻两第一图案区之间具有第一形状，所述第一形状为非直线形。
所述相邻两第一图案区可以为对应于一存储平面内的相邻两存储单元区。对应于一存储平面内的各存储单元区的各第一图案区，在对应于存储平面外侧的方向上可以具有直线形状；而在对应于存储平面内侧的方向上形成所述第一形状。
在一具体实施例中，所述第一形状沿所述第一方向轴对称。
在一具体实施例中，所述第一形状包括脉冲形或正弦形。
在一具体实施例中，所述第一间距的范围为5μm-20μm。
在具体器件中，所述堆叠结构具有若干层栅极，所述若干层栅极在所述第一方向上的端部排列成阶梯状，所述第二间距为在所述第一方向上相邻两个存储单元区的最底层栅极之间的间距。
需要说明的是，本发明提供的三维存储器实施例与三维存储器的制备方法实施例以及光刻掩膜版实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。但需要进一步说明的是，本发明实施例提供的三维存储器，其各技术特征组合已经可以解决本发明所要解决的技术问题；因而，本发明实施例所提供的三维存储器可以不受本发明实施例提供的三维存储器的制备方法的限制，任何能够形成本发明实施例所提供的三维存储器结构的制备方法所制备的三维存储器均在本发明保护的范围之内。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (17)
1.一种三维存储器，其特征在于，包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括沿所述衬底平面方向上间隔排布的若干存储单元区，所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端；
填充材料层，所述填充材料层填充在所述堆叠结构的至少一部分之上以及所述存储单元区之间的衬底之上；
其中，沿平行于所述衬底平面方向的第二方向上的相邻两存储单元区之间具有第一间距，所述第二方向垂直于所述第一方向；沿所述第一方向上的相邻两存储单元区之间具有第二间距；所述第一间距小于等于所述第二间距；填充在所述第二方向上所述相邻两存储单元区之间的填充材料层在所述衬底平面方向上的投影具有第一形状，所述第一形状为非直线形。
2.根据权利要求1所述的三维存储器，其特征在于，所述第一形状沿所述第一方向轴对称。
3.根据权利要求1所述的三维存储器，其特征在于，所述第一形状包括脉冲形或正弦形。
4.根据权利要求1所述的三维存储器，其特征在于，所述填充材料层包括正硅酸乙酯层。
5.根据权利要求1至4中任意一项所述的三维存储器，其特征在于，所述第一间距的范围为5μm -20μm。
6.根据权利要求1至4中任意一项所述的三维存储器，其特征在于，所述堆叠结构具有若干层栅极，所述若干层栅极在所述第一方向上的端部排列成阶梯状，所述第二间距为在所述第一方向上相邻两个存储单元区的最底层栅极之间的间距。
7.一种三维存储器的制备方法，其特征在于，所述方法包括：
提供衬底，在所述衬底上形成堆叠层；
刻蚀所述堆叠层，以将所述堆叠层划分为沿所述衬底平面方向上间隔排布的若干存储单元区，所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端；
在所述堆叠层的至少一部分之上以及所述存储单元区之间的衬底之上形成填充材料层；
其中，沿平行于所述衬底平面方向的第二方向上的相邻两存储单元区之间具有第一间距，所述第二方向垂直于所述第一方向；沿所述第一方向上的相邻两存储单元区之间具有第二间距；所述第一间距小于等于所述第二间距；
所述刻蚀所述堆叠层，包括：
形成沿所述第一方向上延伸的隔槽，以将所述堆叠层划分为包括所述第二方向上的所述相邻两存储单元区；其中，所述隔槽在所述衬底平面方向上的投影具有第一形状，所述第一形状为非直线形。
8.根据权利要求7所述的三维存储器的制备方法，其特征在于，所述第一形状沿所述第一方向轴对称。
9.根据权利要求7所述的三维存储器的制备方法，其特征在于，所述第一形状包括脉冲形或正弦形。
10.根据权利要求7所述的三维存储器的制备方法，其特征在于，所述形成填充材料层包括形成正硅酸乙酯层。
11.根据权利要求7至10中任意一项所述的三维存储器的制备方法，其特征在于，所述第一间距的范围为5μm -20μm。
12.根据权利要求7至10中任意一项所述的三维存储器的制备方法，其特征在于，所述堆叠层具有若干层栅极，所述若干层栅极在所述第一方向上的端部排列成阶梯状，所述第二间距为在所述第一方向上相邻两个存储单元区的最底层栅极之间的间距。
13.一种光刻掩膜版，用于刻蚀形成三维存储器的堆叠结构的工艺中，所述堆叠结构包括沿衬底平面方向上间隔排布的若干存储单元区，所述存储单元区在平行于所述方向的第一方向上的端部为栅极连接端；沿所述第一方向上的相邻两存储单元区之间具有第二间距；所述光刻掩膜版包括：
间隔排布的若干第一图案区，所述第一图案区对应于所述存储单元区；
沿所述光刻掩膜版的第二方向上的相邻两第一图案区之间具有第一间距；
所述第一间距小于等于所述第二间距；
其中，所述第二方向对应于所述三维存储器上与所述第一方向垂直的方向，所述相邻两第一图案区之间具有第一形状，所述第一形状为非直线形。
14.根据权利要求13所述的光刻掩膜版，其特征在于，所述第一形状沿所述第一方向轴对称。
15.根据权利要求13所述的光刻掩膜版，其特征在于，所述第一形状包括脉冲形或正弦形。
16.根据权利要求13至15中任意一项所述的光刻掩膜版，其特征在于，所述第一间距的范围为5μm -20μm。
17.根据权利要求13至15中任意一项所述的光刻掩膜版，其特征在于，所述堆叠结构具有若干层栅极，所述若干层栅极在所述第一方向上的端部排列成阶梯状，所述第二间距为在所述第一方向上相邻两个存储单元区的最底层栅极之间的间距。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210774574.9A CN115224035A (zh) | 2019-12-10 | 2019-12-10 | 一种三维存储器及其制备方法、一种光刻掩膜版 |
| CN201911261873.7A CN111029340B (zh) | 2019-12-10 | 2019-12-10 | 一种三维存储器及其制备方法、一种光刻掩膜版 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911261873.7A CN111029340B (zh) | 2019-12-10 | 2019-12-10 | 一种三维存储器及其制备方法、一种光刻掩膜版 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210774574.9A Division CN115224035A (zh) | 2019-12-10 | 2019-12-10 | 一种三维存储器及其制备方法、一种光刻掩膜版 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111029340A CN111029340A (zh) | 2020-04-17 |
| CN111029340B true CN111029340B (zh) | 2022-08-09 |
Family
ID=70208778
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210774574.9A Pending CN115224035A (zh) | 2019-12-10 | 2019-12-10 | 一种三维存储器及其制备方法、一种光刻掩膜版 |
| CN201911261873.7A Active CN111029340B (zh) | 2019-12-10 | 2019-12-10 | 一种三维存储器及其制备方法、一种光刻掩膜版 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210774574.9A Pending CN115224035A (zh) | 2019-12-10 | 2019-12-10 | 一种三维存储器及其制备方法、一种光刻掩膜版 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN115224035A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112928117B (zh) * | 2021-03-15 | 2022-06-10 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102333173B1 (ko) * | 2017-03-03 | 2021-12-01 | 삼성전자주식회사 | 반도체 장치 |
| KR102484394B1 (ko) * | 2017-12-06 | 2023-01-03 | 삼성전자주식회사 | 반도체 장치 |
| CN109786387B (zh) * | 2019-01-09 | 2023-10-17 | 长江存储科技有限责任公司 | 存储器及其形成方法、存储器的存储单元的选择方法 |
| CN110379814B (zh) * | 2019-06-19 | 2020-06-09 | 长江存储科技有限责任公司 | 三维存储器件及三维存储器件的制作方法 |
| CN110473875B (zh) * | 2019-08-13 | 2020-06-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
-
2019
- 2019-12-10 CN CN202210774574.9A patent/CN115224035A/zh active Pending
- 2019-12-10 CN CN201911261873.7A patent/CN111029340B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111029340A (zh) | 2020-04-17 |
| CN115224035A (zh) | 2022-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107910330B (zh) | 动态随机存取存储器阵列及其版图结构、制作方法 | |
| CN110349964B (zh) | 三维存储器件及三维存储器件的制作方法 | |
| US20140306353A1 (en) | 3d memory array | |
| US20170098619A1 (en) | Semiconductor chip, semiconductor package including the same, and method of fabricating the same | |
| CN109887917B (zh) | 电子设备、三维存储器及其制作方法 | |
| CN110649031B (zh) | 一种三维存储器及其制备方法、一种光刻掩膜版 | |
| CN110534517B (zh) | 集成电路存储器及其形成方法、半导体集成电路器件 | |
| CN101442053B (zh) | 在有源区上具有存储节点的半导体器件及其制造方法 | |
| CN115332251A (zh) | 半导体结构及其制造方法 | |
| CN111029340B (zh) | 一种三维存储器及其制备方法、一种光刻掩膜版 | |
| CN101859777A (zh) | 非易失性存储器及其制造工艺 | |
| CN108281424B (zh) | 半导体元件以及其制作方法 | |
| CN116209352B (zh) | 半导体器件及其制造方法、存储器、电子设备 | |
| CN110690219B (zh) | 一种三维存储器及其制备方法、一种光刻掩膜版 | |
| CN110649024B (zh) | 一种三维存储器及其制备方法、一种光刻掩膜版 | |
| WO2023137835A1 (zh) | 半导体结构的制作方法及半导体结构 | |
| WO2022105747A1 (zh) | 半导体器件及其制备方法 | |
| CN113241324B (zh) | 形成半导体存储器件的方法 | |
| CN108735711B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN113241346B (zh) | 半导体器件及其形成方法 | |
| CN112331653B (zh) | 半导体器件、三维存储器及半导体器件制备方法 | |
| KR101177486B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| CN115997487A (zh) | 形成顶部选择栅极沟槽的方法 | |
| KR100950752B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US11961798B2 (en) | Semiconductor structure and method for manufacturing semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |