CN112928117B - 三维存储器件及其制造方法 - Google Patents
三维存储器件及其制造方法 Download PDFInfo
- Publication number
- CN112928117B CN112928117B CN202110274672.1A CN202110274672A CN112928117B CN 112928117 B CN112928117 B CN 112928117B CN 202110274672 A CN202110274672 A CN 202110274672A CN 112928117 B CN112928117 B CN 112928117B
- Authority
- CN
- China
- Prior art keywords
- memory device
- dimensional memory
- folding section
- trench
- fold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请提供了一种三维存储器件及其制造方法。该三维存储器件包括:衬底,包括在第一方向上相对设置的台阶区和非台阶区;多个存储块,在所述衬底上沿垂直于第一方向的第二方向并列设置;以及沟槽结构,设置于相邻的所述存储块之间,其中,所述沟槽结构的至少一部分呈波浪线延伸。
Description
技术领域
本申请涉及半导体领域,更具体的,涉及一种三维存储器件及其制造方法。
背景技术
三维存储器件的存储密度大、储存量高,在这些年得到了不断地发展。例如3DNAND型闪存得到了较广的应用。
三维存储器件的存储结构中可分为台阶区和非台阶区,台阶区中设置有多个DCH(dummy channel hole,虚拟沟道孔),同时非台阶区中设置有沟道结构。在制造三维存储器件的工艺步骤中,非台阶区需要设置栅线缝隙结构,台阶区的某些位置需要设置虚拟沟道孔沟槽结构(dummy channel hole trench structure)以分隔不同的存储块,虚拟沟道孔沟槽结构可沿着虚拟沟道结构的一个排列方向延伸。
由于虚拟沟道孔沟槽(dummy channel hole trench)的形貌,以及在虚拟沟道孔沟槽中形成虚拟沟道孔沟槽结构时单方向提前封口填充特点的影响,会在虚拟沟道孔沟槽结构中形成一个自上而下的裂缝,进而在栅极层的形成过程中,材料变化产生的应力会拉扯虚拟沟道孔沟槽结构的裂缝,继而使得存储结构的边缘产生沿着虚拟沟道孔沟槽结构的裂纹。这些裂纹会破坏存储区,降低了生产良率。尤其是整个晶圆(wafer)的外周部分应力更大,晶圆外周部分的晶片(die)中的虚拟沟道孔沟槽结构更易裂开,这些晶片不能进一步制成合格的三维存储器件。
发明内容
本申请的实施例提供了一种三维存储器件,该三维存储器件包括:衬底,包括在第一方向上相对设置的台阶区和非台阶区;多个存储块,在所述衬底上沿垂直于第一方向的第二方向并列设置沟槽结构,设置于相邻的所述存储块之间,其中,所述沟槽结构的至少一部分呈波浪线延伸。
在一个实施方式中,在所述沟槽结构中形成有空气间隙。
在一个实施方式中,所述存储块包括位于所述台阶区中的台阶区块和位于所述非台阶区的存储区块;以及其中,所述沟槽结构包括:栅线缝隙结构,设置于所述非台阶区,并设置于所述相邻的存储块的存储区块之间;以及虚拟沟道孔沟槽结构,设置于所述相邻的存储块的台阶区块之间。
在一个实施方式中,所述呈波浪线延伸的部分包括:第一折段,相对于所述第一方向倾斜至一侧;以及第二折段,与所述第一折段在所述第一方向上交替地接续设置,并相对所述第一方向倾斜至另一侧。
在一个实施方式中,所述虚拟沟道孔沟槽结构呈波浪线延伸;以及其中,所述第一折段和所述第二折段从所述台阶区在所述第一方向上的一端交替地接续设置至所述台阶区在所述第一方向上的另一端。
在一个实施方式中,所述虚拟沟道孔沟槽结构还包括:至少一对夹板,与所述第一折段或所述第二折段一体式形成,夹持所述栅线缝隙结构。
在一个实施方式中,所述第一折段和所述第二折段是直线段。
在一个实施方式中,所述第一折段的长度和所述第二折段的长度相同。
在一个实施方式中,所述第一折段的长度或所述第二折段的长度在400nm~600nm之间。
在一个实施方式中,所述第一折段和所述第二折段之间的夹角值在80°至100°之间。
在一个实施方式中,所述第一折段和所述第二折段的接续处为弧形。
在一个实施方式中,三维存储器件还包括:多个虚拟沟道结构,位于所述非台阶区所述虚拟沟道结构沿所述存储块的堆叠方向贯穿所述存储块。
第二方面,本申请的实施例提供了一种制造三维存储器件的方法该方法包括:基于晶圆形成连接为一体的多个三维存储器件,包括:基于所述晶圆形成衬底,其中,所述衬底包括在第一方向上相对设置的台阶区和非台阶区;在所述衬底上形成堆叠结构,其中,所述堆叠结构包括在垂直于所述第一方向的第二方向上并列设置的多个存储块;形成沿所述堆叠结构的堆叠方向贯穿所述堆叠结构的沟槽,以分隔出在第二方向上相邻的两个存储块,其中,所述沟槽的至少一部分呈波浪线延伸;以及在所述沟槽中形成沟槽结构;以及分离所述多个三维存储器件。
本申请的实施例提供的三维存储器件,在垂直于衬底的第二方向上包括并列设置的多个存储块,每个存储块包括位于非台阶区的存储区块和位于台阶区的台阶区块。通过相邻存储块之间的沟槽结构设置为波浪线形态,使得沟槽结构受到的拉应力实际作用在多个波浪处。每一个波浪形处受到的拉应力被分解后,使得沟槽结构侧面划分出的每个面元处法线方向的受力变小,减小了沟槽结构的开裂风险。
可选地,台阶区中设置有特别设计的虚拟沟道孔沟槽结构。该虚拟沟道孔沟槽结构可以减小所受到的来自台阶区块的拉应力,进而该虚拟沟道孔沟槽结构的开裂风险较低。制造该三维存储器件时的生产良率较高。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1是根据本申请实施方式的三维存储器件示意性结构图;
图2是根据本申请实施方式的三维存储器件的局部结构图;
图3是图2中A-A处的剖视图;
图4是根据本申请实施方式的虚拟沟道孔沟槽结构的剖视图;
图5是根据本申请实施方式的制造三维存储器件的方法的流程框图;
图6是根据本申请一个实施方式形成多个三维存储器的晶圆的示意性结构图;以及
图7至图10是根据本申请实施方式的制造三维存储器件的方法的工艺示意图。
具体实施方式
为了更好地理解本申请,将参考附图对本申请的各个方面做出更详细的说明。应理解,这些详细说明只是对本申请的示例性实施方式的描述,而非以任何方式限制本申请的范围。在说明书全文中,相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意,在本说明书中,第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来,而不表示对特征的任何限制。因此,在不背离本申请的教导的情况下,下文中讨论的第一折段也可被称作第二折段。反之亦然。
在附图中,为了便于说明,已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如,第一折段的宽度和长度并非按照实际生产中的比例。如在本文中使用的,用语“大致”、“大约”以及类似的用语用作表近似的用语,而不用作表程度的用语,并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是,用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”,当在本说明书中使用时表示存在所陈述的特征、元件和/或部件,但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外,当诸如“...中的至少一个”的表述出现在所列特征的列表之后时,修饰整个所列特征,而不是修饰列表中的单独元件。此外,当描述本申请的实施方式时,使用“可”表示“本申请的一个或多个实施方式”。并且,用语“示例性的”旨在指代示例或举例说明。
除非另外限定,否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是,除非本申请中有明确的说明,否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义,而不应以理想化或过于形式化的意义解释。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。另外,除非明确限定或与上下文相矛盾,否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序,而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。
参考图1至图3,本申请实施例提供的三维存储器件1包括:衬底400、至少两个存储块10~20、至少一个栅线缝隙结构500以及至少一个沟槽结构。示例性地,沟槽结构包括虚拟沟道孔沟槽结构300、栅线缝隙结构500以及在延伸方向上的其他结构。
参考图1和图3,衬底400可具有大致平整的顶面。存储块10~20、栅线缝隙结构500以及虚拟沟道孔沟槽结构300都设置在衬底400上。衬底400本身也可以被平面工艺图案化,进而其表面可能具有阶差。衬底400主要用于在其顶面形成后续的结构,进而用于形成三维存储器件1。衬底400可以包括多种半导体材料,例如硅、锗、砷化镓、磷化铟等。替代地,衬底400可以由非导电材料制成。
参考图1,以图1的横向为第一方向,纵向为第二方向。三维存储器件1具有在第一方向上划分的台阶区SS和非台阶区。非台阶区可包括设置在台阶区SS左侧的存储区GB。台阶区SS右侧可设置成存储区,也可设置成外围区域等。本申请不做限制。
进一步地,三维存储器件1包括在第二方向上并列的多个存储块(未示出10、20之外的存储块)。第一存储块10包括位于存储区GB的第一存储区块110和位于台阶区SS的第一台阶区块100;第二存储块20包括位于存储区GB的第二存储区块210和位于台阶区SS的第二台阶区块200。每个存储块的存储区块和台阶区块是一体式结构,在三维存储器件1工作时也相互配合使用,以读写贯穿设置于存储区块的沟道结构中存储的数据。
栅线缝隙结构500与虚拟沟道孔沟槽结构300通常在第一方向上接续设置,以分隔相邻的两个存储块。其中,虚拟沟道孔沟槽结构300设置于台阶区,栅线缝隙结构500设置于非台阶区例如存储区。
具体地,栅线缝隙结构500设置于相邻的第一存储块10和第二存储块20之间,且设置于第一存储区块110和第二存储区块210之间。虚拟沟道孔沟槽结构300设置于相邻的第一存储块10和第二存储块20之间,且设置于第一台阶区块100和第二台阶区块200之间。
参考图2,其中示出根据本申请一个实施方式的虚拟沟道孔沟槽结构。具体地,虚拟沟道孔沟槽结构300包括第一折段301和第二折段302。第一折段301和第二折段302在第一方向上交替地接续设置。在示例性实施方式中,在第一方向上,第一折段301和第二折段302由栅线缝隙结构300的左端交替地接续设置至栅线缝隙结构300的右端。
第一折段301和第二折段302相对于第一方向倾斜至不同的一侧。具体地,第一折段301可逆时针倾斜成锐角,第二折段302可顺时针倾斜成锐角。
虚拟沟道孔沟槽结构是沟槽结构的一部分。沟槽结构的其他部分也可呈波浪线延伸,具体地,沿第一方向呈波浪线延伸。
示例性地,参考图2和图3,虚拟沟道孔沟槽结构300沿存储块的堆叠方向贯穿存储块。进一步地,栅线缝隙结构500也沿存储块的堆叠方向贯穿存储块。
三维存储器件1还包括虚拟沟道结构和导电通道柱。具体地,第一虚拟沟道结构12-1沿存储块的堆叠方向贯穿第一台阶区块100。第一导电通道13-1沿堆叠方向贯穿第一绝缘介质层11-1,并连接到对应的台阶处。第一存储块10包括在衬底400上交替堆叠的第一绝缘层15-1和第一栅极层16-1。第一导电通道13-1与对应的一个第一栅极层16-1电连接。第二存储块20处的结构同理。
虚拟沟道孔沟槽结构300包括空气间隙310。主要是因为在通过填充材料而形成虚拟沟道孔沟槽结构300时,在中部未完全填满时上方会被材料提前封堵住,进而在虚拟沟道孔沟槽结构300中形成了空气间隙310。空气间隙310沿存储块的堆叠方向在虚拟沟道孔沟槽结构300中延伸较长的尺寸。
参考图4,在制造三维存储器件1的过程中,虚拟沟道孔沟槽结构300会受到来自两侧的拉应力F1~F2。例如第一拉应力F1沿第二方向,即竖直向上,其作用于第二折段302处。第二折段302相对与第一方向顺时针偏转锐角角度,即相对于第二方向逆时针偏转锐角角度。第一拉应力F1在第二折段302处依据平行四边形法则分解为垂直于第二折段302的第一分力f11和沿着第二折段302的第二分力f12。
对于第二折段302而言,其受到的可能造成撕裂、破损的拉力是第一分力f11。第一分力f11小于第一拉应力F1。具体地,第二折段302相对于第一方向的倾斜角为θ,则f11=F1×sinθ。
相比于第一拉应力F1垂直地作用在现有的沿第二方向延伸的虚拟沟道孔沟槽结构上,本申请提供的第二折段302受到的撕裂力即第一分力f11较小。第一折段301处同理。同时,来自另一侧的第二拉应力F2在虚拟沟道孔沟槽结构300上的作用效果与第一拉应力F1同理。
本申请实施例提供的三维存储器件,可以是例如3D NAND型存储器。通过将虚拟沟道孔沟槽结构的至少一部分设置为接续的第一折段和第二折段。进一步地,虚拟沟道孔沟槽结构自左端至右端,排满有第一折段和第二折段。倾斜的折段可以巧妙地减小实际收到的撕裂力。每个折段处被撕裂的概率大大减小。该虚拟沟道孔沟槽结构可以减小所受到的来自台阶区块的拉应力,进而该虚拟沟道孔沟槽结构的开裂风险较低。制造该三维存储器件时的生产良率较高。
回看图2,在示例性实施方式中,虚拟沟道孔沟槽结构300还包括:至少一对夹板14-1~14-2。虚拟沟道孔沟槽结构300的左端和右端都可以设置有一对夹板。例如虚拟沟道孔沟槽结构300的右端接续设置为第一折段301,第一折段的上侧设置有第一夹板14-1,右端的下侧设置有第二夹板14-2。通过将这一对夹板14-1~14-2设置在位于右侧存储区的栅线缝隙结构的两侧,可以从两侧夹持栅线缝隙结构。虚拟沟道孔沟槽结构300的左端也可设置一对夹板。夹板的设置有助于提高虚拟沟道孔沟槽结构300的制造精度,以及其与栅线缝隙结构的连接牢固程度。
在示例性实施方式中,三维存储器件1包括:多个沿第一台阶区块100的堆叠方向贯穿第一台阶区块100的虚拟沟道结构12-1。邻近虚拟沟道孔沟槽结构300的虚拟沟道结构12-1的位置对应于相邻的一对第一折段301和第二折段302连接处的凹陷侧。如此设置,可以避免虚拟沟道孔沟槽结构300与虚拟沟道结构12-1~12-2干涉。示例性地,虚拟沟道结构12-1~12-2还可设置为部分地位于该凹陷中,可以减小三维存储器件1的尺寸。
在示例性实施方式中,在第一方向上相邻的一对第一折段301和第二折段302跨过一个或两个虚拟沟道结构。结合三维存储器件1的实际结构,每个凹陷处可只对应一个邻近的虚拟沟道结构。有利于较好地排布虚拟沟道结构12-1~12-2,并且使第一折段301和第二折段302也比较均匀地排布、延伸。
在示例性实施方式中,第一折段301和第二折段302是直线段。直线形态的第一折段或第二折段可以保证其上处处受到的撕裂力,即拉应力的分力相同。可选地,第一折段301和第二折段302也可以是弧形、余弦形等其他形态。事实上,由于制造偏差,第一折段301或第二折段302相比于直线都可以有一定的波动。进一步地,第一折段和第二折段的接续处为弧形。
在示例性实施方式中,第一折段301的长度与第二折段302的长度相同。如此设置可以使虚拟沟道孔沟槽结构300在第二方向上均匀地延展。第一折段301的长度和第二折段302的长度可不同,以及不同位置处的第一折段301(或第二折段302)的长度可不同。
在示例性实施方式中,第一折段301的长度或第二折段302的长度在400nm~600nm之间。
在示例性实施方式中,第一折段301和第二折段302之间的夹角值在80°至100°之间。示例性地,第一折段301相对于第一方向的倾斜角在30°~50°,第二折段301相对于第一方向的倾斜角在30°~50°。设置在此角度下,虚拟沟道孔沟槽结构300的形态较好,同时拉应力作用在第一折段301或第二折段302处的垂直分力较小。
进一步地,第一折段301和第二折段302与第一方向的倾斜角相同。例如都为50°。如此设置可以使虚拟沟道孔沟槽结构300不同处受到的撕裂力相同。当然也可以将第一折段301和第二折段302与第一方向的倾斜角设置为不同。当第一折段301和第二折段302与第一方向的倾斜角不同时,第一折段301和第二折段302的长度也可以不同。
参考图5,本申请还提供了一种制造三维存储器件的方法1000,该方法1000包括如下步骤:
步骤S101,基于晶圆形成多个三维存储器件。示例性地,三维存储器件如前文各个实施例所述,包括根据本申请的虚拟沟道孔沟槽结构。
步骤S102,分离前述多个三维存储器件。
如图6所示,基于晶圆2形成多个三维存储器件1。相邻的三维存储器件1之间包括非有效区。在步骤S102中,可以在非有效区处切割、压裂以分离三维存储器件1。
在形成现有的三维存储器件时,晶圆2的边缘处应力更大,使得晶圆2边缘处的三维存储器件更容易发生源自虚拟沟道孔沟槽结构的空隙的裂纹。在制造本申请提供的三维存储器件1时,三维存储器件1自虚拟沟道孔沟槽结构300处出现裂纹的概率更低。晶圆2边缘处的三维存储器件1的良率高。
图7至图10是根据本申请实施方式的制造三维存储器件的方法的工艺示意图。下面将参照图6至图10进一步描述上述的步骤S101。
参考图7,可基于晶圆2形成衬底400。衬底400包括晶圆2的一部分。衬底400也可形成图案化结构。此外,可认为在压裂步骤才完全形成出衬底400的外周。衬底400包括在第一方向上相对设置的台阶区和非台阶区。在衬底上形成堆叠结构。堆叠结构包括在垂直于衬底的方向上交替堆叠的绝缘层15和牺牲层17,并在台阶区SS形成台阶结构。顶部绝缘层18可以与堆叠结构一同形成,也可以与绝缘介质层11一同形成,并视为绝缘介质层11的一部分。
进一步地,参考图8,堆叠结构包括在垂直于第一方向的第二方向上并列设置的多个存储块。存储块包括位于台阶区SS中的台阶区块100~200。可沿堆叠结构的堆叠方向形成贯穿堆叠结构的沟道。示例性地,沟道可包括栅线缝隙槽和虚拟沟道孔沟槽。虚拟沟道孔沟槽31包括沿第一方向交替地接续设置、且相对第一方向倾斜至不同的一侧的第一折槽31和第二折槽32;虚拟沟道孔沟槽31用于分隔出在第二方向上相邻的两个存储块的台阶区块100~200。具体地,将绝缘介质层11分隔为第一绝缘介质层11-1和第二绝缘介质层11-2。接着,在虚拟沟道孔沟槽中形成虚拟沟道孔沟槽结构。示例性地,还包括形成夹板槽。进而在夹板槽中形成夹板。
具体地,可在非台阶区形成栅线缝隙槽,栅线缝隙槽分割出不同的存储块。栅线缝隙槽的与虚拟沟道孔沟槽结构对应的一端可被一对夹板夹持。栅极替换工序可通过位于存储区块之间的栅线缝隙槽而实现。然后在栅线缝隙槽内形成栅线缝隙结构。
参考图9,堆叠结构包括交替堆叠的绝缘层和牺牲层。具体地,第二存储块中包括第二绝缘层15-2、第二牺牲层17-2、第二顶部绝缘层18-2和第二绝缘介质层11-2。在步骤S101中,可在台阶区SS形成贯穿堆叠结构的虚拟沟道结构12-1~12-2,其中,第一折槽和第二折槽形成的凹陷处对应一个或两个虚拟沟道结构。
接着,在图10中,可将牺牲层17替换为栅极层。例如将第二存储块中的第二牺牲层17-2替换为第二栅极层16-2。
再之后,形成贯穿第一绝缘介质层11-1(或第二绝缘介质层11-2)的导电通道。以及形成三维存储器件的其他必要结构。这些步骤可以利用现有的工艺,不再赘述。
以上描述仅为本申请的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的保护范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述技术构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (9)
1.一种三维存储器件,其特征在于,包括:
衬底,包括在第一方向上相对设置的台阶区和非台阶区;
多个存储块,在所述衬底上沿垂直于第一方向的第二方向并列设置;以及
沟槽结构,设置于相邻的所述存储块之间,所述沟槽结构包括:虚拟沟道孔沟槽结构,及设置于所述非台阶区的栅线缝隙结构,
其中,所述虚拟沟道孔沟槽结构包括:
第一折段,相对于所述第一方向倾斜至一侧,且为直线段;以及
第二折段,相对所述第一方向倾斜至另一侧,且为直线段,所述第二折段与所述第一折段在所述第一方向上从所述台阶区在所述第一方向上的一端交替地接续设置至所述台阶区在所述第一方向上的另一端,所述第一折段和所述第二折段之间的夹角值在80°至100°之间。
2.根据权利要求1所述的三维存储器件,其中,在所述沟槽结构中形成有空气间隙。
3.根据权利要求1所述的三维存储器件,其中,所述存储块包括位于所述台阶区中的台阶区块和位于所述非台阶区的存储区块;以及
其中,所述栅线缝隙结构设置于所述相邻的存储块的存储区块之间;以及
所述虚拟沟道孔沟槽结构设置于所述相邻的存储块的台阶区块之间。
4.根据权利要求1至3中任一项所述的三维存储器件,其中,所述虚拟沟道孔沟槽结构还包括:
至少一对夹板,与所述第一折段或所述第二折段一体式形成,夹持所述栅线缝隙结构。
5.根据权利要求1至3中任一项所述的三维存储器件,其中,所述第一折段的长度和所述第二折段的长度相同。
6.根据权利要求1至3中任一项所述的三维存储器件,其中,所述第一折段的长度或所述第二折段的长度在400nm~600nm之间。
7.根据权利要求5所述的三维存储器件,其中,所述第一折段和所述第二折段的接续处为弧形。
8.根据权利要求1所述的三维存储器件,还包括:
多个虚拟沟道结构,位于所述台阶区,所述虚拟沟道结构沿所述存储块的堆叠方向贯穿所述存储块。
9.一种制造三维存储器件的方法,其特征在于,包括:
基于晶圆形成连接为一体的多个三维存储器件,包括:
基于所述晶圆形成衬底,其中,所述衬底包括在第一方向上相对设置的台阶区和非台阶区;
在所述衬底上形成堆叠结构,其中,所述堆叠结构包括在垂直于所述第一方向的第二方向上并列设置的多个存储块;
形成沿所述堆叠结构的堆叠方向贯穿所述堆叠结构的沟槽,以分隔出在第二方向上相邻的两个存储块,其中,所述沟槽包括:设置于所述非台阶区的栅线缝隙槽,及虚拟沟道孔沟槽;其中,所述虚拟沟道孔沟槽包括:第一折段,相对于所述第一方向倾斜至一侧,且为直线段;以及第二折段,相对所述第一方向倾斜至另一侧,且为直线段,所述第二折段与所述第一折段在所述第一方向上从所述台阶区在所述第一方向上的一端交替地接续设置至所述台阶区在所述第一方向上的另一端,所述第一折段和所述第二折段之间的夹角值在80°至100°之间;以及
在所述沟槽中形成沟槽结构;以及
分离所述多个三维存储器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110274672.1A CN112928117B (zh) | 2021-03-15 | 2021-03-15 | 三维存储器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110274672.1A CN112928117B (zh) | 2021-03-15 | 2021-03-15 | 三维存储器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112928117A CN112928117A (zh) | 2021-06-08 |
CN112928117B true CN112928117B (zh) | 2022-06-10 |
Family
ID=76174943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110274672.1A Active CN112928117B (zh) | 2021-03-15 | 2021-03-15 | 三维存储器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112928117B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112185967B (zh) * | 2020-09-29 | 2021-11-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109390349A (zh) * | 2018-10-24 | 2019-02-26 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN109496361A (zh) * | 2018-10-18 | 2019-03-19 | 长江存储科技有限责任公司 | 具有z字形狭缝结构的三维存储器件及其形成方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102373816B1 (ko) * | 2015-08-06 | 2022-03-15 | 삼성전자주식회사 | 반도체 소자 |
CN107658311B (zh) * | 2017-08-28 | 2018-12-14 | 长江存储科技有限责任公司 | 三维存储器 |
KR20200053919A (ko) * | 2018-11-09 | 2020-05-19 | 에스케이하이닉스 주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
CN111029340B (zh) * | 2019-12-10 | 2022-08-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法、一种光刻掩膜版 |
CN112185968B (zh) * | 2020-09-30 | 2021-09-24 | 长江存储科技有限责任公司 | 一种半导体器件 |
CN112331667B (zh) * | 2020-11-10 | 2021-09-28 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
CN113871392A (zh) * | 2020-11-25 | 2021-12-31 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
-
2021
- 2021-03-15 CN CN202110274672.1A patent/CN112928117B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109496361A (zh) * | 2018-10-18 | 2019-03-19 | 长江存储科技有限责任公司 | 具有z字形狭缝结构的三维存储器件及其形成方法 |
CN109390349A (zh) * | 2018-10-24 | 2019-02-26 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112928117A (zh) | 2021-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9449870B2 (en) | Methods of forming a stack of electrodes and three-dimensional semiconductor devices fabricated thereby | |
CN109801922B (zh) | 一种形成三维存储器的方法及三维存储器 | |
CN109326608B (zh) | 三维叠层半导体结构的制造方法及其制得的结构 | |
TW201511236A (zh) | 包括階梯結構之半導體裝置及相關方法 | |
CN112930597A (zh) | 三端子存储器设备的自对准竖直集成 | |
WO2022068767A1 (zh) | 一种三维存储器及其制作方法 | |
CN112928117B (zh) | 三维存储器件及其制造方法 | |
TW202029353A (zh) | 三維堆疊半導體裝置及其製造方法 | |
KR20170130009A (ko) | 3차원 반도체 장치 | |
US9466610B1 (en) | Method of fabricating three-dimensional gate-all-around vertical gate structures and semiconductor devices, and three-dimensional gate-all-round vertical gate structures and semiconductor devices thereof | |
CN111081708B (zh) | 一种半导体结构及其制作方法 | |
US11322515B2 (en) | Three-dimensional semiconductor devices | |
US20160204123A1 (en) | Method of fabricating three-dimensional semiconductor devices, and three-dimensional semiconductor devices thereof | |
US9455265B2 (en) | Semiconductor 3D stacked structure and manufacturing method of the same | |
TWI483385B (zh) | 半導體結構製造方法及製成之結構 | |
US11825654B2 (en) | Memory device | |
US11257836B2 (en) | Dummy vertical structures for etching in 3D NAND memory and other circuits | |
TWI642169B (zh) | 三維堆疊半導體結構之製造方法及其製得之結構 | |
WO2024130640A1 (zh) | 三维存储器中央位线构架、三维存储器及其制备方法 | |
CN114080680B (zh) | 一种三维存储器及其制作方法 | |
US11923033B2 (en) | Semiconductor device | |
TWI550696B (zh) | 三維堆疊半導體結構之製造方法及其製得之結構 | |
US11183511B2 (en) | Memory device and manufacturing method for the same | |
US20240194263A1 (en) | Three-dimensional memory devices with lateral block isolation structures and methods of forming the same | |
US20220293751A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |