CN111081708B - 一种半导体结构及其制作方法 - Google Patents

一种半导体结构及其制作方法 Download PDF

Info

Publication number
CN111081708B
CN111081708B CN202010026504.6A CN202010026504A CN111081708B CN 111081708 B CN111081708 B CN 111081708B CN 202010026504 A CN202010026504 A CN 202010026504A CN 111081708 B CN111081708 B CN 111081708B
Authority
CN
China
Prior art keywords
channel
channel hole
layer
laminated structure
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010026504.6A
Other languages
English (en)
Other versions
CN111081708A (zh
Inventor
张中
周文犀
夏志良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010026504.6A priority Critical patent/CN111081708B/zh
Publication of CN111081708A publication Critical patent/CN111081708A/zh
Application granted granted Critical
Publication of CN111081708B publication Critical patent/CN111081708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体结构及其制作方法，该制作方法包括以下步骤：提供一衬底，所述衬底中定义有多个芯片区域及位于相邻所述芯片区域之间的切割道区域；形成第一层级结构于所述衬底上；形成绝缘间隔层于所述第一层级结构上；形成第二层级结构于所述绝缘间隔层上。本发明通过台阶的改版，在晶圆切割道里形成至少一具有阶梯结构的叠层结构，例如金字塔结构，该叠层结构包括在垂直方向上交替堆叠的两种材料层，可以缓解晶圆切割道区域与芯片区域(特别是存储阵列区)的应力差异，在晶圆切割道区域的叠层结构中形成沟道套刻标记或对准标记，可以保证晶圆切割到区域与芯片区域真实的对准表现一样，从而减少工艺偏移，有利于提高生产良率。

Description

一种半导体结构及其制作方法
技术领域
本发明属于半导体集成电路制造领域，涉及一种半导体结构及其制作方法。
背景技术
平面结构的NAND闪存已接近其实际扩展极限，给半导体存储器行业带来严峻挑战。新的3D NAND技术，垂直堆叠了多层数据存储单元，具备卓越的精度。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。
现有的3D NAND的晶圆切割道里填的全是硅酸乙酯(TEOS)，膜层应力与存储阵列区的氮化硅/氧化硅堆叠结构(NO stack)存在很大间隙，导致晶圆切割道里的对准(Overlay，简称OVL)程度无法准确反映存储阵列区的对准程度，从而导致工艺偏移。
因此，如何提供一种新的半导体结构及其制作方法，以获得存储阵列区真实的对准表现，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制作方法，用于解决现有技术中晶圆切割道里的对准程度无法准确反映芯片区域的对准程度，从而导致工艺偏移的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构的制作方法，包括以下步骤：
提供一衬底，所述衬底中定义有多个芯片区域及位于相邻所述芯片区域之间的切割道区域；
形成第一层级结构于所述衬底上，所述第一层级结构包括第一叠层结构，所述第一叠层结构包括在垂直方向上交替堆叠的第一材料层与第二材料层，所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第一叠层结构位于所述切割道区域的部分中设有至少一个第一沟道孔结构，所述第一叠层结构位于所述芯片区域的部分中设有至少一个第二沟道孔结构，所述第一沟道孔结构及所述第二沟道孔结构均垂直贯穿所述第一叠层结构；
形成绝缘间隔层于所述第一层级结构上；
形成第二层级结构于所述绝缘间隔层上，所述第二层级结构包括第二叠层结构，所述第二叠层结构包括在垂直方向上交替堆叠的第三材料层与第四材料层，所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第二叠层结构位于所述切割道区域的部分中设有至少一个第三沟道孔结构，所述第二叠层结构位于所述芯片区域的部分中设有至少一个第四沟道孔结构，所述第三沟道孔结构及所述第四沟道孔结构均垂直贯穿所述第二叠层结构与所述绝缘间隔层，且所述第三沟道孔结构对准所述第一沟道孔结构，所述第四沟道孔结构对准所述第二沟道孔结构。
可选地，同步刻蚀所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分，使所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈所述阶梯结构；同步刻蚀所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分，使所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈所述阶梯结构。
可选地，所述第一叠层结构位于所述切割道区域的部分呈至少一个金字塔结构，所述第二叠层结构位于所述切割道区域的部分呈至少一个金字塔结构。
可选地，所述切割道区域的所述阶梯结构的台阶宽度小于所述芯片区域的所述阶梯结构的台阶宽度。
可选地，所述第一材料层与所述第二材料层其中之一包括牺牲层或栅极层，所述第三材料层与所述第四材料层其中之一包括牺牲层或栅极层。
可选地，形成所述第一层级结构还包括形成第一绝缘介质层于所述第一叠层结构侧面的步骤；形成所述第二层级结构还包括形成第二绝缘介质于所述第二叠层结构侧面的步骤。
可选地，所述第一沟道孔结构作为沟道套刻标记及沟道对准标记中的至少一种；所述第三沟道孔结构作为沟道套刻标记及沟道对准标记中的至少一种。
可选地，所述第一沟道孔结构、所述第二沟道孔结构、所述第三沟道孔结构及所述第四沟道孔结构均包括沟道孔及位于所述沟道孔中的存储器膜与存储器沟道，所述存储器膜位于所述沟道孔的侧壁与所述存储器沟道之间。
可选地，形成所述第一沟道孔结构、所述第二沟道孔结构、所述第三沟道孔结构及所述第四沟道孔结构均包括以下步骤：形成沟道孔，依次形成存储器膜与存储器沟道于所述沟道孔中，所述存储器膜位于所述沟道孔的侧壁与所述存储器沟道之间。
本发明还提供一种半导体结构，包括：
衬底，所述衬底中定义有多个芯片区域及位于相邻所述芯片区域之间的切割道区域；
第一层级结构，位于所述衬底上，所述第一层级结构包括第一叠层结构，所述第一叠层结构包括在垂直方向上交替堆叠的第一材料层与第二材料层，所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第一叠层结构位于所述切割道区域的部分中设有至少一个第一沟道孔结构，所述第一叠层结构位于所述芯片区域的部分中设有至少一个第二沟道孔结构，所述第一沟道孔结构及所述第二沟道孔结构均垂直贯穿所述第一叠层结构；
绝缘间隔层，位于所述第一层级结构上；
第二层级结构，位于所述绝缘间隔层上，所述第二层级结构包括第二叠层结构，所述第二叠层结构包括在垂直方向上交替堆叠的第三材料层与第四材料层，所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第二叠层结构位于所述切割道区域的部分中设有至少一个第三沟道孔结构，所述第二叠层结构位于所述芯片区域的部分中设有至少一个第四沟道孔结构，所述第三沟道孔结构及所述第四沟道孔结构均垂直贯穿所述第二叠层结构与所述绝缘间隔层，且所述第三沟道孔结构对准所述第一沟道孔结构，所述第四沟道孔结构对准所述第二沟道孔结构。
可选地，所述第一叠层结构位于所述切割道区域的部分呈至少一个金字塔结构，所述第二叠层结构位于所述切割道区域的部分呈至少一个金字塔结构。
可选地，所述切割道区域的所述阶梯结构的台阶宽度小于所述芯片区域的所述阶梯结构的台阶宽度。
可选地，所述第一材料层与所述第二材料层其中之一包括牺牲层或栅极层，所述第三材料层与所述第四材料层其中之一包括牺牲层或栅极层。
可选地，所述第一层级结构还包括位于所述第一叠层结构侧面的第一绝缘介质层，所述第二层级结构还包括位于所述第二叠层结构侧面的第二绝缘介质层。
可选地，所述第一沟道孔结构作为沟道套刻标记及沟道对准标记中的至少一种；所述第三沟道孔结构作为沟道套刻标记及沟道对准标记中的至少一种。
可选地，所述第一沟道孔结构、所述第二沟道孔结构、所述第三沟道孔结构及所述第四沟道孔结构均包括沟道孔及位于所述沟道孔中的存储器膜与存储器沟道，所述存储器膜位于所述沟道孔的侧壁与所述存储器沟道之间。
可选地，所述存储器膜包括隧穿绝缘层、电荷存储层及阻挡绝缘层，所述隧穿绝缘层与所述存储器沟道接触，所述电荷存储层位于所述隧穿绝缘层与所述阻挡绝缘层之间。
如上所述，本发明的半导体结构及其制作方法通过台阶的改版，在晶圆切割道里形成至少一具有阶梯结构的叠层结构，例如金字塔结构，该叠层结构包括在垂直方向上交替堆叠的两种材料层。本发明可以缓解晶圆切割道区域与芯片区域(特别是存储阵列区)的应力差异，在晶圆切割道区域的叠层结构中形成沟道套刻标记或对准标记，可以保证晶圆切割到区域与芯片区域真实的对准表现一样，从而减少工艺偏移，有利于提高生产良率。
附图说明
图1显示为一种示例3D NAND的晶圆切割道区域的局部剖面图。
图2显示为一种示例3D NAND的芯片区域的局部剖面图。
图3显示为本发明的半导体结构的制作方法的工艺流程图。
图4显示为本发明中所述衬底的局部平面布局图。
图5-图6显示为本发明的半导体结构的制作方法形成第一层级结构于所述衬底上的示意图。
图7-图8显示为本发明的半导体结构的制作方法形成绝缘间隔层于所述第一层级结构上的示意图。
图9-图10显示为本发明的半导体结构的制作方法形成第二层级结构于所述绝缘间隔层上的示意图。
元件标号说明
衬底101
绝缘间隔层102
第一介质层103
第二介质层104
导电结构105
第一堆叠结构106
第一TEOS层107
第一沟道孔结构108
第二沟道孔结构109
第二堆叠结构110
第二TEOS层111
第三沟道孔结构112
第四沟道孔结构113
芯片区域A
切割道区域B
标记202
衬底203
第一材料层204
第二材料层205
第一沟道孔结构206
第二沟道孔结构207
第一介质层208
第二介质层209
导电结构210
存储器膜211
存储器沟道212
第一绝缘介质层213
绝缘间隔层214
第三材料层215
第四材料层216
第三沟道孔结构217
第四沟道孔结构218
存储器膜219
存储器沟道220
绝缘填充层221
第二绝缘介质层222
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1及图2所示，分别显示为一种示例3D NAND的晶圆切割道区域与芯片区域的局部剖面图，自下而上依次包括衬底101、第一层级结构、绝缘间隔层102及第二层级结构。
具体的，所述衬底101表面可预先形成有其它膜层结构，例如第一介质层103与第二介质层104，可以根据实际需要进行调整。本实施例中，所述衬底101中还预先形成有导电结构105，所述导电结构105可以是选择性外延生长(SEG)的导电材料。
具体的，所述第一层级结构包括位于芯片区域的第一堆叠结构106及位于所述第一堆叠结构106周围及晶圆切割道区域的第一TEOS层107，并包括位于晶圆切割道区域的第一沟道孔结构108及位于芯片区域的第二沟道孔结构109，所述第一沟道孔结构108及所述第二沟道孔结构109的底端分别与相应的所述导电结构105接触，所述第一NO堆叠结构106的至少一侧面呈阶梯结构。其中，所述第一堆叠结构106可由第一材料和第二材料交替堆叠而成，第一材料可为氮化硅，第二材料可为氧化硅。
具体的，所述第二层级结构包括位于芯片区域的第二堆叠结构110及位于所述第二堆叠结构110周围及晶圆切割道区域的第二TEOS层111，并包括位于晶圆切割道区域的第三沟道孔结构112及位于芯片区域的第四沟道孔结构113，所述第三沟道孔结构112及所述第四沟道孔结构113的底端分别与其下方的所述第一沟道孔结构108及所述第二沟道孔结构109接触。其中，所述第二堆叠结构110可由第一材料和第二材料交替堆叠而成，第一材料可为氮化硅，第二材料可为氧化硅。
具体的，位于晶圆切割道区域的所述第一沟道孔结构108与所述第三沟道孔结构112作为套刻标记(OVL mark)或对准标记(alignment mark)，然而，由于晶圆切割道里填的全是TEOS，膜层应力与芯片区域的NO堆叠结构存在很大间隙，导致晶圆切割道里的对准程度无法准确反映芯片区域的对准程度，从而导致工艺偏移，例如图1中显示晶圆切割道区域的两层沟道孔结构对准了，但图2中显示芯片区域的两层沟道孔结构实际上没有对准。
因此，本发明提供一种新的半导体结构及其制作方法，以获得存储阵列区真实的对准表现。
实施例一
本发明提供一种半导体结构的制作方法，请参阅图3，显示为该方法的工艺流程图，包括以下步骤：
首先请参阅图4，执行步骤S1：提供一衬底，所述衬底中定义有多个芯片区域及位于相邻所述芯片区域之间的切割道区域。
作为示例，图4显示为所述衬底的局部平面布局图，其中，两个芯片区域A之间设有切割道区域B，所述芯片区域A用于制造芯片201，所述切割道区域B用于制造标记202(例如套刻标记、对准标记)或测试结构(Test Key)。
然后请参阅图5及图6，执行步骤S2：形成第一层级结构于所述衬底203上，所述第一层级结构包括第一叠层结构，所述第一叠层结构包括在垂直方向上交替堆叠的第一材料层204与第二材料层205，所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第一叠层结构位于所述切割道区域的部分中设有至少一个第一沟道孔结构206，所述第一叠层结构位于所述芯片区域的部分中设有至少一个第二沟道孔结构207，所述第一沟道孔结构206及所述第二沟道孔结构207均垂直贯穿所述第一叠层结构，其中，图5显示为本步骤所呈现的切割道区域的局部剖面图，图6显示为本步骤所呈现的芯片区域的局部剖面图。
作为示例，所述衬底203包括但不限于Si、SOI、Ge、SiGe、III-V族化合物等常规半导体衬底，其表面可预先形成有其它膜层结构，例如第一介质层208与第二介质层209，可以根据实际需要进行调整。本实施例中，所述衬底203中还预先形成有导电结构210，所述导电结构210可以是选择性外延生长(SEG)的导电材料。
作为示例，所述第一材料层204与所述第二材料层205其中之一包括牺牲层或栅极层，另外一层包括隔离介质层，所述牺牲层用于后续替换成栅极层，所述隔离介质层用于相邻栅极层之间的绝缘。也就是说，可以在本步骤中完成第一叠层结构中牺牲层的替换，也可以暂时不替换，到后续与第二叠层结构中的牺牲层一起替换，此处不应过分限制本发明的保护范围。本实施例中，所述第一材料层204以氮化硅层为例，所述第二材料层以二氧化硅层为例。
作为示例，同步刻蚀所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分，使所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈所述阶梯结构。
作为示例，所述第一叠层结构位于所述切割道区域的部分呈至少一个金字塔结构，所述金字塔可以为三棱锥、四棱锥、六棱锥等，本实施例中，以四棱锥为例，且金字塔顶面大致为平台状，沟道孔结构位于平台区域。
作为示例，所述切割道区域的所述阶梯结构的台阶宽度小于所述芯片区域的所述阶梯结构的台阶宽度，这是因为所述切割道区域的整体宽度远小于所述芯片区域，在台阶级数相同的情况下，所述切割道区域的所述阶梯结构的台阶宽度必然需要做得更窄。
作为示例，所述第一沟道孔结构206作为沟道套刻标记(OVL mark)及沟道对准标记(Alignment mark)中的至少一种。
作为示例，形成所述第一沟道孔结构206及所述第二沟道孔结构207均包括以下步骤：形成沟道孔，依次形成存储器膜211与存储器沟道212于所述沟道孔中，所述存储器膜211位于所述沟道孔的侧壁与所述存储器沟道212之间。
作为示例，所述存储器膜211包括隧穿绝缘层、电荷存储层及阻挡绝缘层，所述隧穿绝缘层与所述存储器沟道接触，所述电荷存储层位于所述隧穿绝缘层与所述阻挡绝缘层之间。本实施例中，所述存储器膜211以ONO(氧化硅-氮化硅-氧化硅)为例。
作为示例，所述第一沟道孔结构206及所述第二沟道孔结构207还填充有绝缘填充层221，由于所述沟道孔深宽比较高，所述绝缘填充层221中可能会形成有孔洞。
作为示例，形成所述第一层级结构还包括形成第一绝缘介质层213于所述第一叠层结构侧面的步骤，所述第一绝缘介质层213的材质包括但不限于二氧化硅、氮化硅、TEOS等。
再请参阅图7及图8，执行步骤S3：形成绝缘间隔层214于所述第一层级结构上，其中，图7显示为本步骤所呈现的切割道区域的局部剖面图，图8显示为本步骤所呈现的芯片区域的局部剖面图。
具体的，可以采用化学气相沉积、物理气相沉积等方法形成所述绝缘间隔层214，所述绝缘间隔层214的材质包括但不限于二氧化硅、氮化硅、TEOS等。
再请参阅图9及图10，执行步骤S4：形成第二层级结构于所述绝缘间隔层214上，所述第二层级结构包括第二叠层结构，所述第二叠层结构包括在垂直方向上交替堆叠的第三材料层215与第四材料层216，所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第二叠层结构位于所述切割道区域的部分中设有至少一个第三沟道孔结构217，所述第二叠层结构位于所述芯片区域的部分中设有至少一个第四沟道孔结构218，所述第三沟道孔结构及所述第四沟道孔结构均垂直贯穿所述第二叠层结构与所述绝缘间隔层214，且所述第三沟道孔结构217对准所述第一沟道孔结构206，所述第四沟道孔结构218对准所述第二沟道孔结构207，其中，图9显示为本步骤所呈现的切割道区域的局部剖面图，图10显示为本步骤所呈现的芯片区域的局部剖面图。
需要指出的是，上述对准是指位于上方的沟道孔结构的中心轴与位于下方的沟道孔结构的中心轴在同一直线上或大致在同一直线上。
作为示例，所述第三材料层215与所述第四材料层216其中之一包括牺牲层或栅极层，另外一层包括隔离介质层，所述牺牲层用于后续替换成栅极层，所述隔离介质层用于相邻栅极层之间的绝缘。
作为示例，可以在本步骤中同时完成第一叠层结构与第二叠层结构中牺牲层的替换，也可以单独完成第二叠层结构中牺牲层的替换，此处不应过分限制本发明的保护范围。
作为示例，同步刻蚀所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分，使所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈所述阶梯结构。
作为示例，所述第二叠层结构位于所述切割道区域的部分呈至少一个金字塔结构，所述金字塔可以为三棱锥、四棱锥、六棱锥等，本实施例中，以四棱锥为例，且金字塔顶面大致为平台状，沟道孔结构位于平台区域。
作为示例，所述切割道区域的所述阶梯结构的台阶宽度小于所述芯片区域的所述阶梯结构的台阶宽度，这是因为所述切割道区域的整体宽度远小于所述芯片区域，在台阶级数相同的情况下，所述切割道区域的所述阶梯结构的台阶宽度必然需要做得更窄。
作为示例，所述第三沟道孔结构217作为沟道套刻标记(OVL mark)及沟道对准标记(Alignment mark)中的至少一种。
作为示例，形成所述第三沟道孔结构217及所述第四沟道孔结构218均包括以下步骤：形成沟道孔，依次形成存储器膜219与存储器沟道220于所述沟道孔中，所述存储器膜219位于所述沟道孔的侧壁与所述存储器沟道220之间。
作为示例，所述存储器膜219包括隧穿绝缘层、电荷存储层及阻挡绝缘层，所述隧穿绝缘层与所述存储器沟道接触，所述电荷存储层位于所述隧穿绝缘层与所述阻挡绝缘层之间。本实施例中，所述存储器膜219以ONO(氧化硅-氮化硅-氧化硅)为例。
作为示例，所述第三沟道孔结构217及所述第四沟道孔结构218还填充有绝缘填充层221，由于所述沟道孔深宽比较高，所述绝缘填充层221中可能会形成有孔洞。
作为示例，形成所述第二层级结构还包括形成第二绝缘介质层222于所述第二叠层结构侧面的步骤，所述第二绝缘介质层222的材质包括但不限于二氧化硅、氮化硅、TEOS等。
本实施例的半导体结构的制作方法通过台阶的改版，在晶圆切割道里形成至少一具有阶梯结构的叠层结构，例如金字塔结构，该叠层结构包括在垂直方向上交替堆叠的两种材料层，可以缓解晶圆切割道区域与芯片区域(特别是存储阵列区)的应力差异，在晶圆切割道区域的叠层结构中形成沟道套刻标记或对准标记，可以保证晶圆切割到区域与芯片区域真实的对准表现一样，例如图9显示中晶圆切割道区域的两层沟道孔结构对准了，此时图10中显示芯片区域的两层沟道孔结构也处于对准状态。因此本实施例的半导体结构的制作方法可以减少工艺偏移，有利于提高生产良率。
实施例二
本实施例中提供一种半导体结构，请参阅图9及图10，其中图9显示为该半导体结构切割道区域的局部剖面图，图10显示为该半导体结构芯片区域的局部剖面图，该半导体结构包括：衬底203、第一层级结构、绝缘间隔层214及第二层级结构，其中，所述衬底203中定义有多个芯片区域及位于相邻所述芯片区域之间的切割道区域，所述第一层级结构位于所述衬底203上，所述第一层级结构包括第一叠层结构，所述第一叠层结构包括在垂直方向上交替堆叠的第一材料层204与第二材料层205，所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第一叠层结构位于所述切割道区域的部分中设有至少一个第一沟道孔结构206，所述第一叠层结构位于所述芯片区域的部分中设有至少一个第二沟道孔结构207，所述第一沟道孔结构206及所述第二沟道孔结构207均垂直贯穿所述第一叠层结构；所述绝缘间隔层214位于所述第一层级结构上；所述第二层级结构位于所述绝缘间隔层214上，所述第二层级结构包括第二叠层结构，所述第二叠层结构包括在垂直方向上交替堆叠的第三材料层215与第四材料层216，所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第二叠层结构位于所述切割道区域的部分中设有至少一个第三沟道孔结构217，所述第二叠层结构位于所述芯片区域的部分中设有至少一个第四沟道孔结构218，所述第三沟道孔结构及所述第四沟道孔结构均垂直贯穿所述第二叠层结构与所述绝缘间隔层214，且所述第三沟道孔结构217对准所述第一沟道孔结构206，所述第四沟道孔结构218对准所述第二沟道孔结构207。
需要指出的是，上述对准是指位于上方的沟道孔结构的中心轴与位于下方的沟道孔结构的中心轴在同一直线上或大致在同一直线上。
作为示例，所述衬底203包括但不限于Si、SOI、Ge、SiGe、III-V族化合物等常规半导体衬底，其表面还设有其它膜层结构，例如第一介质层208与第二介质层209，可以根据实际需要进行调整。本实施例中，所述衬底203中还设有导电结构210，所述导电结构210可以是选择性外延生长(SEG)的导电材料。
作为示例，所述第一材料层204与所述第二材料层205其中之一包括牺牲层或栅极层，另外一层包括隔离介质层，所述第三材料层215与所述第四材料层216其中之一包括牺牲层或栅极层，另外一层包括隔离介质层，所述牺牲层用于后续替换成栅极层，所述隔离介质层用于相邻栅极层之间的绝缘。
作为示例，所述第一、第二叠层结构位于所述切割道区域的部分呈至少一个金字塔结构，所述金字塔可以为三棱锥、四棱锥、六棱锥等，本实施例中，以四棱锥为例，且金字塔顶面大致为平台状，沟道孔结构位于平台区域。
作为示例，所述切割道区域的所述阶梯结构的台阶宽度小于所述芯片区域的所述阶梯结构的台阶宽度，这是因为所述切割道区域的整体宽度远小于所述芯片区域，在台阶级数相同的情况下，所述切割道区域的所述阶梯结构的台阶宽度必然需要做得更窄。
作为示例，所述第一、第三沟道孔结构作为沟道套刻标记(OVL mark)及沟道对准标记(Alignment mark)中的至少一种。
作为示例，所述第一沟道孔结构、所述第二沟道孔结构、所述第三沟道孔结构及所述第四沟道孔结构均包括沟道孔及位于所述沟道孔中的存储器膜与存储器沟道，所述存储器膜位于所述沟道孔的侧壁与所述存储器沟道之间。
作为示例，所述存储器膜包括隧穿绝缘层、电荷存储层及阻挡绝缘层，所述隧穿绝缘层与所述存储器沟道接触，所述电荷存储层位于所述隧穿绝缘层与所述阻挡绝缘层之间。本实施例中，所述存储器膜以ONO(氧化硅-氮化硅-氧化硅)为例。
作为示例，所述第一沟道孔结构206、所述第二沟道孔结构207、所述第三沟道孔结构217及所述第四沟道孔结构218还填充有绝缘填充层221，由于所述沟道孔深宽比较高，所述绝缘填充层中可能会形成有孔洞。
作为示例，所述第一层级结构还包括位于所述第一叠层结构侧面的第一绝缘介质层213，所述第二层级结构还包括位于所述第二叠层结构侧面的第二绝缘介质层222，所述第一、第二绝缘介质层的材质包括但不限于二氧化硅、氮化硅、TEOS等。
本发明的半导体结构中，在晶圆切割道里设有至少一具有阶梯结构的叠层结构，例如金字塔结构，该叠层结构包括在垂直方向上交替堆叠的两种材料层，可以缓解晶圆切割道区域与芯片区域(特别是存储阵列区)的应力差异，沟道套刻标记或对准标记设于晶圆切割道区域的叠层结构中，可以保证晶圆切割到区域与芯片区域真实的对准表现一样，从而减少工艺偏移，有利于提高生产良率。
综上所述，本发明的半导体结构及其制作方法通过台阶的改版，在晶圆切割道里形成至少一具有阶梯结构的叠层结构，例如金字塔结构，该叠层结构包括在垂直方向上交替堆叠的两种材料层。本发明可以缓解晶圆切割道区域与芯片区域(特别是存储阵列区)的应力差异，在晶圆切割道区域的叠层结构中形成沟道套刻标记或对准标记，可以保证晶圆切割到区域与芯片区域真实的对准表现一样，从而减少工艺偏移，有利于提高生产良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种半导体结构的制作方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底中定义有多个芯片区域及位于相邻所述芯片区域之间的切割道区域；
形成第一层级结构于所述衬底上，所述第一层级结构包括第一叠层结构，所述第一叠层结构包括在垂直方向上交替堆叠的第一材料层与第二材料层，所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第一叠层结构位于所述切割道区域的部分中设有至少一个第一沟道孔结构，所述第一叠层结构位于所述芯片区域的部分中设有至少一个第二沟道孔结构，所述第一沟道孔结构及所述第二沟道孔结构均垂直贯穿所述第一叠层结构；
形成绝缘间隔层于所述第一层级结构上；
形成第二层级结构于所述绝缘间隔层上，所述第二层级结构包括第二叠层结构，所述第二叠层结构包括在垂直方向上交替堆叠的第三材料层与第四材料层，所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第二叠层结构位于所述切割道区域的部分中设有至少一个第三沟道孔结构，所述第二叠层结构位于所述芯片区域的部分中设有至少一个第四沟道孔结构，所述第三沟道孔结构及所述第四沟道孔结构均垂直贯穿所述第二叠层结构与所述绝缘间隔层，且所述第三沟道孔结构对准所述第一沟道孔结构，所述第四沟道孔结构对准所述第二沟道孔结构。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于：同步刻蚀所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分，使所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈所述阶梯结构；同步刻蚀所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分，使所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈所述阶梯结构。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述第一叠层结构位于所述切割道区域的部分呈至少一个金字塔结构，所述第二叠层结构位于所述切割道区域的部分呈至少一个金字塔结构。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述切割道区域的所述阶梯结构的台阶宽度小于所述芯片区域的所述阶梯结构的台阶宽度。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述第一材料层与所述第二材料层其中之一包括牺牲层或栅极层，所述第三材料层与所述第四材料层其中之一包括牺牲层或栅极层。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于：形成所述第一层级结构还包括形成第一绝缘介质层于所述第一叠层结构侧面的步骤；形成所述第二层级结构还包括形成第二绝缘介质于所述第二叠层结构侧面的步骤。
7.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述第一沟道孔结构作为沟道套刻标记及沟道对准标记中的至少一种；所述第三沟道孔结构作为沟道套刻标记及沟道对准标记中的至少一种。
8.根据权利要求1所述的半导体结构的制作方法，其特征在于：形成所述第一沟道孔结构、所述第二沟道孔结构、所述第三沟道孔结构及所述第四沟道孔结构均包括以下步骤：形成沟道孔，依次形成存储器膜与存储器沟道于所述沟道孔中，所述存储器膜位于所述沟道孔的侧壁与所述存储器沟道之间。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于：所述存储器膜包括隧穿绝缘层、电荷存储层及阻挡绝缘层，所述隧穿绝缘层与所述存储器沟道接触，所述电荷存储层位于所述隧穿绝缘层与所述阻挡绝缘层之间。
10.一种半导体结构，其特征在于，包括：
衬底，所述衬底中定义有多个芯片区域及位于相邻所述芯片区域之间的切割道区域；
第一层级结构，位于所述衬底上，所述第一层级结构包括第一叠层结构，所述第一叠层结构包括在垂直方向上交替堆叠的第一材料层与第二材料层，所述第一叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第一叠层结构位于所述切割道区域的部分中设有至少一个第一沟道孔结构，所述第一叠层结构位于所述芯片区域的部分中设有至少一个第二沟道孔结构，所述第一沟道孔结构及所述第二沟道孔结构均垂直贯穿所述第一叠层结构；
绝缘间隔层，位于所述第一层级结构上；
第二层级结构，位于所述绝缘间隔层上，所述第二层级结构包括第二叠层结构，所述第二叠层结构包括在垂直方向上交替堆叠的第三材料层与第四材料层，所述第二叠层结构位于所述切割道区域的部分及位于所述芯片区域的部分均至少有一个侧面呈阶梯结构，且所述第二叠层结构位于所述切割道区域的部分中设有至少一个第三沟道孔结构，所述第二叠层结构位于所述芯片区域的部分中设有至少一个第四沟道孔结构，所述第三沟道孔结构及所述第四沟道孔结构均垂直贯穿所述第二叠层结构与所述绝缘间隔层，且所述第三沟道孔结构对准所述第一沟道孔结构，所述第四沟道孔结构对准所述第二沟道孔结构。
11.根据权利要求10所述的半导体结构，其特征在于：所述第一叠层结构位于所述切割道区域的部分呈至少一个金字塔结构，所述第二叠层结构位于所述切割道区域的部分呈至少一个金字塔结构。
12.根据权利要求10所述的半导体结构，其特征在于：所述切割道区域的所述阶梯结构的台阶宽度小于所述芯片区域的所述阶梯结构的台阶宽度。
13.根据权利要求10所述的半导体结构，其特征在于：所述第一材料层与所述第二材料层其中之一包括牺牲层或栅极层，所述第三材料层与所述第四材料层其中之一包括牺牲层或栅极层。
14.根据权利要求10所述的半导体结构，其特征在于：所述第一层级结构还包括位于所述第一叠层结构侧面的第一绝缘介质层，所述第二层级结构还包括位于所述第二叠层结构侧面的第二绝缘介质层。
15.根据权利要求10所述的半导体结构，其特征在于：所述第一沟道孔结构作为沟道套刻标记及沟道对准标记中的至少一种；所述第三沟道孔结构作为沟道套刻标记及沟道对准标记中的至少一种。
16.根据权利要求10所述的半导体结构，其特征在于：所述第一沟道孔结构、所述第二沟道孔结构、所述第三沟道孔结构及所述第四沟道孔结构均包括沟道孔及位于所述沟道孔中的存储器膜与存储器沟道，所述存储器膜位于所述沟道孔的侧壁与所述存储器沟道之间。
17.根据权利要求16所述的半导体结构，其特征在于：所述存储器膜包括隧穿绝缘层、电荷存储层及阻挡绝缘层，所述隧穿绝缘层与所述存储器沟道接触，所述电荷存储层位于所述隧穿绝缘层与所述阻挡绝缘层之间。
CN202010026504.6A 2020-01-10 2020-01-10 一种半导体结构及其制作方法 Active CN111081708B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010026504.6A CN111081708B (zh) 2020-01-10 2020-01-10 一种半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010026504.6A CN111081708B (zh) 2020-01-10 2020-01-10 一种半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN111081708A CN111081708A (zh) 2020-04-28
CN111081708B true CN111081708B (zh) 2022-10-11

Family

ID=70322836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010026504.6A Active CN111081708B (zh) 2020-01-10 2020-01-10 一种半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN111081708B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864163B (zh) * 2021-01-05 2021-12-07 长江存储科技有限责任公司 一种虚拟沟道孔的制备方法及三维存储器
CN112951805B (zh) * 2021-02-19 2023-08-08 长江存储科技有限责任公司 具有标记结构的三维存储器、其制备方法及位移监测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847822A (zh) * 2017-03-08 2017-06-13 长江存储科技有限责任公司 3d nand存储器件、制造方法以及台阶校准方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102147911B1 (ko) * 2013-07-02 2020-10-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR102171221B1 (ko) * 2014-03-12 2020-10-28 삼성전자주식회사 수직형 불휘발성 메모리 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847822A (zh) * 2017-03-08 2017-06-13 长江存储科技有限责任公司 3d nand存储器件、制造方法以及台阶校准方法

Also Published As

Publication number Publication date
CN111081708A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
US9960181B1 (en) Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
US10269620B2 (en) Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
CN109920792B (zh) 一种3d nand存储器件的制造方法
KR101110355B1 (ko) 차단 게이트 라인을 갖는 3차원 스택 어레이 및 그 제조방법
US8760909B2 (en) Memory and manufacturing method thereof
CN110246843B (zh) 一种3d nand存储器件
US20210126008A1 (en) Variable die size memory device and methods of manufacturing the same
CN111403390B (zh) 一种半导体结构及其制作方法和三维存储器件
TWI692038B (zh) 三維堆疊半導體裝置及其製造方法
CN111081708B (zh) 一种半导体结构及其制作方法
CN109872997B (zh) 一种3d nand存储器件及其制造方法
CN110600473A (zh) 三维存储结构及其制作方法
WO2022068767A1 (zh) 一种三维存储器及其制作方法
CN109768049B (zh) 一种3d nand存储器件及其制造方法
KR20200137077A (ko) 3차원 반도체 메모리 소자
CN110808249B (zh) 三维存储器结构及其制备方法
CN109698203B (zh) 一种三维存储器及其制备方法
US20180261621A1 (en) Semiconductor structure and method for manufacturing the same
TWI483385B (zh) 半導體結構製造方法及製成之結構
TW201316457A (zh) 記憶體及其製作方法
CN210535667U (zh) 三维存储结构
US20150145012A1 (en) Semiconductor structure and manufacturing method of the same
CN112670294A (zh) 半导体器件及其制作方法
CN112071851A (zh) 堆叠结构及其制造方法、3d nand存储器及其制造方法
CN114080680B (zh) 一种三维存储器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant