CN106847822A - 3d nand存储器件、制造方法以及台阶校准方法 - Google Patents

3d nand存储器件、制造方法以及台阶校准方法 Download PDF

Info

Publication number
CN106847822A
CN106847822A CN201710134787.4A CN201710134787A CN106847822A CN 106847822 A CN106847822 A CN 106847822A CN 201710134787 A CN201710134787 A CN 201710134787A CN 106847822 A CN106847822 A CN 106847822A
Authority
CN
China
Prior art keywords
mask
region
markers
layer
line direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710134787.4A
Other languages
English (en)
Other versions
CN106847822B (zh
Inventor
吕震宇
宋立东
李勇娜
潘锋
戴晓望
刘丹
杨伟毅
杨世宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710134787.4A priority Critical patent/CN106847822B/zh
Publication of CN106847822A publication Critical patent/CN106847822A/zh
Priority to JP2019548947A priority patent/JP6883665B2/ja
Priority to CN202010400546.1A priority patent/CN111354733B/zh
Priority to PCT/CN2018/077931 priority patent/WO2018161865A1/en
Priority to KR1020197028872A priority patent/KR102337626B1/ko
Priority to CN201880005225.2A priority patent/CN110088900B/zh
Priority to TW107107551A priority patent/TWI650800B/zh
Priority to US16/046,820 priority patent/US10522474B2/en
Application granted granted Critical
Publication of CN106847822B publication Critical patent/CN106847822B/zh
Priority to US16/731,475 priority patent/US20200203285A1/en
Priority to US17/888,314 priority patent/US20230070357A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本方案提供的3D NAND存储器件，通过在台阶层设置多层台阶掩膜，并对每一层的台阶掩膜设置一个台阶标记，且，沿字线方向，每层台阶掩膜与台阶标记的间距均为第一预设值，用于实现对台阶的对齐校准，使得台阶不会因为层数的增加导致台阶的扭曲变形。除此，本方案将台阶层分成第一台阶区域、片区域以及第二台阶区域，将第一台阶区域用于放置真正的台阶，第二台阶区域用于放置台阶标记，这样能够合理的利用存储器件的空间，不会导致原存储器件体积的增加。并且，本方案可以选择在刻蚀台阶掩膜的同时，刻蚀出台阶标记，使得工艺更加简单。

Description

3D NAND存储器件、制造方法以及台阶校准方法
技术领域
本发明涉及闪存存储器领域，更具体地说，涉及一种3D NAND存储器件、制造方法以及台阶校准方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。
在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，这些垂直堆叠的多层数据存储单元称之为台阶。随着存储容量需求的不断提高，3D NAND存储器所需要的台阶数也越来越多，与此同时，需要越来越厚的光刻胶实现对台阶的刻蚀，然而，光刻胶的厚度增大会对台阶的校准以及过程控制提出很大的挑战。
发明内容
有鉴于此，本发明提供了一种3D NAND存储器件、制造方法以及校准测量方法，通过对台阶设置标记，以防止由于光刻胶厚度变大导致的台阶扭曲变形的问题。
为实现上述目的，本发明提供如下技术方案：
一种3D NAND存储器件，包括：
第一衬底；
所述第一衬底上的台阶层，所述台阶层包括第一台阶区域、片区域以及第二台阶区域，所述第一台阶区域以及所述第二台阶区域同时位于所述片区域的两侧；
所述片区域包括多层台阶掩膜，每层所述台阶掩膜设置一个台阶标记，所述台阶标记位于所述台阶层的第二台阶区域，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。
优选的，所述第一台阶区域与所述第二台阶区域的区域大小相同。
优选的，所述台阶掩膜的层数与所述台阶标记的数量相同。
优选的，位于所述片区域最下层的台阶掩膜设置有定位台阶标记以及第一级台阶标记，
其中，所述定位台阶标记与所述最下层的台阶掩膜的第一边的间距为第二预设值，所述第一级台阶标记与所述最下层的台阶掩膜的第二边的间距为所述第一预设值。
优选的，沿字线方向，相邻两层所述台阶标记的间距均为第三预设值。
优选的，沿位线方向，所述台阶标记的高度小于等于所述同层所述台阶掩膜的厚度。
优选的，相邻两层所述台阶掩膜中，沿字线方向，位于沿位线方向上方的所述台阶掩膜的宽度为位于沿位线方向下方的所述台阶掩膜的宽度的三分之二。
一种3D NAND存储器件的制造方法，包括：
提供第一衬底；
在所述第一衬底上形成台阶层，所述台阶层包括第一台阶区域、片区域以及第二台阶区域，分别在所述片区域的两侧形成所述第一台阶区域以及所述第二台阶区域；
在所述片区域上形成多层台阶掩膜，并在每层所述台阶掩膜形成的同时形成一个台阶标记，所述台阶标记位于所述台阶层的第二台阶区域，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。
优选的，在所述片区域上形成区域面积大小相同的所述第一台阶区域以及所述第二台阶区域。
优选的，在位于所述片区域最下层的台阶掩膜上形成定位台阶标记以及第一级台阶标记，
其中，所述定位台阶标记与所述最下层的台阶掩膜的第一边的间距为第二预设值，所述第一级台阶标记与所述最下层的台阶掩膜的第二边的间距为所述第一预设值。
优选的，包括：
在相邻两层所述台阶掩膜中，沿字线方向，形成位于沿位线方向上方的所述台阶掩膜的宽度为位于沿位线方向下方的所述台阶掩膜的宽度的三分之二。
一种3D NAND存储器件的台阶校准方法，基于任一项上述的存储器件，包括：
根据所述台阶标记，刻蚀所述台阶掩膜，使得每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本方案提供的3D NAND存储器件，通过在台阶层设置多层台阶掩膜，并对每一层的台阶掩膜设置一个台阶标记，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值，用于实现对台阶的对齐校准，使得台阶不会因为层数的增加导致台阶的扭曲变形。除此，本方案将台阶层分成第一台阶区域、片区域以及第二台阶区域，并且，第一台阶区域与第二台阶区域同时设置在片区域的两侧，即，片区域用于设置多层台阶掩膜，第一台阶区域用于放置真正的台阶，第二台阶区域用于放置台阶标记，这样能够合理的利用存储器件的空间，不会导致原存储器件体积的增加。
并且，本方案可以选择在刻蚀台阶掩膜的同时，刻蚀出台阶标记，使得工艺更加简单，又或者，可以先刻蚀出台阶标记，然后根据所述台阶标记与台阶掩膜的位置关系，刻蚀出台阶掩膜的边框，解决了现有技术中由于台阶数量多，没有校准标记而导致的过程控制困难以及校准难的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本实施例提供的一种3D NAND存储器件的结构示意图；
图2为本实施例提供的一种存储器件的台阶的结构示意图；
图3为本实施例提供的存储器件的台阶标记的又一结构示意图；
图4为本实施例提供的存储器件的台阶标记的又一结构示意图；
图5为多层台阶叠加后的自上至下的俯视图；
图6为本实施例还提供的一种3D NAND存储器件的制造方法的流程图；
图7为本实施例还提供了一种3D NAND存储器件的台阶校准方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本方案提供的3D NAND存储器件，通过在台阶层设置多层台阶掩膜，并对每一层的台阶掩膜设置一个台阶标记，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值，用于实现对台阶的对齐校准，使得台阶不会因为层数的增加导致台阶的扭曲变形。除此，本方案将台阶层分成第一台阶区域、片区域以及第二台阶区域，并且，第一台阶区域与第二台阶区域同时设置在片区域的两侧，即，片区域用于设置多层台阶掩膜，第一台阶区域用于放置真正的台阶，第二台阶区域用于放置台阶标记，这样能够合理的利用存储器件的空间，不会导致原存储器件体积的增加。
并且，本方案可以选择在刻蚀台阶掩膜的同时，刻蚀出台阶标记，使得工艺更加简单，又或者，可以先刻蚀出台阶标记，然后根据所述台阶标记与台阶掩膜的位置关系，刻蚀出台阶掩膜的边框，解决了现有技术中由于台阶数量多，没有校准标记而导致的过程控制困难以及校准难的问题。
具体的，请参阅图1-图3，其中，图1为本实施例提供的一种3D NAND存储器件的结构示意图，图2为本实施例提供的存储器件的台阶的结构示意图，图3为本实施例提供的存储器件的台阶标记的又一结构示意图，该存储器件包括：
第一衬底；
所述第一衬底上的台阶层，所述台阶层包括第一台阶区域101、片区域102以及第二台阶区域103，其中，所述第一台阶区域101以及所述第二台阶区域103同时位于所述片区域102的两侧；即，对应图1中，片区域102的两侧均设置有第一台阶区域101以及第二台阶区域103，优先的，第一台阶区域101和第二台阶区域103所占用的面积相同。
需要说明的是，在本实施例中，第一台阶区域101是用于放置真正的台阶的区域，即Real Staircase，且，第一台阶区域101位于片区域102的两侧，并第一台阶区域101只占据片区域102两侧的部分位置，即，片区域的两侧还存在第二台阶区域103，即DummyStaircase。当然，本方案中，Real Staircase和Dummy Staircase优选的是各占片区域102一侧的一半位置。
所述片区域102包括多层台阶掩膜105，每层所述台阶掩膜设置一个台阶标记104，其中，所述台阶标记104(104b、104c……)位于所述台阶层的第二台阶区域103，且，沿字线(Word line)方向(图中水平方向)，每层所述台阶掩膜105与所述台阶标记104的间距均为第一预设值d1。
可见，本方案提供的3D NAND存储器件，通过在台阶层设置多层台阶掩膜，并对每一层的台阶掩膜设置一个台阶标记，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值，用于实现对台阶的对齐校准，使得台阶不会因为层数的增加导致台阶的扭曲变形。除此，本方案将台阶层分成第一台阶区域、片区域以及第二台阶区域，并且，第一台阶区域与第二台阶区域同时设置在片区域的两侧，即，片区域用于设置多层台阶掩膜，第一台阶区域用于放置真正的台阶，第二台阶区域用于放置台阶标记，这样能够合理的利用存储器件的空间，不会导致原存储器件体积的增加。
在上述实施例的基础上，本实施例中，优选采用所述第一台阶区域101与所述第二台阶区域103的区域大小相同的设置方式。即，第一台阶区域101和第二台阶区域103均设置在片区域102的侧面，且第一台阶区域101只占片区域102的一侧的一半的空间位置，第二台阶区域103占片区域102一侧的另一半的控制位置。
请结合图3和图4，图3为本实施例提供的存储器件的台阶标记的结构示意图，图4为本实施例提供的存储器件的台阶标记的又一结构示意图，其中，图3为台阶边缘位置时的台阶标记的位置示意图，图4为台阶处于中间位置时的台阶标记的位置示意图。
具体的，在本实施例中，所述台阶标记的数量和台阶的宽度和数量有关，例如，图3中，位于所述片区域最下层的台阶掩膜设置有定位台阶标记104a以及第一级台阶标记104b。
其中，所述定位台阶标记104a与所述最下层的台阶掩膜的第一边的间距为第二预设值d2，所述第一级台阶标记与所述最下层的台阶掩膜的第二边的间距为所述第一预设值d1。
即，所述台阶掩膜105的层数与所述台阶标记104的数量相同。并且，首先确定定位标记104a的位置，并根据台阶的宽度和数量计算得到第一级台阶标记104b的设置位置，如假设需要制作12层台阶，且每层台阶的宽度为100nm，且每个台阶标记与同层台阶掩膜的间距为15nm，那么可以计算得到第一级台阶标记104b与定位标记104a的距离为12*15＝180nm，在确定了第一级台阶标记104b之后，在距离第一台阶标记104b第一预设值d1的位置处，刻蚀第一层台阶掩膜。然后，为了保证相邻每层的台阶掩膜的边缘沿字线方向的宽度相等，因此，相邻两层的台阶标记在沿字线方向上的距离需要相等，即对应图4中，台阶标记104e和台阶标记104f的间距d3与台阶标记104f和台阶标记104g的间距d4相等。
当确定了第一级台阶标记后，再确定第二级标记，使得第二级标记在沿字线方向上，与第一级台阶标记的间距为第三预设值d3。以此类推，得到多个层级的台阶标记。
需要说明的是，在本实施例中，优选的在沿位线方向，所述台阶标记的高度小于等于所述同层所述台阶掩膜的厚度。即所述台阶标记可以占据台阶层高的一定比例。
除此，如图5所示，图5为多层台阶叠加后的自上至下的俯视图，其中，在本实施例中，相邻两层所述台阶掩膜中，沿字线方向，位于沿位线方向上方的所述台阶掩膜105a的宽度为位于沿位线方向下方的所述台阶掩膜105b的宽度的三分之二。但，值得一提的是，掩膜标记104h与台阶掩膜105b同层设置，且掩膜标记104i与台阶掩膜105b的间距为d1，同时，掩膜标记104i与台阶掩膜105a同层设置，且，掩膜标记104i与台阶掩膜105a的间距也为d1。且，掩膜标记104h与掩膜标记104i在字线方向上的间距为d3。
值得一提的是，咱本实施例中，优选的将同一层的台阶掩膜和台阶标记同时刻蚀，使得工艺更加简单，又或者，可以先刻蚀出台阶标记，然后根据所述台阶标记与台阶掩膜的位置关系，刻蚀出台阶掩膜的边框，解决了现有技术中由于台阶数量多，没有校准标记而导致的过程控制困难以及校准难的问题。
在上述实施例的基础上，本实施例还提供了一种3D NAND存储器件的制造方法，如图6所示，包括步骤：
S1、提供第一衬底；
S2、在所述第一衬底上形成台阶层，所述台阶层包括第一台阶区域、片区域以及第二台阶区域，分别在所述片区域的两侧形成所述第一台阶区域以及所述第二台阶区域；
S3、在所述片区域上形成多层台阶掩膜，并在每层所述台阶掩膜形成的同时形成一个台阶标记，所述台阶标记位于所述台阶层的第二台阶区域，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。
需要说明的是，本方法实施例需要基于上述实施例中的3D NAND存储器件，并且，本方案中，台阶标记和台阶掩膜是同时进行刻蚀的，这样能够简化制作工艺。并且，通过设置台阶标记，能够防止台阶由于层数变多而导致的校准困难以及过程控制难以把控的问题。
优选的，在所述片区域上形成区域面积大小相同的所述第一台阶区域以及所述第二台阶区域。除此，在位于所述片区域最下层的台阶掩膜上形成定位台阶标记以及第一级台阶标记，
其中，所述定位台阶标记与所述最下层的台阶掩膜的第一边的间距为第二预设值，所述第一级台阶标记与所述最下层的台阶掩膜的第二边的间距为所述第一预设值。
在上述实施例的基础上，本方案在相邻两层所述台阶掩膜中，沿字线方向，形成位于沿位线方向上方的所述台阶掩膜的宽度为位于沿位线方向下方的所述台阶掩膜的宽度的三分之二。
其工作原理具体参见装置实施例。
除此，在上述实施里的基础上，如图7所示，本实施例还提供了一种3D NAND存储器件的台阶校准方法，基于任一项上述的存储器件，包括步骤：
S11、根据所述台阶标记，刻蚀所述台阶掩膜，使得每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。
综上所述，本方案提供的3D NAND存储器件，通过在台阶层设置多层台阶掩膜，并对每一层的台阶掩膜设置一个台阶标记，且，沿字线方向，每层台阶掩膜与台阶标记的间距均为第一预设值，用于实现对台阶的对齐校准，使得台阶不会因为层数的增加导致台阶的扭曲变形。除此，本方案将台阶层分成第一台阶区域、片区域以及第二台阶区域，将第一台阶区域用于放置真正的台阶，第二台阶区域用于放置台阶标记，这样能够合理的利用存储器件的空间，不会导致原存储器件体积的增加。并且，本方案可以选择在刻蚀台阶掩膜的同时，刻蚀出台阶标记，使得工艺更加简单。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种3D NAND存储器件，其特征在于，包括：
第一衬底；
所述第一衬底上的台阶层，所述台阶层包括第一台阶区域、片区域以及第二台阶区域，所述第一台阶区域以及所述第二台阶区域同时位于所述片区域的两侧；
所述片区域包括多层台阶掩膜，每层所述台阶掩膜设置一个台阶标记，所述台阶标记位于所述台阶层的第二台阶区域，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。
2.根据权利要求1所述的存储器件，其特征在于，所述第一台阶区域与所述第二台阶区域的区域大小相同。
3.根据权利要求1所述的存储器件，其特征在于，所述台阶掩膜的层数与所述台阶标记的数量相同。
4.根据权利要求1所述的存储器件，其特征在于，位于所述片区域最下层的台阶掩膜设置有定位台阶标记以及第一级台阶标记，
其中，所述定位台阶标记与所述最下层的台阶掩膜的第一边的间距为第二预设值，所述第一级台阶标记与所述最下层的台阶掩膜的第二边的间距为所述第一预设值。
5.根据权利要求1所述的存储器件，其特征在于，沿字线方向，相邻两层所述台阶标记的间距均为第三预设值。
6.根据权利要求1所述的存储器件，其特征在于，沿位线方向，所述台阶标记的高度小于等于所述同层所述台阶掩膜的厚度。
7.根据权利要求1所述的存储器件，其特征在于，相邻两层所述台阶掩膜中，沿字线方向，位于沿位线方向上方的所述台阶掩膜的宽度为位于沿位线方向下方的所述台阶掩膜的宽度的三分之二。
8.一种3D NAND存储器件的制造方法，其特征在于，包括：
提供第一衬底；
在所述第一衬底上形成台阶层，所述台阶层包括第一台阶区域、片区域以及第二台阶区域，分别在所述片区域的两侧形成所述第一台阶区域以及所述第二台阶区域；
在所述片区域上形成多层台阶掩膜，并在每层所述台阶掩膜形成的同时形成一个台阶标记，所述台阶标记位于所述台阶层的第二台阶区域，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。
9.根据权利要求8所述的制造方法，其特征在于，在所述片区域上形成区域面积大小相同的所述第一台阶区域以及所述第二台阶区域。
10.根据权利要求8所述的制造方法，其特征在于，在位于所述片区域最下层的台阶掩膜上形成定位台阶标记以及第一级台阶标记，
其中，所述定位台阶标记与所述最下层的台阶掩膜的第一边的间距为第二预设值，所述第一级台阶标记与所述最下层的台阶掩膜的第二边的间距为所述第一预设值。
11.根据权利要求8所述的制造方法，其特征在于，包括：
在相邻两层所述台阶掩膜中，沿字线方向，形成位于沿位线方向上方的所述台阶掩膜的宽度为位于沿位线方向下方的所述台阶掩膜的宽度的三分之二。
12.一种3D NAND存储器件的台阶校准方法，基于如权利要求1-7中任一项所述的存储器件，其特征在于，包括：
根据所述台阶标记，刻蚀所述台阶掩膜，使得每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。
CN201710134787.4A 2017-03-08 2017-03-08 3d nand存储器件、制造方法以及台阶校准方法 Active CN106847822B (zh)

Priority Applications (10)

Application Number Priority Date Filing Date Title
CN201710134787.4A CN106847822B (zh) 2017-03-08 2017-03-08 3d nand存储器件、制造方法以及台阶校准方法
CN202010400546.1A CN111354733B (zh) 2017-03-08 2018-03-02 三维存储组件形成过程中阶梯的蚀刻控制方法
JP2019548947A JP6883665B2 (ja) 2017-03-08 2018-03-02 三次元（３ｄ）メモリ構造および方法
PCT/CN2018/077931 WO2018161865A1 (en) 2017-03-08 2018-03-02 Staircase etch control in forming three-dimensional memory device
KR1020197028872A KR102337626B1 (ko) 2017-03-08 2018-03-02 3차원 메모리 장치를 형성하는 계단식 에칭
CN201880005225.2A CN110088900B (zh) 2017-03-08 2018-03-02 三维存储组件形成过程中阶梯的蚀刻控制方法
TW107107551A TWI650800B (zh) 2017-03-08 2018-03-07 立體記憶體元件形成過程中階梯的蝕刻控制方法
US16/046,820 US10522474B2 (en) 2017-03-08 2018-07-26 Staircase etch control in forming three-dimensional memory device
US16/731,475 US20200203285A1 (en) 2017-03-08 2019-12-31 Staircase etch control in forming three-dimensional memory device
US17/888,314 US20230070357A1 (en) 2017-03-08 2022-08-15 Staircase etch control in forming three-dimensional memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710134787.4A CN106847822B (zh) 2017-03-08 2017-03-08 3d nand存储器件、制造方法以及台阶校准方法

Publications (2)

Publication Number Publication Date
CN106847822A true CN106847822A (zh) 2017-06-13
CN106847822B CN106847822B (zh) 2018-11-16

Family

ID=59138130

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710134787.4A Active CN106847822B (zh) 2017-03-08 2017-03-08 3d nand存储器件、制造方法以及台阶校准方法
CN202010400546.1A Active CN111354733B (zh) 2017-03-08 2018-03-02 三维存储组件形成过程中阶梯的蚀刻控制方法
CN201880005225.2A Active CN110088900B (zh) 2017-03-08 2018-03-02 三维存储组件形成过程中阶梯的蚀刻控制方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202010400546.1A Active CN111354733B (zh) 2017-03-08 2018-03-02 三维存储组件形成过程中阶梯的蚀刻控制方法
CN201880005225.2A Active CN110088900B (zh) 2017-03-08 2018-03-02 三维存储组件形成过程中阶梯的蚀刻控制方法

Country Status (6)

Country Link
US (3) US10522474B2 (zh)
JP (1) JP6883665B2 (zh)
KR (1) KR102337626B1 (zh)
CN (3) CN106847822B (zh)
TW (1) TWI650800B (zh)
WO (1) WO2018161865A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611137A (zh) * 2017-08-31 2018-01-19 长江存储科技有限责任公司 一种三维存储器件的制造方法及其器件结构
CN107818983A (zh) * 2017-08-25 2018-03-20 长江存储科技有限责任公司 一种标记图形及其形成方法
CN108520880A (zh) * 2018-05-04 2018-09-11 长江存储科技有限责任公司 三维存储器及其制造方法
WO2018161865A1 (en) * 2017-03-08 2018-09-13 Yangtze Memory Technologies Co., Ltd. Staircase etch control in forming three-dimensional memory device
CN109950165A (zh) * 2019-02-19 2019-06-28 长江存储科技有限责任公司 测试结构和测试方法
CN110494969A (zh) * 2019-06-27 2019-11-22 长江存储科技有限责任公司 在形成三维存储器器件的阶梯结构中的标记图案
CN110828471A (zh) * 2019-10-25 2020-02-21 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111081708A (zh) * 2020-01-10 2020-04-28 长江存储科技有限责任公司 一种半导体结构及其制作方法
CN111211051A (zh) * 2020-01-02 2020-05-29 长江存储科技有限责任公司 台阶刻蚀方法、系统、电子设备及计算机可读存储介质
CN111584461A (zh) * 2020-05-26 2020-08-25 长江存储科技有限责任公司 一种监控参照标记形成方法及监控参照标记、三维存储器
CN113035732A (zh) * 2019-06-11 2021-06-25 长江存储科技有限责任公司 三维存储器及三维存储器台阶区域的形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155317B (zh) * 2018-05-18 2019-11-26 长江存储科技有限责任公司 三维存储器件中的阶梯形成
JP7079164B2 (ja) 2018-07-06 2022-06-01 株式会社荏原製作所 基板洗浄装置および基板洗浄方法
US10854616B2 (en) * 2019-04-22 2020-12-01 Macronix International Co., Ltd. Semiconductor structure and method forming the same
CN111326526B (zh) * 2020-03-16 2023-01-31 长江存储科技有限责任公司 3d存储器件及其制造方法
CN112614915B (zh) * 2020-12-29 2022-03-08 江苏宜兴德融科技有限公司 太阳能电池测试方法和太阳能电池测试中间结构
CN112908882B (zh) * 2021-01-25 2022-03-15 长江存储科技有限责任公司 一种检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399251A (zh) * 2007-09-26 2009-04-01 中芯国际集成电路制造(上海)有限公司 存储器的布局方法和结构
CN103871994A (zh) * 2012-12-11 2014-06-18 爱思开海力士有限公司 半导体器件及其制造方法
US20150318203A1 (en) * 2012-07-06 2015-11-05 Micron Technology, Inc. Stair step formation using at least two masks
CN106206454A (zh) * 2016-09-12 2016-12-07 武汉新芯集成电路制造有限公司 一种形成3d nand闪存的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634505B2 (ja) * 1996-05-29 2005-03-30 株式会社ルネサステクノロジ アライメントマーク配置方法
US6307273B1 (en) * 1996-06-07 2001-10-23 Vanguard International Semiconductor Corporation High contrast, low noise alignment mark for laser trimming of redundant memory arrays
US6924088B2 (en) 2002-06-20 2005-08-02 Applied Materials, Inc. Method and system for realtime CD microloading control
US7454707B2 (en) * 2002-09-30 2008-11-18 Canon Kabushiki Kaisha Image editing method, image editing apparatus, program for implementing image editing method, and recording medium recording program
US7957253B2 (en) * 2006-04-18 2011-06-07 Panasonic Corporation Multiple recording layers optical disc having physical position information of pre-recording marks
JP4854539B2 (ja) * 2007-02-21 2012-01-18 キヤノン株式会社 画像処理装置、その制御方法、及びプログラム
WO2009081345A1 (en) * 2007-12-21 2009-07-02 Nxp B.V. Improved manufacturing method for planar independent-gate or gate-all-around transistors
US8383512B2 (en) * 2011-01-19 2013-02-26 Macronix International Co., Ltd. Method for making multilayer connection structure
US9219005B2 (en) * 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
KR101725978B1 (ko) * 2010-10-05 2017-04-12 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
TWI447851B (zh) * 2011-01-19 2014-08-01 Macronix Int Co Ltd 多層連線結構及製造方法
KR101688838B1 (ko) * 2011-01-20 2016-12-22 삼성전자주식회사 연결 구조체 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
CN102915955B (zh) * 2011-08-04 2016-09-07 三星电子株式会社 半导体器件及其制造方法
US8759217B1 (en) * 2013-01-07 2014-06-24 Macronix International Co., Ltd. Method for forming interlayer connectors to a stack of conductive layers
KR102059196B1 (ko) * 2013-01-11 2019-12-24 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 3차원 반도체 장치 및 그 제조 방법
US9240359B2 (en) 2013-07-08 2016-01-19 Applied Materials, Inc. 3D NAND staircase CD control by using interferometric endpoint detection
KR102168189B1 (ko) * 2014-03-07 2020-10-21 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR102171221B1 (ko) * 2014-03-12 2020-10-28 삼성전자주식회사 수직형 불휘발성 메모리 장치 및 그 제조 방법
US9196628B1 (en) * 2014-05-08 2015-11-24 Macronix International Co., Ltd. 3D stacked IC device with stepped substack interlayer connectors
KR102324819B1 (ko) * 2014-12-12 2021-11-11 삼성전자주식회사 포토레지스트용 고분자, 포토레지스트 조성물, 패턴 형성 방법 및 반도체 장치의 제조 방법
US9397115B1 (en) * 2014-12-29 2016-07-19 Sandisk Technologies Llc Methods for making a trim-rate tolerant self-aligned contact via structure array
US20160260643A1 (en) * 2015-03-06 2016-09-08 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
CN106206447A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 3d nand器件的形成方法
US9985046B2 (en) * 2016-06-13 2018-05-29 Sandisk Technologies Llc Method of forming a staircase in a semiconductor device using a linear alignment control feature
US9905573B1 (en) * 2016-08-30 2018-02-27 Sandisk Technologies Llc Three-dimensional memory device with angled word lines and method of making thereof
CN106847822B (zh) 2017-03-08 2018-11-16 长江存储科技有限责任公司 3d nand存储器件、制造方法以及台阶校准方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399251A (zh) * 2007-09-26 2009-04-01 中芯国际集成电路制造(上海)有限公司 存储器的布局方法和结构
US20150318203A1 (en) * 2012-07-06 2015-11-05 Micron Technology, Inc. Stair step formation using at least two masks
CN103871994A (zh) * 2012-12-11 2014-06-18 爱思开海力士有限公司 半导体器件及其制造方法
CN106206454A (zh) * 2016-09-12 2016-12-07 武汉新芯集成电路制造有限公司 一种形成3d nand闪存的方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018161865A1 (en) * 2017-03-08 2018-09-13 Yangtze Memory Technologies Co., Ltd. Staircase etch control in forming three-dimensional memory device
US10522474B2 (en) 2017-03-08 2019-12-31 Yangtze Memory Technologies Co., Ltd. Staircase etch control in forming three-dimensional memory device
CN107818983A (zh) * 2017-08-25 2018-03-20 长江存储科技有限责任公司 一种标记图形及其形成方法
CN107611137A (zh) * 2017-08-31 2018-01-19 长江存储科技有限责任公司 一种三维存储器件的制造方法及其器件结构
CN108520880B (zh) * 2018-05-04 2020-08-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN108520880A (zh) * 2018-05-04 2018-09-11 长江存储科技有限责任公司 三维存储器及其制造方法
CN109950165A (zh) * 2019-02-19 2019-06-28 长江存储科技有限责任公司 测试结构和测试方法
CN109950165B (zh) * 2019-02-19 2021-06-04 长江存储科技有限责任公司 测试结构和测试方法
CN113035732A (zh) * 2019-06-11 2021-06-25 长江存储科技有限责任公司 三维存储器及三维存储器台阶区域的形成方法
CN110494969A (zh) * 2019-06-27 2019-11-22 长江存储科技有限责任公司 在形成三维存储器器件的阶梯结构中的标记图案
CN110494969B (zh) * 2019-06-27 2020-08-25 长江存储科技有限责任公司 在形成三维存储器器件的阶梯结构中的标记图案
US11121092B2 (en) 2019-06-27 2021-09-14 Yangtze Memory Technologies Co., Ltd. Marking pattern in forming staircase structure of three-dimensional memory device
US11545442B2 (en) 2019-06-27 2023-01-03 Yangtze Memory Technologies Co., Ltd. Marking pattern in forming staircase structure of three-dimensional memory device
US11552025B2 (en) 2019-06-27 2023-01-10 Yangtze Memory Technologies Co., Ltd. Marking pattern in forming staircase structure of three-dimensional memory device
US11594496B2 (en) 2019-06-27 2023-02-28 Yangtze Memory Technologies Co., Ltd. Marking pattern in forming staircase structure of three-dimensional memory device
CN110828471A (zh) * 2019-10-25 2020-02-21 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110828471B (zh) * 2019-10-25 2023-02-07 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111211051A (zh) * 2020-01-02 2020-05-29 长江存储科技有限责任公司 台阶刻蚀方法、系统、电子设备及计算机可读存储介质
CN111211051B (zh) * 2020-01-02 2023-01-06 长江存储科技有限责任公司 台阶刻蚀方法、系统、电子设备及计算机可读存储介质
CN111081708A (zh) * 2020-01-10 2020-04-28 长江存储科技有限责任公司 一种半导体结构及其制作方法
CN111081708B (zh) * 2020-01-10 2022-10-11 长江存储科技有限责任公司 一种半导体结构及其制作方法
CN111584461A (zh) * 2020-05-26 2020-08-25 长江存储科技有限责任公司 一种监控参照标记形成方法及监控参照标记、三维存储器

Also Published As

Publication number Publication date
KR20190119140A (ko) 2019-10-21
US20190051610A1 (en) 2019-02-14
US20230070357A1 (en) 2023-03-09
CN110088900B (zh) 2020-06-26
WO2018161865A1 (en) 2018-09-13
CN111354733B (zh) 2021-02-19
CN111354733A (zh) 2020-06-30
JP2020511789A (ja) 2020-04-16
CN110088900A (zh) 2019-08-02
TW201834018A (zh) 2018-09-16
US10522474B2 (en) 2019-12-31
CN106847822B (zh) 2018-11-16
US20200203285A1 (en) 2020-06-25
JP6883665B2 (ja) 2021-06-09
TWI650800B (zh) 2019-02-11
KR102337626B1 (ko) 2021-12-09

Similar Documents

Publication Publication Date Title
CN106847822A (zh) 3d nand存储器件、制造方法以及台阶校准方法
US10269626B2 (en) Stair step formation using at least two masks
US9911750B2 (en) Semiconductor memory devices including asymmetric word line pads
US9865542B2 (en) Interconnect structure with misaligned metal lines coupled using different interconnect layer
US9871052B2 (en) Three-dimensional memory device having ring-shaped etch-stop patterns interposed between lower and upper layer stacks
CN106920796A (zh) 一种3d nand存储器件及其制造方法
CN106129096B (zh) 一种柔性背板及其制作方法、柔性显示装置
US11145671B2 (en) Three-dimensional semiconductor memory device and method of manufacturing the same
KR101482633B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
TWI731611B (zh) 半導體記憶裝置及半導體記憶裝置之製造方法
CN107818983A (zh) 一种标记图形及其形成方法
TW202034499A (zh) 半導體記憶裝置及其製造方法
TWI606561B (zh) 基板結構及其製作方法
KR101799069B1 (ko) 비대칭 워드라인 패드를 갖는 반도체 메모리 소자
US9620520B2 (en) Semiconductor device and method of manufacturing the same
US20140312509A1 (en) Semiconductor memory device and method of manufacturing the same
CN202905715U (zh) 一种阵列基板及显示装置
CN208336219U (zh) 双面电容器结构
CN107611137B (zh) 一种三维存储器件的制造方法及其器件结构
KR20150052820A (ko) 모놀리식 3차원 nand 스트링
CN104810361B (zh) 一种存储器
JP2013021275A (ja) 半導体装置
CN107579069B (zh) 一种三维闪存及其制作方法
JPH04361565A (ja) 半導体装置の製造方法
CN107507832A (zh) 一种三维存储器件的沟槽角度控制方法以及控制装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Lv Zhenyu

Inventor after: Song Lidong

Inventor after: Li Yongna

Inventor after: Pan Feng

Inventor after: Dai Xiaowang

Inventor after: Liu Dan

Inventor after: Yang Weiyi

Inventor after: Yang Shining

Inventor before: Lv Zhenyu

Inventor before: Song Lidong

Inventor before: Li Yongna

Inventor before: Pan Feng

Inventor before: Dai Xiaowang

Inventor before: Liu Dan

Inventor before: Yang Weiyi

Inventor before: Yang Shining

GR01 Patent grant
GR01 Patent grant