KR102337626B1 - 3차원 메모리 장치를 형성하는 계단식 에칭 - Google Patents

3차원 메모리 장치를 형성하는 계단식 에칭 Download PDF

Info

Publication number
KR102337626B1
KR102337626B1 KR1020197028872A KR20197028872A KR102337626B1 KR 102337626 B1 KR102337626 B1 KR 102337626B1 KR 1020197028872 A KR1020197028872 A KR 1020197028872A KR 20197028872 A KR20197028872 A KR 20197028872A KR 102337626 B1 KR102337626 B1 KR 102337626B1
Authority
KR
South Korea
Prior art keywords
trimming
layer
mark
dielectric stack
rate
Prior art date
Application number
KR1020197028872A
Other languages
English (en)
Other versions
KR20190119140A (ko
Inventor
전위 루
리둥 쑹
융나 리
펑 판
샤오왕 다이
단 류
스티브 웨이 양
시몬 스-닝 양
Original Assignee
양쯔 메모리 테크놀로지스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양쯔 메모리 테크놀로지스 씨오., 엘티디. filed Critical 양쯔 메모리 테크놀로지스 씨오., 엘티디.
Publication of KR20190119140A publication Critical patent/KR20190119140A/ko
Application granted granted Critical
Publication of KR102337626B1 publication Critical patent/KR102337626B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H01L27/11551—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H01L27/11578—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

3D 메모리 장치 및 3D 메모리 장치의 형성에서 포토레지스트(PR) 트리밍 레이트를 제어하는 방법의 실시예가 개시된다. 예에서, 방법은 기판 위에 유전체 스택을 형성하는 단계, 제1 방향을 따라 제1 트리밍 마크와 PR 층 사이의 제1 거리를 측정하는 단계, 및 제1 방향을 따라 PR 층을 트리밍하는 단계를 포함한다. 이 방법은 또한 계단을 형성하기 위해 트리밍된 PR 층을 에칭 마스크로 사용하여 유전체 스택을 에칭하는 단계, 제1 트리밍 마크를 에칭 마스크로 사용하여 제2 트리밍 마크를 형성하는 단계, 제2 트리밍 마크와 트리밍된 PR 층 사이의 제2 거리를 측정하는 단계, 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 차이를 결정하기 위해 제1 거리와 제2 거리를 비교하는 단계, 및 그 차이에 기초하여 PR 트리밍 파라미터를 조정하는 단계를 포함한다.

Description

3차원 메모리 장치를 형성하는 계단식 에칭
본 출원은 2017년 3월 8일에 출원된 중국 특허 출원 제201710134787.4호의 우선권을 주장하며 이것은 그 전체가 참조로서 본 명세서 포함된다.
본 개시의 실시예들은 3차원(three-dimensional, 3D) 메모리 장치 및 그 제조 방법에 관한 것이다.
평면 메모리 셀은 공정 기술, 회로 설계, 프로그래밍 알고리즘 및 제조 공정을 개선함으로써 더 작은 크기로 확장된다. 그러나, 메모리 셀의 피처 크기(feature size)가 하한에 접근함에 따라, 평면 공정 및 제조 기술은 도전적이 되고 비용이 많이 든다. 결과적으로, 평면 메모리 셀에 대한 메모리 밀도는 상한에 도달한다.
3D 메모리 구조는 평면 메모리 셀에서의 밀도 제한을 해결할 수 있다. 3D 메모리 구조는 메모리 어레이 및 메모리 어레이와의 신호를 제어하기 위한 주변 장치를 포함한다.
3D 메모리 구조 및 그 제조 방법의 실시예가 여기에 개시된다.
본 개시의 일부 실시예에 따르면, 포토레지스트(photoresist, PR) 트리밍 공정에서 PR 트리밍 레이트(trimming rate)를 제어하는 방법은, 기판의 제1 영역 위에 PR 층을 형성하는 단계; 상기 제1 영역에 인접한 상기 기판의 제2 영역 위에 제1 트리밍 마크를 형성하는 단계; 및 상기 PR 층을 트리밍하는 단계를 포함한다. 이 방법은 또한, 상기 기판의 상부 표면에 평행한 제1 방향을 따라 상기 PR 트리밍 공정의 실제 PR 트리밍 레이트를 결정하기 위해 상기 제1 방향을 따라 상기 제1 트리밍 마크와 상기 PR 층 사이의 제1 거리를 측정하는 단계; 상기 제1 방향을 따른 실제 PR 트리밍 레이트와 상기 제1 방향을 따른 추정된 PR 트리밍 레이트 사이의 제1 차이를 결정하기 위해 상기 제1 방향을 따른 실제 PR 트리밍 레이트와 상기 제1 방향을 따른 추정된 PR 트리밍 레이트를 비교하는 단계; 및 상기 제1 차이에 기초하여 상기 PR 트리밍 공정의 하나 이상의 PR 트리밍 파라미터를 조정하는 단계를 포함한다.
일부 실시예에서, 상기 제1 트리밍 마크는 상기 기판의 상기 제2 영역을 패터닝함으로써 형성된다.
일부 실시예에서, 상기 제1 트리밍 마크는 돌출 구조 및 오목 구조 중 하나 이상을 포함한다.
일부 실시예에서, 상기 제1 트리밍 마크는 직사각형 형상, 원 형상, 불규칙한 형상, 사각형 형상 및 이들의 조합을 포함한다.
일부 실시예에서, 이 방법은, 상기 제2 영역 위에 제2 트리밍 마크를 형성하는 단계; 및 상기 기판의 상부 표면에 평행한 제2 방향을 따라 상기 PR 트리밍 공정의 실제 PR 트리밍 레이트를 결정하기 위해 상기 제2 방향을 따라 상기 제2 트리밍 마크와 상기 PR 층 사이의 제2 거리를 측정하는 단계를 추가로 포함한다. 상기 제2 방향을 따른 실제 PR 트리밍 레이트는 상기 제2 방향을 따른 실제 PR 트리밍 레이트와 상기 제2 방향을 따른 추정된 PR 트리밍 레이트 사이의 제2 차이를 결정하기 위해 상기 제2 방향을 따른 추정된 PR 트리밍 레이트와 비교된다. 상기 PR 트리밍 공정의 PR 트리밍 파라미터는 상기 제2 차이에 기초하여 조정되낟.
일부 실시예에서, 상기 제1 방향 및 상기 제2 방향은 서로 다르다.
일부 실시예에서, 상기 제2 트리밍 마크 및 상기 제1 트리밍 마크는 동일한 패터닝 공정에 의해 형성된다.
일부 실시예에서, 상기 제2 트리밍 마크 및 상기 제1 트리밍 마크는 동일한 형상 또는 서로 다른 형상을 갖는다.
일부 실시예에서, 상기 제2 영역은 평면 표면 및 3D 표면 중 하나 이상을 포함한다.
본 개시의 일부 실시예에 따르면, PR 트리밍 공정에서 PR 트리밍 레이트를 제어하는 방법은, 추정된 PR 트리밍 레이트를 제공하는 단계; 실제 PR 트리밍 레이트를 결정하는 단계; 및 상기 실제 PR 트리밍 레이트와 상기 추정된 PR 트리밍 레이트 사이의 차이를 결정하기 위해 상기 실제 PR 트리밍 레이트와 상기 추정된 PR 트리밍 레이트를 비교하는 단계를 포함한다. 상기 차이가 임계값보다 더 큰 것에 응답하여, 상기 PR 트리밍 공정에 대한 하나 이상의 PR 트리밍 파라미터가 조정될 수 있다. 따라서, 상기 실제 PR 트리밍 레이트는 상기 추정된 PR 트리밍 레이트와 동일하다.
일부 실시예에서, 상기 하나 이상의 PR 트리밍 파라미터의 조정은 상기 차이의 값에 비례한다.
본 개시의 일부 실시예에 따르면, 3차원 메모리 구조를 형성하는 PR 트리밍 공정에서 PR 트리밍 레이트를 제어하는 방법은, 기판 위에 유전체 스택을 형성하는 단계 ― 상기 유전체 스택은 교대로 배열된 복수의 희생 재료 층(sacrificial material layer) 및 복수의 절연 재료 층(insulating material layer)을 포함함 ―; 상기 유전체 스택 위에 PR 층을 트리밍하는 단계; 복수의 계단(staircase)을 형성하기 위해 상기 트리밍된 PR 층을 에칭 마스크로 사용하여 상기 유전체 스택을 에칭하는 단계; 및 상기 트리밍된 PR 층에 대한 제1 트리밍 마크를 형성하는 단계를 포함한다. 이 방법은 또한 상기 기판의 상부 표면에 평행한 제1 방향을 따라 상기 PR 트리밍 공정의 실제 PR 트리밍 레이트를 결정하기 위해 상기 제1 방향을 따라 상기 제1 트리밍 마크와 상기 트리밍된 PR 층 사이의 제1 거리를 측정하는 단계; 상기 제1 방향을 따른 실제 PR 트리밍 레이트와 상기 제1 방향을 따른 추정된 PR 트리밍 레이트 사이의 제1 차이를 결정하기 위해 상기 제1 방향을 따른 실제 PR 트리밍 레이트와 상기 제1 방향을 따른 추정된 PR 트리밍 레이트를 비교하는 단계; 및 상기 제1 차이에 기초하여 상기 PR 트리밍 공정의 하나 이상의 PR 트리밍 파라미터를 조정하는 단계를 포함한다.
일부 실시예에서, 상기 제1 트리밍 마크를 형성하는 단계는, 상기 유전체 스택 및 상기 유전체 스택에 인접한 영역 중 하나 이상의 위에 상기 제1 트리밍 마크를 형성하는 단계를 포함한다.
일부 실시예에서, 상기 제1 트리밍 마크를 형성하는 단계는, 초기 트리밍 마크를 형성하기 위해 상기 유전체 스택 및 상기 유전체 스택에 인접한 영역 중 하나 이상을 패터닝하는 단계; 및 상기 제1 트리밍 마크를 형성하기 위해 상기 초기 트리밍 마크를 에칭 마스크로 사용하여 상기 유전체 스택을 반복적으로 에칭하는 단계를 포함한다.
일부 실시예에서, 상기 제1 트리밍 마크는 돌출 구조 및 오목 구조 중 하나 이상을 갖는다.
일부 실시예에서, 상기 돌출 구조는 계단의 두께의 높이를 포함하고 상기 오목 구조는 상기 계단의 두께의 깊이를 포함한다.
일부 실시예에서, 이 방법은 상기 유전체 스택 위에 상기 트리밍된 PR 층에 대한 제2 트리밍 마크를 형성하는 단계; 상기 기판에 평행한 제2 방향을 따라 상기 PR 트리밍 공정의 실제 PR 트리밍 레이트를 결정하기 위해 상기 제2 방향을 따라 상기 제2 트리밍 마크와 상기 트리밍된 PR 층 사이의 제2 거리를 측정하는 단계; 및 상기 제2 방향을 따른 실제 PR 트리밍 레이트와 상기 제2 방향을 따른 추정된 PR 트리밍 레이트 사이의 제2 차이를 결정하기 위해 상기 제2 방향을 따른 실제 PR 트리밍 레이트와 상기 제2 방향을 따른 추정된 PR 트리밍 레이트를 비교하는 단계를 추가로 포함한다. 일부 실시예에서, 이 방법은 또한, 상기 제2 차이에 기초하여 상기 PR 트리밍 공정의 하나 이상의 PR 트리밍 파라미터를 조정하는 단계를 포함한다.
일부 실시예에서, 상기 제2 트리밍 마크 및 상기 제1 트리밍 마크는 동일한 패터닝 공정에 의해 형성된다.
일부 실시예에서, 상기 제2 트리밍 마크 및 상기 제1 트리밍 마크는 동일한 형상을 갖는다.
일부 실시예에서, 상기 제2 방향은 상기 제1 방향과 동일하다.
일부 실시예에서, 이 방법은, 상기 유전체 스택에 인접한 영역 위에 상기 트리밍된 PR 층에 대한 제3 트리밍 마크를 형성하는 단계; 상기 기판의 상부 표면에 평행한 제3 방향을 따라 상기 PR 트리밍 공정의 실제 PR 트리밍 레이트를 결정하기 위해 상기 제3 방향을 따라 상기 제3 트리밍 마크와 상기 PR 층 사이의 제3 거리를 측정하는 단계; 상기 제3 방향을 따른 실제 PR 트리밍 레이트와 상기 제3 방향을 따른 추정된 PR 트리밍 레이트 사이의 제3 차이를 결정하기 위해 상기 제3 방향을 따른 실제 PR 트리밍 레이트와 상기 제3 방향을 따른 추정된 PR 트리밍 레이트를 비교하는 단계; 및 상기 제3 차이에 기초하여 상기 PR 트리밍 공정의 하나 이상의 PR 트리밍 파라미터를 조정하는 단계를 더 포함한다.
일부 실시예에서, 상기 유전체 스택에 인접합 영역은 평면 표면 및 3차원 표면 중 하나 이상을 포함한다.
일부 실시예에서, 상기 제3 방향은 상기 제1 방향과 서로 다르다.
일부 실시예에서, 상기 조정된 하나 이상의 PR 트리밍 파라미터에 기초하여 상기 PR 층의 트리밍을 제어하는 단계를 더 포함한다.
일부 실시예에서, 이 방법은 상기 조정된 하나 이상의 PR 트리밍 파라미터에 기초하여 다른 PR 층의 트리밍을 제어하는 단계; 및 다른 복수의 계단을 형성하기 위해 상기 다른 트리밍된 PR 층을 에칭 마스크로 사용하여 다른 유전체 스택을 에칭하는 단계를 더 포함한다.
본 개시의 일부 실시예에 따르면, 3D 메모리 구조는, 기판; 및 상기 기판 위에 배치된 계단 구조 ― 상기 계단 구조는 교대로 배열된 복수의 도체 층 및 복수의 절연 층을 포함한다. 일부 실시예에서, 도체 층과 상기 도체 층에 인접한 절연 층은 계단 및, 상기 계단 구조 및 상기 기판 위의 상기 계단 구조에 인접한 영역 중 하나 이상에 대한 제1 트리밍 마크를 형성한다. 일부 실시예에서, 상기 제1 트리밍 마크는 돌출 구조 및 오목 구조 중 하나 이상을 가진다.
일부 실시예에서, 상기 제1 트리밍 마크는 상기 계단과 동일한 두께를 갖는다.
일부 실시예에서, 상기 제1 트리밍 마크는 상기 계단 구조 중 하나의 계단 위에 있다.
일부 실시예에서, 상기 제1 트리밍 마크는 직사각형 형상, 원 형상, 불규칙한 형상, 사각형 형상 또는 이들의 조합을 포함한다.
일부 실시예에서, 상기 계단 구조의 다른 계단 위에 배치된 제2 트리밍 마크를 더 포함하며, 상기 제2 트리밍 마크는 상기 제1 트리밍 마크와 동일한 두께 및 동일한 형상을 갖는다.
일부 실시예에서, 상기 계단 구조의 계단은 제1 방향을 따라 정렬되고, 상기 제1 트리밍 마크 및 상기 제2 트리밍 마크는 상기 제1 방향에 대해 각도를 갖는 방향을 따라 정렬된다.
본 개시의 일부 실시예에 따르면, 3차원 메모리 구조를 형성하는 PR 트리밍 공정에서 PR 트리밍 레이트를 제어하는 방법은, 기판 위에 유전체 스택을 형성하는 단계 ― 상기 유전체 스택은 교대로 배열된 복수의 희생 재료 층 및 복수의 절연 재료 층을 포함함 ―를 포함한다. PR 층은 상기 유전체 스택 위에 배치될 수 있다. 이 방법은 또한, 상기 PR 층에 대한 제1 트리밍 마크를 형성하는 단계; 상기 기판의 상부 표면에 평행한 제1 방향을 따라 상기 제1 트리밍 마크와 상기 PR 층 사이의 제1 거리를 측정하는 단계; 상기 제1 방향을 따라 상기 PR 층을 트리밍하는 단계; 계단을 형성하기 위해, 상기 트리밍된 PR 층을 에칭 마스크로 사용하여 상기 유전체 스택을 에칭하는 단계를 포함한다. 이 방법은, ; 상기 제1 트리밍 마크를 에칭 마스크로 사용하여 상기 트리밍된 PR 층에 대해 제2 트리밍 마크를 형성하는 단계; 상기 제1 방향을 따라 상기 제2 트리밍 마크와 상기 트리밍된 PR 층 사이의 제2 거리를 측정하는 단계; 상기 제1 방향을 따른 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 차이를 결정하기 위해 상기 제1 거리와 상기 제2 거리를 비교하는 단계; 및 상기 차이에 기초하여 상기 PR 트리밍 공정의 하나 이상의 PR 트리밍 파라미터를 조정하는 단계를 더 포함한다.
일부 실시예에서, 상기 제1 트리밍 마크를 형성하는 단계는, 상기 유전체 스택 및 상기 유전체 스택에 인접한 영역 중 하나 이상의 위에 상기 제1 트리밍 마크를 형성하는 단계를 포함한다.
일부 실시예에서, 상기 제1 트리밍 마크를 형성하는 단계는, 초기 트리밍 마크를 형성하기 위해 상기 유전체 스택 및 상기 유전체 스택에 인접한 영역 중 하나 이상을 패터닝하는 단계; 및 상기 제1 트리밍 마크를 형성하기 위해 상기 초기 트리밍 마크를 에칭 마스크로 사용하여 상기 유전체 스택을 반복적으로 에칭하는 단계를 포함한다.
일부 실시예에서, 상기 제1 트리밍 마크는 돌출 구조 및 오목 구조 중 하나 이상을 갖는다.
일부 실시예에서, 상기 돌출 구조는 계단의 두께의 높이를 포함하고 상기 오목 구조는 상기 계단의 두께의 깊이를 포함한다.
일부 실시예에서, 상기 유전체 스택 위의 영역 및 상기 유전체 스택에 인접한 영역은 평면 표면 및 3차원 표면 중 하나 이상을 포함한다.
일부 실시예에서, 이 방법은, 상기 조정된 하나 이상의 PR 트리밍 파라미터에 기초하여 상기 트리밍된 PR 층의 트리밍을 제어하는 단계; 및 다른 계단을 형성하기 위해 상기 트리밍된 PR 층을 에칭 마스크로 사용하여 상기 유전체 스택을 에칭하는 단계를 더 포함한다.
일부 실시예에서, 이 방법은, 상기 조정된 하나 이상의 PR 트리밍 파라미터에 기초하여 다른 PR 층의 트리밍을 제어하는 단계; 및 다른 계단을 형성하기 위해 상기 다른 트리밍된 PR 층을 에칭 마스크로 사용하여 다른 유전체 스택을 에칭하는 단계를 더 포함한다.
본 명세서에 포함되고 본 명세서의 일부를 형성하는 첨부 도면은 본 개시의 실시예를 예시하고, 상세한 설명과 함께, 또한 본 개시의 원리를 설명하고 본 기술 분야의 통상의 기술자가 본 개시를 만들고 사용할 수 있도록 하는 역할을 한다.
도 1a는 일부 실시예에 따른 예시적인 3D 메모리 구조를 도시한다.
도 1b는 도 1a에서의 3D 메모리 구조의 평면도를 도시한다.
도 2a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 2b는 도 2a에서의 3D 메모리 구조의 단면도를 도시한다.
도 3a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 3b는 도 3a의 3D 메모리 구조의 단면도를 도시한다.
도 4a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 4b는 도 4a에서의 3D 메모리 구조의 단면도를 도시한다.
도 5a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 5b는 도 5a에서의 3D 메모리 구조의 단면도를 도시한다.
도 6a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 6b는 도 6a에서의 3D 메모리 구조의 단면도를 도시한다.
도 7a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 7b는 도 7a에서의 3D 메모리 구조의 단면도를 도시한다.
도 8a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 8b는 도 8a에서의 3D 메모리 구조의 단면도를 도시한다.
도 9a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 9b는 도 9a에서의 3D 메모리 구조의 단면도를 도시한다.
도 10a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 10b는 도 10a에서의 3D 메모리 구조의 단면도를 도시한다.
도 11a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 11b는 도 11a에서의 3D 메모리 구조의 단면도를 도시한다.
도 12a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 12b는 도 12a에서의 3D 메모리 구조의 단면도를 도시한다.
도 13a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 13b는 도 13a에서의 3D 메모리 구조의 단면도를 도시한다.
도 14a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 14b는 도 14a에서의 3D 메모리 구조의 단면도를 도시한다.
도 15a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 15b는 도 15a에서의 3D 메모리 구조의 단면도를 도시한다.
도 16a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 16b는 도 16a에서의 3D 메모리 구조의 단면도를 도시한다.
도 17a는 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 17b는 도 17a에서의 3D 메모리 구조의 단면도를 도시한다.
도 18은 일부 실시예에 따른 예시적인 3D 메모리 구조의 평면도를 도시한다.
도 19는 도 18에서의 3D 메모리 구조의 일부의 확대도를 도시한다.
도 20은 일부 실시예에 따른 예시적인 3D 메모리 구조의 단면도를 도시한다.
도 21a 및 도 21b는 일부 실시예에 따른 예시적인 3D 메모리 구조의 단면도를 각각 도시한다.
도 22는 일부 실시예에 따른 트리밍 마크를 형성하기위한 예시적인 방법의 흐름도이다.
도 23은 일부 실시예에 따른 PR 트리밍 레이트 제어를 위한 예시적인 방법의 흐름도이다.
도 24는 일부 실시예에 따른 피드백 루프를 사용한 PR 트리밍 레이트 제어를위한 예시적인 방법의 흐름도이다.
본 개시의 실시예는 첨부 도면을 참조하여 설명될 것이다.
특정 구성 및 배열이 설명되지만, 이는 예시적인 목적으로만 행해지는 것으로 이해되어야 한다. 관련 기술 분야의 통상의 기술자는 본 개시의 사상 및 범위를 벗어나지 않고 다른 구성 및 배열이 사용될 수 있음을 인식할 것이다. 본 개시가 다양한 다른 응용에 이용될 수 있다는 것은 당업자에게 명백할 것이다.
본 명세서에서 "일 실시예", "실시예", "예시적인 실시예", "일부 실시예"등에 대한 언급은 설명된 실시예가 특정한 특징, 구조, 또는 특성을 포함할 수 있지만, 모든 실시예가 반드시 특정한 특징, 구조 또는 특성을 포함할 필요는 없다는 것을 지시한다. 또한, 이러한 문구는 반드시 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정한 특징, 구조 또는 특성이 실시예와 관련하여 설명될 때, 명시적으로 기술되는지 여부에 관계없이 다른 실시예와 관련하여 그러한 특징, 구조 또는 특성에 영향을 미치는 것은 관련 기술 분야의 통상의 기술자의 지식 내에 있을 것이다.
일반적으로, 용어는 문맥 내 사용에서 적어도 부분적으로 이해될 수 있다. 예를 들어, 문맥에 적어도 부분적으로 의존하여 여기에서 사용된 용어 "하나 이상"은 임의의 특징, 구조 또는 특성을 단일 의미로 설명하는 데 사용될 수 있거나 특징, 구조 또는 특성을 복수의 의미로 설명하는 데 사용될 수 있다. 유사하게, "하나(a, an) 또는 "상기(the)"와 같은 용어는 문맥 상 적어도 부분적으로, 단일 사용을 전달하거나 복수 사용을 전달하는 것으로 이해될 수 있다. 또한, 용어 "기초하여(based on)"는 배타적 인자 집합(set of factor)을 전달하도록 의도된 것은 아니며, 문맥 상 적어도 부분적으로 다시 명시적으로 설명되지 않는 추가적인 인자의 존재를 허용할 수 있다.
본 개시에서 "위(on)", "위(above)" 및 "위(over)"의 의미는 "위(on)"가 무엇인가에 "직접적으로(directly on)"를 의미할뿐만 아니라 또한 그들 사이에 중간 특징 또는 계층을 갖는 무엇인가의 "위(on)"의 의미를 포함하는 것이고, "위(above)" 또는 "위(over)"는 무엇인가의 "위(above)" 또는 "위(over)"의 의미를 의미할 뿐만 아니라 또한 그들 사이에 중간 특징 또는 계층을 갖지 않는 무엇인가의 "위(above)" 또는 "위(over)"인 의미를 포함할 수 있는 것과 같이 가장 넓은 의미로 해석되어야 한다.
또한, "아래(beneath)", "아래(below)", "아래(lower)", "위(above)", "위(upper)" 등과 같은 공간적으로 상대적인 용어는 도면에 도시된 바와 같이 다른 엘리먼트(들) 또는 특징(들)에 대한 하나의 엘리먼트 또는 특징의 관계를 설명하기 위해 설명의 편의를 위해 여기에서 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 방향 외에 사용 또는 작동 중인 장치의 서로 다른 방향을 포함하도록 의도된다. 장치는 다르게 배향될 수 있고(90도 회전되거나 다른 방향으로), 본 명세서에서 사용되는 공간적으로 상대적인 설명자는 마찬가지로 해석될 수 있다.
여기에서 사용된 바와 같이, 용어 "기판"은 후속 재료 층이 추가되는 재료를 지칭한다. 기판 자체는 패터닝될 수 있다. 기판 위에 추가된 재료는 패터닝되거나 패터닝되지 않은 채로 유지될 수 있다. 또한, 기판은 실리콘, 게르마늄, 갈륨 비소, 인듐 인화물 등과 같은 광범위한 반도체 재료를 포함할 수 있다. 다르게는, 기판은 유리, 플라스틱, 또는 사파이어 웨이퍼와 같은 전기적으로 비전도성 재료로 만들어질 수 있다.
여기에서 사용된 바와 같이, 용어 "층"은 두께를 갖는 영역을 포함하는 재료 부분을 지칭한다. 층은 하부 또는 상부 구조 전체에 걸쳐 연장될 수 있거나, 하부 또는 상부 구조의 범위보다 작은 범위를 가질 수 있다. 또한, 층은 연속 구조의 두께보다 작은 두께를 갖는 균일하거나 또는 불균일한 연속 구조의 영역일 수 있다. 예를 들어, 층은 연속 구조의 상부 표면과 하부 표면 사이에 또는 그곳에 있는 임의의 한 쌍의 수평 평면 사이에 위치될 수 있다. 층은 수평, 수직 및/또는 테이퍼화된 표면을 따라 연장될 수 있다. 기판은 층일 수 있고, 그 안에 하나 이상의 층을 포함할 수 있고, 그리고/또는 그 위에, 그 위에 그리고/또는 그 아래에 하나 이상의 층을 가질 수 있다. 층은 여러 층을 포함할 수 있다. 예를 들어, 상호 연결 층은 하나 이상의 도체 및 콘텍트 층(contact layer)(콘택트, 상호 연결 선 및/또는 비아(via)가 형성되어 있음) 및 하나 이상의 유전체 층을 포함할 수 있다.
여기에서 사용된 바와 같이, 용어 "명목상(nominal)/명목상으로(nominally)"는, 원하는 값의 위 및/또는 아래의 값의 범위를 함께 갖는, 제품 또는 공정의 설계 단계 동안 설정되는 컴포넌트 또는 공정 작동에 대한 특성 또는 파라미터의 원하는 또는 목표 값을 지칭한다. 값의 범위는 제조 공정 또는 공차에서의 약간의 변화에 기인할 수 있다. 여기에서 사용된 바와 같이, 용어 "대략(about)"은 반도체 장치와 관련된 특정 기술 노드에 기초하여 변할 수 있는 주어진 양의 값을 지시한다. 특정 기술 노드에 기초하여, 용어 "대략"은 예를 들어, 값의 10-30%(예를 들어, 그 값의 ±10%, ±20% 또는 ±30%) 내에서 변하는 주어진 양의 값을 지시할 수 있다.
여기에서 사용된 바와 같이, 용어 "3D 메모리 장치"는, 메모리 스트링들이 기판에 대해 수직 방향으로 연장될 수 있도록, 측 방향 배향 기판 상에 수직 배향된 메모리 셀 트랜지스터의 스트링(여기에서 NAND 스트링과 같은 "메모리 스트링(memory string)"으로 지칭됨)을 갖는 반도체 장치를 지칭한다. 여기에서 사용된 바와 같이, 용어 "수직하는/수직으로"는 기판의 측면에 명목상으로 수직인 것을 의미한다.
3D 메모리 장치 구조에서, 데이터를 저장하기 위한 메모리 셀은 적층된 저장 구조를 형성하기 위해 수직으로 적층된다. 3D 메모리 장치는 일반적으로 워드 라인 팬 아웃(word line fan-out)과 같은 목적을 위해 적층형 저장 구조의 하나 이상의 측면에 형성된 계단 구조를 포함한다. 더 높은 저장 용량에 대한 요구가 계속 증가함에 따라, 적층형 저장 구조의 수직 레벨의 개수 또한 증가한다. 따라서, 증가된 레벨로 계단 구조를 에칭하기 위해 더 두꺼운 포토레지스트(photoresist, PR) 층이 필요하다. 그러나, PR 층의 두께의 증가로 인해 계단 구조의 에칭 제어가 더욱 어려워질 수 있다.
본 개시에서, 계단 구조는, 각 수평 표면이 수평 표면의 제1 에지로부터 상향으로 연장되는 제1 수직 표면에 인접하고 수평 표면의 제2 에지로부터 하향으로 연장되는 제2 수직 표면에 인접하도록, 적어도 2개의 수평 표면(예를 들어, xy 평면을 따름) 및 적어도 2개(예를 들어, 제1 및 제2)의 수직 표면(예를 들어, z 축을 따름)을 포함하는 표면 집합을 지칭한다. "스텝(step)" 또는 "계단(staircase)"은 일련의 인접한 표면의 높이 내에서의 수직 이동을 지칭한다. 본 개시에서, 용어 "계단(staircase)" 및 용어 "스텝(step)"은 하나의 레벨의 계단 구조를 지칭하며 상호 교환 가능하게 사용된다. 본 개시에서, 수평 방향은 기판(예를 들어, 그 위에 구조의 형성을 위한 제조 플랫폼을 제공하는 기판)의 상부 표면과 평행한 방향(예를 들어, x축 또는 y축)을 지칭할 수 있고, 수직 방향은 구조의 상부 표면에 수직인 방향(예를 들어, z축)을 지칭할 수 있다.
일부 실시예들에서, 계단 구조는 유전체 스택 층(예를 들어, 재료 층)으로부터 형성될 수 있으며, 이 층은 유전체 스택 층 위에 형성된 PR 층을 사용하여 유전체 쌍을 반복적으로 에칭함으로써 복수의 교대로 배열된 유전체 쌍(예를 들어, 절연 재료 층/희생 재료 층(sacrificial material layer) 쌍)을 포함한다. 일부 실시예에서, 한 쌍이 하나의 스텝을 형성할 수 있도록, 하나의 유전체 쌍 내의 절연 재료 층 및 하부 희생 재료 층은 기판상에서 명목상으로 동일한 높이를 가질 수 있다. 계단 구조의 형성 동안, PR 층은 트리밍(trimming)되고(예를 들어, 유전체 스택 층의 경계로부터, 종종 모든 방향으로부터 점진적으로 그리고 내부적으로 에칭됨), 유전체 스택의 노출된 부분을 에칭하기 위한 에칭 마스크로서 사용된다. 트리밍된 PR의 양은 계단의 차원과 직접적으로 관련될 수 있다(예를 들어, 결정요인(determinant)). PR 층의 트리밍은 적합한 에칭, 예를 들어 등방성 건식 에칭 또는 습식 에칭을 사용하여 획득될 수 있다. 하나 이상의 PR 층은 계단 구조의 형성을 위해 연속적으로 형성되고 트리밍될 수 있다. PR 층의 트리밍 후, 각각의 유전체 쌍은 절연 재료 층과 하부 희생 재료 층 둘 다의 일부를 제거하기 위해 적절한 에칭제를 사용하여 에칭된다. 에칭된 절연 재료 층 및 희생 재료 층은 절연 층 및 희생 층으로 지칭된다. 계단 구조의 형성 후에, PR 층은 제거될 수 있고 희생 층은 금속/도체 층(예를 들어, 텅스텐)으로 대체될 수 있다. 금속/도체 층은 3D 메모리 구조의 게이트 전극(또는 워드 라인)을 형성할 수 있다.
본 개시에서, 용어 "실제 PR 트리밍 레이트" 및 "측정된 PR 트리밍 레이트"는 특정 반응 조건 하에서 측정으로부터 추출된 PR 트리밍 레이트를 지칭하도록 상호 교환가능하고, 용어 "PR 트리밍 파라미터"는 실제 PR 트리밍 레이트에 영향을 줄 수 있는 시스템 파라미터(예를 들어, 압력, 전력 레벨 및 가스 흐름 레이트)를 지칭하며, 용어 "추정된/계산된 PR 트리밍 레이트"는 제조 공정 이전의 설계 및/또는 계산에 의해 결정된 PR 트리밍 레이트(예를 들어, 이상적인 PR 트리밍 레이트)를 지칭한다.
본 개시에서, 용어 "SC"는 계단을 지칭하고, 용어 "계단 형성 영역"등은 계단을 형성하기 위한 수평 지역(area)/영역(region)을 지칭한다. 기판의 상부 표면상의 계단 형성 영역의 돌출 영역은 제조 동안 변하지 않고 유지된다. 예를 들어, "제1 계단(SC1) 형성 영역"은 제조가 완료된 후 제1 계단(예를 들어, 수직 방향을 따라 가장 낮은 계단)을 형성하기 위한 수평 영역을 지칭한다. 따라서, 제조 공정 초기에 SC1 형성 영역에 형성된 트리밍 마크는 복수의 반복 에칭을 겪을 수 있고, 트리밍 마크의 패턴 및 수평 위치는 에칭이 완료될 때 명목상으로 보존되거나 유지 될 수 있다. 이어서, 트리밍 마크는 제조/에칭이 완료된 후 제1 계단 위에 형성될 수 있다. 제1 계단 위에 형성된 트리밍 마크는 제조 공정의 시작시에 형성된 트리밍 마크의 동일한 패턴 및 수평 위치를 가질 수 있다. 본 개시의 도면에서, A1, …, An은 각각 SC1 형성 영역, … 및 SCn 형성 영역을 나타낸다. 따라서, SC1, …, SCn은 각각 A1, …, An으로 형성될 수 있다.
본 개시는 3D 메모리 장치의 계단 구조, 구조를 형성하는 방법 및 구조와 관련된 제어 방법을 제공한다. 개시된 계단 구조는 구조 위에 그리고/또는 그 구조 주위에 분포된 복수의 트리밍 마크를 포함한다. 트리밍 마크는 계단 구조의 형성 이전 및/또는 도중에 형성될 수 있다. 트리밍 마크는 계단 구조의 형성 이전 및/또는 동안 계단 구조의 계단/스텝의 형성이 더 정확하게 제어될 수 있도록 포토레지스트(PR) 층의 트리밍/에칭 레이트를 제어하거나 그리고/또는 조정하는 데 사용될 수 있다. 예를 들어, 트리밍 마크는 계단 구조의 현재 배치(batch)(또한 "로트(lot)"로도 알려짐) 형성에서 실제 PR 트리밍 레이트를 결정하는 데 사용될 수 있으며, 결정된/현재의 PR 트리밍 레이트는 계단 구조의 다음 배치의 형성에서의 실제 PR 트리밍 레이트를 조정하거나 결정하는 데 사용될 수 있다. 다른 예에서, 현재 PR 트리밍 레이트는 동일한 배치의 계단 구조의 후속 PR 에칭/트리밍 작동에서 PR 트리밍 파라미터를 결정하거나 그리고/또는 조정하는 데 사용될 수 있다. 여기에서 개시된 방법 및 구조를 사용하여, 계단 구조의 계단을 형성하기 위한 PR 층은 계단 구조의 계단의 에칭 공정이 모니터링 및 제어가 더 용이할 수 있도록, 원하는(예를 들어, 보다 균일하거나 또는 보다 제어 가능한) 레이트로 트리밍될 수 있다. 따라서, 계단 구조(예를 들어, 계단 구조의 스텝들)의 형성은 계단/쌍 개수의 증가에 덜 민감하고, 계단은 원하는 길이(예를 들어, 설계된 길이에 가까운 길이)를 가질 수 있다.
도 1a는 3D 메모리 장치에서의 계단 구조(100)를 도시하고, 도 1b는 일부 실시예에 따른 수직 방향(예를 들어, z축)을 따른 계단 구조(100)의 평면도(101)를 도시한다. 일부 실시예에서, 계단 구조(100)는 3D 메모리 장치의 패터닝된 유전체 스택의 일부이다. 설명을 위해, 각각의 계단은 "SC"로 표시된다. 예를 들어, 제1 계단은 "SC1"으로 표시된다. 도 1a에 도시된 바와 같이, 계단 구조(100)는 복수의 계단/스텝을 포함하고, 각각의 계단은 유전체 쌍을 포함한다. 일부 실시예에서, 유전체 쌍은 절연 층 및 하부 희생 층을 포함한다. 절연 층 및 희생 층은 각각 적절한 재료를 포함할 수 있다. 예를 들어, 희생 층은 실리콘 질화물을 포함할 수 있고, 절연 층은 실리콘 산화물을 포함할 수 있다. 예시적인 목적으로, 본 개시에서, 희생 층은 "N"으로 표시되고 절연 층은 "O"로 표시된다. 도 1a 및 도 1b에 도시된 바와 같이, 계단 구조(100)는 z축을 따라 배열된 복수의 계단(예를 들어, SC1, SC2, …, SCn)을 포함한다. 일부 실시예에서, 각각의 계단은 x축을 따라 상이한 길이를 가지며, 길이는 z축을 따라 상향으로 감소한다. 계단 구조(100)는 기판(105) 위에 형성될 수 있으며, 이는 계단 구조(100)의 후속 처리를 위한 제조 베이스를 제공한다. 복수의 교대로 배열된 절연 층 및 희생 층은 엘리먼트(110)로 표시된다. 계단 구조(100)는 상부 표면(109)을 포함할 수 있다. 상부 표면(109)은 절연 재료 층의 상부 표면일 수 있으며, 후속 제조 작업에서 계단 구조(100) 위에 형성된 다른 구조(예를 들어, 비트 라인)를 위한 제조 베이스를 제공할 수 있다. 예시적인 목적으로, 계단 구조(100) 위의 다른 구조는 본 개시에서 생략된다.
일부 실시예에서, 기판(105)은 3D 메모리 구조를 형성하기 위한 임의의 적절한 재료를 포함한다. 예를 들어, 기판(105)은 실리콘, 실리콘 게르마늄, 실리콘 카바이드, 실리콘 온 인슐레이터(silicon on insulator, SOI), 게르마늄 온 인슐레이터(germanium on insulator, GOI), 유리, 질화 갈륨, 갈륨 비소 및/또는 다른 적절한 III-V 화합물을 포함할 수 있다.
일부 실시예에서, 계단 구조(100)는 기판(105) 위에 수직으로(z축을 따라) 배열된 절연 층 "O" 및 희생 층 "N"의 교번하는 스택을 포함한다. 상부 절연 층 "O"의 두께는 다른 절연 층 "O"의 두께와 동일하거나 서로 다를 수 있다. 일부 실시예에서, 희생 층(N)은 3D 메모리 장치의 워드 라인을 형성하기 위한 게이트 금속 재료(예를 들어, 도체)를 증착하기 위해 후속적으로 제거된다. 일부 실시예에서, 희생 층(N)은 절연 층(O)과 서로 다른 임의의 적절한 재료를 포함한다. 예를 들어, 희생 층(N)은 다결정 실리콘, 실리콘 질화물, 다결정 게르마늄 및/또는 다결정 게르마늄-실리콘을 포함할 수 있다. 일부 실시예에서, 희생 층(N)은 실리콘 질화물을 포함한다. 절연 층(O)은 임의의 적합한 절연 재료, 예를 들어 실리콘 산화물을 포함할 수 있다. 계단 구조(100)는 기판(105) 위에 희생 재료 층과 절연 재료 층을 교대로 증착하고 이어서 각각의 유전체 쌍을 에칭하여 z축을 따라 계단을 형성함으로써 형성될 수 있다. 예를 들어, 희생 재료 층이 기판(105) 위에 증착될 수 있고, 절연 재료 층이 희생 재료 층에 증착될 수 있다. 희생 재료 층 및 절연 재료 층의 증착은 화학 기상 증착(chemical vapor deposition, CVD), 물리 기상 증착(physical vapor deposition, PVD), 플라즈마 강화 CVD(plasma-enhanced CVD, PECVD), 스퍼터링, 금속 유기 화학 기상 증착(metal-organic chemical vapor deposition, MOCVD) 및/또는 원자 층 증착(atomic layer deposition, ALD)과 같은 임의의 적절한 증착 방법을 포함할 수 있다. 일부 실시예에서, 희생 재료 층 및 절연 재료 층은 각각 CVD에 의해 형성된다.
도 1a 및 도 1b를 참조하면, 계단 구조(100)는 계단의 상부 표면에 분포된 복수의 트리밍 마크(예를 들어, 엘리먼트(106, 107 및 108))를 포함할 수 있다. 예시적인 목적으로, 계단 구조(100)에 인접한 영역에 형성된 트리밍 마크는 도 1a 및 도 1b에 도시되지 않았다. 계단 구조(100)는 임의의 적절한 개수의 계단을 포함할 수 있다. 예를 들어, 계단 구조(100)는 64개의 계단을 포함할 수 있다. 예시적인 목적으로, 계단 구조(100)의 하부 및 상부의 계단(예를 들어, SC1-4 및 SCn) 및 이들 계단 상의 트리밍 마크(예를 들어, 106-108)만이 도시되어 있다. 트리밍 마크는 x축을 따라 정렬되거나, x축에 대해 각도로 정렬되는 등과 같이, 임의의 적절한 패턴으로 배열될 수 있다. 트리밍 마크는 각각의 계단 상에 형성될 수 있거나(예를 들어, 트리밍 마크의 개수가 계단의 개수와 같음), 또는 모든 계단에 형성되어 있지 않을 수 있다(도 1a에 도시된 예와 같음). 인접한(예를 들어 가장 가까운) 2개의 트리밍 마크 사이의 거리(예를 들어, 수직 또는 수평)는 균일하거나 변할 수 있다. 트리밍 마크는 (도 1a에 도시된 예와 같이) 계단 구조(100)의 하부에서 상부로 분포될 수 있거나 또는 계단 구조(100)의 임의의 부분에 분포될 수 있다. 트리밍 마크는 측정 요구사항에 따라 정사각형, 직사각형, "L"자 형상, 불규칙한 형상 및/또는 원형과 같은 임의의 적절한 형태를 가질 수 있다. 트리밍 마크는 계단의 임의의 위치에 형성될 수 있다. 예를 들어, 트리밍 마크는 계단의 가장자리 또는 가장자리들 사이에 형성될 수 있다. 트리밍 마크는 돌출 구조, 오목 구조, 및/또는 둘의 조합을 포함할 수 있다. 일부 실시예에서, 트리밍 마크는, 예를 들어 절연 재료 층 및 희생 재료 층을 포함하는 유전체 쌍의 동일한 재료로 형성된다. 복수의 트리밍 마크는 동일한 형상 또는 상이한 형상의 트리밍 마크를 포함할 수 있다. 예를 들어, "L자 형상" 트리밍 마크는 계단 구조(100)의 코너(도시되지 않음)에 배치될 수 있고 직사각형 트리밍 마크는 계단 구조(100)의 다른 위치에 배치될 수 있다. 계단 구조 위의 트리밍 마크의 배열, 형상, 개수 및 패턴은 실제 측정 요구사항에 기초하여 결정되어야 하며 본 개시의 실시예에 의해 제한되지 않아야 한다.
트리밍 마크는 계단 구조(100)의 형성 이전 또는 도중에 형성될 수 있다. 예를 들어, 트리밍 마크는 유전체 쌍을 에칭하기 위한 PR 층의 트리밍 전에 유전체 스택 위에 형성될 수 있다. 다른 예에서, 트리밍 마크는 예를 들어, 후속하는 유전체 쌍의 에칭을 위해 후속 PR 층을 형성하기 전에 또는 2개의 인접한 유전체 쌍의 에칭 사이에, 계단의 에칭 동안 형성될 수 있다. 트리밍 마크의 위치 및 높이/깊이(z축을 따름)가 계단 구조(100)의 형성 중에 명목상으로 일정하게 유지될 수 있기 때문에, 트리밍 마크는 PR 층의 트리밍/에칭 레이트 (또는 계단의 에칭 레이트)를 결정하기 위한 기준으로서 사용될 수 있다. 예를 들어, 트리밍 마크와 PR 층 사이의 수평 거리(예를 들어, x축을 따름)가 측정되고 기록되어 실제 PR 트리밍 레이트를 결정할 수 있다. 측정된 PR 트리밍 레이트는 미리 결정된 PR 트리밍 레이트 (또는 설계에 기초하여 계산된/추정된 트리밍 레이트)와 비교되어 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 편차를 결정할 수 있다. 따라서, 계단 구조의 다음 배치 및/또는 현재 배치의 다음 계단에 대한 실제 PR 트리밍 레이트는 그 차이에 기초하여 조정될 수 있다. 따라서, 계단의 에칭이 보다 제어 가능하고 따라서 계단이 원하는 길이로 에칭될 수 있다.
예를 들어, 도 1b를 참조하면, 계단 구조(100)는 복수의 계단 위에 분포된 복수의 트리밍 마크를 포함한다. 일부 실시예에서, 트리밍 마크는 동일한 형상을 가질 수 있고 x축에 대해 각도를 갖는 선을 따라 정렬될 수 있다. 일부 실시예에서, 형상은 직사각형일 수 있다. 일부 실시예에서, 2개의 인접한 트리밍 마크 각각(예를 들어, 각각 A1 및 A4 위에 형성된 106 및 107)은 2개의 계단(예를 들어, A2 및 A3 위에 형성됨)에 의해 분리된다. 일부 실시예에서, 트리밍 마크는 예를 들어 명목상 x축을 따라 중간 위치에서 대응하는 계단의 에지들 사이에 형성된다. 일부 실시예에서, 트리밍 마크는 유전체 쌍(O, N)으로부터 형성되고, 트리밍 마크의 높이/깊이는 명목상으로 유전체 쌍의 두께와 동일하다. 도 2a 내지 도 17b는 다양한 제조 공정의 단계에서의 트리밍 마크의 서로 다른 형성 방법을 도시한다.
도 2a, 2b, 3a, 3b, 4a, 4b, 5a, 5b, 6a 및 6b는 일부 실시예에 따른 계단 구조(100)에서의 트리밍 마크의 예시적인 형성 방법을 도시한다. 도 2a 내지 도 6b에 도시된 제조 공정을 사용하여. 돌출 구조를 갖는 트리밍 마크가 형성될 수 있다. 도 2a는 예시적인 제조 공정의 시작시 계단 구조(100)의 평면도(200)를 도시한다. 도 2b는 2-2' 방향에 따른 계단 구조(100)의 단면도를 도시한다.
제조 공정의 시작에서, 기판(105) 위에 형성된 유전체 스택(210)을 포함하는 기판(105)이 제공될 수 있다. 기판(105)은 임의의 적절한 반도체 재료를 포함할 수 있고, 유전체 스택(210)은 스택으로서 교대로 배열된 복수의 희생 재료 층(N) 및 복수의 절연 재료 층(O)을 포함할 수 있다. 희생 재료 층과 절연 재료 층은 서로 다른 재료를 포함할 수 있다. 일부 실시예에서, 기판(105)은 실리콘을 포함하고, 희생 재료 층(N)은 실리콘 질화물을 포함하며, 절연 재료 층(O)은 실리콘 산화물을 포함한다. 절연 재료 층(O) 및 하부 희생 재료 층(N)은 유전체 쌍을 형성할 수 있다. 적층된 유전체 쌍은 PR 층을 사용하여 원하는 길이로 에칭되어 계단 또는 스텝을 형성할 수 있다. PR 층은 유전체 쌍의 반복 에칭을 위해 수평(x-y 평면을 따름) 및 수직(z축을 따름)으로 반복적으로 트리밍될 수 있다. 일부 실시예에서, 스택(210)은 64개의 유전체 쌍을 포함하며, 이는 최대 64개의 계단을 형성할 수 있다. 설명의 편의를 위해, 제조 공정의 설명과 관련된 유전체 쌍만이 도시되어 있다.
PR 층은 유전체 스택(210) 위에 형성되고 패터닝될 수 있다. 일부 실시예에서, 양성(positive) 포토 레지스트가 트리밍 마크의 부분/위치를 덮도록 사용되고 패터닝된다. 도 2a 및 도 2b에 도시된 바와 같이, PR 부분에 의해 노출된 유전체 스택(210)의 상부 유전체 쌍의 부분이 후속 에칭 공정에서 제거될 수 있도록, PR 부분(206, 207, …, 208)이 유전체 스택(210) 위에 형성될 수 있고 후속 에칭 공정에서 에칭 마스크로서 사용될 수 있다.
또한, PR 부분에 의해 노출된 유전체 스택(210)의 부분을 제거하기 위해 에칭 공정(예를 들어, 제1 에칭 공정)이 수행될 수 있다. 임의의 적절한 에칭제(예를 들어, 습식 에칭 및/또는 건식 에칭용임)가 제1/상부 유전체 쌍의 절연 재료 층(O) 및 희생 재료 층(N)을 순차적으로 제거하는 데 사용될 수 있다. 일부 실시예에서, 2개의 상이한 에칭제가 절연 재료 층(O) 및 희생 재료 층(N)을 각각 제거하는 데 사용된다. 희생 재료 층(N)의 에칭제는 절연 재료 층(O)의 재료에 비해 충분히 높은 에칭 선택도를 갖는다. 따라서, 에칭된 유전체 쌍의 하부에 있는 유전체 쌍의 절연 재료 층(O)은 상부 유전체 쌍만이 패터닝/에칭될 수 있도록 에칭 정지 층으로서 기능할 수 있다. 일부 실시예에서, 이들 상부 재료 층은 건식 에칭을 사용하여 에칭되고, 희생 재료 층(N)을 위한 에칭제는 불소(CF4)계 가스를 포함하고, 절연 재료 층(O)을 위한 에칭제는 헥사플루오로에탄(C2F6)계 가스를 포함한다. 일부 실시예에서, 하나의 에칭제(예를 들어, 정식 습식 에칭 공정의 것임)가 희생 재료 층(N) 및 절연 재료 층(O) 둘 다를 제거하는 데 사용되며, 에칭제는 인산을 포함한다. 다양한 실시예에서, 유전체 스택(210)의 상부 유전체 쌍을 제거하기 위한 방법 및 에칭제는 본 개시의 실시예에 의해 제한되지 않아야 한다. 일부 실시예에서, PR 부분은 트리밍 마크의 형성 후에 제거될 수 있다.
도 3a는 PR 부분의 제거 후의 계단 구조(100)의 평면도(300)를 도시하고, 도 3b는 3-3' 방향에 따른 계단 구조(100)의 단면도를 도시한다. 도 3a 및 3b에 도시된 바와 같이, 복수의 트리밍 마크(예를 들어, 각각이 희생 재료 층(N)의 층 위에 절연 재료 층(O)의 층을 포함하는 초기 트리밍 마크)(306, 307, …, 308)는 도 2a 및 도 2b에서 PR 부분에 의해 커버되는 위치에 형성될 수 있다. 일부 실시예에서, 유전체 스택(310)은 상부 유전체 쌍의 일부가 제거되고 트리밍 마크가 상부 유전체 쌍의 나머지 부분으로부터 형성된 후의 유전체 스택(210)을 나타낼 수 있다. 도 3b에 도시된 바와 같이. 트리밍 마크의 높이는 명목상으로 상부 유전체 쌍의 두께와 동일할 수 있다. 예를 들어, 각각의 초기 트리밍 마크(예를 들어, 306 또는 307)는 절연 재료 층 및 하부 희생 재료 층을 포함할 수 있다.
또한, 제1 PR 층은, 제1 계단 형성 영역 "SC1 형성 영역" 또는 A1을 형성하기 위한 유전체 스택(310)의 일부를 노출시키기 위해, 유전체 스택(310) 위에 형성되고 패터닝될 수 있고, 에칭 공정(예를 들어, 제2 에칭 공정)은 유전체 스택(310)의 상부 유전체 쌍의 노출된 부분을 제거하기 위해 수행될 수 있다. 도 4a는 에칭 공정 후의 계단 구조(100)의 평면도(400)를 도시하고, 도 4b는 4-4' 방향에 따른 계단 구조(100)의 단면도(401)를 도시한다. 일부 실시예에서, 트리밍 마크(406)는 제2 에칭 공정 후의 트리밍 마크(306)를 나타내고, 유전체 스택(410)은 제2 에칭 공정 후의 유전체 스택(310)을 나타낸다. 패터닝된 후, 제1 PR 층은 엘리먼트(409)로 표현된다.
제2 에칭 공정은 유전체 스택(310)의 노출된 상부 부분을 순차적으로 제거하기 위한 임의의 적절한 에칭제를 포함할 수 있다. 제1 PR 층(409)은 초기 트리밍 마크(306)가 형성된 A1을 노출시킬 수 있다. 일부 실시예에서, 제2 에칭 공정은 노출된 상부 유전체 쌍(O, N)을 제거하기 위해 초기 트리밍 마크(306) 및 제1 PR 층(409)을 에칭 마스크로서 사용하는 단계를 포함한다. 일부 실시예에서, 재료 층의 에칭제는 도 2a 및 2b에서 설명된 제1 에칭 공정에서와 유사하거나 동일할 수 있다. 제1 PR 층(409)은 유전체 스택(310)의 제1 유전체 쌍의 A1을 노출시킬 수 있고 상부 유전체 쌍의 노출된 부분의 제거를 위한 에칭 마스크로서 사용될 수 있다. 에칭 후, 도 4b를 참조하면, 트리밍 마크(406)(예를 들어, 희생 재료 층(N)의 층 위에 절연 재료 층(O)의 층을 포함함)는 유전체 스택(410)의 제2 유전체 쌍 상에 형성될 수 있고 제1 PR 층(409)은 유전체 스택(410)의 상부 유전체 쌍의 나머지 부분 위에 있을 수 있다. 후속의 제조 공정에서, 제1 PR 층(409)은 하부 유전 쌍(O, N)의 후속 에칭을 허용하도록 트리밍될 수 있다. 본 개시에서, 화살표(예를 들어, x축을 가리킴)는, 예를 들어 x축을 따르고 있는 PR 층의 트리밍 방향을 나타낸다. 일부 실시예들에서, PR 층(예를 들어, 제1 PR 층(409))의 트리밍은 등방성 건식 에칭을 사용하여 획득될 수 있다.
제1 PR 층(409)은 수직으로(예를 들어, z축을 따라) 그리고 수평으로(예를 들어, x축 및 y축을 따라) 트리밍될 수 있다. 일부 실시예에서, 제1 PR 층(409)은 유전체 스택(410) 위에 A2를 노출시키도록 추가로 트리밍된다. 에칭 공정(예를 들어, 제3 에칭 공정)은 제1 PR 층(409)에 의해 노출된 부분(예를 들어, A1 및 A2)의 상부 유전체 쌍 상에서 수행될 수 있다. 제3 에칭 공정은 도 2a 내지 4b에서 설명된 제1 에칭 공정 및 제2 에칭 공정 중 어느 하나와 동일하거나 유사할 수 있다. 마찬가지로, 제1 PR 층(409)은 A3 및 A4를 노출시키고 에칭하기 위해 x축을 따라 추가로 트리밍될 수 있다.
도 5a는 A4가 에칭된 후의 계단 구조(100)의 평면도(500)를 도시하고, 도 5b는 일부 실시예에 따른 5-5' 방향에 따른 계단 구조(100)의 단면도(501)를 도시한다. 제2 PR 층(509)은 트리밍 후의 제1 PR 층(409)을 나타내고, 유전체 스택(510)은 A3 및 A4의 에칭 후의 유전체 스택(410)을 나타낸다. 도 5a 및 5b에 도시된 바와 같이, 트리밍 마크(506 및 507)가 형성될 수 있다. 트리밍 마크(506 및 507)는 x-z 평면을 따라 그 사이에서 2개의 계단들(예를 들어, A2 및 A3를 형성하기 위한 유전체 스택(510)의 노출된 부분들)에 의해 분리될 수 있다. 제2 PR 층(509)은 나머지 계단의 형성을 위해 x축을 따라 추가로 트리밍될 수 있다.
도 6a는 모든 계단의 형성 후의 계단 구조(100)의 평면도(600)를 도시하고, 도 6b는 일부 실시예에 따른 6-6' 방향에 따른 계단 구조(100)의 단면도(601)를 도시한다. 계단의 형성에 사용된 PR 층(들)은 적절한 습식 에칭 및/또는 건식 에칭을 사용하여 제거될 수 있고, 유전체 스택(610)의 상부 표면(609)은 후속 처리 작업을 위한 제조 베이스를 제공하기 위해 노출될 수 있다. 유전체 스택(610)은 계단(SC1, SC2,…, SCn)의 형성을 위한 에칭 후의 유전체 스택(510)을 나타낸다. 도 6a 및 6b에 도시된 바와 같이, 트리밍 마크(606, 607,…, 608)는 계단 구조(100)의 계단 위에 형성될 수 있다. 실제 PR 트리밍 레이트는 계단 구조(100)의 형성 중에 또는 그 후에 트리밍 마크(606-608, 506-508, 406-408 및/또는 306-308)의 위치에 기초하여 결정될 수 있다. 결정된 실제 PR 트리밍 레이트는 동일한 배치의 계단 구조 또는 다음 배치의 계단 구조에 대한 실제 PR 트리밍 레이트를 제어하는 데 추가로 사용될 수 있다. 상세한 것은 다음 단락에서 설명될 수 있다.
도 7a, 7b, 8a, 8b, 9a, 9b, 10a 및 10b는 일부 실시예에 따른 계단 구조(100)를 형성하기 위한 다른 예시적인 방법을 도시한다. 도 2a 내지 6b에 도시된 방법과 달리, 도 7a 내지 10b에 도시된 방법에 따르면, 트리밍 마크는 별개로(separately)/개별적으로(individually) 형성될 수 있다. 각각의 트리밍 마크는 (예를 들어, 계단의 형성과 함께) 계단 구조의 형성 동안 원하는 위치에 개별적으로 형성될 수 있다.
도 7a는 예시적인 제조 공정의 시작시 계단 구조(100)의 평면도(700)를 도시하고, 도 7b는 일부 실시예에 따른 7-7' 방향에 따른 계단 구조(100)의 단면도를 도시한다. 공정의 시작시, 위에 유전체 스택(710)을 갖는 기판(105)(도 7a 내지 10b에서 도시되지 않음)이 제공될 수 있다. 유전체 스택(710)은 유전체 스택(210)과 동일하거나 유사할 수 있다. PR 층은 유전체 스택(710) 위에 PR 부분(706)을 형성하기 위해 유전체 스택(710) 위에 패터닝된 채로 형성될 수 있다. PR 부분(706)은 후속 에칭과 A1에서의 트리밍 마크의 형성을 위한 에칭 마스크로서 사용될 수 있다.
또한, PR 부분(706)에 의해 노출된 유전체 스택(710)의 상부 유전체 쌍(O, N)의 일부는 도 2a 내지 6b에서 설명된 제1 에칭 공정, 제2 에칭 공정 및 제3 에칭 공정 중 어느 하나와 유사하거나 동일한 에칭 공정을 사용하여 제거될 수 있고, PR 부분(706)은 에칭 후에 제거될 수 있다. 트리밍 마크(예를 들어, 초기 트리밍 마크)는 A1 내에 형성될 수 있다. 또한, 제1 PR 층은 A1을 노출하기 위해 에칭된 유전체 스택 위에 형성되고 패터닝될 수 있다. 제2 에칭 공정은 A1의 노출된 유전체 쌍(O, N)을 제거하기 위해 수행될 수 있다. 제2 에칭 공정은 도 2a 내지 6b에서 설명된 제1 에칭 공정, 제2 에칭 공정 및 제3 에칭 공정 중 어느 하나와 유사하거나 동일할 수 있다.
도 8a는 제2 에칭 공정 후의 계단 구조(100)의 평면도(800)를 도시하고 도 8b는 일부 실시예에 따른 8-8' 방향에 따른 계단 구조(100)의 단면도(801)를 도시한다. 유전체 스택(810)은 제2 에칭 공정 후의 유전체 스택(710)을 나타내고, 제1 PR 층은 엘리먼트(809)에 의해 표현될 수 있다. 도 8a 및 8b에 도시된 바와 같이, 트리밍 마크(806)는 A1 위에 형성될 수 있고, A1은 후속 에칭/처리를 위해 노출된다. 또한, 제1 PR 층(809)은 다른 계단 형성 영역(예를 들어, A2 및 A3)의 에칭/형성을 위해 수평으로(예를 들어, x축을 따라) 트리밍될 수 있다. 원하는 개수의 계단 형성 영역이 형성된 후에, 계단을 형성하기 위한 유전체 위의 PR 층(예를 들어, 제1 PR 층)은 제거될 수 있고, 후속 트리밍 마크는 유전체 스택의 상부 유전체 쌍(O, N)을 패터닝함으로써 형성될 수 있다.
도 9a는 계단을 형성하기 위한 PR 층(예를 들어, 제1 PR 층)이 제거된 후의 계단 구조(100)의 평면도(900)를 도시하고, 다른 PR 부분은 다른 계단 형성 영역 위에 트리밍 마크를 형성하기 위해 계단 구조(100) 위에 형성되며, 도 9b는 일부 실시예에 따른 9-9' 방향에 따른 계단 구조(100)의 단면도를 도시한다. 예로서, PR 부분(907)은 A1-A3의 형성 후에 A4 내에 형성될 수 있다. 트리밍 마크(906)는 A2 및 A3에 대한 에칭/처리 후의 트리밍 마크(806)를 나타낸다. 유전체 스택(910)은 A2 및 A3의 에칭/형성 후의 유전체 스택(810)일 수 있다. 도 9a 및 9b에 도시된 바와 같, PR 부분(907)은 A4에 위치한 트리밍 마크의 후속 에칭/형성을 위한 에칭 마스크로서 사용될 수 있다.
또한, PR 부분(907)에 의해 노출된 유전체 스택(910)의 유전체 쌍의 일부는 에칭되고 그리고 제거될 수 있으며, PR 부분(907)은 에칭 후에 제거될 수 있다. 유전체 스택(910)의 노출된 유전체 쌍(O, N)을 제거하기 위한 에칭 공정은 도 2a 내지 6b에서 설명된 제1 에칭 공정, 제2 에칭 공정 및 제3 에칭 공정 중 어느 하나와 동일하거나 유사할 수 있다. 그 후, 트리밍 마크가 A4 내에 형성될 수 있다. 또한, 제2 PR 층은 A1-A4를 노출하기 위해 에칭된 유전체 쌍 위에 형성되고 패터닝될 수 있으며, 에칭 공정은 제2 PR 층에 의해 노출된 유전체 쌍(O, N) 스택의 일부를 제거하기 위해 수행될 수 있다.
도 10a는 A4를 형성하기 위해 유전체 스택(910)의 상부 유전체 쌍이 제거된 후의 계단 구조(100)의 평면도(1000)를 도시하고, 도 10b는 일부 실시예에 따른 10-10' 방향에 따른 계단 구조(100)의 단면도를 도시한다. 유전체 스택(1010)은 유전체 스택(910)의 상부 유전체 쌍이 제거된 후의 유전체 스택(910)을 나타내고, 제2 PR 층은 엘리먼트(1009)로 표시된다. 트리밍 마크(1006 및 1007)는 각각 A1 및 A4 내에 형성될 수 있다. 또한, 제2 PR 층(1009)은 후속 계단의 형성을 위해 수평으로(예를 들어, x축을 따라) 트리밍될 수 있다. 추가의 트리밍 마크는 트리밍 마크(906, 1006 및 1007)를 형성하기 위한 유사한 방법을 사용하여 형성될 수 있다. 일부 실시예에서, 트리밍 마크는, 반복적인 트리밍이 제거된 후 그리고 후속하는 새로운 PR 층이 형성되고 후속 계단을 형성하기 위해 패터닝되기 전에, PR 층이 더 이상 충분한 두께(예를 들어, z축을 따름) 및/또는 폭(x-y 평면에서의 것)을 갖지 않은 후에 형성될 수 있다.
상기한 바와 같이, 트리밍 마크의 위치는 계단 구조의 계단의 형성 이전 또는 도중에 결정될 수 있다. 계단 및 트리밍 마크는 유전체 스택의 유전체 쌍(O, N)을 반복적으로 에칭함으로써 추가로 형성될 수 있다. 트리밍 마크가 z축을 따라 하부 인접 유전체 쌍의 트리밍 마크의 형성을 위한 에칭 마스크 또는 패터닝 마스크로서 기능할 수 있기 때문에, 계단의 트리밍 마크의 수평 위치는 에칭 공정 도중에 그리고 후에 변경되지 않도록 보존되거나 유지될 수 있다. 따라서, 트리밍 마크는 계단의 형성 동안 실제 PR 트리밍 레이트를 반영하고/측정하는 데 사용될 수 있고, PR 트리밍 파라미터는 측정에 기초하여 제어되거나 또는 조정될 수 있다.
트리밍 마크는 또한 오목(recessed) 구조를 가질 수 있고, 오목 구조를 갖는 트리밍 마크의 위치는 또한 계단 형성 이전 또는 도중에 형성될 수 있다. 도 11a, 11b, 12a, 12b, 13a, 13b, 14a 및 14b는 일부 실시예에 따른 계단 구조(100)를 형성하기 위한 다른 예시적인 방법을 도시한다. 트리밍 마크의 위치는 계단 구조(100)의 계단 형성 전에 형성될 수 있다. 도 2a 내지 10b에 도시된 방법과 달리, 도 11a 내지 14b에 도시된 방법을 사용하여 형성된 트리밍 마크는 오목 구조를 가질 수 있다.
도 11a는 오목 구조를 갖는 트리밍 마크를 형성하기 위한 제조 공정의 시작시의 계단 구조(100)의 평면도(1100)를 도시한다. 도 11b는 일부 실시예에 따른 11-11' 방향에 따른 단면도(1101)를 도시한다. 제조 공정의 시작시, 유전체 스택(1110)을 갖는 기판(105)이 제공될 수 있다. 유전체 스택(1110)은 도 2a 및 2b에 도시된 유전체 스택(210)과 동일하거나 유사할 수 있다. PR 층(1109)은 후속하여 형성된 트리밍 마크의 패턴(예를 들어, 1106, 1107, … 및 1108)을 노출시키기 위해 유전체 스택(1110) 위에 형성되고 패터닝될 수 있다. 또한, 에칭 공정은 PR 층(1109)에 의해 노출된 유전체 스택(1110)의 상부 유전체 쌍(O, N)의 일부를 제거하기 위해 수행될 수 있다. 에칭 공정은 도 2a 내지 7b에 도시된 제1 에칭 공정, 제2 에칭 공정 및 제3 에칭 공정 중 어느 하나와 유사하거나 동일할 수 있다. 또한, PR 층(1109)은 제거될 수 있고 트리밍 마크는 에칭된 유전체 스택 위에 형성될 수 있다.
도 12a는 복수의 트리밍 마크가 에칭된 유전체 스택 위에 형성된 후의 계단 구조(100)의 평면도(1200)를 도시하고, 도 12b는 일부 실시예에 따른 12-12' 방향에 따른 계단 구조(100)의 단면도(1201)를 도시한다. 유전체 스택(1210)은 상부 유전체 쌍이 에칭된 후의 유전체 스택(1110)을 나타낸다. 도 12a 및 12b에 도시된 바와 같이, 트리밍 마크(1206, 1207,… 및 1208)가 형성된다. 도 3a 및 3b에 도시된 트리밍 마크(306, 307, … 및 308)과 달리, 도 12a 및 12b에서 형성된 트리밍 마크는 오목 구조를 가지며, 트리밍 마크의 깊이는 유전체 스택(1210)의 상부 유전체 쌍(O, N)의 두께와 명목상으로 동일할 수 있다. 또한, 제1 PR 층은 제1 계단 형성 영역을 형성하기 위해 유전체 스택(1210) 위에 형성되고 패터닝될 수 있으며, 유전체 스택의 노출된 상부 유전체 쌍(O, N)은 에칭되고 제거될 수 있다.
도 13a는 A1의 상부 유전체 쌍이 제거된 후의 계단 구조(100)의 평면도(1300)를 도시하고, 도 13b는 일부 실시예에 따른 13-13' 방향에 따른 단면도(1301)를 도시한다. 유전체 스택(1310)은 상부 유전체 쌍이 에칭된 후의 유전체 스택(1210)을 나타낸다. 제1 PR 층은 엘리먼트(1309)에 의해 표시된다. 도 13a 및 13b에 도시된 바와 같이, 트리밍 마크(1306)는 A1 내에 형성될 수 있다. 제1 PR 층(1309)은 계단 구조(100)의 후속 계단 형성을 위해 수평으로 (예를 들어, x축을 따라) 추가로 트리밍될 수 있다. 트리밍 마크가 z축을 따른 하부 인접 유전체 쌍의 트리밍 마크의 형성을 위한 에칭 마스크 또는 패턴환 마스크로서 기능할 수 있기 때문에, 도 12a 및 12b에서 형성된 트리밍 마크의 위치는 제조 공정 동안 보존될 수 있다.
도 14a는 일부 실시예에 따라 모든 계단이 형성된 후의 계단 구조(100)의 평면도(1400)를 도시한다. 도 14b는 14-14' 방향에 따른 단면도(1401)를 도시한다. 유전체 스택(1410)은 계단(SC1, SC2, …, SCn) 및 트리밍 마크의 형성 후의 유전체 스택(1310)을 나타낸다. 유전체 스택(1410)의 상부 표면(1409)은 계단 구조(100)의 후속 제조를 위한 제조 베이스를 제공하기 위해 노출될 수 있다. 도 14a 및 14b에 도시된 바와 같이, 트리밍 마크(1406, 1407, …, 1408)는 계단 구조(100)의 계단 위에 형성될 수 있다. 실제 PR 트리밍 레이트는 계단 구조(100)의 형성 중에 또는 그 후에 트리밍 마크의 위치, 예를 들어 1206-1208, 1306-1308 및/또는 1406-1408에 기초하여 결정될 수 있다. 결정된 실제 PR 트리밍 레이트는 또한 동일한 배치의 계단 구조 또는 다음 배치의 계단 구조에서 PR 층의 다음 트리밍을 제어하는 데 사용될 수 있다. 상세한 것은 다음 단락에서 설명될 수 있다.
도 15a, 15b, 16a, 16b, 17a 및 17b는 일부 실시예에 따른 오목 구조를 갖는 트리밍 마크를 갖는 계단 구조(100)를 형성하기 위한 다른 예시적인 방법을 도시한다. 도 11a 내지 14b에 도시된 방법과 달리, 도 15a 내지 17b에 도시된 방법에 따르면, 트리밍 마크는 별개로/개별적으로 형성될 수 있다. 각 트리밍 마크는 계단 구조의 형성 중에 원하는 위치에 별개로 형성될 수 있다.
도 15a는 예시적인 제조 공정의 시작시의 계단 구조(100)의 평면도(1500)를 도시하고, 도 15b는 15-15' 방향에 따른 계단 구조(100)의 단면도를 도시한다. 제조 공정의 시작시, 기판(105) 위에 유전체 스택(1510)을 갖는 기판(105)이 제공될 수 있다. PR 층(1509)은 A1 위에 트리밍 마크의 패턴을 노출시키기 위해 유전체 스택(1510) 위에 형성되고 패터닝될 수 있다. 패터닝된 PR 층(1509)은, 패터닝된 PR 층(1509)에 의해 노출된 상부 유전체 쌍의 부분(1506)이 트리밍 마크(예를 들어, 초기 트리밍 마크)를 형성하기 위해 제거될 수 있도록, 유전체 스택(1510)의 상부 유전체 쌍(O, N)의 후속 에칭에서 에칭 마스크로서 기능할 수 있다.
또한, 패터닝된 PR 층(1509)에 의해 노출된 유전체 스택(1510)의 상부 유전체 쌍의 부분은 도 2a 내지 6b에서 설명된 제1 에칭 공정, 제2 에칭 공정 및 제3 에칭 공정 중 어느 하나와 유사하거나 동일한 에칭 공정을 사용하여 제거될 수 있으며, 에칭 후에 패터닝된 PR 층(1509)이 제거될 수 있다. 트리밍 마크는 제1 계단 형성 영역 내에 형성될 수 있다. 또한, 제1 PR 층은 제1 계단 형성 영역을 노출시키기 위해 에칭된 유전체 스택 위에 형성되고 패터닝될 수 있다. 제2 에칭 공정은 상부 유전체 쌍(O, N)의 노출된 부분/영역을 제거하기 위해 수행될 수 있다. 제2 에칭 공정은 도 2a 내지 5b에서 설명된 제1 에칭 공정, 제2 에칭 공정 및 제3 에칭 공정 중 어느 하나와 유사하거나 동일할 수 있다.
도 16a는 상부 유전체 쌍의 노출된 부분이 제거된 후의 계단 구조(100)의 평면도(1600)를 도시하고, 도 16b는 일부 실시예에 따른 16-16' 방향에 따른 계단 구조(100)의 단면도(1601)를 도시한다. 유전체 스택(1610)은 상부 유전체 쌍(O, N)의 노출된 부분이 제거된 후의 유전체 스택(1510)을 나타낸다. 제1 PR 층은 엘리먼트(1609)로 표시된다. 도 16a 및 16b에 도시된 바와 같이, 트리밍 마크(1606)는 A1 위에 형성될 수 있고, A1은 후속 에칭/처리를 위해 노출된다. 또한, 제1 PR 층(1609)은 다른 계단 형성 영역(예를 들어, A2 및 A3)의 에칭/형성을 위해 수평으로 (예를 들어, x축을 따라) 트리밍될 수 있다. 원하는 개수의 계단 형성 영역이 형성된 후에, 계단을 형성하기 위한 유전체 스택(예를 들어, 제1 PR 층) 위의 PR 층이 제거될 수 있고, 후속의 트리밍 마크는 유전체 스택의 상부 유전체 쌍(O, N)을 패터닝함으로써 형성될 수 있다.
도 17a는 일부 실시예에 따라 모든 계단이 형성된 후의 계단 구조(100)의 평면도(1700)를 도시한다. 도 17b는 17-17' 방향에 따른 단면도(1701)를 도시한다. 유전체 스택(1710)은 계단(SC1, SC2, …, SCn) 및 트리밍 마크의 형성 후의 유전체 스택(1310)을 나타낸다. 도 17a 및 17b에 도시된 바와 같이, 트리밍 마크(1706, 1707, …, 1708)는 계단 구조(100)의 계단 위에 형성될 수 있다. PR 층(1709)의 실제 PR 트리밍 레이트는 계단 구조(100)의 형성 중에 또는 그 후에 트리밍 마크의 위치, 예를 들어 1606-1608 및/또는 1706-1708에 기초하여 결정될 수 있다. 결정된 실제 PR 트리밍 레이트는 또한 동일한 배치의 계단 구조 또는 다음 배치의 계단 구조에서 PR 층의 다음 트리밍을 제어하는 데 사용될 수 있다. 오목 구조를 갖는 트리밍 마크의 작동 원리는 돌출 구조를 갖는 트리밍 마크의 작동 원리와 동일하거나 유사할 수 있다. 작동 원리에 대한 자세한 내용은 아래에 설명된다.
일부 실시예에서, 희생 층(sacrificial layer)은 계단 구조(100)의 형성이 완료된 후 도체 층으로 대체된다. 도체 층은 그 사이의 절연 층에 의해 서로 절연되어 있다. 도체 층은 3D 메모리 장치의 게이트 전극(예를 들어, 워드 라인)을 형성할 수 있다.
일부 실시예에서, 도 2a 내지 17b에서 설명된 트리밍 마크가 제공된다. 도 2a 내지도 17b는 또한 인접 영역, 예를 들어, 계단 구조가 형성된 동일한 기판 상의 더미 계단 구조 또는 인접 평면 영역 위에 형성될 수 있다. 본 개시에서, 용어 "인접하는(neighboring)"은 동일한 기판 상에 있고 계단 구조와 동일한 에칭 공정이 수행되는 임의의 적절한 위치/영역을 지칭할 수 있다. 인접 지역(area)/영역(region)은 객체(예를 들어, 계단 구조)에 인접하거나 객체로부터 떨어져 있을 수 있다. 예를 들어, 계단 구조(100)에 인접한 더미 계단 구조는, 계단 구조(100)가 형성될 때 동시에 형성될 수 있다. 더미 계단 구조 위에 형성된 트리밍 마크가 실제 PR 트리밍 레이트를 반영할 수 있도록, 동일한 PR 층이 더미 계단 구조의 계단을 형성하는 데 사용될 수 있다. 따라서, 트리밍 마크에 기초한 측정은 계단 구조(100)의 지형을 변경하지 않고 더미 계단 구조를 사용하여 수행될 수 있다.
도 18 및 19는 일부 실시예에 따라 인접한 평면 영역에 형성된 트리밍 마크를 갖는 다른 예시적인 계단 구조(100)를 도시한다. 예를 들어, 인접한 평면 영역은 또한 테스트 영역 또는 더미 영역으로 지칭될 수 있고, 기능적 계단 구조를 형성하기 위한 영역은 장치 영역으로 지칭될 수 있다. 트리밍 마크는 계단을 형성하기 위한 실제 PR 트리밍 레이트를 반영하도록 형성될 수 있다. 예시적인 목적으로, 계단 구조(100) 및 더미 영역의 일부만이 도시되어 있다. 일부 실시예에서, 인접하는 평면 영역 내의 트리밍 마크는, 예를 들어 유전체 스택의 에칭 전에, 계단 구조(100) 위에 트리밍 마크와 동시에 형성될 수 있다.
도 18에 도시된 바와 같이, 계단 구조(100)는 장치 영역(1806)에 형성될 수 있고, 복수의 트리밍 마크(예를 들어, 1801, 1802, …, 1803)는 더미 영역(1807)에 형성될 수 있다. 트리밍 마크는 계단 구조(100)의 형성 전에 또는 형성 중에 형성될 수 있다. 일부 실시예에서, 계단 구조(100)는 계단 구조(100)의 계단을 형성하기 위해 수직 및 수평으로 (예를 들어, x축 및 y축을 따라) 트리밍되는 PR 층(1805)을 사용하여 형성될 수 있다. 일부 실시예에서, 트리밍 마크는 도 2a 내지 7b에 도시된 제1 에칭 공정, 제2 에칭 공정 및 제3 에칭 마스크 중 어느 하나와 유사하거나 동일한 에칭 공정이 수반되는 별개의 PR 층을 사용하여 형성될 수 있다. 트리밍 마크는 임의의 적절한 패턴, 예를 들어, x축을 따라, x축에 대한 각도를 갖는 방향을 따라, 또는 불규칙한 패턴으로 분포될 수 있다. 일부 실시예에서, 트리밍 마크는 각각 x축을 따라 계단의 중간 위치와 정렬된다. 트리밍 마크의 위치가 계단 구조(100)의 형성 동안 변하지 않고 유지될 수 있기 때문에, 트리밍 마크에 기초한 측정은 계단 구조(100)의 형성 동안 또는 형성 후에 실제 PR 트리밍 레이트를 반영하는 데 사용될 수 있다.
도 19는 일부 실시예에 따른 도 18에서의 원형 영역의 확대도(1900)를 도시한다. 도 19에 도시된 바와 같이, 계단 형성 영역(A1-A4)은 계단 구조(100) 내에 형성될 수 있다. 트리밍 마크(1901 및 1902)는 A1-A4의 형성 전에 트리밍 마크(1801 및 1802)의 동일한 위치에 형성될 수 있다. 트리밍 마크(1901)는 x축을 따라 A1의 중간 위치와 정렬되도록 설계될 수 있고, 트리밍 마크(1902)는 x축을 따라 A4의 중간 위치와 정렬되도록 설계될 수 있다. 예로서, x축을 따른 A1과 A2 사이의 거리(D1)가 측정되어, x축을 따라 트리밍 마크(1901, 1902)의 동일한 면의 중심(예를 들어, 기하학적 중심)과 에지 사이의 거리(D2)와 비교될 수 있다. 거리가 명목상 동일하면, x축을 따르는 실제 PR 트리밍 레이트는 x축을 따라 추정된 PR 트리밍 레이트와 명목상 동일하다. 거리들 사이의 차이가 충분히 크면, x축을 따른 실제 PR 트리밍 레이트는 x축을 따라 추정된 PR 트리밍 레이트와 서로 다르다. 따라서, x축을 따라 PR 트리밍 파라미터가 대응하여 조정될 수 있다. 트리밍 마크의 위치에 따라, 다른 방향을 따르는 PR 트리밍 레이트는 서로 다른 트리밍 마크를 기준으로 사용하여 측정될 수 있다. 다른 예에서, x축을 따르는 트리밍 마크(1901)의 중심과 PR 층(1905) 사이의 거리(D3) 및/또는 x축을 따르는 트리밍 마크(1902)의 중심과 PR 층(1905) 사이의 거리(D4)가 측정되어, x축을 따라 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 차이를 결정하기 위해 추정된 거리와 비교될 수 있다. x축에 따른 PR 트리밍 파라미터는 비교 결과에 기초하여 조정될 수 있다. 일부 실시예에서, y축을 따르는 트리밍 마크(1902)의 중심과 PR 층(1905) 사이의 거리(D5)는 y축을 따른 실제 PR 트리밍 레이트를 결정하기 위해 측정될 수 있다. 일부 실시예에서, 트리밍 마크는 임의의 적절한 측정을 위해 계단을 둘러싸거나 인접한 다른 위치에 형성될 수 있다. 트리밍 마크의 특정 위치 및 패턴은 본 개시의 실시예에 의해 제한되지 않아야 한다. 트리밍 마크를 기준으로 사용하는 실제 PR 트리밍 레이트의 다른 측정도 또한 본 개시의 범위 내에 있어야 한다. 일부 실시예에서, 트리밍 마크는 서로 다른 방향을 따라 PR 트리밍 레이트를 측정하기 위해 계단 구조(100) 위 그리고 계단 구조(100)에 인접하여/주위에 형성된다.
도 20은 일부 실시예에 따른 계단 구조(100)의 단면도(2000)를 도시한다. 계단 위에 형성된 트리밍 마크의 작동 원리가 상세하게 설명될 수 있다. 도 20에 도시된 바와 같이, 계단 구조(100)는 각각 A1 및 A4 위에 분포된 유전체 스택(2004) 및 트리밍 마크(2001 및 2002)를 포함한다. 계단을 형성하기 위한 PR 층(2003)은 유전체 스택(2004)의 상부 표면 위에 형성될 수 있다. 일부 실시예에서, PR 층(2003)은 수평(x축을 따라) 및 수직(z축을 따라)으로 트리밍된다. 일부 실시예들에서, 트리밍 마크(예를 들어, 2001 및/또는 2002)의 에지와 PR 층(2003)의 수평 에지 사이의 거리(D6 및/또는 D7)는 원하는 시간에(계단 형성 동안 그리고/또는 계단 형성 후에) 트리밍 마크로부터 PR 층(2003)의 수평 에지를 지시하는 방향(예를 들어, 수형 방향 또는 x축)을 따라 실제 PR 트리밍을 결정하기 위해 측정된다. 결정된/측정된 실제 PR 트리밍 레이트는 실제 PR 트리밍 레이트가 명목상 추정된 PR 트리밍 레이트와 동일한지 여부를 결정하기 위해 추정된/계산된 PR 트리밍 레이트와 비교될 수 있다. 비교 결과에 기초하여, PR 트리밍 레이트는 예를 들어 에칭 전력, 에칭 흐름 레이트 등을 변화시킴으로써 조정될 수 있다. 다양한 실시예에서, 트리밍 마크를 형성하는 구체적인 방식은 다양할 수 있다. 예를 들어, 트리밍 마크는 유전성 스택 위에 희생 재료 및 절연 재료와 다른 재료 층을 증착하고 패터닝함으로써 형성될 수 있다. 트리밍 마크의 패터닝은 계단의 에칭 전에 수행될 수 있다. 트리밍 마크의 위치 및/또는 패턴은 제조 공정 동안 그리고/또는 그 후에 변경되지 않은 상태로 유지될 수 있다. 트리밍 마크를 형성하는 구체적인 방식은 본 개시의 실시예에 의해 제한되지 않아야 한다.
실제 PR 트리밍 레이트는 실시간으로 모니터링되거나 또는 한 배치의 계단 구조의 에칭이 완료된 후에 측정될 수 있다. 예를 들어, 카메라 및/또는 광학 수단은 계단의 에칭 동안 그리고/또는 계단의 에칭 후에 원하는 거리를 모니터링하는 데 사용될 수 있다. 그 후, 측정된 실제 PR 트리밍 레이트는 현재 배치 또는 다음 배치의 계단 구조의 PR 트리밍 파라미터를 조정하거나 제어하는 데 사용될 수 있다. 따라서, PR 층은 보다 제어 가능한 레이트로 트리밍될 수 있고, 계단의 에칭은 보다 제어 가능할 수 있다.
도 21a 및 21b는 각각 일부 실시예에서 예시적인 3D 메모리 구조를 도시한다. 도 21a 및 21b는 본 개시에 의해 제공된 트리밍 마크의 다른 응용을 도시한다. 일부 실시예에서, 트리밍 전에 제1 트리밍 마크와 PR 층 사이의 제1 거리는 계단 구조의 형성 중에 측정된다. 그 후, 제1 트리밍 마크 및 트리밍된 PR 층은 유전체 스택을 에칭하기 위한 에칭 마스크로서 사용될 수 있다. 또한, 에칭 마스크로서 제1 트리밍 마크를 사용하여 유전체 스택을 에칭함으로써 형성된 제2 트리밍 마크가 형성될 수 있고, 하나 이상의 계단은 제2 트리밍 마크와 트리밍된 PR 층 사이에 형성될 수 있다. 제2 트리밍 마크와 트리밍된 PR 층 사이의 제2 거리가 측정될 수 있다. 그 후, 제1 거리는 제2 거리와 비교되어 하나 이상의 계단의 폭(예를 들어, 측정된 수평 폭)을 획득할 수 있다. 그 후, 측정된 폭은 하나 이상의 계단의 설계된 폭과 비교될 수 있고, 측정된 폭과 설계된 폭 사이의 편차/차이가 획득될 수 있다. 이러한 차이는 실제 PR 트리밍 레이트(예를 들어, 수평 방향을 따름)가 추정된/계산된 PR 트리밍 레이트보다 높은지/낮은지 또는 명복상으로 동일한지를 반영하는 데 사용될 수 있다. PR 트리밍 파라미터는 차이에 기초하여 조정될 수 있다. 예를 들어, 조정 량은 차이의 값에 기초할 수 있다. 또한, 조정된 PR 트리밍 파라미터는 동일한 배치 또는 다른 배치의 계단의 후속 에칭에서 PR 층의 트리밍을 제어하는 데 사용될 수 있다. 따라서, 계단의 폭은 설계된 폭에 접근하도록 보다 정밀하게 제어될 수 있다. 일부 실시예에서, PR 트리밍 파라미터의 조정은 1회 이상(예를 들어, 피드백 루프를 형성함) 수행될 수 있다.
도 21a는 A1에서 유전체 스택(2104) 위에 제1 트리밍 마크(2102)를 갖는 구조(100)의 단면도(2101)를 도시하고, PR 층(2103)은 유전체 스택(2104) 위에 형성된다. PR 층(2103)은 트리밍 전의 PR 층을 나타내고, 제1 트리밍 마크(2102)와 PR 층(2103) 사이의 거리는 D8이다. 일부 실시예에서, 트리밍 마크(2102)는 A1의 에지에 형성되고 거리(D8)는 트리밍 마크(2102)의 에지(예를 들어, A1의 에지)와 PR 층(2103) 사이의 거리로 정의된다. PR 층(2103)은 트리밍될 수 있고(예를 들어, 수평 또는 x축을 따라), 유전체 스택(2104)의 에칭을 위한 에칭 마스크로서 사용될 수 있다. 제1 트리밍 마크(2101)는 동일한 수평 위치에서 하나 이상의 트리밍 마크를 형성하기 위한 에칭 마스크로서 사용될 수 있다.
도 21b는 PR 층(2103)이 트리밍되고 유전체 스택(2104)의 에칭을 위한 에칭 마스크로서 사용된 후의 구조(100)의 단면도(2102)를 도시한다. 유전체 스택(2114)은 에칭 후의 유전체 스택(2104)을 나타낸다. PR 층(2105)은 유전체 스택(2104)의 트리밍 및 에칭 후의 PR 층(2103)을 나타낸다. A2는 에칭 공정에 의해 형성될 수 있다. 제2 트리밍 마크(2104)는 에칭 마스크로서 제1 트리밍 마크(2103)를 사용하여 형성될 수 있다. 제2 트리밍 마크(2104)와 PR 층(2105) 사이의 거리는 D9일 수 있다. 일부 실시예에서, D8과 D9의 차이는 D10일 수 있으며, 이는 A2의 측정된 폭 또는 A2에서 후속적으로 형성된 계단의 측정된 폭을 나타낸다. PR 트리밍 레이트가 추정된/계산된/예상된 PR 트리밍 레이트보다 높은지/낮은지 또는 명목상으로 동일한지의 여부를 결정하기 위해 D10은 계단 형성 영역 또는 계단의 설계된 폭과 추가로 비교될 수 있다.
예를 들어, D10이 설계된 폭보다 큰 경우, PR 트리밍 레이트가 너무 높을 수 있다. 가스 흐름 레이트 및 에칭 전력과 같은 PR 트리밍 파라미터가 조정(예를 들어, 튜닝 다운)될 수 있으며, 그 반대도 마찬가지이다. D10이 명목상으로 설계된 폭과 동일한 경우, PR 트리밍 파라미터는 동일하게 유지될 수 있다. 일부 실시예에서, 임계값은 PR 트리밍 파라미터가 그 차이에 기초하여 조정될 수 있는지를 결정하는 데 사용될 수 있다. D10 및 설계된 폭 사이의 차이(예컨대, 차이의 절대값)이 임계값보다 큰 경우, 그 차이는 "논-제로(non-zero)"로 간주되고, 그 차이는 PR 트리밍 파라미터를 조정하도록 피드백 제어 값을 생성하는 데 사용된다. 임계값은 백분율(예, 설계폭의 5%) 또는 절대 값(예를 들면, 0.5 ㎚)일 수 있다. 일부 실시예에서, 그 차이가 임계값 내에 있으면(예를 들어, 보다 작거나 같으면), 그 차이는 "제로(zero)"로 간주되고 피드백 제어 값이 생성되지 않는다.
다양한 실시예에서, PR 트리밍 파라미터의 조정은 1회 이상 수행될 수 있다. 예를 들어, PR 층은 반복적으로 트리밍될 수 있고, 특정 위치에서의 트리밍 마크들과 트리밍된 PR 층 사이의 거리는 반복적으로 측정되어 계단 형성 영역 또는 계단의 설계된 폭과 비교될 수 있다. 따라서, PR 트리밍 파라미터는 필요한 경우 반복적으로 조정될 수 있다. 일부 실시예에서, 하나 이상의 트리밍 마크는 PR 트리밍 파라미터를 조정하기 위해 사용될 수 있다. 예를 들어, 서로 다른 위치에서 PR 트리밍 레이트를 조정하기 위해 둘 이상의 트리밍 마크가 수평면에 분포될 수 있다. 예를 들어, 트리밍 마크는 x-y 평면에서 선을 따라 정렬되며, 그 선은 x축 및 y축에 각도를 가질 수 있다. x축 및 y축을 따른 함수로서 PR 트리밍 레이트는 개시된 방법을 사용하여 반영될 수 있다. 다른 예에서, 트리밍 마크는 또한 유전체 스택에 인접하는 영역(예를 들어, 도 18 및 19에 도시된 바와 같은 더미 계단 구조 및/또는 평면 영역) 위에 형성될 수도 있다. 이 경우, PR 트리밍 파라미터를 조정하기 위해 유사한 작업이 수행될 수 있다. 따라서, PR 트리밍 레이트는 보다 정밀하게 제어될 수 있고 계단의 폭은 설계된 값에 더 근접할 수 있다. 일부 실시예에서, PR 트리밍 레이트의 조정은 계단 구조의 형성 동안 수행될 수 있다. 이 방법은 현재 배치의 계단 구조에 대한 PR 트리밍 레이트 및/또는 후속 배치의 계단 구조에 대한 PR 트리밍 레이트를 모니터링/제어하는 데 사용될 수 있다.
다양한 실시예에서, 트리밍 마크의 작동 원리는 다른 응용에서 사용될 수 있다. 예를 들어, 에칭 제어를 위한 에칭 공정에서 임의의 적절한 기준 마크가 형성될 수 있다. 에칭 레이트가 모니터링되거나 제어되는 객체(예를 들어, PR 층) 및 기준 마크(예를 들어, 트리밍 마크)는 서로 다른 영역/위치에 형성될 수 있다. 추정된 에칭 레이트로부터 실제 에칭 레이트의 편차를 반영하는 데 임의의 적절한 측정(예를 들어, 기준 마크와 객체 사이의 거리)이 사용될 수 있다. 따라서, 에칭 파라미터(예를 들어, RF 전력, 에칭 흐름 레이트 및 챔버 압력)는 실제 에칭 레이트가 추정된 에칭 레이트에 근접하도록 조정될 수 있다.
일부 실시예에서, 유전체 스택(예를 들어, 유전체 스택(210))은 또한 교대로 적층되는 복수의 (N, O) 쌍을 가질 수도 있다. 예를 들어, 상부 유전체 쌍은 계단 위에 또는 인접하여 형성될 수 있다. 트리밍 마크는 또한 유전체 쌍으로 형성된 오목 구조를 포함할 수 있다. 트리밍 마크의 두께/깊이는 유전체 쌍의 두께와 동일할 수 있다. (N, O) 쌍의 계단을 형성하는 세부 사항은 도 2a 내지 17b의 설명을 참조할 수 있으며, 여기에서 반복되지 않는다.
본 발명의 실시예는 계단 구조 내/계단 구조를 갖는 트리밍 마크를 형성하는 방법을 추가로 제공한다. 도 22는 일부 실시예에 따른 트리밍 마크를 형성하기 위한 예시적인 프로세스 흐름을 도시한다. 예시적인 목적으로, 방법(2200)에 도시된 작동은 도 2a 내지 18의 문맥에서 설명된다. 본 개시의 다양한 실시예들에서, 방법(2200)의 작동은 서로 다른 순서로 수행될 수 있고 그리고/또는 변할 수 있다.
작동 2201에서, 기판 및 기판 위의 유전체 스택이 제공된다.
일부 실시예들에서, 기판은 3D 메모리 구조를 형성하기 위한 임의의 적절한 재료를 포함할 수 있다. 예를 들어, 기판은 실리콘, 실리콘 게르마늄, 실리콘 카바이드, 실리콘 온 인슐레이터(silicon on insulator, SOI), 게르마늄 온 인슐레이터(germanium on insulator, GOI), 유리, 질화 갈륨, 갈륨 비소 및/또는 다른 적절한 III-V 화합물을 포함할 수 있다.
일부 실시예에서, 유전체 스택은 기판 위에 수직으로(z축을 따라) 배열된 흐생 재료 층 "N" 및 절연 재료 층 "O"의 교번하는 스택을 포함한다. 희생 재료 층 및 하부 절연 재료 층은 유전체 쌍을 형성한다. 일부 실시예에서, 희생 재료 층(N)은 절연 재료 층(O)과 상이한 임의의 적절한 재료를 포함한다. 예를 들어, 희생 재료 층(N)은 다결정 실리콘, 실리콘 질화물, 다결정 게르마늄 및/또는 다결정 게르마늄 실리콘을 포함할 수 있다. 일부 실시예에서, 희생 재료 층(N)은 실리콘 질화물을 포함한다. 절연 재료 층(O)은 임의의 적절한 절연 재료, 예를 들어 실리콘 산화물을 포함할 수 있다. 유전체 스택은 기판 위에 희생 재료 층과 절연 재료 층을 교대로 증착함으로써 형성될 수 있다. 희생 재료 층 및 절연 재료 층의 증착은 CVD, PVD, PECVD, 스퍼터링, MOCVD 및/또는 ALD와 같은 임의의 적절한 증착 방법을 포함할 수 있다. 일부 실시예에서, 희생 재료 층 및 절연 재료 층은 각각 CVD에 의해 형성된다.
작동 2202에서, 복수의 트리밍 마크는 유전체 스택 위에 그리고/또는 인접하여 형성된다. 트리밍 마크는 유전체 스택을 패터닝하고 그리고/또는 유전체 스택에 인접한 영역(예를 들어, 테스트 영역 또는 더미 영역)을 패터닝함으로써 형성될 수 있다. 트리밍 마크는 임의의 적절한 형상, 배열 패턴 및 개수를 가질 수 있고, 제조 요구사항에 따라 임의의 적절한 위치에 형성될 수 있다. 일부 실시예에서, 트리밍 마크의 형상은, 예를 들어 측정 목적을 위해, 서로 다른 위치에서 변할 수 있다. 트리밍 마크는 돌출 구조 또는 오목 구조를 가질 수 있다. 일부 실시예에서, 트리밍 마크는 유전체 쌍을 에칭함으로써 형성될 수 있고, 돌출 트리밍 마크의 높이 및 오목 트리밍 마크의 깊이는 각각 유전체 쌍의 두께와 동일하다. 트리밍 마크는 유전체 스택으로부터 계단의 형성 전 그리고/또는 형성 동안 형성될 수 있다. 트리밍 마크의 형성은 도 2a 내지 17b의 설명을 참조할 수 있다.
작동 2203에서, 계단 구조는 하나 이상의 PR 층을 사용하여 유전체 스택에 기초하여 형성될 수 있다. 계단 구조는 PR 층을 반복적으로 트리밍하고 PR 층을 에칭 마스크로 사용하여 유전체 스택의 유전체 쌍을 에칭함으로써 형성될 수 있다. 희생 재료 층 및 절연 재료 층은 임의의 적절한 에칭제에 의해 에칭될 수 있다. 일부 실시예에서, 절연 재료 층의 에칭제는, 하나의 유전체 쌍의 에칭이 더 낮은 인접한 유전체 쌍에서 정지될 수 있고, 유전체 스택의 에칭이 보다 정밀하게 제어될 수 있도록, 바람직하게는 희생 재료 층에 비해 높은 선택성을 갖는다. 일부 실시예에서, 각각의 트리밍 마크는, 트리밍 마크의 위치가 에칭 동안 변하지 않고 유지될 수 있도록, 하부의 인접한 유전체 쌍의 에칭을 위한 에칭 마스크 또는 패터닝 마스크로서 기능할 수 있다. 계단 구조의 형성은 도 2a 내지 17b의 설명을 참조할 수 있다. 일부 실시예에서, 작동 2202 및 2203은 동시에 수행될 수 있다.
작동 2204에서, 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 차이는 트리밍 마크를 기준으로 사용하여 결정될 수 있고 PR 트리밍 파라미터는 그 차이에 기초하여 조정될 수 있다. 현재 배치의 계단 구조를 형성하기 위한 실제 PR 트리밍 레이트 사이의 차이는, 트리밍 마크를 기준으로 사용하여, 측정된 폭 및 계단/계단 형성 영역의 설계된 폭의 차이를 반영할 수 있다. 측정된 폭은, 실제 PR 트리밍 레이트가 추정된 PR 트리밍 레이트와 명복상 동일한지 여부를 결정하기 위해, 미리 결정된 설계된 폭과 비교될 수 있다. 다음 배치 또는 후속 유전체 쌍을 에칭하기 위한 PR 트리밍 파라미터는 비교 결과에 기초하여 조정될 수 있다. 트리밍 마크의 작동 원리의 세부 사항은 도 18 내지 21의 설명에서 참조될 수 있다.
본 개시의 실시예는 3D 메모리 구조 제조에서 실제 PR 트리밍 레이트를 제어하고 모니터링하는 방법을 추가로 제공한다. 도 23은 일부 실시예에 따른 트리밍 마크를 형성하기 위한 예시적인 방법(2300)을 도시한다. 예시적인 목적으로, 방법(2300)에 도시된 작동은 도 2a 내지 21의 문맥에서 설명된다. 본 개시의 다양한 실시예에서, 방법(2300)의 작동들은 상이한 순서로 수행될 수 있고 그리고/또는 변할 수 있다.
작동 2301에서, 하나 이상의 트리밍 마크의 레이아웃이 결정된다. 트리밍 마크의 레이아웃은 트리밍 마크의 위치를 포함할 수 있다. 일부 실시예에서, 트리밍 마크는 처리될/에칭될 유전체 스택 위에 또는 인접하여 형성될 수 있다.
작동 2302에서, 하나 이상의 트리밍 마크는 레이아웃에 기초하여 계단 구조의 형성 이전 그리고/또는 그 동안에 형성된다. 일부 실시예에서, 계단 구조는 제조 공정 동안 트리밍되는 PR 층을 사용하여 유전체 스택에 기초하여 형성될 수 있다. 트리밍 마크는 임의의 적절한 형상, 배열 패턴 및 개수를 가질 수 있고, 제조 요구사항에 따라 임의의 적절한 위치에 형성될 수 있다. 일부 실시예에서, 트리밍 마크의 형상은, 예를 들어 측정 목적을 위해, 서로 다른 위치에서 변할 수 있다. 트리밍 마크는 돌출 구조 또는 오목 구조를 가질 수 있다. 일부 실시예에서, 트리밍 마크의 위치는 제조 공정 동안 변하지 않고 유지된다.
작동 2303에서, 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 차이는 트리밍 마크를 기준으로 사용하여 결정되고, PR 트리밍 파라미터는 그 차이에 기초하여 조정된다. 일부 실시예에서, 트리밍 레이트의 비교는 트리밍 마크를 기준으로 사용하여 하나 이상의 측정된 폭과 하나 이상의 설계된 폭 사이의 비교에 의해 획득될 수 있다. 실제 PR 트리밍 레이트가 추정된 PR 트리밍 레이트보다 높거나 낮은 경우, PR 트리밍 파라미터는, 예를 들어 에칭 전력 및/또는 에칭제 가스 흐름을 변경함으로써, 현재 배치의 계단 구조 또는 다음 배치의 계단 구조의 에칭을 위한 추정된 PR 트리밍 레이트에 접근하도록 조정될 수 있다. 일부 실시예에서, 차이의 값 또는 스케일은 PR 트리밍 파라미터를 비례 적으로 조정하기 위해 사용될 수 있다. 예를 들어, 차이가 클수록 PR 트리밍 파라미터가 크게 변할 수 있으며, 그 반대도 마찬가지이다.
일부 실시예에서, 작동 2303은, 실제 PR 트리밍 레이트가 추정된 PR 트리밍 레이트에 지속적으로 접근할 수 있도록, PR 트리밍 파라미터를 계속 조정하기 위한 피드백 루프(2400)를 포함할 수 있다. 도 24는 일부 실시예에 따른 PR 트리밍 파라미터를 조정하기 위한 예시적인 피드백 루프를 도시한다.
작동 2401에서, 측정된 폭과 설계된 폭 사이의 차이는 하나 이상의 트리밍 마크를 기준으로 사용하여 결정될 수 있다. 일부 실시예에서, 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 차이는 측정된 폭과 설계된 폭 사이의 차이에 반영된다. 일부 실시예에서, 그 차이는 0보다 크거나 같고, 또는 작을 수 있다.
작동 2402에서, 추정된 PR 트리밍 레이트가 실제 PR 트리밍 레이트와 명목상으로 동일한 지 여부가 결정된다.
작동 2403에서, 추정된 PR 트리밍 레이트가 명목상으로 실제 PR 트리밍 레이트와 동일한 경우, PR 트리밍 파라미터가 유지될 수 있다.
작동 2404에서, 추정된 PR 트리밍 레이트가 실제 PR 트리밍 레이트와 다른 경우, PR 트리밍 파라미터는 측정된 폭과 설계된 폭 사이의 차이에 기초하여 조정되고 루프는 작동 2401로 리턴된다.
일부 실시예에서, 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 차이(예를 들어, 차이의 절대값)가 임계값보다 큰 경우, 그 차이는 "논-제로(non-zero)"인 것으로 간주되고 그 차이는, PR 트리밍 파라미터를 조정하기 위한 피드백 제어 값을 생성하는 데 사용된다. 예를 들어, 임계값은 백분율(예를 들어, 추정된 PR 트리밍 레이트의 5%) 또는 절대값(예를 들어, 0.5 nm)일 수 있다. 일부 실시예에서, 차이가 임계값 내에 있으면(예를 들면, 보다 작거나 같으면), 그 차이는 "제로"인 것으로 간주되고 피드백 제어 값은 생성되지 않는다.
다양한 실시예에서, 본 개시에 의해 제공되는 방법 및 구조는 또한 다양한 반도체 제조 등에서의 에칭 레이트 제어와 같은 다른 응용에 사용될 수 있다. 본 방법 및 구조의 구체적인 응용은 본 개시의 실시예에 의해 제한되지 않아야 한다.
개시된 피드백 루프를 사용함으로써, 실제 PR 트리밍 레이트는 추정된 PR 트리밍 레이트에 지속적으로 접근하거나/추종할 수 있다. 따라서, PR 층의 트리밍이 보다 제어 가능할 수 있고, 계단의 폭이 설계에 더 가깝게 될 수 있다. 일부 실시예에서, 피드백 루프(2400) 및/또는 방법(2300)의 적어도 일부는 적절한 소프트웨어 및/또는 하드웨어를 사용하여 수행된다. 예를 들어, 카메라 및/또는 광학 수단과 같은 측정 도구가 원하는 파라미터, 예를 들어 거리를 획득하는 데 사용될 수 있고, 컴퓨터는 거리에서의 차이를 결정하는 데 사용될 수 있다. 컴퓨터는 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 차이를 추가로 결정하고, 실제 PR 트리밍 레이트를 조정하기 위해, 반응 챔버의 가스 밸브 및/또는 무선 주파수(RF) 전력 공급을 제어함으로써 PR 트리밍 파라미터를 추가로 조정할 수 있다.
본 개시에서, 영역/객체에 대한 트리밍 마크는 영역/객체 상에 형성된 돌출 구조를 갖는 트리밍 마크 또는 영역/객체에 형성된 오목 구조를 갖는 트리밍 마크를 지칭할 수 있다.
일부 실시예에서, PR 트리밍 공정에서 PR 트리밍 레이트를 제어하는 방법은 기판을 제공하는 단계, 기판의 제1 영역 위에 PR 층을 형성하는 단계, 및 제1 영역에 인접하는 제2 영역 위에 제1 트리밍 마크를 형성하는 단계를 포함한다. 본 방볍은 또한 PR 층을 트리밍하는 단계, 제1 방향을 따라 PR 트리밍 공정의 실제 PR 트리밍 레이트를 결정하기 위해 기판의 상부 표면에 평행한 제1 방향을 따라 제1 트리밍 마크와 PR 층 사이의 제1 거리를 측정하는 단계, 제1 방향을 따른 실제 PR 트리밍 레이트와 제1 방향을 따른 추정된 PR 트리밍 레이트 사이의 제1 차이를 결정하기 위해 제1 방향을 따른 실제 PR 트리밍 레이트와 제1 방향을 따른 추정된 PR 트리밍 레이트를 비교하는 단계, 및 제1 차이에 기초하여 PR 트리밍 공정의 하나 이상의 PR 트리밍 파라미터를 조정하는 단계를 포함한다.
일부 실시예에서, PR 트리밍 공정에서 PR 트리밍 레이트를 제어하는 방법은 추정된 PR 트리밍 레이트를 제공하는 단계, 실제 PR 트리밍 레이트를 결정하는 단계, 및 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 차이를 결정하기 위해 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트를 비교하는 단계를 포함한다. 그 차이가 임계값보다 큰 것에 응답하여, PR 트리밍 공정을 위한 하나 이상의 PR 트리밍 파라미터는 실제 PR 트리밍 레이트가 추정된 PR 트리밍 레이트와 동일해질 수 있도록 조정된다.
일부 실시예에서, 3D 메모리 구조를 형성하는 PR 트리밍 공정에서 PR 트리밍 레이트를 제어하는 방법은 기판 위에 유전체 스택을 형성하는 단계 ― 유전체 스택은 교대로 배열된 복수의 희생 재료 층 및 복수의 절연 재료 층을 포함함 ―, 유전체 스택 위에 PR 층을 트리밍하는 단계, 복수의 계단을 형성하기 위해 트리밍된 PR 층을 에칭 마스크로 사용하여 유전체 스택을 에칭하는 단계, 및 트리밍된 PR 층에 대한 제1 트리밍 마크를 형성하는 단계를 포함한다. 이 방법은 또한 제1 방향을 따라 PR 트리밍 공정의 실제 PR 트리밍 레이트를 결정하기 위해 기판의 상부 표면에 평행한 제1 방향을 따라 제1 트리밍 마크와 트리밍된 PR 층 사이의 제1 거리를 측정하는 단계, 제1 방향을 따른 실제 PR 트리밍 레이트와 제1 방향을 따른 추정된 PR 트리밍 레이트 사이의 제1 차이를 결정하기 위해 제1 방향을 따른 실제 PR 트리밍 레이트와 제1 방향을 따른 추정된 PR 트리밍 레이트를 비교하는 단계, 및 제1 차이에 기초하여 PR 트리밍 공정의 하나 이상의 PR 트리밍 파라미터를 조정하는 단계를 포함한다.
일부 실시예에서, 3D 메모리 구조는 기판, 기판 위에 배치된 계단 구조를 포함하며, 계단 구조는 교대로 배열된 복수의 도체 층 및 복수의 절연 층을 포함한다. 일부 실시예에서, 도체 층 및 도체 층에 인접한 절연 층은 계단, 하나 이상의 계단 구조 및 계단 위의 계단 구조에 인접하는 영역 위의 제1 트리밍 마크를 형성하며, 여기서 제1 트리밍 마크는 돌출 구조 및 오목 구조 중 하나 이상을 갖는다.
일부 실시예에서, 3차원 메모리 구조를 형성하는 PR 트리밍 공정에서 PR 트리밍 레이트를 제어하는 방법은 기판 위에 유전체 스택을 형성하는 단계를 포함하며, 유전체 스택은 교대로 배열된 복수의 희생 재료 층 및 복수의 절연 재료 층을 포함 한다. 일부 실시예에서, PR 층은 유전체 스택 위에 배치된다. 일부 실시예에서, 본 방법은 PR 층에 대한 제1 트리밍 마크를 형성하는 단계, 기판의 상부 표면에 평행한 제1 방향을 따라 제1 트리밍 마크와 PR 층 사이의 제1 거리를 측정하는 단계, 제1 방향을 따라 PR 층을 트리밍하는 단계, 및 계단을 형성하기 위해 트리밍된 PR 층을 에칭 마스크로 사용하여 유전체 스택을 에칭하는 단계를 더 포함한다. 일부 실시예에서, 본 방법은 제1 트리밍 마크를 에칭 마스크로 사용하여 트리밍된 PR 층에 대한 제2 트리밍 마크를 형성하는 단계, 제1 방향을 따라 제2 트리밍 마크와 트리밍된 PR 층 사이의 제2 거리를 측정하는 단계, 제1 방향을 따라 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 차이를 결정하기 위해 제1 거리와 제2 거리를 비교하는 단계, 및 그 차이에 기초하여 PR 트리밍 공정의 하나 이상의 PR 트리밍 파라미터를 조정하는 단계를 더 포함한다.
특정 실시예들에 대한 전술한 설명은, 본 기술 분야의 기술 내에서 지식을 적용함으로써, 다른 것들이 본 개시의 일반적인 개념을 벗어나지 않으면서 과도한 실험없이, 특정 실시예들과 같은 다양한 응용들에 대해 쉽게 수정하고 그리고/또는 적응할 수 있는 본 개시의 일반적인 특성을 충분히 밝힐 것이다. 따라서, 이러한 적응 및 수정은 여기에서 제시된 교시 및 지침에 기초하여, 개시된 실시예의 균등물의 의미 및 범위 내에 있도록 의도된다. 본 명세서의 문구 또는 용어는 설명의 목적을 위한 것이지 제한하려는 것이 아니며, 본 명세서의 용어 또는 문구는 교시 및 지침에 비추어 당업자에 의해 해석되어야 하는 것이 이해되어야 한다.
본 개시의 실시예는 특정 기능 및 그 관계의 구현을 나타내는 기능적 빌딩 블록의 도움으로 설명되었다. 이들 기능적 빌딩 블록의 경계는 설명의 편의를 위해 본 명세서에서 임의로 정의되었다. 특정 기능 및 그 관계가 적절히 수행되는 한 다른 경계가 정의될 수 있다.
요약 및 초록은 본 발명자(들)에 의해 고려되는 바와 같이 본 개시의 하나 이상의 그러나 모든 것은 아닌 예시적인 실시예를 제시할 수 있고, 따라서 본 개시 및 첨부된 청구범위를 어떠한 방식으로도 제한하려는 것은 아니다.
본 개시의 폭 및 범위는 전술한 예시적인 실시예들 중 어느 것에 의해서도 제한되지 않아야 하고, 다음의 청구범위 및 그 균등물에 따라서만 정의되어야 한다.

Claims (39)

  1. 3차원(three-dimensional, 3D) 메모리 구조로서,
    기판;
    상기 기판 위에 배치된 계단 구조 ― 상기 계단 구조는 교대로 배열된 복수의 도체 층 및 복수의 절연 층을 포함하고, 도체 층과 상기 도체 층에 인접한 절연 층이 계단을 형성함 ―;
    상기 계단 구조의 하나의 계단 위에 있는 제1 트리밍 마크 ― 상기 제1 트리밍 마크는 돌출 구조 및 오목 구조 중 하나 이상을 가짐 ― ; 및
    상기 계단 구조의 다른 계단 위에 배치된 제2 트리밍 마크
    를 포함하는 3차원 메모리 구조.
  2. 제1항에 있어서,
    상기 제1 트리밍 마크는 상기 계단과 동일한 두께를 갖는,
    3차원 메모리 구조.
  3. 제1항에 있어서,
    상기 제1 트리밍 마크는 직사각형 형상, 원 형상, 불규칙한 형상, 사각형 형상 또는 이들의 조합을 포함하는,
    3차원 메모리 구조.
  4. 제1항에 있어서,
    상기 제2 트리밍 마크는 상기 제1 트리밍 마크와 동일한 두께 및 동일한 형상을 갖는,
    3차원 메모리 구조.
  5. 제4항에 있어서,
    상기 계단 구조의 계단은 제1 방향을 따라 정렬되고, 상기 제1 트리밍 마크 및 상기 제2 트리밍 마크는 상기 제1 방향에 대해 각도를 갖는 방향을 따라 정렬되는,
    3차원 메모리 구조.
  6. 3차원 메모리 구조를 형성하는 포토레지스트(photoresist, PR) 트리밍 공정에서 PR 트리밍 레이트를 제어하는 방법으로서,
    기판 위에 유전체 스택을 형성하는 단계 ― 상기 유전체 스택은 교대로 배열된 복수의 희생 재료 층 및 복수의 절연 재료 층을 포함하고, PR 층은 상기 유전체 스택 위에 배치됨 ―;
    상기 PR 층에 대한 제1 트리밍 마크를 형성하는 단계;
    상기 기판의 상부 표면에 평행한 제1 방향을 따라 상기 제1 트리밍 마크와 상기 PR 층 사이의 제1 거리를 측정하는 단계;
    상기 제1 방향을 따라 상기 PR 층을 트리밍하는 단계;
    계단을 형성하기 위해, 상기 트리밍된 PR 층을 에칭 마스크로 사용하여 상기 유전체 스택을 에칭하는 단계;
    상기 제1 트리밍 마크를 에칭 마스크로 사용하여 상기 트리밍된 PR 층에 대해 제2 트리밍 마크를 형성하는 단계;
    상기 제1 방향을 따라 상기 제2 트리밍 마크와 상기 트리밍된 PR 층 사이의 제2 거리를 측정하는 단계;
    상기 제1 방향을 따른 실제 PR 트리밍 레이트와 추정된 PR 트리밍 레이트 사이의 차이를 결정하기 위해 상기 제1 거리와 상기 제2 거리를 비교하는 단계; 및
    상기 차이에 기초하여 상기 PR 트리밍 공정의 하나 이상의 PR 트리밍 파라미터를 조정하는 단계
    를 포함하는 PR 트리밍 레이트를 제어하는 방법.
  7. 제6항에 있어서,
    상기 제1 트리밍 마크를 형성하는 단계는,
    상기 유전체 스택 및 상기 유전체 스택에 인접한 영역 중 하나 이상의 위에 상기 제1 트리밍 마크를 형성하는 단계
    를 포함하는, PR 트리밍 레이트를 제어하는 방법.
  8. 제7항에 있어서,
    상기 제1 트리밍 마크를 형성하는 단계는,
    초기 트리밍 마크를 형성하기 위해 상기 유전체 스택 및 상기 유전체 스택에 인접한 영역 중 하나 이상을 패터닝하는 단계; 및
    상기 제1 트리밍 마크를 형성하기 위해 상기 초기 트리밍 마크를 에칭 마스크로 사용하여 상기 유전체 스택을 반복적으로 에칭하는 단계
    를 포함하는, PR 트리밍 레이트를 제어하는 방법.
  9. 제6항에 있어서,
    상기 제1 트리밍 마크는 돌출 구조 및 오목 구조 중 하나 이상을 갖는,
    PR 트리밍 레이트를 제어하는 방법.
  10. 제9항에 있어서,
    상기 돌출 구조는 계단의 두께의 높이를 포함하고 상기 오목 구조는 상기 계단의 두께의 깊이를 포함하는,
    PR 트리밍 레이트를 제어하는 방법.
  11. 제7항에 있어서,
    상기 유전체 스택 위의 영역 및 상기 유전체 스택에 인접한 영역은 평면 표면 및 3차원 표면 중 하나 이상을 포함하는,
    PR 트리밍 레이트를 제어하는 방법.
  12. 제6항에 있어서,
    상기 조정된 하나 이상의 PR 트리밍 파라미터에 기초하여 상기 트리밍된 PR 층의 트리밍을 제어하는 단계; 및
    다른 계단을 형성하기 위해 상기 트리밍된 PR 층을 에칭 마스크로 사용하여 상기 유전체 스택을 에칭하는 단계
    를 더 포함하는, PR 트리밍 레이트를 제어하는 방법.
  13. 제6항에 있어서,
    상기 조정된 하나 이상의 PR 트리밍 파라미터에 기초하여 다른 PR 층의 트리밍을 제어하는 단계; 및
    다른 계단을 형성하기 위해 상기 다른 트리밍된 PR 층을 에칭 마스크로 사용하여 다른 유전체 스택을 에칭하는 단계
    를 더 포함하는, PR 트리밍 레이트를 제어하는 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
KR1020197028872A 2017-03-08 2018-03-02 3차원 메모리 장치를 형성하는 계단식 에칭 KR102337626B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710134787.4 2017-03-08
CN201710134787.4A CN106847822B (zh) 2017-03-08 2017-03-08 3d nand存储器件、制造方法以及台阶校准方法
PCT/CN2018/077931 WO2018161865A1 (en) 2017-03-08 2018-03-02 Staircase etch control in forming three-dimensional memory device

Publications (2)

Publication Number Publication Date
KR20190119140A KR20190119140A (ko) 2019-10-21
KR102337626B1 true KR102337626B1 (ko) 2021-12-09

Family

ID=59138130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197028872A KR102337626B1 (ko) 2017-03-08 2018-03-02 3차원 메모리 장치를 형성하는 계단식 에칭

Country Status (6)

Country Link
US (3) US10522474B2 (ko)
JP (1) JP6883665B2 (ko)
KR (1) KR102337626B1 (ko)
CN (3) CN106847822B (ko)
TW (1) TWI650800B (ko)
WO (1) WO2018161865A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847822B (zh) 2017-03-08 2018-11-16 长江存储科技有限责任公司 3d nand存储器件、制造方法以及台阶校准方法
CN107818983B (zh) * 2017-08-25 2020-05-12 长江存储科技有限责任公司 一种标记图形及其形成方法
CN107611137B (zh) * 2017-08-31 2019-01-01 长江存储科技有限责任公司 一种三维存储器件的制造方法及其器件结构
CN108520880B (zh) * 2018-05-04 2020-08-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN109155317B (zh) * 2018-05-18 2019-11-26 长江存储科技有限责任公司 三维存储器件中的阶梯形成
JP7079164B2 (ja) 2018-07-06 2022-06-01 株式会社荏原製作所 基板洗浄装置および基板洗浄方法
CN109950165B (zh) * 2019-02-19 2021-06-04 长江存储科技有限责任公司 测试结构和测试方法
US10854616B2 (en) * 2019-04-22 2020-12-01 Macronix International Co., Ltd. Semiconductor structure and method forming the same
CN113035732B (zh) * 2019-06-11 2021-12-28 长江存储科技有限责任公司 三维存储器及三维存储器台阶区域的形成方法
EP3909078A4 (en) 2019-06-27 2022-12-21 Yangtze Memory Technologies Co., Ltd. MARKING PATTERN IN THREE-DIMENSIONAL MEMORY DEVICE STAIR STRUCTURE FORMING
CN110828471B (zh) * 2019-10-25 2023-02-07 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111211051B (zh) * 2020-01-02 2023-01-06 长江存储科技有限责任公司 台阶刻蚀方法、系统、电子设备及计算机可读存储介质
CN111081708B (zh) * 2020-01-10 2022-10-11 长江存储科技有限责任公司 一种半导体结构及其制作方法
CN111326526B (zh) * 2020-03-16 2023-01-31 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111584461B (zh) * 2020-05-26 2021-04-27 长江存储科技有限责任公司 一种监控参照标记形成方法及监控参照标记、三维存储器
CN112614915B (zh) * 2020-12-29 2022-03-08 江苏宜兴德融科技有限公司 太阳能电池测试方法和太阳能电池测试中间结构
CN112908882B (zh) * 2021-01-25 2022-03-15 长江存储科技有限责任公司 一种检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038139A1 (en) 2002-06-20 2004-02-26 Mui David S.L. Method and system for realtime CD microloading control
US20150011027A1 (en) 2013-07-08 2015-01-08 Applied Materials, Inc. 3d nand staircase cd control by using interferometric endpoint detection
US20160190154A1 (en) * 2014-12-29 2016-06-30 SanDisk Technologies, Inc. Methods for making a trim-rate tolerant self-aligned contact via structure array
US20160260643A1 (en) * 2015-03-06 2016-09-08 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634505B2 (ja) * 1996-05-29 2005-03-30 株式会社ルネサステクノロジ アライメントマーク配置方法
US6307273B1 (en) * 1996-06-07 2001-10-23 Vanguard International Semiconductor Corporation High contrast, low noise alignment mark for laser trimming of redundant memory arrays
US7454707B2 (en) * 2002-09-30 2008-11-18 Canon Kabushiki Kaisha Image editing method, image editing apparatus, program for implementing image editing method, and recording medium recording program
US7957253B2 (en) * 2006-04-18 2011-06-07 Panasonic Corporation Multiple recording layers optical disc having physical position information of pre-recording marks
JP4854539B2 (ja) * 2007-02-21 2012-01-18 キヤノン株式会社 画像処理装置、その制御方法、及びプログラム
CN101399251B (zh) * 2007-09-26 2012-06-06 中芯国际集成电路制造(上海)有限公司 存储器的布局方法和结构
WO2009081345A1 (en) * 2007-12-21 2009-07-02 Nxp B.V. Improved manufacturing method for planar independent-gate or gate-all-around transistors
US8383512B2 (en) * 2011-01-19 2013-02-26 Macronix International Co., Ltd. Method for making multilayer connection structure
US9219005B2 (en) * 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
KR101725978B1 (ko) * 2010-10-05 2017-04-12 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
TWI447851B (zh) * 2011-01-19 2014-08-01 Macronix Int Co Ltd 多層連線結構及製造方法
KR101688838B1 (ko) * 2011-01-20 2016-12-22 삼성전자주식회사 연결 구조체 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
CN102915955B (zh) * 2011-08-04 2016-09-07 三星电子株式会社 半导体器件及其制造方法
US8609536B1 (en) * 2012-07-06 2013-12-17 Micron Technology, Inc. Stair step formation using at least two masks
KR20140075340A (ko) 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US8759217B1 (en) * 2013-01-07 2014-06-24 Macronix International Co., Ltd. Method for forming interlayer connectors to a stack of conductive layers
KR102059196B1 (ko) * 2013-01-11 2019-12-24 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 3차원 반도체 장치 및 그 제조 방법
KR102168189B1 (ko) * 2014-03-07 2020-10-21 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR102171221B1 (ko) * 2014-03-12 2020-10-28 삼성전자주식회사 수직형 불휘발성 메모리 장치 및 그 제조 방법
US9196628B1 (en) * 2014-05-08 2015-11-24 Macronix International Co., Ltd. 3D stacked IC device with stepped substack interlayer connectors
KR102324819B1 (ko) * 2014-12-12 2021-11-11 삼성전자주식회사 포토레지스트용 고분자, 포토레지스트 조성물, 패턴 형성 방법 및 반도체 장치의 제조 방법
CN106206447A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 3d nand器件的形成方法
US9985046B2 (en) * 2016-06-13 2018-05-29 Sandisk Technologies Llc Method of forming a staircase in a semiconductor device using a linear alignment control feature
US9905573B1 (en) * 2016-08-30 2018-02-27 Sandisk Technologies Llc Three-dimensional memory device with angled word lines and method of making thereof
CN106206454B (zh) * 2016-09-12 2019-05-03 武汉新芯集成电路制造有限公司 一种形成3d nand闪存的方法
CN106847822B (zh) 2017-03-08 2018-11-16 长江存储科技有限责任公司 3d nand存储器件、制造方法以及台阶校准方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038139A1 (en) 2002-06-20 2004-02-26 Mui David S.L. Method and system for realtime CD microloading control
US20150011027A1 (en) 2013-07-08 2015-01-08 Applied Materials, Inc. 3d nand staircase cd control by using interferometric endpoint detection
US20160190154A1 (en) * 2014-12-29 2016-06-30 SanDisk Technologies, Inc. Methods for making a trim-rate tolerant self-aligned contact via structure array
US20160260643A1 (en) * 2015-03-06 2016-09-08 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
KR20190119140A (ko) 2019-10-21
US20190051610A1 (en) 2019-02-14
US20230070357A1 (en) 2023-03-09
CN110088900B (zh) 2020-06-26
CN106847822A (zh) 2017-06-13
WO2018161865A1 (en) 2018-09-13
CN111354733B (zh) 2021-02-19
CN111354733A (zh) 2020-06-30
JP2020511789A (ja) 2020-04-16
CN110088900A (zh) 2019-08-02
TW201834018A (zh) 2018-09-16
US10522474B2 (en) 2019-12-31
CN106847822B (zh) 2018-11-16
US20200203285A1 (en) 2020-06-25
JP6883665B2 (ja) 2021-06-09
TWI650800B (zh) 2019-02-11

Similar Documents

Publication Publication Date Title
KR102337626B1 (ko) 3차원 메모리 장치를 형성하는 계단식 에칭
US11996322B2 (en) Method for forming lead wires in hybrid-bonded semiconductor devices
TWI674665B (zh) 半導體結構暨其形成方法
US11961760B2 (en) Staircase formation in three-dimensional memory device
US20220084954A1 (en) Marking pattern in forming staircase structure of three-dimensional memory device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant