CN111211051B - 台阶刻蚀方法、系统、电子设备及计算机可读存储介质 - Google Patents

台阶刻蚀方法、系统、电子设备及计算机可读存储介质 Download PDF

Info

Publication number
CN111211051B
CN111211051B CN202010000502.XA CN202010000502A CN111211051B CN 111211051 B CN111211051 B CN 111211051B CN 202010000502 A CN202010000502 A CN 202010000502A CN 111211051 B CN111211051 B CN 111211051B
Authority
CN
China
Prior art keywords
etching
semiconductor substrate
area
step etching
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010000502.XA
Other languages
English (en)
Other versions
CN111211051A (zh
Inventor
胡军
刘云飞
陈琳
曾最新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010000502.XA priority Critical patent/CN111211051B/zh
Publication of CN111211051A publication Critical patent/CN111211051A/zh
Application granted granted Critical
Publication of CN111211051B publication Critical patent/CN111211051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种台阶刻蚀方法、系统、电子设备及计算机可读存储介质，包括：于半导体基板表面刻蚀出若干字线连接区域，于各字线连接区域的上表面形成掩膜层；对掩膜层的上表面、侧面进行刻蚀；实时侦测所述半导体基板第一区域的所述掩膜层的厚度，基于所述掩膜层的厚度获得第一区域的台阶刻蚀宽度；当所述第一区域的台阶刻蚀宽度达到预设值时停止刻蚀，基于所述掩膜层的图形对各字线连接区域的半导体基板进行刻蚀，以形成台阶。本发明的台阶刻蚀方法、系统、电子设备及计算机可读存储介质通过实时侦测台阶刻蚀宽度及时反馈并自动调整均匀度，减少工程师维护的时间，且操作简便，产品良率高，成本低廉。

Description

台阶刻蚀方法、系统、电子设备及计算机可读存储介质
技术领域
本发明涉及半导体工艺领域，特别是涉及一种台阶刻蚀方法、系统、电子设备及计算机可读存储介质。
背景技术
在摩尔定律的驱动下，存储器和逻辑芯片半导体制造商通过提高晶体管密度来减少产品成本、提升性能。3D NAND Flash技术因运而生，通过增加3D NAND芯片堆叠层数可线性地增加存储密度。3D NAND Flash是一种非易失性存储技术，也就是说当电源关掉，它所存储的数据不会消失；其具有读取、写入及擦除速度快，容量大，存储密度高等优点，被广泛应用于数据存储领域作为大量数据存储器。
3D NAND Flash中字线通过台阶接触孔与后段金属相连，每一层台阶的字线接触孔彼此分开，以此实现各字线的电连接。因此，在制备3D NAND Flash芯片时需要逐层刻蚀形成台阶结构，台阶刻蚀的准确性很难控制；且现有的3D NAND台阶刻蚀工艺中，由于晶圆上不同位置的刻蚀条件不同导致台阶刻蚀宽度存在差异，而对于台阶刻蚀宽度的均匀度要求只能通过工程师手动去调节，具有一定的滞后性。如图1所示，同一晶圆不同位置的台阶刻蚀宽度不均匀，且随着制程腔时数的增加，台阶刻蚀宽度的均匀度越来越差，一旦均匀度变差就会导致OOC(Out of control)问题，甚至发生OOS(Out of specification，报废)的问题，直接影响产品良率和生产成本。
因此，如何控制台阶刻蚀的可控性，进而提高台阶刻蚀过程中台阶刻蚀宽度的均匀度，提高产品良率，节约成本，已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种台阶刻蚀方法、系统、电子设备及计算机可读存储介质，用于解决现有技术中台阶刻蚀可控性差、刻蚀宽度均匀度差，产品良率低，成本高等问题。
为实现上述目的及其他相关目的，本发明提供一种台阶刻蚀方法，所述方法至少包括：
提供一半导体基板，于所述半导体基板表面刻蚀出若干字线连接区域，于各字线连接区域的上表面形成掩膜层；
对所述掩膜层的上表面及侧面进行刻蚀；
实时侦测所述半导体基板第一区域的所述掩膜层的厚度，基于所述掩膜层的厚度获得第一区域的台阶刻蚀宽度；
当所述第一区域的台阶刻蚀宽度达到预设值时停止刻蚀，基于所述掩膜层的图形对各字线连接区域的半导体基板进行刻蚀，以形成台阶。
可选地，所述台阶刻蚀方法还包括：在刻蚀台阶的过程中，实时侦测所述半导体基板第二区域的所述掩膜层的厚度，进而获得所述半导体基板第二区域的台阶刻蚀宽度；
当所述第二区域的台阶刻蚀宽度的偏差超出阈值时调整所述半导体基板第二区域的刻蚀速率。
更可选地，所述第一区域为所述半导体基板的中心区域，所述第二区域为所述半导体基板的边缘区域。
更可选地，所述半导体基板第二区域的偏差越大，所述半导体基板第二区域的刻蚀速率越慢。
更可选地，建立所述第二区域的台阶刻蚀宽度的偏差值与所述半导体基板第二区域刻蚀速率的对应关系表，通过表格查找的方式获取对应的刻蚀速率。
更可选地，调整所述半导体基板第二区域刻蚀速率的方法包括：基于所述第二区域的所述台阶刻蚀宽度的偏差值调整所述半导体基板第二区域对应的静电吸附盘温度。
更可选地，采用终点侦测的方法获得所述掩膜层的厚度。
更可选地，所述终点侦测的方法包括干涉式终点侦测或光谱反射终点侦测。
更可选地，所述掩膜层包括光刻胶。
更可选地，对所述光刻胶进行灰化处理以实现对所述光刻胶的刻蚀。
为实现上述目的及其他相关目的，本发明还提供一种台阶刻蚀系统，所述台阶刻蚀系统至少包括：
第一侦测探头，用于侦测刻蚀装置内半导体基板第一区域的掩膜层厚度；
数据处理模块，连接所述第一侦测探头，获取所述第一侦测探头侦测到的掩膜层厚度，并计算第一区域的台阶刻蚀宽度；
刻蚀控制模块，连接所述数据处理模块及所述刻蚀装置，当第一区域的台阶刻蚀宽度达到预设值时控制所述刻蚀装置停止刻蚀。
可选地，所述台阶刻蚀系统还包括第二侦测探头，用于侦测刻蚀装置内半导体基板第二区域的掩膜层厚度；所述数据处理模块还连接所述第二侦测探头，获取所述第二侦测探头侦测到第二区域的掩膜层厚度计算第二区域的台阶刻蚀宽度，并基于第二区域的台阶刻蚀宽度的偏差值获取所述半导体基板第二区域刻蚀速率的调整量；所述刻蚀控制模块还基于所述数据处理模块输出的调整量控制所述刻蚀装置以调整第二区域的刻蚀速率。
更可选地，所述第一区域为所述半导体基板的中心区域，所述第二区域为所述半导体基板的边缘区域。
更可选地，所述第一侦测探头及所述第二侦测探头包括干涉式终点侦测探头或光谱反射终点侦测探头。
更可选地，所述数据处理模块基于所述刻蚀控制模块对所述刻蚀装置的静电吸附盘温度进行调整。
更可选地，所述台阶刻蚀系统还包括边缘环，所述边缘环设置于所述刻蚀装置内，环绕于所述半导体基板的外围，且与所述半导体基板的上表面齐平。
为实现上述目的及其他相关目的，本发明还提供一种电子设备，所述电子设备至少包括：
指令存储器和处理器；
所述指令存储器和所述处理器之间互相通信连接，所述指令存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行上述台阶刻蚀方法。
为实现上述目的及其他相关目的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序用于实现上述台阶刻蚀方法。
如上所述，本发明的台阶刻蚀方法、系统、电子设备及计算机可读存储介质，具有以下有益效果：
1、本发明的台阶刻蚀方法、系统、电子设备及计算机可读存储介质实时侦测台阶刻蚀宽度，大大提高台阶刻蚀的可控性。
2、本发明的台阶刻蚀方法、系统、电子设备及计算机可读存储介质通过实时侦测不同区域的台阶刻蚀宽度，进一步可自动调整台阶刻蚀宽度的均匀度，反馈及时，且产品良率大大提高。
3、本发明的台阶刻蚀方法、系统、电子设备及计算机可读存储介质操作简便，减少工程师维护的时间，生产效率高，成本大大降低。
附图说明
图1显示为现有技术中的台阶刻蚀宽度的分布示意图。
图2显示为本发明的台阶刻蚀方法流程示意图。
图3显示为本发明的半导体基板的结构示意图。
图4显示为本发明形成字线连接区域后的结构示意图。
图5显示为本发明形成掩膜层的结构示意图。
图6显示为本发明刻蚀掩膜层后的结构示意图。
图7显示为本发明刻蚀出一级台阶后的结构示意图。
图8显示为本发明完成台阶刻蚀后的结构示意图。
图9显示为本发明的台阶刻蚀系统的一种结构示意图。
图10显示为本发明的台阶刻蚀系统的另一种结构示意图。
图11显示为本发明的电子设备的结构示意图。
元件标号说明
1 半导体基板
11 衬底
12 氮化物与氧化物的叠层结构
13 字线连接区域
2 掩膜层
3 台阶刻蚀系统
311 第一侦测探头
312 第二侦测探头
32 数据处理模块
33 刻蚀控制模块
34 边缘环
4 刻蚀装置
41 承载台
5 电子设备
51 处理器
52 指令存储器
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图2所示，本实施例提供一种台阶刻蚀方法，所述台阶刻蚀方法包括：
1)提供一半导体基板1，于所述半导体基板表面刻蚀出若干字线连接区域13，于各字线连接区域13的上表面形成掩膜层2。
具体地，如图3所示，在本实施例中，所述半导体基板1包括衬底11及形成于所述衬底11上的氮化物与氧化物的叠层结构12(即NO叠层)，所述半导体基板1还可以包括其它器件结构，图中未示出。在实际应用中，所述半导体基板1的材质及结构可基于设计需要进行调整，不以本实施例为限。
具体地，如图4所示，在本实施例中，刻蚀所述氮化物与氧化物的叠层结构12以形成三个字线连接区域13，分别位于所述半导体基板1的中心区域及两侧边缘区域，需要说明的是，本发明所述的中心区域及边缘区域都是相对位置，并非绝对位置。在实际应用中，所述半导体基板1表面刻蚀的字线连接区域13的数量可根据设计需要进行设定。刻蚀形成所述字线连接区域13的方法包括但不限于干法刻蚀，湿法刻蚀，刻蚀气体包括但不限于CF4、C2F6、CHFs及NF3，在此不一一赘述。
具体地，如图5所示，在各字线连接区域13的表面形成掩膜层2，在本实施例中，所述掩膜层2采用光刻胶实现，在实际应用中，所述掩膜层2可根据需要采用不同的材料，能在刻蚀台阶时达到阻挡刻蚀的作用即可，在此不一一赘述。
2)对所述掩膜层2的上表面及侧面进行刻蚀，实时侦测所述半导体基板1第一区域的所述掩膜层2的厚度，基于所述掩膜层2的厚度获得第一区域的台阶刻蚀宽度，当第一区域的台阶刻蚀宽度达到预设值时停止刻蚀，基于所述掩膜层2的图形对各字线连接区域的半导体基板1进行刻蚀，以形成台阶。
需要说明的是，本实施例中，所述第一区域为中心区域，不同字线连接区域以实时监测的中心区域的台阶刻蚀宽度作为标准，对各字线连接区域13采用相同的刻蚀条件进行刻蚀；在实际使用中可选择任一区域的台阶刻蚀宽度作为标准，不以本实施例为限。当字线连接区域的数量仅为一个时，以当前区域的台阶刻蚀宽度作为标准。
具体地，如图6所示，采用相应的刻蚀气体对所述掩膜层2进行刻蚀，以将所述掩膜层2的厚度减小，同时将所述掩膜层2的宽度从外侧向内侧推进，具体采用何种刻蚀气体可基于掩膜层及半导体基板的不同材料进行设置，在此不一一赘述。在本实施例中，采用O2或者O2与SF6的混合气体对所述光刻胶进行灰化处理，所述光刻胶的上表面及侧面在相同的刻蚀环境中与刻蚀气体进行反应，所述光刻胶上表面去除的厚度与两侧去除的宽度存在一定的比例关系，作为示例，所述光刻胶上表面去除的厚度为10nm，则所述光刻胶两侧去除的宽度分别为6nm，具体比例关系与刻蚀环境及刻蚀比有关，不以本实施例为限。因此，通过侦测所述掩膜层2的厚度可得到台阶刻蚀宽度(即所述掩膜层2从外部单侧向内侧推进的宽度)。
作为本发明的一种实现方式，采用终点侦测的方法获得所述掩膜层2的厚度，进一步地，所述终点侦测的方法包括但不限于干涉式终点侦测(IEP，InterferometricEndpoint)或光谱反射终点侦测(LSR，Lam Spectral Reflectometer)。在实际应用中，任意可测量获得所述掩膜层2厚度的方法均适用于本发明，在此不一一赘述。
具体地，如图7所示，在本实施例中，以所述光刻胶为掩膜，对所述氮化物与氧化物的叠层结构12进行刻蚀，以去除所述氮化物与氧化物的叠层结构12顶部的一层氮化物层及一层氧化物层，形成一级台阶。其中，所述氮化物与氧化物的叠层结构12的台阶刻蚀宽度与所述光刻胶的刻蚀宽度一致。
3)重复步骤2)以形成多级台阶。
具体地，重复执行步骤2)，每执行一次步骤2)即可多增加一级台阶，直至达到刻蚀次数(刻蚀次数与预设的台阶级数有关)，完成台阶的刻蚀，如图8所示。
需要说明的是，本发明通过实时监测台阶刻蚀宽度实现对刻蚀精度的准确控制，可以在步骤3)刻蚀同一刻蚀区域的不同层台阶时获取不同的台阶宽度，可控性强、灵活性大。
作为本发明的另一种实现方式，所述台阶刻蚀方法还包括：
4)在执行步骤2)～3)的过程中实时侦测所述半导体基板1第二区域的所述掩膜层2的厚度，进而获得所述半导体基板1第二区域的台阶刻蚀宽度，当所述第二区域的台阶刻蚀宽度的偏差超出阈值时调整所述半导体基板1第二区域的刻蚀速率。
具体地，在刻蚀的过程中，由于所述半导体基板1不同位置的刻蚀气体流速不同，会存在不同位置刻蚀速率不同的问题，导致不同位置的台阶刻蚀宽度不均匀；即使采用边缘环缓解中心区域与边缘区域的刻蚀气体流速的差异，在一个定期维护周期(PM cycle)中，随着制程腔时数的增加，边缘环会消耗，依然存在不同位置刻蚀速率不同的问题。
需要说明的是，造成所述半导体基板1不同位置的台阶刻蚀宽度不均匀的原因包括但不限于本实施例所列举的刻蚀气体流速不同的问题，任何其他能造成不同位置的台阶刻蚀宽度不均匀的原因均适用于本发明。
具体地，在本实施例中，所述第二区域为边缘区域，刻蚀台阶的过程中，采用终点侦测的方式实时侦测所述半导体基板1边缘区域的所述掩膜层2的厚度，以此获得所述边缘区域的台阶刻蚀宽度，将所述边缘区域的台阶刻蚀宽度与预设值进行比较，当所述边缘区域的台阶刻蚀宽度的偏差值超出阈值时给刻蚀装置一个反馈信号，以调整所述半导体基板1边缘区域对应的静电吸附盘温度；其中，阈值可设置多个，以此提高精度。
需要说明的是，调整所述半导体基板1边缘区域刻蚀速率的方法包括但不限于本实施例所列举的调整静电吸附盘的温度，还包括通过分区调整不同位置的刻蚀气体浓度、通过分区调整不同位置的射频功率等，本领域技术人员可基于已有刻蚀理论对调整所述半导体基板1边缘区域刻蚀速率的方法做适应性的修改，在此不一一赘述。
需要说明的是，本实施例中，以中心区域为标准调整边缘区域的刻蚀速率，在实际使用中，可任意选择一个区域作为标准调整其它区域的刻蚀速率，不以本实施例为限。
更具体地，在实施例中，边缘区域的刻蚀速率大于中心区域的刻蚀速率，因此，通过减小边缘区域对应的静电吸附盘温度，可有效减缓边缘区域的刻蚀速率，进而调整所述半导体基板1上不同位置的各字线连接区域的台阶刻蚀宽度均匀；所述半导体基板1边缘区域的偏差越大，所述半导体基板1边缘区域的刻蚀速率应调整得越慢。在实际应用中，由于影响刻蚀速率的因素不同，刻蚀速率的变化也不相同，减缓还是增大边缘区域的刻蚀速率依具体情况进行调整。
作为本发明的一种实现方式，建立所述第二区域的台阶刻蚀宽度的偏差值与所述半导体基板1第二区域刻蚀速率的对应关系表，通过表格查找的方式获取对应的刻蚀速率。作为示例，所述边缘区域的台阶刻蚀宽度的偏差值介于5nm～10nm之间时，所述半导体基板1边缘区域对应的静电吸附盘温度下降1℃；所述边缘区域的台阶刻蚀宽度的偏差值介于10nm～15nm之间时，所述半导体基板1边缘区域对应的静电吸附盘温度下降2℃；以此类推。当检测到的差值落入其中一个范围内时，反馈信号触发关系表中对应温度的控制信号进行静电吸附盘温度的修改，以此调节边缘区域的刻蚀速率，进而可调整台阶刻蚀宽度均匀。
需要说明的是，本发明所述的台阶刻蚀宽度均匀是指差值在允许范围内。
需要说明的是，本发明边缘区域侦测点的数量包括但不限于一个，通过多个边缘区域侦测数据取平均值或取偏差值最大的点可提高测试可靠性。
需要说明的是，本发明的字线连接区域13包括但不限于所述半导体基板的中心区域及边缘区域，也可设置于所述中心区域与所述边缘区域之间；相应地，也可以对所述中心区域与所述边缘区域之间的掩膜层进行侦测，并基于相同的方法控制所述中心区域与所述边缘区域之间的刻蚀速率(静电吸附盘温度)，以此进一步提高台阶刻蚀宽度的均匀度。
本发明的台阶刻蚀方法通过实时侦测中心区域及边缘区域的台阶刻蚀宽度，及时反馈并自动调整均匀度，可大大减少工程师维护的时间，且操作简便，产品良率高，成本低廉。
在本实施例中，通过实时侦测中心区域及边缘区域的台阶刻蚀宽度，及时反馈并自动调整是为了提高台阶刻蚀宽度均匀度，但本技术方案不限于宽度均匀的台阶，在其他实施例中，可将本技术方案应用于不同高度和/或不同宽度的台阶中，可以通过实时侦测中心区域及边缘区域的台阶刻蚀宽度并反馈，得到任意所需要实现的刻蚀宽度(同一字线连接区域的不同层台阶具有不同的高度和/或不同宽度，不同字线连接区域的台阶具有不同的高度和/或不同宽度)，在此不一一赘述。
实施例二
如图9所示，本实施例提供一种台阶刻蚀系统3，所述台阶刻蚀系统3包括：
第一侦测探头311，数据处理模块32及刻蚀控制模块33。
如图9所示，所述第一侦测探头311侦测刻蚀装置4内半导体基板1第一区域的掩膜层厚度。
具体地，所述刻蚀装置4用于实现刻蚀工艺，包括但不限于密闭腔室、反应气体供给装置、承载台、静电吸附盘、分子泵及射频电场产生装置，各部件对应的设置位置在此不一一赘述。半导体基板1(包括表面设置的掩膜层，图中未显示)设置于所述刻蚀装置4内的承载台41上。
具体地，在本实施例中，所述第一侦测探头311及所述第二侦测探头312设置于所述刻蚀装置4外部，通过所述刻蚀装置4顶盖上的通孔实现对所述半导体基板1的侦测。所述第一侦测探头311设置于所述半导体基板1的第一区域(在本实施例中，所述第一区域为中心区域)正上方，对所述半导体基板1中心区域的掩膜层厚度进行侦测。在实际使用中，所述第一区域的位置可基于实际需要进行选择，不以本实施例为限。
需要说明的是，所述第一侦测探头311也可以设置于所述刻蚀装置31内部，不以本实施例为限。所述第一侦测探头311也可以不设置在所述半导体基板1的正上方，能侦测到台阶的刻蚀宽度即可，不以本实施例为限。所述第一侦测探头311包括干涉式终点侦测探头或光谱反射终点侦测探头，在此不一一赘述。
如图9所示，所述数据处理模块32连接所述第一侦测探头311，获取所述第一侦测探头311侦测到的掩膜层厚度计算第一区域的台阶刻蚀宽度。
具体地，所述数据处理模块32获取所述第一侦测探头311检测的信息，掩膜层厚度与台阶刻蚀宽度存在比例关系，由此可计算中心区域的台阶刻蚀宽度，以此获取实时台阶刻蚀宽度，大大提高准确性。
如图9所示，所述刻蚀控制模块33连接所述数据处理模块32及所述刻蚀装置4，当第一区域的台阶刻蚀宽度达到预设值时控制所述刻蚀装置4停止刻蚀。
具体地，当所述第一区域的台阶刻蚀宽度达到预设值时说明台阶刻蚀宽度达到要求值，此时，停止刻蚀，以得到预设的台阶宽度，通过实时检测台阶刻蚀宽度，可大大提高台阶刻蚀宽度的准确性。
作为本发明的一种实现方式，所述台阶刻蚀系统3还包括边缘环34，所述边缘环34环绕于所述半导体基板1的外围，且与所述半导体基板1的上表面齐平，与所述半导体基板1之间的缝隙很小，其可有效缓解中心区域与边缘区域的刻蚀气体流速的差异；在本实施例，所述边缘环34的材质为石英。
本实施例的台阶刻蚀系统3可应用于实施例一中不同高度和/或不同宽度的台阶中，得到任意所需要实现的刻蚀宽度台阶刻蚀方法，具体原理及步骤在此不一一赘述。
实施例三
如图10所示，本实施例提供一种台阶刻蚀系统3，与实施例二的不同之处在于，所述台阶刻蚀系统3还包括第二侦测探头312。
如图10所述，所述第二侦测探头312侦测刻蚀装置4内半导体基板1第二区域的掩膜层厚度。
具体地，在本实施例中，所述第二侦测探头312设置于所述刻蚀装置4外部，通过所述刻蚀装置4顶盖上的通孔实现对所述半导体基板1的侦测。所述第二侦测探头312设置于所述半导体基板1的第二区域(在本实施例中，所述第二区域为边缘区域)正上方，对所述半导体基板1边缘区域的掩膜层厚度进行侦测。在实际使用中，所述第一区域与所述第二区域的相对位置可基于实际需要进行选择，不以本实施例为限。
需要说明的是，所述第二侦测探头312也可以设置于所述刻蚀装置31内部，不以本实施例为限。所述第二侦测探头312也可以不设置在所述半导体基板1的正上方，能侦测到台阶的刻蚀宽度即可，不以本实施例为限。所述第二侦测探头312包括干涉式终点侦测探头或光谱反射终点侦测探头，在此不一一赘述。
如图10所示，所述数据处理模块32还连接所述第二侦测探头312，获取所述第二侦测探头312侦测到的掩膜层厚度计算第二区域的台阶刻蚀宽度，并基于第二区域的台阶刻蚀宽度的偏差值获取所述半导体基板第二区域刻蚀速率的调整量。
具体地，所述数据处理模块32获取所述第二侦测探头312检测的信息，掩膜层厚度与台阶刻蚀宽度存在比例关系，由此可计算边缘区域的台阶刻蚀宽度，同时计算所述边缘区域的台阶刻蚀宽度与标准值的偏差，将偏差值与阈值进行比较，以得到对应的调整量。
如图9所示，所述刻蚀控制模块33连接所述数据处理模块32及所述刻蚀装置4，基于所述数据处理模块32输出的调整量控制所述刻蚀装置4以调整第二区域的刻蚀速率。
具体地，在本实施例中，所述刻蚀控制模块33连接所述刻蚀装置4的静电吸附盘，基于所述数据处理模块32输出的调整量产生控制信号对所述刻蚀装置4的静电吸附盘温度进行调整，所述静电吸附盘设置于所述半导体基板1的下方，包括多个同心环道，各环道的温度可独立控制，当所述半导体基板1边缘区域的台阶刻蚀宽度偏差值大于阈值时调整所述静电吸附盘对应环道的温度，由此可调整不同位置的刻蚀速率，由此可在不同区域获取不同的台阶宽度。进一步地，本实施例中，基于所述半导体基板1中心区域的侦测信息控制各字线连接区域的台阶刻蚀宽度的标准值，基于所述半导体基板1边缘区域的侦测信息控制各字线连接区域台阶刻蚀宽度的均匀度，以此提高台阶刻蚀宽度的均匀度。
需要说明的是，所述刻蚀控制模块33控制所述刻蚀装置4实现对刻蚀条件的控制，进而实现对台阶刻蚀宽度的标准值及均匀度的控制。刻蚀条件包括但不限于刻蚀时间、刻蚀气体的浓度，刻蚀温度、压力及射频电场大小，在此不一一赘述。
需要说明的是，所述第二侦测探头322的数量包括但不限于一个，通过多个边缘区域侦测数据取平均值或取偏差值最大的点可提高测试可靠性。
需要说明的是，本发明中形成台阶的区域包括但不限于所述半导体基板的中心区域及边缘区域，也可设置于所述中心区域与所述边缘区域之间；相应地，也可以对所述中心区域与所述边缘区域之间的掩膜层设置侦测探头以进行侦测，并基于相同的方法控制对应区域的刻蚀速率，以此进一步提高台阶刻蚀宽度的均匀度。
实施例四
如图11所示，本实施例提供了一种电子设备5，该设备可以包括处理器51和指令存储器52，其中，所述处理器51及所述指令存储器52可以基于总线或者其他方式通过通信接口相互连接。具体地，所述处理器51可以是任意类型可用的具有信息处理功能的器件，如中央处理器或数字信号处理器等，用于执行所述指令存储器52中存储的计算机指令以实现如实施例一所述的台阶刻蚀方法；所述指令存储器52连接所述处理器51，可以是各种可用的存储介质，用于存储所述处理器51可执行的指令。
实施例五
本实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序用于实现如实施例一所述的台阶刻蚀方法。
本领域技术人员可以理解，实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(Random AccessMemory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，HDD)或固态硬盘(Solid-State Drive，SSD)等；所述存储介质还可以包括上述种类的存储器的组合。
综上所述，本发明提供一种台阶刻蚀方法、系统、电子设备及计算机可读存储介质，方法包括：提供一半导体基板，于所述半导体基板表面刻蚀出若干字线连接区域，于各字线连接区域的上表面形成掩膜层；对所述掩膜层的上表面及侧面进行刻蚀；实时侦测所述半导体基板中心区域的所述掩膜层的厚度，基于所述掩膜层的厚度获得第一区域的台阶刻蚀宽度，当所述第一区域的台阶刻蚀宽度达到预设值时停止刻蚀，基于所述掩膜层的图形对各字线连接区域的半导体基板进行刻蚀，以形成台阶。系统包括：刻蚀装置，半导体基板设置于所述刻蚀装置内部；第一侦测探头，用于侦测所述半导体基板第一区域的台阶刻蚀宽度；数据处理模块，连接所述第一侦测探头及所述刻蚀装置的控制器，获取所述第一侦测探头侦测到的信息，并基于侦测到的信息控制所述刻蚀装置停止工作。本发明的台阶刻蚀方法、系统、电子设备及计算机可读存储介质通过实时侦测台阶刻蚀宽度及时反馈并自动调整均匀度，减少工程师维护的时间，且操作简便，产品良率高，成本低廉。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种台阶刻蚀方法，其特征在于，所述台阶刻蚀方法包括：
提供一半导体基板，于所述半导体基板表面刻蚀出若干字线连接区域，于各字线连接区域的上表面形成掩膜层；
对所述掩膜层的上表面及侧面进行刻蚀；实时侦测所述半导体基板第一区域的所述掩膜层的厚度，基于所述掩膜层的厚度获得第一区域的台阶刻蚀宽度；当所述第一区域的台阶刻蚀宽度达到预设值时停止刻蚀，基于所述掩膜层的图形对各字线连接区域的半导体基板进行刻蚀，以形成台阶；
在刻蚀台阶的过程中，实时侦测所述半导体基板第二区域的所述掩膜层的厚度，进而获得所述半导体基板第二区域的台阶刻蚀宽度；当所述第二区域的台阶刻蚀宽度的偏差超出阈值时调整所述半导体基板第二区域的刻蚀速率。
2.根据权利要求1所述台阶刻蚀方法，其特征在于：所述第一区域为所述半导体基板的中心区域，所述第二区域为所述半导体基板的边缘区域。
3.根据权利要求2所述的台阶刻蚀方法，其特征在于：所述半导体基板第二区域的偏差越大，所述半导体基板第二区域的刻蚀速率越慢。
4.根据权利要求1或2所述的台阶刻蚀方法，其特征在于：建立所述第二区域的台阶刻蚀宽度的偏差值与所述半导体基板第二区域刻蚀速率的对应关系表，通过表格查找的方式获取对应的刻蚀速率。
5.根据权利要求1或2所述的台阶刻蚀方法，其特征在于：调整所述半导体基板第二区域刻蚀速率的方法包括：基于所述第二区域的所述台阶刻蚀宽度的偏差值调整所述半导体基板第二区域对应的静电吸附盘温度。
6.根据权利要求1～3任意一项所述的台阶刻蚀方法，其特征在于：采用终点侦测的方法获得所述掩膜层的厚度。
7.根据权利要求6所述的台阶刻蚀方法，其特征在于：所述终点侦测的方法包括干涉式终点侦测或光谱反射终点侦测。
8.根据权利要求1～3任意一项所述的台阶刻蚀方法，其特征在于：所述掩膜层包括光刻胶。
9.根据权利要求8所述的台阶刻蚀方法，其特征在于：对所述光刻胶进行灰化处理以实现对所述光刻胶的刻蚀。
10.一种台阶刻蚀系统，其特征在于，所述台阶刻蚀系统至少包括：
第一侦测探头，用于侦测刻蚀装置内半导体基板第一区域的掩膜层厚度；
第二侦测探头，用于侦测刻蚀装置内半导体基板第二区域的掩膜层厚度；
数据处理模块，连接所述第一侦测探头及所述第二侦测探头；获取所述第一侦测探头侦测到第一区域的掩膜层厚度，并计算第一区域的台阶刻蚀宽度；获取所述第二侦测探头侦测到第二区域的掩膜层厚度计算第二区域的台阶刻蚀宽度，并基于第二区域的台阶刻蚀宽度的偏差值获取所述半导体基板第二区域刻蚀速率的调整量；
刻蚀控制模块，连接所述数据处理模块及所述刻蚀装置，当第一区域的台阶刻蚀宽度达到预设值时控制所述刻蚀装置停止刻蚀，并基于所述数据处理模块输出的调整量控制所述刻蚀装置以调整第二区域的刻蚀速率。
11.根据权利要求10所述台阶刻蚀系统，其特征在于：所述第一区域为所述半导体基板的中心区域，所述第二区域为所述半导体基板的边缘区域。
12.根据权利要求10或11所述的台阶刻蚀系统，其特征在于：所述第一侦测探头及所述第二侦测探头包括干涉式终点侦测探头或光谱反射终点侦测探头。
13.根据权利要求10或11所述的台阶刻蚀系统，其特征在于：所述数据处理模块基于所述刻蚀控制模块对所述刻蚀装置的静电吸附盘温度进行调整。
14.根据权利要求10或11所述的台阶刻蚀系统，其特征在于：所述台阶刻蚀系统还包括边缘环，所述边缘环设置于所述刻蚀装置内，环绕于所述半导体基板的外围，且与所述半导体基板的上表面齐平。
15.一种电子设备，其特征在于，所述电子设备至少包括：
指令存储器和处理器；
所述指令存储器和所述处理器之间互相通信连接，所述指令存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求1～9任一项所述的台阶刻蚀方法。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序用于实现如权利要求1～9任一项所述的台阶刻蚀方法。
CN202010000502.XA 2020-01-02 2020-01-02 台阶刻蚀方法、系统、电子设备及计算机可读存储介质 Active CN111211051B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010000502.XA CN111211051B (zh) 2020-01-02 2020-01-02 台阶刻蚀方法、系统、电子设备及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010000502.XA CN111211051B (zh) 2020-01-02 2020-01-02 台阶刻蚀方法、系统、电子设备及计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN111211051A CN111211051A (zh) 2020-05-29
CN111211051B true CN111211051B (zh) 2023-01-06

Family

ID=70785648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010000502.XA Active CN111211051B (zh) 2020-01-02 2020-01-02 台阶刻蚀方法、系统、电子设备及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN111211051B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052921B1 (en) * 2004-09-03 2006-05-30 Advanced Micro Devices, Inc. System and method using in situ scatterometry to detect photoresist pattern integrity during the photolithography process
KR100624089B1 (ko) * 2005-07-12 2006-09-15 삼성전자주식회사 패턴 형성 방법, 이를 이용한 다중게이트 산화막 및 플래쉬메모리 셀의 제조 방법
JP2010129961A (ja) * 2008-12-01 2010-06-10 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
CN105789078A (zh) * 2014-12-23 2016-07-20 中国科学院苏州纳米技术与纳米仿生研究所 一种小面积图形刻蚀深度的测量方法
KR20170002764A (ko) * 2015-06-29 2017-01-09 삼성전자주식회사 반도체 소자의 제조 방법
CN106847822A (zh) * 2017-03-08 2017-06-13 长江存储科技有限责任公司 3d nand存储器件、制造方法以及台阶校准方法
CN107316821A (zh) * 2016-04-27 2017-11-03 中芯国际集成电路制造(上海)有限公司 一种深度稳定性检测方法
CN107579015A (zh) * 2017-08-31 2018-01-12 长江存储科技有限责任公司 3d nand存储器阶梯结构关键尺寸的量测方法
CN108063100A (zh) * 2017-12-08 2018-05-22 深圳市晶特智造科技有限公司 光刻胶去除工艺的测试方法
CN109411474A (zh) * 2018-11-07 2019-03-01 长江存储科技有限责任公司 三维存储器台阶结构的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858361B2 (en) * 2002-03-01 2005-02-22 David S. L. Mui Methodology for repeatable post etch CD in a production tool

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052921B1 (en) * 2004-09-03 2006-05-30 Advanced Micro Devices, Inc. System and method using in situ scatterometry to detect photoresist pattern integrity during the photolithography process
KR100624089B1 (ko) * 2005-07-12 2006-09-15 삼성전자주식회사 패턴 형성 방법, 이를 이용한 다중게이트 산화막 및 플래쉬메모리 셀의 제조 방법
JP2010129961A (ja) * 2008-12-01 2010-06-10 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
CN105789078A (zh) * 2014-12-23 2016-07-20 中国科学院苏州纳米技术与纳米仿生研究所 一种小面积图形刻蚀深度的测量方法
KR20170002764A (ko) * 2015-06-29 2017-01-09 삼성전자주식회사 반도체 소자의 제조 방법
CN107316821A (zh) * 2016-04-27 2017-11-03 中芯国际集成电路制造(上海)有限公司 一种深度稳定性检测方法
CN106847822A (zh) * 2017-03-08 2017-06-13 长江存储科技有限责任公司 3d nand存储器件、制造方法以及台阶校准方法
CN107579015A (zh) * 2017-08-31 2018-01-12 长江存储科技有限责任公司 3d nand存储器阶梯结构关键尺寸的量测方法
CN108063100A (zh) * 2017-12-08 2018-05-22 深圳市晶特智造科技有限公司 光刻胶去除工艺的测试方法
CN109411474A (zh) * 2018-11-07 2019-03-01 长江存储科技有限责任公司 三维存储器台阶结构的形成方法

Also Published As

Publication number Publication date
CN111211051A (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
US6379980B1 (en) Method and apparatus for monitoring material removal tool performance using endpoint time removal rate determination
TWI524417B (zh) 用以處理斜角緣部的方法與設備
JP4886513B2 (ja) フィーチャ微小寸法の低減
CN101692423B (zh) 等离子体蚀刻方法
JP2011253832A (ja) レジストトリミング方法及びトリミング装置
JPS6159396B2 (zh)
CN101599433B (zh) 半导体刻蚀方法及刻蚀系统
JP5838212B2 (ja) 半導体製造中にプラズマ成分のフラックス及び蒸着を制御するための方法、並びにそれを実現するための装置
US7329168B2 (en) Extended Kalman filter incorporating offline metrology
CN111211051B (zh) 台阶刻蚀方法、系统、电子设备及计算机可读存储介质
US10763145B2 (en) Semiconductor manufacturing equipment and semiconductor manufacturing method
CN102867745A (zh) 一种改善晶圆内图案临界尺寸均匀度的蚀刻方法和系统
US20090291560A1 (en) Forming method of etching mask, control program and program storage medium
US7636611B2 (en) Fuzzy logic system for process control in chemical mechanical polishing
US20130241075A1 (en) Contact or via critical dimension control with novel closed loop control system in chemical mechanical planarization process
TW569338B (en) Plasma processing method and device
KR20170004898A (ko) 임계 치수 균일성의 최적화를 위한 반도체 챔버 동작 파라미터들의 결정
TWI733698B (zh) 用於控制蝕刻製程之系統及方法
Kurihara et al. Gate CD control considering variation of gate and STI structure
CN103258758A (zh) 膜厚量测机台中颗粒的监控方法及控片
CN102136548A (zh) 一种相变材料的干法刻蚀方法
Wu et al. Cr photomask etch performance and its modeling
CN202473870U (zh) 工艺参数检测晶圆
CN100533272C (zh) 旋涂材料层的平坦化方法及光致抗蚀剂层的制造方法
US20110168671A1 (en) Process control using signal representative of a throttle valve position

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant