CN202473870U - 工艺参数检测晶圆 - Google Patents

工艺参数检测晶圆 Download PDF

Info

Publication number
CN202473870U
CN202473870U CN201120402652XU CN201120402652U CN202473870U CN 202473870 U CN202473870 U CN 202473870U CN 201120402652X U CN201120402652X U CN 201120402652XU CN 201120402652 U CN201120402652 U CN 201120402652U CN 202473870 U CN202473870 U CN 202473870U
Authority
CN
China
Prior art keywords
wafer
test
rete
tested
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201120402652XU
Other languages
English (en)
Inventor
三重野文健
周梅生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201120402652XU priority Critical patent/CN202473870U/zh
Application granted granted Critical
Publication of CN202473870U publication Critical patent/CN202473870U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本实用新型提供了一种工艺参数检测晶圆,包括:承载晶圆,所述承载晶圆包括一待测试膜层;以及多个用于测试所述待测试膜层的工艺参数的测试晶圆,设置在承载晶圆上;其中,所述测试晶圆为单层结构或多层结构;当所述测试晶圆为单层结构时,所述测试晶圆与所述待测试膜层的材料相同;当所述测试晶圆为多层结构时,所述测试晶圆上远离所述承载晶圆的膜层与所述待测试膜层的材料相同。本实用新型提供的工艺参数检测晶圆,实现使用同一个承载晶圆就可以完成多项工艺参数测量的目的,而不需要每测量一个工艺参数就引进一个新的检测晶圆,节省了测试时间,提高了测试效率。

Description

工艺参数检测晶圆
技术领域
本实用新型涉及半导体制造技术领域,尤其涉及一种工艺参数检测晶圆。
背景技术
集成电路制作工艺是一种平面制作工艺,其结合光刻、刻蚀、沉积、离子注入等多种工艺,在同一衬底上形成大量各种类型的复杂器件,并将其互相连接以具有完整的电子功能。其中,任何一步工艺出现问题,都可能会导致电路的制作失败。因此,在现有技术中,常会对各种工艺的条件进行检测,以保证工艺参数满足集成电路制作的要求。
其中,刻蚀工艺是集成电路中常常会用到的工艺流程,刻蚀工艺是指在制造半导体器件过程中采用化学溶液或腐蚀性气体或等离子体除去晶圆内或晶圆表面膜层中不需要的部分的工艺。通常来说,主要采用化学溶液进行刻蚀的方法为湿法刻蚀,采用腐蚀性气体或等离子体进行刻蚀的方法为干法刻蚀。目前,可以使电路图形变得更精细的干法刻蚀得到越来越广泛的使用。随着微电子与集成电路行业的快速发展,等离子刻蚀工艺过程加工的半导体晶圆(wafer)的尺寸变得越来越大,而另一方面,栅极刻蚀的关键尺寸则在逐渐减小。为了保证这一高新工艺技术下半导体晶圆也就是晶圆的刻蚀质量,需要在工艺生产过程中对产品质量进行监控、对工艺故障进行诊断以及对重点参数进行预测。
目前,主要是采用人工测量法来获取刻蚀装置刻蚀被刻蚀对象(晶圆上某一膜层)的刻蚀速率以及刻蚀均匀性,该膜层例如是氮化硅或者氧化硅。具体的,首先采用膜厚测量仪测量出晶圆上的不同位置在刻蚀前后该膜层的厚度(也称为膜厚),再将所有位置的前后膜厚差(即为刻蚀掉的膜厚)除以工艺的刻蚀时间,就可以得到晶圆上各个位置的刻蚀速率,最后将所有的刻蚀速率求平均值,就可以得到该膜层的平均刻蚀速率。而对于该膜层的刻蚀均匀性,则是先计算晶圆上各个位置的刻蚀速率的标准差,再将该标准差除以该膜层的平均刻蚀速率,所得到的比值即为这片晶圆的刻蚀均匀性。
这种人工测量方法,在测量刻蚀速率的过程中,膜层已经经过了刻蚀工艺,无法再利用该膜层所在的晶圆进行其他工艺参数的测量,如果进行其他工艺参数的测量,则需要使用新的晶圆,这样对于进行多个工艺参数的测量来说就需要同时使用多个晶圆,大大增加了测量成本。并且整个测量过程耗时较长,不利于提高生产效率。
实用新型内容
本实用新型的目的是提供一种工艺参数检测晶圆,以解决现有技术无法使用一个晶圆完成多个工艺参数测量的问题。
为了解决上述技术问题,本实用新型提供一种工艺参数检测晶圆,包括:承载晶圆,包括一待测试膜层;以及多个用于测试所述待测试膜层的工艺参数的测试晶圆,设置在承载晶圆上;其中,所述测试晶圆为多层结构,所述测试晶圆上远离所述承载晶圆的膜层与所述待测试膜层的材料相同。。
进一步的,所述待测试膜层的材料是多晶硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的多晶硅层。
进一步的,所述待测试膜层的材料是氮化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的氮化硅层。
进一步的,所述待测试膜层的材料是氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的氧化硅层。
进一步的,所述待测试膜层的材料是碳化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的碳化硅层。
进一步的,所述待测试膜层的材料是氮氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的氮氧化硅层。
进一步的,所述待测试膜层的材料是掺碳的二氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的掺碳的二氧化硅层。
进一步的,所述待测试膜层的材料是掺硼的二氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的掺硼的二氧化硅层。
进一步的,所述待测试膜层的材料是掺磷的二氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的掺磷的二氧化硅层。
进一步的,所述待测试膜层的材料是硼磷硅玻璃,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的硼磷硅玻璃层。
进一步的,所述承载晶圆的直径为300mm或450mm。
进一步的,所述测试晶圆的直径为45mm~55mm。
进一步的,所述测试晶圆的数量为2~6个。
进一步的,所述工艺参数包括关键尺寸、宽长比、厚度以及介电常数。
本实用新型提供的工艺参数检测晶圆,通过在承载晶圆上设置多个用于测试承载晶圆的工艺参数的测试晶圆,并使所述测试晶圆的材料与所述承载晶圆的待测试膜层的材料相同,或使所述测试晶圆上远离所述承载晶圆的膜层与所述承载晶圆的待测试膜层的材料相同,从而通过多个测试晶圆同时检测所述承载晶圆的待测试膜层的多项工艺参数(如厚度、关键尺寸、宽长比等),实现使用同一个承载晶圆就可以完成多项工艺参数的测量的目的,而不需要每测量一个工艺参数就引进一个新的承载晶圆,即节省了测试时间,又节省了花费承载晶圆所需要的成本,提高了测试效率。
附图说明
图1是本实用新型实施例提供的工艺参数检测晶圆的俯视结构示意图。
图2是图1所示的工艺参数检测晶圆中测试晶圆的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型提出的工艺参数检测晶圆作进一步详细说明。根据下面说明和权利要求书,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用于方便、明晰地辅助说明本实用新型实施例的目的。
图1是本实用新型实施例提供的工艺参数检测晶圆的俯视结构示意图。所述工艺参数检测晶圆10包括:承载晶圆11以及多个用于测试承载晶圆的待测试膜层的工艺参数的测试晶圆12,所述测试晶圆12设置在所述承载晶圆11上;其中,所述测试晶圆12为多层结构,所述测试晶圆12上远离所述承载晶圆11的膜层与所述承载晶圆11的待测试膜层的材料相同,从而通过多个测试晶圆同时测试所述承载晶圆的待测试膜层的多项工艺参数(如厚度、关键尺寸、宽长比等),实现使用同一个承载晶圆11就可以完成多项工艺参数的测量的目的,而不需要每测量一个工艺参数就引进一个新的承载晶圆11,即节省了测试时间,又节省了花费承载晶圆11所需要的成本。
在本实施例中,所述承载晶圆11上待测试膜层的材料是多晶硅(poly),所述测试晶圆12为双层结构,如图2所示,所述测试晶圆12包括键合在所述承载晶圆11上的单晶硅层121以及覆盖在所述单晶硅层121上的多晶硅层122,由于多晶硅层122与承载晶圆11的待测试膜层的材料相同,因此通过测试所述多晶硅层122的各项工艺参数即可得知所述承载晶圆11的待测试膜层的各项工艺参数。并且,在同一承载晶圆11上设置多个测试晶圆12,如此便可通过多个测试晶圆12同时测试多个工艺参数。具体而言,若在承载晶圆11上键合有四个测试晶圆12,即可同时测试四个工艺参数:关键尺寸(CD)、宽长比(aspect)、厚度以及介电常数,通过上述工艺参数,由此可进一步得知承载晶圆11的刻蚀速率(Etch Rate)。
其中,承载晶圆11和测试晶圆12的尺寸可根据具体的工艺来确定,例如所述承载晶圆11的直径可为较为常用的300mm或450mm,而所述测试晶圆12的直径则为45mm~55mm。
在本实施例中,所述工艺参数检测晶圆10可通过以下方法形成;首先,形成单晶晶块,该单晶晶块可以是如本领域中已知的所形成的单晶硅晶块;然后将多晶材料嵌入该单晶晶块以形成复合晶块,在本实施例中,单晶硅晶块在硅粉末中位于期望位置,然后烧结该硅粉末以形成多晶硅部分;接着,该复合晶块被切片成测试晶圆12,由此所述测试晶圆12即为双层结构(单晶硅层121和多晶硅层122);最后,需要将制作完成的晶圆单元12键合至承载晶圆11(本实施例中为多晶硅)上,可利用1100℃~1300℃的氢气环境,将晶圆单元12中的单层硅层键合至承载晶圆上。当然,上述只是示意性的说明了本实用新型的工艺参数检测晶圆的制作方法,也可利用其它公知方法形成工艺参数检测晶圆。
在本实用新型的其它具体实施例中,所述承载晶圆的材料也可以是氮化硅,相应的,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的氮化硅层;或者,所述承载晶圆的材料是氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的氧化硅层;或者,所述待测试膜层的材料是碳化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的碳化硅层;或者,所述待测试膜层的材料是氮氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的氮氧化硅层;或者,所述待测试膜层的材料是掺碳的二氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的掺碳的二氧化硅层;或者,所述待测试膜层的材料是掺硼的二氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的掺硼的二氧化硅层;或者,所述待测试膜层的材料是掺磷的二氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的掺磷的二氧化硅层;或者,所述待测试膜层的材料是硼磷硅玻璃,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的硼磷硅玻璃层,当然,所述承载晶圆和测试晶圆的材料还可以作其它变换,在此不一一例举。
进一步地,工艺参数检测晶圆10包括:承载晶圆11以及多个用于测试承载晶圆的待测试膜层的工艺参数的测试晶圆12,所述测试晶圆12设置在所述承载晶圆11上;其中,所述测试晶圆12为单层结构,所述测试晶圆12与所述承载晶圆11的待测试膜层的材料相同。
其中,承载晶圆11和测试晶圆12的尺寸可根据具体的工艺来确定,例如所述承载晶圆11的直径可为较为常用的300mm或450mm,而所述测试晶圆12的直径则为45mm~55mm。
显然,本领域的技术人员可以对实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。

Claims (19)

1.一种工艺参数检测晶圆,其特征在于,包括:
承载晶圆,包括一待测试膜层;以及
多个用于测试所述待测试膜层的工艺参数的测试晶圆,设置在承载晶圆上;
其中,所述测试晶圆为多层结构,所述测试晶圆上远离所述承载晶圆的膜层与所述待测试膜层的材料相同。
2.根据权利要求1所述的工艺参数检测晶圆,其特征在于,所述待测试膜层的材料是多晶硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的多晶硅层。
3.根据权利要求1所述的工艺参数检测晶圆,其特征在于,所述待测试膜层的材料是氮化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的氮化硅层。
4.根据权利要求1所述的工艺参数检测晶圆,其特征在于,所述待测试膜层的材料是氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的氧化硅层。
5.根据权利要求1所述的工艺参数检测晶圆,其特征在于,所述待测试膜层的材料是碳化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的碳化硅层。
6.根据权利要求1所述的工艺参数检测晶圆,其特征在于,所述待测试膜 层的材料是氮氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的氮氧化硅层。
7.根据权利要求1所述的工艺参数检测晶圆,其特征在于,所述待测试膜层的材料是掺碳的二氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的掺碳的二氧化硅层。
8.根据权利要求1所述的工艺参数检测晶圆,其特征在于,所述待测试膜层的材料是掺磷的二氧化硅,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的掺磷的二氧化硅层。
9.根据权利要求1所述的工艺参数检测晶圆,其特征在于,所述待测试膜层的材料是硼磷硅玻璃,所述测试晶圆包括键合在所述承载晶圆上的单晶硅层以及覆盖在所述单晶硅层上的硼磷硅玻璃层。
10.根据权利要求1所述的工艺参数检测晶圆,其特征在于,所述承载晶圆的直径为300mm或450mm。
11.根据权利要求1或10所述的工艺参数检测晶圆,其特征在于,所述测试晶圆的直径为45mm~55mm。
12.根据权利要求1或10所述的工艺参数检测晶圆,其特征在于,所述测试晶圆的数量为2~6个。
13.根据权利要求1所述的工艺参数检测晶圆,其特征在于,所述工艺参数包括关键尺寸、宽长比、厚度以及介电常数。 
14.一种工艺参数检测晶圆,其特征在于,包括:
承载晶圆,包括一待测试膜层;以及
多个用于测试所述待测试膜层的工艺参数的测试晶圆,设置在承载晶圆上;
其中,所述测试晶圆为单层结构,所述测试晶圆与所述待测试膜层的材料相同。
15.根据权利要求14所述的工艺参数检测晶圆,其特征在于,所述待测试膜层的材料是硅,所述测试晶圆为单层结构,所述测试晶圆的材料为单晶硅。
16.根据权利要求14所述的工艺参数检测晶圆,其特征在于,所述承载晶圆的直径为300mm或450mm。
17.根据权利要求14或16所述的工艺参数检测晶圆,其特征在于,所述测试晶圆的直径为45mm~55mm。
18.根据权利要求14或16所述的工艺参数检测晶圆,其特征在于,所述测试晶圆的数量为2~6个。
19.根据权利要求14所述的工艺参数检测晶圆,其特征在于,所述工艺参数包括关键尺寸、宽长比、厚度以及介电常数。 
CN201120402652XU 2011-10-20 2011-10-20 工艺参数检测晶圆 Expired - Fee Related CN202473870U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201120402652XU CN202473870U (zh) 2011-10-20 2011-10-20 工艺参数检测晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201120402652XU CN202473870U (zh) 2011-10-20 2011-10-20 工艺参数检测晶圆

Publications (1)

Publication Number Publication Date
CN202473870U true CN202473870U (zh) 2012-10-03

Family

ID=46922013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201120402652XU Expired - Fee Related CN202473870U (zh) 2011-10-20 2011-10-20 工艺参数检测晶圆

Country Status (1)

Country Link
CN (1) CN202473870U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111024016A (zh) * 2019-12-04 2020-04-17 中国电子科技集团公司第十三研究所 一种膜厚样片及膜厚样片的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111024016A (zh) * 2019-12-04 2020-04-17 中国电子科技集团公司第十三研究所 一种膜厚样片及膜厚样片的制备方法
CN111024016B (zh) * 2019-12-04 2021-10-15 中国电子科技集团公司第十三研究所 一种膜厚样片及膜厚样片的制备方法

Similar Documents

Publication Publication Date Title
CN201238043Y (zh) 控片和挡片
CN102842518B (zh) 多晶硅假栅移除后的监控方法
TWI699461B (zh) 一種校準磊晶腔溫度的方法
CN103165485A (zh) 毫秒退火工艺稳定性的监测方法
CN202473870U (zh) 工艺参数检测晶圆
CN105304514A (zh) 一种半导体深孔刻蚀后的工艺监控方法
CN101562122B (zh) 干法蚀刻方法以及硅片蚀刻方法
CN103972049B (zh) 晶圆回收方法
CN106024675A (zh) 一种半导体硅晶片腐蚀液及其腐蚀方法
CN113113286A (zh) 一种半导体芯片研磨片损伤层深度的简易确定方法
CN102054754A (zh) 金属互连线的制造方法
CN102623366B (zh) 监测退火过程温度的方法
CN107342254B (zh) 晶边刻蚀机台的校准方法
CN113029070A (zh) 一种监测原子层沉积薄膜生长厚度的方法
CN102810491B (zh) 后栅工艺移除多晶硅假栅制程的监控方法
US9136127B2 (en) Method of fabricating GOI silicon wafer, GOI silicon wafer and GOI detection method
US20180151456A1 (en) Method and system for wet chemical bath process
CN103258758B (zh) 膜厚量测机台中颗粒的监控方法及控片
CN108666233B (zh) 一种可用作挡片或控片的晶片制备方法及晶片
CN102751211A (zh) 快速热退火设备中氧气浓度的监测方法
CN109560002A (zh) 晶圆翘曲程度的监控方法
CN113496908B (zh) 半导体器件的检测方法、半导体器件及电子设备
CN217444341U (zh) 干法刻蚀设备
TW202303137A (zh) 一種矽片金屬含量測試方法和設備
CN105280515A (zh) 测试芯片制造过程中电荷累积的方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130424

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130424

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone, Beijing

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20181020