CN113496908B - 半导体器件的检测方法、半导体器件及电子设备 - Google Patents
半导体器件的检测方法、半导体器件及电子设备 Download PDFInfo
- Publication number
- CN113496908B CN113496908B CN202010270702.7A CN202010270702A CN113496908B CN 113496908 B CN113496908 B CN 113496908B CN 202010270702 A CN202010270702 A CN 202010270702A CN 113496908 B CN113496908 B CN 113496908B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- inspection
- group
- steps
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000001514 detection method Methods 0.000 title claims abstract description 40
- 238000007689 inspection Methods 0.000 claims abstract description 149
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims 1
- 238000005259 measurement Methods 0.000 abstract description 14
- 235000012431 wafers Nutrition 0.000 description 113
- 238000010586 diagram Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本公开提供了一种半导体器件的检测方法、半导体器件及电子设备，包括如下步骤：提供一个半导体器件组；根据检查规则检测所述半导体器件组，使得所述半导体器件组中的各个半导体器件的检测步骤数量均一化。其中各个检测步骤组中的某两个或者多个检测步骤，不会都测量同一个半导体器件组中的同一个半导体器件。这种情况下，检测步骤组中的其他检测步骤则被省略。对于每个检测步骤，根据该检测步骤的预设检查概率，当该检测步骤被连续两个以上的半导体器件排除时，在下一个半导体器件执行该检测步骤。本公开的优点在于，使每个半导体器件组的测量次数均一化；使每个半导体器件组的整体工艺时间均一化。
Description
技术领域
本公开涉及半导体制造技术领域，具体涉及一种半导体器件的检测方法、半导体器件及电子设备。
背景技术
制作半导体的实际生产工艺称为生产步骤(product step)。确认生产步骤是否存在不良或不良程度的阶段称为检测步骤(measure step)。虽然生产步骤为必须进行的程序，但检测步骤考量时间与费用等，可以选择性地进行，选择进行与否的规则(Rule)称为检查规则(Check Rule)。
检查规则设定后实际测量时各晶圆组(Lot)的检测步骤的数量可能不同，因此发生只有部份晶圆组的测量量增加的情况。
发明内容
本公开的目的是针对上述现有技术的不足提出的一种半导体器件的检测方法，该目的是通过以下技术方案实现的。
本公开的第一方面提出了一种半导体器件的检测方法，所述方法包括如下步骤：
提供一个半导体器件组；
根据检查规则检测所述半导体器件组，使得所述半导体器件组中的各个半导体器件的检测步骤数量均一化。
本公开的第二方面提出了一种半导体器件组，其根据第一方面所述的方法进行检测。
本公开的第三方面提出了一种电子设备，其用于控制半导体器件组以实现根据第一方面所述的方法进行的检测。
本公开的方法的原理是，使检测步骤(step)可以成组(Group)设定，其中各个检测步骤组中的某两个或者多个检测步骤，不会都测量同一个半导体器件组(Lot)中的同一个半导体器件。换言之，每个检测步骤组中的各个检测步骤分别在不同的半导体器件上进行检测。这种情况下，检测步骤组中的其他检测步骤则被省略。因此,不同的半导体器件组,测量的次数都是一样的。对于每个检测步骤，根据该检测步骤的预设检查概率，当该检测步骤被连续两个以上的半导体器件排除时，在下一个半导体器件执行该检测步骤。
在本公开实施例中，本公开的优点在于，使每个半导体器件组的测量次数均一化；使每个半导体器件组的整体工艺时间均一化。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为现有技术中晶圆组的检测步骤及规则示意图；
图2为现有技术中晶圆组的检测步骤及规则下在晶圆组中每个晶圆涉及的检测步骤示意图；
图3为现有技术中晶圆组的检测步骤及规则下在晶圆组中每个晶圆涉及的检测步骤个数示意图；
图4为本公开根据一示例性实施例示出的一种半导体器件的检测方法的实施例流程图；
图5为本公开中晶圆组的检测步骤及规则下在晶圆组中每个晶圆涉及的检测步骤示意图；
图6为本公开中晶圆组的检测步骤及规则下在晶圆组中每个晶圆涉及的检测步骤个数示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
如图1所示，图1为现有技术中晶圆组的检测步骤及规则示意图；在生产产品X(例如晶圆)的过程中，可以包括多个生产阶段，例如阶段①、②、③。在阶段①中，可以包括多个检测步骤，例如A、B、C。在阶段②中，可以包括多个检测步骤，例如D、E、F。在阶段③中，可以包括多个检测步骤，例如G、H。一个晶圆组可以包括多个晶圆，例如10到50个之间。在图1中，包括11个晶圆，其中每个检测步骤都仅对部分的晶圆进行检测。例如，在阶段①中，检测步骤A对一个晶圆组的11个晶圆中的50％进行检测，检测步骤B对一个晶圆组的11个晶圆中的25％进行检测，检测步骤C对一个晶圆组的11个晶圆中的20％进行检测。在阶段②中，检测步骤D对一个晶圆组的11个晶圆中的50％进行检测，检测步骤E对一个晶圆组的11个晶圆中的20％进行检测，检测步骤F对一个晶圆组的11个晶圆中的10％进行检测。在阶段③中，检测步骤G对一个晶圆组的11个晶圆中的50％进行检测，检测步骤H对一个晶圆组的11个晶圆中的10％进行检测。
如图2所示，图2为现有技术中晶圆组的检测步骤及规则下在晶圆组中每个晶圆涉及的检测步骤示意图；其中，晶圆1涉及检测步骤A、B、C、D、E、F、G、H，晶圆2没有进行任何检测步骤，晶圆3涉及检测步骤A、D、G，晶圆4没有进行任何检测步骤，晶圆5涉及检测步骤A、B、D、G，晶圆6涉及检测步骤C、E，晶圆7涉及检测步骤A、D、G，晶圆8没有进行任何检测步骤，晶圆9涉及检测步骤A、B、D、G，晶圆10没有进行任何检测步骤，晶圆11涉及检测步骤A、C、D、E、F、G、H。
如图3所示，图3为现有技术中晶圆组的检测步骤及规则下在晶圆组中每个晶圆涉及的检测步骤个数示意图；其中，晶圆1涉及8个检测步骤，晶圆2没有进行任何检测步骤，晶圆3涉及检测3个步骤，晶圆4没有进行任何检测步骤，晶圆5涉及4个检测步骤，晶圆6涉及2个检测步骤，晶圆7涉及3个检测步骤，晶圆8没有进行任何检测步骤，晶圆9涉及4个检测步骤，晶圆10没有进行任何检测步骤，晶圆11涉及7个检测步骤。由此可见，现有技术中，检查规则设定后实际测量时各晶圆组(Lot)的检测步骤的数量可能不同，而且非常的不均衡，有的晶圆得到了高达8次的检测，而有的晶圆却一次检测都没有得到。因此发生只有部份晶圆组的测量量增加的情况。
如图4所示，图4为本公开根据一示例性实施例示出的一种半导体器件的检测方法的实施例流程图。
本公开的方法的原理是，使检测步骤(step)可以成组(Group)设定，其中各个检测步骤组中的某两个或者多个检测步骤，不会都测量同一个半导体器件组(Lot)中的同一个半导体器件。换言之，每个检测步骤组中的各个检测步骤分别在不同的半导体器件上进行检测。这种情况下，检测步骤组中的其他检测步骤则被省略。因此,不同的半导体器件组,测量的次数都是一样的。对于每个检测步骤，根据该检测步骤的预设检查概率，当该检测步骤被连续两个以上的半导体器件排除时，在下一个半导体器件执行该检测步骤。如此，在半导体器件中的各个半导体器件之间，可以达到检测步骤的均一化。
具体的，如图4所示，一种半导体器件的检测方法，包括如下步骤：
S1、提供一个半导体器件组；
S2、根据检查规则检测所述半导体器件组，使得所述半导体器件组中的各个半导体器件的检测步骤数量均一化。
具体的检查规则包括如下方面：
根据多个生产步骤确定每个生产步骤对应的检测步骤组；
所述半导体器件组在进行所述生产步骤的某一个后，所述半导体器件组中的各个半导体器件各自阶段性地通过该生产步骤对应的检测步骤组，依据预先设定确定需要进行的检测步骤；
之后所述半导体器件组准备下一个生产步骤。
其中，各个检测步骤组之间可能会有关联性,也可能是独立的，没有关联性。
在本公开的一个实施例中，每个检测步骤组中的各个检测步骤分别在不同的半导体器件上进行检测。在这个情况下，不执行检测步骤组中的其他检测步骤。
在本公开的一个实施例中，对于每个检测步骤，根据该检测步骤的预设检查概率，当该检测步骤被连续两个以上的半导体器件排除时，在下一个半导体器件执行该检测步骤。
在本公开的一个实施例中，所述半导体器件组中的各个半导体器件的检测次数间的差异不会超过一定的比率，该比率可以设定为1％～999％。
通过本公开的半导体器件的检测方法，本公开的优点在于，使每个晶圆组的测量次数均一化；使每个晶圆组的整体工艺时间均一化。
如图5所示，图5为本公开中晶圆组的检测步骤及规则下在晶圆组中每个晶圆涉及的检测步骤示意图；包括：
S1、提供一个半导体器件组，包括11个晶圆；
S2、根据检查规则检测所述半导体器件组，使得所述半导体器件组中的各个半导体器件的检测步骤数量均一化。
具体的检查规则包括如下方面：
根据多个生产步骤①、②、③确定每个生产步骤对应的检测步骤组；在步骤①中，可以包括多个检测步骤，例如A、B、C。在步骤②中，可以包括多个检测步骤，例如D、E、F。在步骤③中，可以包括多个检测步骤，例如G、H。
所述半导体器件组在进行所述生产步骤的某一个后，例如，在生产步骤①，所述半导体器件组中的各个半导体器件各自阶段性地通过该生产步骤对应的检测步骤组A、B、C，依据预先设定确定需要进行的检测步骤；例如，11个晶圆中的晶圆1、3、5、7、9、11，根据步骤A需要执行的比例50％而确定；11个晶圆中的晶圆2、6、10，根据步骤B需要执行的比例25％而确定；11个晶圆中的晶圆4、8，根据步骤C需要执行的比例20％而确定。
之后所述半导体器件组准备下一个生产步骤②，以此类推。
其中，各个检测步骤组之间可能会有关联性,也可能是独立的，没有关联性。
每个检测步骤组中的各个检测步骤分别在不同的半导体器件上进行检测。例如，第一个检测步骤组中，步骤A、B、C均在不同的半导体器件上进行了检测。在这个情况下，每个半导体器件只执行了一个检测步骤组中的检测步骤，而不执行检测步骤组中的其他检测步骤。
对于每个检测步骤，根据该检测步骤的预设检查概率，当该检测步骤被连续两个以上的半导体器件排除时，在下一个半导体器件执行该检测步骤。例如检测步骤G的预设检查概率为50％，当该检测步骤被连续两个的晶圆1、2排除时，在下一个晶圆3就必须执行该检测步骤G。而且，为了保证步骤G的检查概率达到50％，可以在晶圆5、6连续执行检查步骤G，以弥补晶圆1、2没有进行步骤G的检查。
最终，晶圆1涉及检测步骤A、D，晶圆2涉及检测步骤D、E，晶圆3涉及检测步骤A、D、G，晶圆4涉及检测步骤C、F，晶圆5涉及检测步骤A、D、G，晶圆6涉及检测步骤B、G，晶圆7涉及检测步骤A、D，晶圆8涉及检测步骤C、E、G，晶圆9涉及检测步骤A、D，晶圆10涉及检测步骤B、G，晶圆11涉及检测步骤A、D、H。在本实施例中，半导体器件组中的各个半导体器件的检测次数为2或3，它们之间的差异仅为1次，差异比率为50％。
如图6所示，图6为本公开中晶圆组的检测步骤及规则下在晶圆组中每个晶圆涉及的检测步骤个数示意图。其中，晶圆1涉及2个检测步骤，晶圆2涉及2个检测步骤，晶圆3涉及检测3个步骤，晶圆4涉及2个检测步骤，晶圆5涉及3个检测步骤，晶圆6涉及2个检测步骤，晶圆7涉及2个检测步骤，晶圆8涉及3个检测步骤，晶圆9涉及2个检测步骤，晶圆10涉及2个检测步骤，晶圆11涉及3个检测步骤。如此可以看出，本实施例的检查规则设定后，实际测量时各晶圆组(Lot)的检测步骤的数量非常的不均衡，保持在2个或3个检查步骤。
如此可以看出，通过本公开的半导体器件的检测方法，本公开的优点在于，使每个晶圆组的测量次数均一化；使每个晶圆组的整体工艺时间均一化。
根据本公开的精神，本公开提出了一种半导体器件组，其根据上述的检测方法进行检测，从而使每个半导体器件的测量次数均一化；使每个半导体器件的整体工艺时间均一化。
根据本公开的精神，本公开还提出了一种电子设备，其用于控制半导体器件组以实现根据上述的检测方法进行的检测，从而使每个半导体器件的测量次数均一化；使每个半导体器件的整体工艺时间均一化。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (7)
1.一种半导体器件的检测方法，其特征在于，所述方法包括如下步骤：
提供一个半导体器件组；
根据检查规则检测所述半导体器件组，使得所述半导体器件组中的各个半导体器件的检测步骤数量均一化；
所述检查规则包括：
根据多个生产步骤确定每个生产步骤对应的检测步骤组；
所述半导体器件组在进行所述生产步骤的某一个后，所述半导体器件组中的各个半导体器件，各自阶段性地通过该生产步骤对应的检测步骤组，执行依据预先设定确定的检测步骤；
所述半导体器件组准备下一个生产步骤；
所述检查规则进一步包括：
每个所述检测步骤组中的各个检测步骤分别在所述半导体器件组中不同的半导体器件上进行检测；
每个半导体器件在执行完所述检测步骤之后，不再执行检测步骤组中的其他检测步骤。
2.根据权利要求1所述的方法，其特征在于，
各个所述检测步骤组之间具有关联性,或者各个所述检测步骤组之间是独立的。
3.根据权利要求1或2所述的方法，其特征在于，
所述检查规则进一步包括：
对于每个检测步骤，根据该检测步骤的预设检查概率，当该检测步骤被连续两个以上的半导体器件排除时，在下一个半导体器件执行该检测步骤。
4.根据权利要求1或2所述的方法，其特征在于，
所述半导体器件组中的各个半导体器件的被检测次数间的差异不大于预设比率。
5.根据权利要求4所述的方法，其特征在于，
所述比率为1％～999％。
6.一种半导体器件组，其特征在于，其根据权利要求1-5任意一项所述的方法进行检测。
7.一种电子设备，其特征在于，其用于控制半导体器件组以实现根据权利要求1-5任意一项所述的方法进行的检测。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010270702.7A CN113496908B (zh) | 2020-04-08 | 2020-04-08 | 半导体器件的检测方法、半导体器件及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010270702.7A CN113496908B (zh) | 2020-04-08 | 2020-04-08 | 半导体器件的检测方法、半导体器件及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113496908A CN113496908A (zh) | 2021-10-12 |
| CN113496908B true CN113496908B (zh) | 2024-04-16 |
Family
ID=77994869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010270702.7A Active CN113496908B (zh) | 2020-04-08 | 2020-04-08 | 半导体器件的检测方法、半导体器件及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113496908B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007033248A (ja) * | 2005-07-27 | 2007-02-08 | Renesas Technology Corp | 半導体装置の検査方法および半導体装置のテスター |
| JP2010258021A (ja) * | 2009-04-21 | 2010-11-11 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN107037345A (zh) * | 2016-02-02 | 2017-08-11 | 上海和辉光电有限公司 | 晶圆测试时自我检测的方法及其晶圆测试制具 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6415971B2 (ja) * | 2014-12-25 | 2018-10-31 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法及び基板処理プログラムを記録した記録媒体 |
-
2020
- 2020-04-08 CN CN202010270702.7A patent/CN113496908B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007033248A (ja) * | 2005-07-27 | 2007-02-08 | Renesas Technology Corp | 半導体装置の検査方法および半導体装置のテスター |
| JP2010258021A (ja) * | 2009-04-21 | 2010-11-11 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN107037345A (zh) * | 2016-02-02 | 2017-08-11 | 上海和辉光电有限公司 | 晶圆测试时自我检测的方法及其晶圆测试制具 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113496908A (zh) | 2021-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101459095B (zh) | 晶圆在线检测方法及在线检测装置 | |
| US10641819B2 (en) | Alignment testing for tiered semiconductor structure | |
| CN103336239B (zh) | 晶圆测试的方法 | |
| KR20190016695A (ko) | 웨이퍼 정렬 방법 및 이를 이용하는 웨이퍼 검사 방법 | |
| JP2000174077A (ja) | 半導体ウエハーの検査方法 | |
| JP2010034138A (ja) | パターン検査装置、パターン検査方法およびプログラム | |
| US7982155B2 (en) | System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices | |
| CN113496908B (zh) | 半导体器件的检测方法、半导体器件及电子设备 | |
| US20150109013A1 (en) | Semiconductor device and method of testing the same | |
| JP5166916B2 (ja) | パターンの重ね合わせを行う装置およびデバイス製造方法 | |
| JPH11219997A (ja) | 電子デバイス検査システム及び電子デバイスの製造方法 | |
| CN116263559A (zh) | 基于机器学习预测待测图形上的光学临近效应缺陷的方法 | |
| KR100779922B1 (ko) | 반도체 소자 검사 시스템 | |
| EP1048956A2 (en) | Method and apparatus for analizing a semiconductor wafer manufacturing process | |
| TWI514492B (zh) | 驗證晶圓之電性測試是否存在偏移誤差的方法 | |
| KR102446956B1 (ko) | 카메라의 영상 노이즈 검출 방법 | |
| JP2015162574A (ja) | 半導体ウェーハの製造方法及び工程異常の検出方法 | |
| CN103887204A (zh) | 一种与激光退火工艺问题相关的排除硅片质量因素的方法 | |
| CN112670196B (zh) | 晶圆检测方法 | |
| US11449984B2 (en) | Method and system for diagnosing a semiconductor wafer | |
| US9964587B2 (en) | Semiconductor structure and testing method using the same | |
| KR20180036195A (ko) | 웨이퍼 맵의 형성 방법 | |
| KR101007939B1 (ko) | 프로브 카드 가열 방법 및 반도체 웨이퍼 검사 방법 | |
| US11037842B2 (en) | Semiconductor device with inspection patterns | |
| CN114253082A (zh) | 涂胶厚度抽样测量方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |