JP2015162574A - 半導体ウェーハの製造方法及び工程異常の検出方法 - Google Patents

半導体ウェーハの製造方法及び工程異常の検出方法 Download PDF

Info

Publication number
JP2015162574A
JP2015162574A JP2014036810A JP2014036810A JP2015162574A JP 2015162574 A JP2015162574 A JP 2015162574A JP 2014036810 A JP2014036810 A JP 2014036810A JP 2014036810 A JP2014036810 A JP 2014036810A JP 2015162574 A JP2015162574 A JP 2015162574A
Authority
JP
Japan
Prior art keywords
manufacturing process
abnormality
manufacturing
wafer
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014036810A
Other languages
English (en)
Inventor
正弘 加藤
Masahiro Kato
正弘 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2014036810A priority Critical patent/JP2015162574A/ja
Priority to PCT/JP2015/000344 priority patent/WO2015129157A1/ja
Priority to TW104104586A priority patent/TW201545200A/zh
Publication of JP2015162574A publication Critical patent/JP2015162574A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】製造した半導体ウェーハに異常が発生した場合に、すべての製造工程が終了した後の半導体ウェーハから、どの製造工程で異常が発生したのかを迅速かつ容易に特定することができる半導体ウェーハの製造方法及び工程異常検出方法を提供する。
【解決手段】複数の材料ウェーハに対し、複数の製造工程を施すことによって半導体ウェーハを製造する方法であって、複数の材料ウェーハを各製造工程に投入する際、製造工程毎に複数の材料ウェーハを配置する際の回転角度、材料ウェーハの配置位置、及び処理順のいずれか1つ以上を、それ以前の製造工程の回転角度、配置位置、及び処理順と異なるように変更して複数の材料ウェーハを各製造工程に投入し、半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法。
【選択図】 図1

Description

本発明は、半導体材料からなる材料ウェーハを用いて、デバイス作製用半導体ウェーハ又はデバイスが形成された半導体ウェーハを製造する方法に関し、特に、その方法で製造された半導体ウェーハの製造工程における工程異常の検出方法に関する。
一般的に、半導体材料からなる材料ウェーハを用いて、デバイス作製用半導体ウェーハやデバイスが形成された半導体ウェーハを製造する際、材料となる材料ウェーハ(例えば、シリコン単結晶ウェーハ)に対し、研磨、膜成長、エッチング、イオン注入、洗浄、熱処理、露光、塗布等の様々な処理を行う。そのような複数の製造工程を行う中で、突発的な異常が発生することがある。ウェーハの表面欠陥や汚染の発生等といった異常が発生した場合は、いち早くそれを検知し、原因の究明と対策を行うことが必要となる。
異常を検知する方法としては、各製造工程の終了直後に検査を行うことが有効であるとされている。しかし、製造工程によっては途中の検査を実施することが困難な場合がある。また、半導体ウェーハの品質を各製造工程が終了するたびに検査することは多大な労力と時間を要し、コスト増大や生産性低下の要因となる。
また、仮に全製造工程で詳細な調査を実施するとしても、異常がすぐに顕在化せず複数の製造工程を経た後で顕在化する場合があり、この場合は各製造工程間で的確に異常を検知することができない。このように、実際の半導体ウェーハの各製造工程では、さまざまな制約により、途中で異常を検出できない場合がある。
特許文献1には、生産ラインの製造工程の異常を自動的にしかも早期に診断可能な自動診断システムが記載されている。特許文献2には、ウェーハ表面情報を蓄積したデータを、ウェーハ処理工程などの不良工程の特定処理において役立てるウェーハ表面情報処理装置が記載されている。特許文献3には、迅速に不良工程を探し出せる工程管理方法およびその方法を使用したシステムが記載されている。しかし、特許文献1〜3に記載の装置、方法も、製造工程間又は製造工程中に、材料ウェーハの検査や材料ウェーハの特性の測定をしているため、上記のような問題を解決するには至っていない。
また、突発的な工程異常が発生した場合、本質的な原因究明および有効な対策が完了するまで、半導体ウェーハの製造工程を再開することができず、その間の製造業務に大きな損失を与えてしまう。従って、迅速に原因究明することが必要となるが、最終製造工程の終了段階で異常が検知された場合には、途中のどの製造工程に異常があったのかを即座に判断することが困難となる。異常の形態を詳細に調査する方法や、号機間差や処理日時等の状況から推定する方法等により原因究明を試みるが、発生した異常に特徴が少ない場合には原因を特定するまでに多大な時間や労力を要することがある。
特開平10−206200号公報 特開2002−110754号公報 特開2008−77665号公報
本発明は前述のような問題に鑑みてなされたもので、製造した半導体ウェーハに異常が発生した場合に、すべての製造工程が終了した後の半導体ウェーハから、どの製造工程で異常が発生したのかを迅速かつ容易に特定することができる半導体ウェーハの製造方法及び工程異常の検出方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、複数の材料ウェーハに対し、複数の製造工程を施すことによって半導体ウェーハを製造する方法であって、前記複数の材料ウェーハを各製造工程に投入する際、製造工程毎に前記複数の材料ウェーハを配置する際の回転角度、前記材料ウェーハの配置位置、及び処理順のいずれか1つ以上を、それ以前の製造工程の前記回転角度、前記配置位置、及び前記処理順と異なるように変更して前記複数の材料ウェーハを各製造工程に投入し、半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法を提供する。
このように、製造工程毎に材料ウェーハの回転角度、配置位置、及び処理順を作為的に変化させ、各製造工程で材料ウェーハに回転角度、配置位置、処理順についての特徴付けをする。このようにすると、製造した半導体ウェーハに異常が検知された際に、各製造工程での材料ウェーハの特徴とウェーハ面内に現れた異常の特徴とを比較するだけで、異常が発生した製造工程がどの製造工程であるかを特定できる。更に、本発明は各製造工程間で必ずしも品質検査を実施する必要がないため、コスト増大及び生産性悪化を抑制することができる。
このとき、前記回転角度を変更する場合には、前記複数の材料ウェーハを各製造工程に投入する際、製造工程毎に特定の材料ウェーハを他の材料ウェーハの回転角度と異なるように所定の前記回転角度だけ自転させて変更することができる。
製造工程において、このように材料ウェーハに特徴付けをすれば、ウェーハに異常が検知された際に、ウェーハの回転角度に対応するウェーハ面内の異常の発生位置を評価するだけで、異常が発生した製造工程をより容易に特定できる。
またこのとき、前記配置位置又は前記処理順を変更する場合には、前記複数の材料ウェーハを各製造工程に投入する際、最初の製造工程における前記複数の材料ウェーハの配置位置又は処理順を基準とし、以後の製造工程毎に、前記基準から配置位置又は処理順を変更することができる。
製造工程において、このように材料ウェーハに特徴付けをすれば、ウェーハの配置位置又は処理順に対応するウェーハ面内の異常の連続性を評価するだけで、異常が発生した製造工程をより容易に特定できる。
このとき、前記回転角度、前記配置位置、及び前記処理順の変更は、所定の周期単位で変更することができる。
このように、規則的に所定の周期単位で変更することでウェーハに発生した異常の特徴の判別がより容易となり、異常が発生した製造工程がどこであるかをより簡単かつ迅速に特定できる。
またこのとき、前記半導体ウェーハが貼り合わせSOIウェーハとすることが好ましい。
本発明の製造方法は特に貼り合わせSOIウェーハの製造を行う場合に特に好適である。
また、本発明によれば、上記の半導体ウェーハの製造方法によって製造された複数の半導体ウェーハの所定の品質の面内分布を測定し、該面内分布のパターンと、前記回転角度、或いは、前記配置位置又は前記処理順との対応を比較することによって、異常の有無及び/又は異常が発生した工程を特定することを特徴とする工程異常の検出方法が提供される。
上記の方法で製造された複数の半導体ウェーハの所定の品質の面内分布と、製造工程毎の、回転角度、或いは、配置位置又は処理順の対応を比較すれば、異常の有無、異常が発生した製造工程を迅速かつ容易に特定することができる。
また、異常の有無及び/又は異常が発生した工程を特定する際に、ソフトウェアによる自動判定を行うことが好ましい。
このようにすれば、自動で異常の有無と異常が発生した製造工程を特定できるため、特定に掛かる労力及び時間をより抑えることができる。
本発明の半導体ウェーハの製造方法及び工程異常の検出方法であれば、製造が完了した半導体ウェーハに異常が発生した場合に、どの製造工程で異常が発生したのかを容易に特定できる。更に、全ての製造工程が終了した半導体ウェーハに対して品質の検査を行えば異常が発生した製造工程を特定できるため、各製造工程間に必ずしも品質検査を行う必要が無く、時間、労力、コストの増大を抑制することができる。
本発明の製造方法を適用した実施例1の製造工程を示したフロー図である。 実施例1において検出されたウェーハの欠陥の面内分布を示した図である。 実施例1のソフトウェアに適用するアルゴリズムにおけるウェーハ表面領域の分割方法の一例を示した図である。 図3におけるウェーハの表面領域ごとの欠陥個数を示したグラフである。 図4のグラフの欠陥個数を規格化した場合を示したグラフである。 実施例1における全てのウェーハの表面領域ごとの欠陥個数を示したグラフである。 図6においてウェーハ3の欠陥分布の角度をシフトさせた場合を示したグラフである。 本発明の製造方法を適用した実施例2の製造工程を示したフロー図である。 実施例2において検出されたウェーハの欠陥の個数を示した図である。 RMS値の計算方法の一例を示した概略図である。 実施例2における製造工程ごとの欠陥個数及びRMS値を示したグラフである。 比較例1におけるウェーハの欠陥の面内分布を示した図である。 比較例2における製造工程ごとの欠陥個数及びRMS値を示したグラフである。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
上記のように、半導体ウェーハの製造工程間で異常を検出するための調査を行うと多大な労力と時間を要し、コスト増大や生産性悪化の要因となる。更に、工程異常にはその製造工程終了直後に顕在化せず即座に検出できないものもある。
そのため、全製造工程を施した後の半導体ウェーハに存在する異常から、どの製造工程で異常が発生したのかを特定することができれば、確実に異常を検出でき、かつコスト増大や生産性悪化を防止できるが、そのような半導体ウェーハの製造方法及び工程異常の検出方法は未だ開発されていなかった。
シリコン単結晶ウェーハ等を材料ウェーハとするデバイス作製用半導体ウェーハ又はデバイスが形成された半導体ウェーハの製造には様々な工程が含まれ、起こりうる異常も多岐にわたるため、事前にその内容を予測することは難しい。しかし、突発的に異常が発生する場合の共通の特徴として、空間的、あるいは時間的に一定の連続性を示すことを本発明者は知見した。
例えば、熱処理炉内において何らかの汚染が発生する場合、汚染源から数十〜数百mmの範囲の材料ウェーハに影響が現れ、さらに汚染源からの距離に応じてその影響が連続的に弱まる傾向を示す。一般的な直径200mm〜300mmの円形ウェーハの場合面内に不均一な異常分布(汚染の分布)が現れ、異常の原因を調査する上で重要な情報となる。
また、処理対象の材料ウェーハの装置内での配置位置について考えると、バッチ式で処理を行う製造工程では、材料ウェーハが数mm〜十数mm間隔で平行に並べられることが多く、ここに、数十mm〜数百mmの範囲にわたる汚染が発生する場合、材料ウェーハの配置位置に対応して品質の異常に空間的な連続性が現れる。枚葉処理を行う製造工程においても、異常の影響度が時間的に変化するため、やはり材料ウェーハの処理順に対応して、ウェーハの品質の異常に時間的な連続性が現れる。
このように、処理方式がバッチ式及び枚葉式のいずれの方式であっても、回転角度、配置位置、処理順に応じて、ウェーハ面内の異常の分布や個数等に、空間的又は時間的な連続性を伴う特徴が現れる。ここでは、熱処理炉における汚染を例に説明をしたが、このような異常についての特徴は他のあらゆる製造工程における異常について共通する。
これらの特徴は、異常の原因となった製造工程を解明する上で重要な手がかりとなるにも関わらず、従来の半導体ウェーハの製造方法において、全製造工程を通して全ての材料ウェーハは同じ方向に揃えられ、材料ウェーハの配置位置は常に同じ順番が維持されたまま処理される。このため、半導体ウェーハの回転角度、配置位置、処理順に対応する特徴的な異常のパターンが発生したとしても、そのパターンからどの製造工程で異常が発生したのかを区別することができず、異常の原因の特定ができなかった。
そこで、本発明者は、製造工程毎に複数の材料ウェーハを配置する際の回転角度、材料ウェーハの配置位置、及び処理順のいずれか1つ以上を、それ以前の製造工程の回転角度、配置位置、及び処理順と異なるように変更して複数の材料ウェーハを各製造工程に投入すれば上記目的を達成できることに想到し、本発明を完成させた。
ここで、製造工程毎に複数の材料ウェーハを配置する際の回転角度を他の製造工程と異なるようにして変更する場合について説明する。
回転角度を変更する場合には、製造工程毎に特定の材料ウェーハを他の材料ウェーハの回転角度と異なるように所定の回転角度だけ自転させることができる。
具体的には、例えば、Aという製造工程では1番目と11番目の材料ウェーハのみ他の材料ウェーハと90度ずれた回転角度にして装置内のスロット等に仕込み、次のBの製造工程では、2番目と12番目の材料ウェーハのみを90度ずらして仕込む。このようにして製造工程毎に、材料ウェーハの回転角度について他の製造工程と異なるように特徴付けをする。
このようにして製造工程毎に材料ウェーハに特徴付けをした結果、製造した半導体ウェーハから異常が検知された際、半導体ウェーハ面内における異常の発生位置等の特徴が、回転角度をずらしたウェーハと他のウェーハとで異なるため、異常の発生位置等を比較するだけで原因工程が特定される。
また、例えばパターニング工程のように、ウェーハを配置する際の回転角度を自由に変更することができない製造工程もある。
この場合は、バッチ式の装置内においてどのスロットにどの材料ウェーハを配置するかなどといった配置位置、枚葉式の装置においては処理順を変化させることで、材料ウェーハに特徴付けを行う。
そして、配置位置又は処理順を変更する場合には、最初の製造工程における複数の材料ウェーハの配置位置又は処理順を基準とし、以後の製造工程毎に、基準から配置位置又は処理順を変更することができる。
そして、回転角度、配置位置、処理順を変化させる際には、所定の周期単位で変更することができる。
このように、規則的に所定の周期単位で変更することでウェーハに発生した異常の特徴の判別がより容易となり、異常が発生した製造工程がどこであるかをより簡単かつ迅速に特定できる。
ここで、バッチ式の複数の製造工程において材料ウェーハの配置位置を変更する際に、所定の周期単位で配置位置を変更するパターンの一例を以下に説明する。
例として、所定の間隔で平行に並べられた複数の材料ウェーハの並び順を各製造工程で変更していく場合を挙げる。
まず、最初の製造工程のウェーハの並び順を基準とする。そして、Aの製造工程では、先頭から5枚周期で材料ウェーハの並び順を反転させ、Bの製造工程では10枚周期で並び順を反転させることで配置位置を他の工程とは異なるように変化させる。この場合、最終的な異常が検知された場合に、5枚あるいは10枚単位で発生した異常の連続性に所定のパターンが現れ、そのパターンから異常が発生した原因工程を特定することが可能となる。
また、製造工程毎に材料ウェーハの回転角度、配置位置、処理順を変更させる手段としては、各製造工程で使用する装置に組み込まれた搬送ロボットを利用し、材料ウェーハの回転角度、配置位置、処理順の調整などの搬送動作を実行させればよい。また、装置の搬送ロボットで特殊な搬送パターンを指定できない場合は、各製造工程の処理前にウェーハのソーティング装置等を用いて、材料ウェーハの回転角度や並び順を変更して、収納ボックスに材料ウェーハを準備しておけば、処理装置内での材料ウェーハの回転角度、配置位置、処理順を変更できる。また、前工程の装置で特殊な搬送が可能である場合は、前工程終了時に、次工程で目的とする回転角度、配置位置、処理順で材料ウェーハを収納することもできる。
次に、本発明の工程異常の検出方法について説明する。
本発明の工程異常の検出方法は、上記の方法で製造された複数の半導体ウェーハの所定の品質の面内分布を測定し、面内分布のパターンと、回転角度、或いは、配置位置又は処理順との対応を比較することによって、異常の有無及び/又は異常が発生した工程を特定する。
異常を検知するために用いられる評価方法としては、一般的な光散乱法による欠陥検出(LPD(Light Point Defect)測定)、光干渉法による膜厚測定、μ−PCD(Microwave Photo Conductivity Decay)法による少数キャリアライフタイム測定、酸化膜耐圧、p−n接合リーク、C−V特性評価等の各種電気特性評価による方法が考えられるが、これらに限定されない。発生した異常の面内分布を検知又は定量的な評価ができるものであればあらゆる評価方法が有効である。
なお、ここまで極端な突発的異常に対してのみ説明を行ってきたが、品質的に合格となる軽微な品質悪化に対しても本発明を適用することが可能である。この場合、一定期間の製造で、共通した特徴付けを継続して行い、その期間の検査結果を積算、平均化することで、僅かな異常も高感度に検知することが可能となる。
また、異常が発生した工程の特定には、分布角度依存性の特徴や並び順の周期性を判断することが必要となるが、一般的な方法として、人間が面内マップデータやグラフを見て判断することが有効である。
また、本発明の工程異常の検出方法では、簡単なアルゴリズムを用いることで、異常工程をソフトウェアに自動判断させることができる。このときの計算から得られる指標に一定の閾値を設けることで異常の有無も含めて自動判断させることもできる。
このようにすれば、自動で異常の有無と異常が発生した製造工程を特定できるため、特定に掛かる労力及び時間をより抑えることができる。
なお、判断用の計算アルゴリズムについては、後述する実施例1、2の中にその一例を示す。ただし、判断用のアルゴリズムの方式には数多くの方式が考えられ、その目的を果たすものであればどのようなものであってもよい。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
実施例1では、製造工程毎に材料ウェーハの回転角度を他の製造工程と異なるように変更し、異常の原因となる製造工程を特定した。このとき、材料ウェーハとしてシリコン単結晶ウェーハを用いて貼り合わせSOIウェーハを製造した。
SOIウェーハを製造する場合の、各製造工程の内容は、主に酸化膜を形成したボンドウェーハと呼ばれる材料ウェーハに水素イオンの注入を行うことで脆弱層を形成し、その後、ボンドウェーハをベースウェーハと貼り合わせ、熱を加えることでボンドウェーハの一部を剥離し、ベースウェーハに転写する。その後、SC1洗浄(NHOHとHの混合水溶液による洗浄)を実施し、さらにウェーハの結合強化を目的とした結合熱処理を行う。さらに、剥離面の平坦化熱処理、犠牲酸化処理等の製造工程を経て、貼り合わせSOIウェーハの製造が完了となる。
本実施例1は、上記の貼り合わせSOIウェーハの製造の剥離工程後において本発明を適用したもので、図1に示す4つの製造工程において本発明を適用した。図1に示すように第1の製造工程は、SC1洗浄工程とした。第2の製造工程は、ウェーハの結合強化を目的とした結合熱処理で、酸化性雰囲気下、900℃で3時間の熱処理を行った。第3の製造工程は平坦化熱処理で、Ar雰囲気下、1200℃で1時間の熱処理を行った。第4の製造工程は、SOI層の膜厚を調整するための犠牲酸化工程で、酸化性雰囲気下、950℃で2時間の熱処理(犠牲酸化)を行った。
以上のフローで剥離工程後の5枚のウェーハを同時に処理した。この5枚のウェーハをそれぞれウェーハ1、ウェーハ2、ウェーハ3、ウェーハ4、ウェーハ5とした。そして、最初のSC1洗浄工程では、ウェーハ1のみ、他のウェーハに対し90°時計回り方向に回転にさせた状態で処理を行った。その後、一旦全てのウェーハの回転角度が同じになるように戻し、次の結合熱処理では、ウェーハ2のみ90°時計回り方向に回転にさせた。以下、同様にして、平坦化熱処理ではウェーハ3のみを90°時計回り方向に回転させ、犠牲酸化処理ではウェーハ4のみを90°時計回り方向に回転させた。全ての製造工程が終了後、KLA−Tencor社製の表面検査装置SP2を用いて、ウェーハ1〜5の表面における90nm以上のサイズの欠陥を調査したところ、異常が検出された。ここで、図2に示す欠陥分布を見ると、ウェーハ3の分布のみが他のウェーハの分布と異なっており、第3工程の平坦化熱処理での仕込み角度に対応して90°ずれていることが確認された。これにより、異常の原因が平坦化熱処理工程にあることが容易に特定された。
上述したように、ウェーハ間のマップにおける欠陥分布の違いは、この場合では目視でも容易に判断できるが、ソフトウェアを用いて自動的に判断させることもできる。以下、そのようなアルゴリズムの一例についても説明する。まず円形ウェーハ(ウェーハ1)の表面の領域を扇形に等分し複数のデータ領域に分割した(図3)。図3では、円形ウェーハの表面の領域を24分割しているが、分割数はこれに限定されない。
次に、調査対象となるウェーハ1の欠陥分布データを分割領域ごとに集計した(図4)。ここでは、欠陥個数を特性値としているが、膜厚分布値のような場合には領域内の平均値を用いてもよい。また、欠陥数や膜厚以外のいかなる特性値に対しても応用が可能である。このようにして得られるデータはバラつきが大きいことがあるため、必要に応じて移動平均による平滑化処理や、全体強度を一定にするための規格化処理を行ってもよい。
今回の実施例では5点分の移動平均化処理と規格化処理を実施した(図5)。以上の計算を、対象となる全てのウェーハ(この場合ウェーハ1〜5)に対して行い、図6のグラフを得た。これらの角度分布のデータの中で、異常候補となる製造工程で回転させたウェーハのデータについて、回転に対応したシフト操作を行った(図7中の(a))。図7の例の場合、平坦化熱処理でウェーハ3を−90°回転させた状況と対応させるため、データも−90°シフトした。
次に、それぞれの角度領域毎にウェーハ間の標準偏差を計算した(図7中の(b))。この例では、5枚のウェーハ間の標準偏差値を求めている。このようにして得られた標準偏差を、全領域(この例では図3のような24個の領域)について足し合わせた(図7中の(c))。以上の計算を全ての製造工程の材料ウェーハの回転パターンに対して行い、数値を比較した。その結果を表1に示す。
Figure 2015162574
表1に示すように、第3の製造工程の標準偏差の和が、他よりも明らかに小さくなっていることから、この工程で異常が発生したと特定できた。
(実施例2)
実施例2として、製造工程毎に材料ウェーハの並び順(装置内のスロット位置)を変更することで配置位置を変更し、異常の原因工程を特定した。対象となった製造工程は、実施例1と同じSOIウェーハ製造の後半の製造工程であり、図8に示す4つの工程で構成されている。これらの製造工程で50枚のウェーハの処理を行った。尚、図8の括弧内に示されている番号は、各材料ウェーハの番号及びその並び順(スロット位置)を示している。
図8に示すように、第1の製造工程のSC1洗浄ではウェーハの順番を変更せずに処理を行った。そして、この第1の製造工程における並び順を基準の並び順とした。その後、図8に示すように、第2の製造工程の結合熱処理では、基準に対して5枚周期でウェーハの並び順を逆転させた。第2の製造工程が終了後、ウェーハの並び順を一旦元に戻し、図8に示すように、第3の製造工程の平坦化熱処理では10枚周期で並び順を逆転させた。第3の製造工程が終了後、ウェーハの並び順を一旦元に戻し、図8に示すように、第4の製造工程の犠牲酸化では基準の並び順に対し15枚周期で並び順を逆転させた。
全ての製造工程が終了後、KLA−Tencor社製の表面検査装置SP2を用いて、50枚全ての半導体ウェーハの表面における90nm以上のサイズの欠陥を調査したところ、異常が検出された。図9は、材料ウェーハの並び順(スロット位置)に対する欠陥数の依存性を、各製造工程における材料ウェーハの並び順に並べ直した場合のグラフである。これを見ると、第3の製造工程の平坦化熱処理での並び順で連続性が最も良いことが分かる。そして、第3の製造工程以外の製造工程では、所定の周期単位で不連続になっていることがわかる。これにより、異常原因が平坦化熱処理(第3の製造工程)であることが容易に特定された。
連続性の程度は人間がグラフをみることで容易に判断できるが、ソフトウェアを用いて自動的に判断させることも可能である。ここでは、そのようなアルゴリズムの一例についても説明する。まず、特性値(この場合では、欠陥個数)を各製造工程時の並び順に並べた。そこで、隣合う全データの差分(n枚のウェーハの場合n−1個の特性値の差分、すなわちy−yi−1、但し2≦i≦n)について、RMS(Root Mean Square:二乗平均平方根)値を計算した(図10)。これを全ての工程の並び順に対して行い、図11のように数値を比較した。その結果、第3の製造工程のRMS値が他よりも明らかに小さくなっていることから、この製造工程で異常が発生したと判断された。
(比較例1)
各製造工程でどの材料ウェーハも回転させなかったこと以外、実施例1のと同様な条件で半導体ウェーハを製造した場合を比較例1とする。実施例1において、異常原因は第3の製造工程と判明しているので、この工程での回転が行われなかった場合を想定し、ウェーハ3の欠陥位置をウェーハ面内で−90°回転させた。また、第1の製造工程、第2の製造工程、第4の製造工程の影響は、第3の製造工程の影響に比べ無視できる程度と考えられるため、ウェーハ1、ウェーハ2、ウェーハ4の分布はそのままとした。以上の条件で、回転角度を同じにした場合の欠陥分布を再計算すると、図12に示す分布となる。特徴的な欠陥分布は確認できるが、この分布から異常原因の工程を特定することはできなかった。
(比較例2)
各製造工程での並び順を同じにしたこと以外、実施例2と同様な条件で半導体ウェーハを製造した場合を比較例2とする。実施例2において、異常原因は第3の製造工程と判明しており、第1の製造工程、第2の製造工程、第4の製造工程の影響は、第3の製造工程の影響に比べ無視できる程度と考えられるため、異常発生時の並び順は、図9の中の第3工程のグラフにほぼ等しいと考えられる。また、第1から第4の製造工程までの並び順を同じにして再配列した場合、図13のグラフに統一されてしまう。これらのグラフから欠陥個数が材料ウェーハの並び順(配置位置)に依存していることは確認できたが、異常原因の製造工程を特定することはできなかった。また、実施例2で計算したRMS値もすべて同一となり、異常工程を判断することはできなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. 複数の材料ウェーハに対し、複数の製造工程を施すことによって半導体ウェーハを製造する方法であって、
    前記複数の材料ウェーハを各製造工程に投入する際、製造工程毎に前記複数の材料ウェーハを配置する際の回転角度、前記材料ウェーハの配置位置、及び処理順のいずれか1つ以上を、それ以前の製造工程の前記回転角度、前記配置位置、及び前記処理順と異なるように変更して前記複数の材料ウェーハを各製造工程に投入し、半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法。
  2. 前記回転角度を変更する場合には、前記複数の材料ウェーハを各製造工程に投入する際、製造工程毎に特定の材料ウェーハを他の材料ウェーハの回転角度と異なるように所定の前記回転角度だけ自転させて変更することを特徴とする請求項1に記載の半導体ウェーハの製造方法。
  3. 前記配置位置又は前記処理順を変更する場合には、前記複数の材料ウェーハを各製造工程に投入する際、最初の製造工程における前記複数の材料ウェーハの配置位置又は処理順を基準とし、以後の製造工程毎に、前記基準から配置位置又は処理順を変更することを特徴とする請求項1又は請求項2に記載の半導体ウェーハの製造方法。
  4. 前記回転角度、前記配置位置、及び前記処理順の変更は、所定の周期単位で変更することを特徴とする請求項1から請求項3のいずれか1項に記載の半導体ウェーハの製造方法。
  5. 前記半導体ウェーハが貼り合わせSOIウェーハであることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体ウェーハの製造方法。
  6. 請求項1から請求項5のいずれか1項に記載の半導体ウェーハの製造方法によって製造された複数の半導体ウェーハの所定の品質の面内分布を測定し、
    該面内分布のパターンと、前記回転角度、或いは、前記配置位置又は処理順との対応を比較することによって、異常の有無及び/又は異常が発生した工程を特定することを特徴とする工程異常の検出方法。
  7. 前記異常の有無及び/又は異常が発生した工程を特定する際に、ソフトウェアによる自動判定を行うことを特徴とする請求項6に記載の工程異常の検出方法。
JP2014036810A 2014-02-27 2014-02-27 半導体ウェーハの製造方法及び工程異常の検出方法 Pending JP2015162574A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014036810A JP2015162574A (ja) 2014-02-27 2014-02-27 半導体ウェーハの製造方法及び工程異常の検出方法
PCT/JP2015/000344 WO2015129157A1 (ja) 2014-02-27 2015-01-27 半導体ウェーハの製造方法及び工程異常の検出方法
TW104104586A TW201545200A (zh) 2014-02-27 2015-02-11 半導體晶圓的製造方法及步驟異常的檢測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014036810A JP2015162574A (ja) 2014-02-27 2014-02-27 半導体ウェーハの製造方法及び工程異常の検出方法

Publications (1)

Publication Number Publication Date
JP2015162574A true JP2015162574A (ja) 2015-09-07

Family

ID=54008496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014036810A Pending JP2015162574A (ja) 2014-02-27 2014-02-27 半導体ウェーハの製造方法及び工程異常の検出方法

Country Status (3)

Country Link
JP (1) JP2015162574A (ja)
TW (1) TW201545200A (ja)
WO (1) WO2015129157A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159190A1 (ja) * 2017-03-02 2018-09-07 東京エレクトロン株式会社 検査システム、および検査システムの故障解析・予知方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114178971A (zh) * 2021-12-16 2022-03-15 北京烁科精微电子装备有限公司 一种抛光模组故障处理方法、装置及抛光设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056353A (ja) * 2003-08-07 2005-03-03 Matsushita Electric Ind Co Ltd 生産管理装置、生産管理システム及び生産管理方法
JP4216263B2 (ja) * 2005-03-09 2009-01-28 シャープ株式会社 製造検査解析システム、および製造検査解析方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159190A1 (ja) * 2017-03-02 2018-09-07 東京エレクトロン株式会社 検査システム、および検査システムの故障解析・予知方法
JP2018147959A (ja) * 2017-03-02 2018-09-20 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
CN110383443A (zh) * 2017-03-02 2019-10-25 东京毅力科创株式会社 检查系统以及检查系统的故障分析和预知方法
US11187747B2 (en) 2017-03-02 2021-11-30 Tokyo Electron Limited Inspection system and malfunction analysis/prediction method for inspection system
JP2021184486A (ja) * 2017-03-02 2021-12-02 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
TWI757437B (zh) * 2017-03-02 2022-03-11 日商東京威力科創股份有限公司 檢查系統、以及檢查系統之故障解析及預測方法
JP7105977B2 (ja) 2017-03-02 2022-07-25 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
CN110383443B (zh) * 2017-03-02 2023-06-13 东京毅力科创株式会社 检查系统以及检查系统的故障分析和预知方法

Also Published As

Publication number Publication date
TW201545200A (zh) 2015-12-01
WO2015129157A1 (ja) 2015-09-03

Similar Documents

Publication Publication Date Title
US9355442B2 (en) Film thickness measurement apparatus, film thickness measurement method, and non-transitory computer storage medium
US10504213B2 (en) Wafer noise reduction by image subtraction across layers
US10718722B2 (en) Method of inspecting back surface of epitaxial wafer, epitaxial wafer back surface inspection apparatus, method of managing lift pin of epitaxial growth apparatus, and method of producing epitaxial wafer
US9927719B2 (en) Overlay sampling methodology
KR101985195B1 (ko) 반도체 웨이퍼의 평가 방법 및 제조 방법
US8736832B2 (en) Method of detecting specific defect, and system and program for detecting specific defect
JP2017515097A (ja) 射影画像を用いた自動インライン検査及び計測
JP6057522B2 (ja) 欠陥検査方法
KR102189285B1 (ko) 다이들의 위치 정보를 획득하는 방법
WO2015129157A1 (ja) 半導体ウェーハの製造方法及び工程異常の検出方法
TWI760523B (zh) 用於偵測一缺陷之方法、非暫時性電腦可讀媒體及系統
US9018023B2 (en) Detection of surface defects by optical inline metrology during Cu-CMP process
US10133263B1 (en) Process condition based dynamic defect inspection
WO2021205950A1 (ja) シリコンウェーハのdic欠陥の形状測定方法及び研磨方法
CN103913943A (zh) 光罩检测方法
JP2016103528A (ja) シリコン単結晶ウェーハの評価方法
KR101561786B1 (ko) 웨이퍼 이미지 정렬 방법 및 웨이퍼 검사 방법
CN113496908B (zh) 半导体器件的检测方法、半导体器件及电子设备
KR102336909B1 (ko) 웨이퍼 검사 방법
JP2007324163A (ja) 半導体素子の検査方法
CN111883450B (zh) 一种提高氮化镓器件良品率的方法
KR102699746B1 (ko) 프로브 카드의 탐침 세정 방법
KR20100062528A (ko) 에피택셜 웨이퍼의 에피 적층결함 검출방법
JP2005057029A (ja) 欠陥解析方法、半導体装置の製造方法および欠陥解析システム
WO2019017190A1 (ja) シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法