CN110383443B - 检查系统以及检查系统的故障分析和预知方法 - Google Patents
检查系统以及检查系统的故障分析和预知方法 Download PDFInfo
- Publication number
- CN110383443B CN110383443B CN201880015384.0A CN201880015384A CN110383443B CN 110383443 B CN110383443 B CN 110383443B CN 201880015384 A CN201880015384 A CN 201880015384A CN 110383443 B CN110383443 B CN 110383443B
- Authority
- CN
- China
- Prior art keywords
- failure
- fault
- inspection
- inspection system
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
- G05B23/0283—Predictive maintenance, e.g. involving the monitoring of a system and, based on the monitoring results, taking decisions on the maintenance schedule of the monitored system; Estimating remaining useful life [RUL]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Abstract
检查装置(100)具有:探测器(200),其具有用于保持形成有多个器件的基板(W)的载置台(26)、将基板(W)搬送到载置台(26)的搬送部(22)以及使多个探针(25a)与基板(W)上的多个器件的电极接触的探针卡(25);测试器(300),其经由探针卡(25)将向基板(W)上的多个器件提供电信号,来检查器件的电气特性;以及故障分析和预知处理部(400),在进行检查时发生了故障的情况下、或发生了故障的前阶段的征兆时,该故障分析和预知处理部(400)对与该故障相关联的探测器(200)及测试器(300)的历史记录信息进行分析,来掌握或预知故障的部位。
Description
技术领域
本发明涉及一种对被检查体进行检查的检查系统以及检查系统的故障分析和预知方法。
背景技术
在半导体器件的制造处理中,在半导体晶圆(以下简记为晶圆)中的所有工艺结束的阶段,对形成于晶圆的多个器件(IC芯片)进行电气检查。一般来说,进行这样的电气检查的检查系统具有:探测器,其具有晶圆载置台和晶圆搬送系统,并且安装有探针卡,该探针卡具有与形成于晶圆的器件接触的探针;以及测试器,其用于向器件提供电信号来检查器件的各种电气特性。
在这样的检查系统中发生了故障时,期望迅速地确定该故障的原因以进行应对。另外,也期望事先预知故障以避免故障。
在专利文献1中记载有一种使探测器的控制器具有自我诊断执行功能以确定探测器中的故障原因的技术。
现有技术文献
专利文献
专利文献1:日本特开2007-235031号公报
发明内容
另外,大多情况下,测试器和探测器分别由不同的制造商制造,并且在交付客户后被一体化,即使在具有诊断功能的情况下,也是在测试器和探测器中分别单独设置诊断功能。
但是,在使用测试器和探测器各自的诊断功能来进行故障分析的情况下,存在由于测试器而导致探测器的诊断为“不合格”(FAIL(NG))的情况以及与之相反的情况,在那样的情况下,即使测试器和探测器具有诊断功能,也难以掌握故障部位。另外,即使想要进行故障预知,在由于测试器而导致探测器的诊断为“不合格”(NG)的情况以及与之相反的情况下同样也无法进行充分的预知。
因而,本发明的目的在于提供一种即使发生了原因在于包括测试器和探测器的范围的故障或故障的前阶段的征兆的情况下也能够迅速地掌握或预知其部位的技术。
根据本发明的第一观点,提供一种检查系统,其特征在于,具有:探测器,其具有载置台、搬送部以及探针卡,其中,所述载置台用于保持形成有多个器件的基板,所述搬送部用于将基板搬送到所述载置台,所述探针卡用于使多个探针与基板上的多个器件的电极接触;测试器,其经由所述探针卡向所述基板上的多个器件提供电信号,来检查所述器件的电气特性;以及故障分析和预知处理部,在进行检查时发生了故障的情况下或在发生了所述故障的前阶段的征兆的情况下,故障分析和预知处理部对与该故障相关联的所述探测器及所述测试器的历史记录信息进行分析来确定或估计、或者预知故障部位。
根据本发明的第二观点,提供一种检查系统的故障分析和预知方法,用于在所述检查系统中确定或估计、或者预知故障部位,所述检查系统具有:探测器,其具有载置台、搬送部以及探针卡,其中,所述载置台用于保持形成有多个器件的基板,所述搬送部用于将基板搬送到所述载置台,所述探针卡用于使多个探针与基板上的多个器件的电极接触;以及测试器,其经由所述探针卡向所述基板上的多个器件提供电信号,来检查所述器件的电气特性,所述检查系统的故障分析和预知方法的特征在于,在进行检查时发生了故障的情况下或发生了所述故障的前阶段的征兆的情况下,对与该故障相关联的所述探测器和所述测试器的历史记录信息进行分析来确定或估计、或者预知故障部位。
在上述第一观点和第二观点中,优选的是,基于所述历史记录信息和有知识的人的知识来掌握或预知故障部位。能够是,在假定有多个所述故障的原因的情况下,基于所述有知识的人的知识来确定所述故障的原因,由此确定或估计、或者预知故障部位。
能够是,所述测试器具有母板以及安装于所述母板的多个检查电路板,在所述母板与安装于所述探测器的探针卡之间配置有将所述母板与所述探针卡连接的接触构件,确定或估计、或者预知在所述检查电路板、所述母板、所述接触构件以及所述探针卡中的任一方发生的故障的部位。
能够是,在形成于基板的多个器件的检查中,在发生了接触不良或发生了从所述测试器到被检查体的传输路径的电阻变大的故障时,掌握与该故障有关的包括探测器侧的原因以及测试器侧的原因在内的多个原因,排除所述多个原因中的已知为正常的原因、或根据进行规定的诊断所得到的结果为正常的结果而已知为正常的原因,根据其余的原因来确定或估计、或者预知故障部位。
能够是,将在进行检查时为“合格”(PASS)的检查项目的输出结果划分为多个阶段的等级,根据基于多个测定结果得到的等级的变化来掌握故障的征兆,从而预知故障。在该情况下,能够是,在对形成于基板的多个器件进行显示的图中,关于在进行检查时为“合格”的项目,将输出结果划分为多个阶段的等级,根据被判断为“合格”的器件的等级的分布图来预知故障部位。另外,能够是,将所述图的所述等级的分布图与所述探测器的被检查体的载置台的高度的分布建立关联,由此预知故障部位。
根据本发明,在发生了故障的情况下,基于探测器和测试器这两方的历史记录信息来确定异常的原因,因此,能够迅速地进行故障部位的确定或估计。另外,在发生了故障的前阶段的征兆的情况下,能够在发生故障之前预知故障部位,因此,能够事先进行对象部件的更换、修理。因此,能够提高检查系统的工作效率。
附图说明
图1是示意性地示出本发明的一个实施方式所涉及的检查系统的概要结构的图。
图2是用于说明图1的检查系统的故障分析和预知处理部的图。
图3是用于说明从测试器的检查电路板到晶圆的结构的图。
图4是故障分析和预知程序的流程图。
图5是示出探针卡25的设置不正常的情况下的状态的图。
图6是示出利用诊断用探针卡来进行诊断的状态的图。
图7是示出针对检查项目将OK(“合格”)的等级设定为多个阶段的例子的图。
图8是说明使用晶圆图进行的分析结果显示例的图,是示出在晶圆图中呈线状地产生颜色浓的(“不合格”或等级高的)部分的情况的图。
图9是说明使用晶圆图进行的分析结果显示例的图,是示出在晶圆图的一部分呈点状产生颜色浓的(“不合格”或等级高的)部分的情况的图。
图10是说明使用晶圆图进行的分析结果显示例的图,是示出在晶圆图的右侧产生整体颜色浓的(“不合格”或等级高的)部分的情况的图。
图11是示出显示出有载置台(晶圆卡盘顶部)的高度位置的偏差的例子的图。
图12是示出载置台(晶圆卡盘顶部)的高度位置产生了偏差的状态下的例子的图。
具体实施方式
下面,参照附图来详细地说明本发明的实施方式。
<检查系统>
图1是示意性地示出本发明的一个实施方式所涉及的检查系统的概要结构的图。在晶圆中的所有工艺结束的阶段,检查系统对形成于晶圆的多个器件(IC芯片,下面称为DUT(Device Under Test:被测器件))进行电气检查。
如图1所示,检查系统100具有:探测器200,其使探针卡的探针与晶圆上的器件接触;测试器300,其向器件提供电信号来进行电气检查;故障分析和预知处理部400;以及上级控制部500。
探测器200具有主体部21、搬送部22以及探测器控制部27。
主体部21具有:壳体23;顶板24,其构成壳体23的顶面,在该顶板24的中央形成有圆形的孔24a;探针卡25,其安装在与顶板24的孔24a对应的位置,该探针卡25具有多个探针(触头)25a;以及载置台(晶圆卡盘顶部)26,其在探针卡25的下方位置载置并吸附晶圆W。载置台26能够通过X-Y平台机构、Z方向移动机构以及θ方向移动机构(均未图示)来在X、Y、Z、θ方向上移动,从而将晶圆W定位到规定的检查位置。而且,通过使晶圆W上升,来使探针卡25的探针25a与多个器件的电极接触。
搬送部22具有搬送装置(未图示),并且安装有晶圆承载件和探针卡存放器(均未图示),通过搬送装置将晶圆W从晶圆承载件搬送到载置台26上,并且将探针卡25从探针卡存放器搬送到顶板24的下方。
探测器控制部27具有:主控制部,其控制探测器200的各结构部,具有CPU;键盘、鼠标、遥控器等输入部;打印机等输出部;显示器等显示部;以及存储部,其存储控制所需的信息。在进行检查时,主控制部将存储有处理制程的存储介质设置于存储部,由此使探测器200基于从存储介质调出的处理制程来执行规定的处理动作。
测试器300具有:壳体31;母板32,其水平地设置于壳体31内的底部;多个检查电路板33,所述多个检查电路板33以立起设置的状态安装于母板32的槽;接触块34,其用于使母板32和探针卡25连接;以及测试器控制部35。
母板32经由接触块34而与探针卡25连接。接触块34分别经由多个接触引脚34a和34b来进行接触块34与母板32之间的连接以及接触块34与探针卡25之间的连接。接触引脚34a和34b由弹簧针构成。检查电路板33根据各种测试项目来向晶圆W的器件提供电信号。
测试器控制部35具有:主控制部,其控制测试器300的各结构部,具有CPU;键盘、鼠标、遥控器等输入部;打印机等输出部;显示器等显示部;以及存储部,其存储控制所需的信息。在进行检查时,主控制部将存储有测试项目等的存储介质设置于存储部,由此,使测试器300基于从存储介质调出的测试项目来执行规定的动作。
探测器控制部27和测试器控制部35分别具有历史记录信息获取部(未图示),在发生了某种故障的情况下,所述历史记录信息获取部获取系统的动作历史记录、操作者的操作历史记录以及诊断历史记录等历史记录信息(记录数据)以查明故障的原因、进行应对,由历史记录信息获取部获取到的历史记录信息被存储在历史记录信息存储和管理部40中。
故障分析和预知处理部400具有人工智能(AI),在发生了故障(“不合格”)或故障的征兆时,利用来自探测器200或测试器300的信息来进行原因分析,因此,在不知道故障部位的情况下,从历史记录信息存储和管理部40获取与该故障相关联的测试器及探测器的历史记录信息,基于该信息以及服务和开发者等有相关知识的人的知识来掌握(确定或估计)或者预知故障部位。
如图2所示,故障分析和预知处理部400能够从历史记录信息存储和管理部40获取载置台坐标信息、接触负荷信息、探针位置和倾斜信息以及载置台温度来作为探测器信息,能够获取引脚泄漏信息、引脚接触电阻以及引脚电源电压和电流信息来作为测试器信息。
上级控制部500具有:主控制部,其具有CPU;键盘、鼠标、遥控器等输入部;打印机等输出部;显示器等显示部;以及存储部,其存储控制所需的信息。上级控制部500是探测器控制部27和测试器控制部35的上级的控制部,该上级控制部500相对于探测器控制部27和测试器控制部35进行信息的发送和接收,并且将故障信息发送到故障分析和预知处理部400,从故障分析和预知处理部400接收与故障(或其征兆)的原因有关的信息,并将该信息显示于显示部。
<检查方法>
在像这样构成的检查系统100中,通过探测器200的搬送部22来安装探针卡25,接着,通过搬送部22将承载件内的晶圆W搬送到载置台26上,在将晶圆W真空吸附在载置台26上的状态下,通过测试器300来对晶圆W进行电气检查。此时,探针卡25经由接触块34而与母板32电连接。
在进行检查时,使载置台26上升来使探针卡25的探针25a与晶圆W的各器件(DUT)接触。然后,如图3所示,来自检查电路板33的电信号经由母板32、接触块34以及探针卡25而到达晶圆W的各器件,进而经由探针卡25、接触块34以及母板32而从器件返回至检查电路板33。由此,对各器件的电气特性进行检查。
具体地说,从测试器300对晶圆上的器件输出电压、电流以及逻辑波形等,测定来自器件的电压、电流以及逻辑波形,来判断器件的“合格”和“不合格”。
从测试器300的检查电路板33到晶圆的结构为如图3那样的结构,因此对晶圆W上的器件进行包括测试器测定精度、接触部的位置、晶圆W与探针25a之间的接触以及载置台26(晶圆卡盘顶部)的位置等多个原因在内的测定。
因此,在上述的结构上的某处发生了故障的情况下会产生晶圆的测定不良(故障),但是以往有时无法容易地确定该原因所在。其理由之一是,由于以往将测试器的信息和探测器的信息分开管理,因此在测试器和探测器中的一方由于另一方的原因而发生了不良(故障)的情况下,无法确定发生不良(故障)的原因。另外,虽然要求预知故障并事先做出应对,但是在像这样将测试器的信息和探测器的信息分开管理的情况下,也难以预知故障。
因此,在本实施方式中,在进行检查时检查为不良(不合格)的情况下,即在发生了某种故障的情况下,或并非是“不合格”而是发生了故障的前阶段的征兆的情况下,启动故障分析和预知处理部400的程序来应对这种问题。此外,如后所述,故障的前阶段的征兆是指以下情况:将“合格”的等级分成几个阶段,即使“合格”也判断为在不久的将来会发生故障的情况,这有助于预知故障。
<故障分析和预知程序>
图4中示出此时的故障分析和预知程序的流程图。
首先,通知发生了故障或故障的前阶段的征兆(步骤1)。此外,在此,“故障”是指测定为“不合格”,不仅包括装置结构部的本来的故障,也包括虽然装置未发生故障但是由于垃圾等而导致成为“不合格”的情况。
接着,获取测试器内或探测器内的信息,利用该信息来进行原因分析(步骤2)。判断是否能够确定原因(步骤3),在能够确定原因的情况下结束。
在无法确定原因的情况下,检索历史记录信息存储和管理部40的测试器或探测器的过去的历史记录(步骤4)。接着,判断是否存在该故障(或征兆)的信息或接近该故障(或征兆)的信息(步骤5)。在不存在接近的信息的情况下,利用另一方的信息(在最初对探测器进行了分析的情况下为测试器的信息,在最初对测试器进行了分析的信息的情况下为探测器的信息),在过去的历史记录中分析该故障(或征兆)的信息或接近故障(或征兆)的信息(步骤6)。接着,判断故障(或征兆)部位与分析位置是否相关联(步骤7),在相关联的情况下,确定或估计、或者预知故障部位(步骤8),并记录为历史记录(步骤9)。然后,将其结果例如显示在于部。在预知到故障的情况下,能够在实际尚未发生故障的阶段进行应对。
另一方面,在上述步骤5中存在接近的信息的情况下,确定或估计、或者预知故障部位(步骤8),并记录为历史记录(步骤9)。另外,在步骤7中故障(或征兆)位置与分析位置不相关联的情况下,检索其它的信息来进行步骤6的过去的历史记录的分析。
<故障分析和预知的实例>
接着,说明故障分析和预知的实例。
例如如图5所示,在探针卡25的设置不正常的情况下,在晶圆检查中,由于接触不良(开路)或从测试器到晶圆的传输路径的电阻大而发生检查结果不良。
作为接触不良或传输路径的电阻大时的产生原因,可以想到以下(1)~(5)这些多个原因。
(1)接触块34与测试器侧的接触
(2)接触块34与探针卡侧的接触
(3)探针25a与晶圆W的接触
(4)载置台26(卡盘顶部)的水平不良→根据载置台的高度信息来判断
(5)测试器输出和测定不良等→根据测试器诊断结果来判断
如果在该时间点已经根据测试器诊断结果和载置台26的高度的信息得知这些是正常的,则推测在接触块34和探针卡周边发生了不良(故障)。
并且,如图6所示,作为利用诊断用探针卡250进行诊断的结果,如果得到了正常的结果,则可知上述(1)和(2)是正常的,能够推测(确定)为原因是由于(3)的探针卡引起的接触不良,能够掌握故障部位。另外,如果如后所述那样将“合格”的等级设定为多个等级,则能够由此进行故障部位的预知。
像这样,基于来自测试器300和探测器200的信息以及由服务和开发者等了解装置的人关于分析处理的知识,能够掌握和预知故障部位。
<故障预知>
接着,详细地说明故障预知。
在利用测试器300对晶圆W上的器件(DUT)进行的检查中,针对每个器件得出检查结果,即使为OK(“合格”),也存在从完全没问题的等级到接近不合格的等级。
例如如图7所示那样,针对多个检查项目,将OK(“合格”)内的等级设定为六个阶段。图7的等级0是几乎不存在发生故障的可能性的等级,当为等级1~5时,随着等级升高而逐渐接近“不合格”。
例如,关于某个检查项目(功能)使用多日或多次的测定结果。如果多个测定结果全部为等级0,则能够判断为该检查项目(功能)处于高水准,是正常的,在当前时间点发生故障的可能性低。但是,如果随着时间经过而测定结果上升为等级1、2、3,则将来成为故障(“不合格”)的可能性高,在上升的时间间隔为规定的值时,设为存在故障的前阶段的征兆。由此,能够预测故障时期。其结果是,能够事先更换、修理该部件。另外,通过对其它项目也同样地进行等级划分并如上所述那样进行比较、参照,也能够确定故障的原因部位。
例如,在用户使用检查系统进行晶圆的检查时,成品率与以前相比变差。例如在最终设为在图3的构造中存在接触电阻大的部位的情况下,以往难以确定该部位,无法进行故障预知。其理由是,以往关于各诊断项目对晶圆的所有器件进行检查,但是其结果只有“合格”和“不合格”,无法进行阶段性的评价。
与此相对地,通过如上所述那样将“合格”的等级分为多个阶段,能够掌握故障的前阶段的征兆,并且也能够将多个项目组合来确定其部位,因此,能够基于此通过故障分析和预知处理部400来进行特定部分(例如探针卡、检查电路板)的故障的预知。
<使用晶圆图进行的分析结果显示>
像这样在晶圆图中使用将“合格”的等级分为多个阶段的方法,能够显示晶圆图来确认分析结果。故障分析基本上是以器件(DUT)为单位来进行的,因此在多个DUT为“合格”但是等级高而被判断为故障的前阶段的情况下,能够在显示有晶圆上的多个DUT的晶圆图上确认这是由于什么影响而发生的。关于晶圆图的显示,可以选择仅显示最近的结果以及一并显示过去的结果的显示。
图8~图10示出了使用能够进行等级显示的晶圆图判断为多个DUT“不合格”或虽然“合格”但等级高而被判断为故障的前阶段的情况下的故障分析和预知的例子。在这些图中,以颜色越浓则图7的等级越高的方式进行表示。
图8是在晶圆图中呈线状地产生颜色浓的(等级高的)部分的情况。多个检查电路板33分别与晶圆上的多个DUT中的不同的线状区域对应,因此,在像这样呈线状地颜色浓的情况下,可以认为原因如下:检查电路板33的一张发生了故障或是处于故障的前阶段。
图9是在晶圆图的一部分呈点状地产生颜色浓的(等级高的)部分的情况。可以认为原因如下:在接触引脚的前端夹有异物,在其影响下周围的接触引脚的接触变差。
图10是在晶圆图的右侧整体地产生颜色浓的(等级高的)部分的情况。可以认为原因如下:晶圆卡或探针的接触不均。例如为图5的状态。
<载置台(晶圆卡盘顶部)的高度>
关于载置台的高度,在载置台的四个点处,例如利用图7的六个阶段(等级0~5)和“不合格”来判定并显示相对于四个点的平均高度的偏差。在图11中示出该例。在图11中也以颜色越浓则图7的等级越高的方式进行表示。例如为图12的状态。在载置台的高度存在偏差的情况下,能够通过视觉进行确认。如果也结合上述图10的结果,则可以认为由于载置台26的高度偏差而对从接触块到测试器之间造成影响。
如以上那样,根据本实施方式,在发生了故障的情况下,基于探测器和测试器这两方的历史记录信息来确定异常的原因,因此,能够迅速地进行故障部位的确定或估计。另外,在发生了故障的前阶段的征兆的情况下,能够在发生故障前预知故障部位,因此能够事先更换、修理对象部件。因此,能够提高检查系统的工作效率。
<其它的应用>
此外,本发明并不限定于上述实施方式,能够在本发明的思想的范围内进行各种变形。例如,在上述实施方式中图4的流程图只不过是例示,只要能够根据探测器和测试器这两方的信息来进行故障分析和故障预知即可,不限定于此。另外,检查系统的结构也不限定于上述实施方式,另外,检查系统可以包括多个探测器和多个测试器。并且,虽然示出了使用半导体晶圆来作为基板的例子,但是基板并不限定为半导体晶圆。
附图标记说明
21:主体部;22:搬送部;23:壳体;24:顶板;25:探针卡;25a:探针;26:载置台(晶圆卡盘顶部);27:探测器控制部;31:壳体;32:母板;33:检查电路板;34:接触块;35:测试器控制部;40:历史记录信息存储和管理部;100:检查系统;200:探测器;300:测试器;400:故障分析和预知处理部;500:上级控制部。
Claims (12)
1.一种检查系统,其特征在于,具有:
探测器,其具有载置台、搬送部以及探针卡,其中,所述载置台用于保持形成有多个器件的基板,所述搬送部用于将基板搬送到所述载置台,所述探针卡用于使多个探针与基板上的多个器件的电极接触;
测试器,其经由所述探针卡向所述基板上的多个器件提供电信号,来检查所述器件的电气特性;以及
故障分析和预知处理部,在进行检查时发生了故障的情况下或在发生了所述故障的前阶段的征兆的情况下,故障分析和预知处理部对与该故障相关联的所述探测器及所述测试器的历史记录信息进行分析来确定或估计、或者预知故障部位,
其中,将在进行检查时为“合格”的检查项目的输出结果划分为多个阶段的等级,根据基于多个测定结果得到的等级的变化来掌握故障的征兆,从而预知故障,
其中,在对形成于基板的多个器件进行显示的图中,关于在进行检查时为“合格”的项目,将输出结果划分为多个阶段的等级,根据被判断为“合格”的器件的等级的分布图来预知故障部位。
2.根据权利要求1所述的检查系统,其特征在于,
所述故障分析和预知处理部基于所述历史记录信息和有知识的人的知识来确定或估计、或者预知故障部位。
3.根据权利要求2所述的检查系统,其特征在于,
在假定有多个所述故障的原因的情况下,基于所述有知识的人的知识来确定所述故障的原因,由此确定或估计、或者预知故障部位。
4.根据权利要求1至3中的任一项所述的检查系统,其特征在于,
所述测试器具有母板以及安装于所述母板的多个检查电路板,在所述母板与安装于所述探测器的探针卡之间配置有将所述母板与所述探针卡连接的接触构件,确定或估计、或者预知在所述检查电路板、所述母板、所述接触构件以及所述探针卡中的任一方发生的故障的部位。
5.根据权利要求4所述的检查系统,其特征在于,
在形成于基板的多个器件的检查中,在发生了接触不良或发生了从所述测试器到被检查体的传输路径的电阻变大的故障时,
掌握与该故障有关的包括探测器侧的原因以及测试器侧的原因在内的多个原因,排除所述多个原因中的已知为正常的原因、或根据进行规定的诊断所得到的结果为正常的结果而已知为正常的原因,根据其余的原因来确定或估计、或者预知故障部位。
6.根据权利要求1所述的检查系统,其特征在于,
将所述图的所述等级的分布图与所述探测器的被检查体的载置台的高度的分布建立关联,由此预知故障部位。
7.一种检查系统的故障分析和预知方法,用于在所述检查系统中掌握或预知故障部位,所述检查系统具有:探测器,其具有载置台、搬送部以及探针卡,其中,所述载置台用于保持形成有多个器件的基板,所述搬送部用于将基板搬送到所述载置台,所述探针卡用于使多个探针与基板上的多个器件的电极接触;以及测试器,其经由所述探针卡向所述基板上的多个器件提供电信号,来检查所述器件的电气特性,所述检查系统的故障分析和预知方法的特征在于,
在进行检查时发生了故障的情况下或发生了所述故障的前阶段的征兆的情况下,对与该故障相关联的所述探测器和所述测试器的历史记录信息进行分析来确定或估计、或者预知故障部位,
其中,将在进行检查时为“合格”的检查项目的输出结果划分为多个阶段的等级,根据基于多个测定结果得到的等级的变化来掌握故障的征兆,从而预知故障,
其中,在对形成于基板的多个器件进行显示的图中,关于在进行检查时为“合格”的项目,将输出结果划分为多个阶段的等级,根据被判断为“合格”的器件的等级的分布图来预知故障部位。
8.根据权利要求7所述的检查系统的故障分析和预知方法,其特征在于,
基于所述历史记录信息和有知识的人的知识来确定或估计、或者预知故障部位。
9.根据权利要求8所述的检查系统的故障分析和预知方法,其特征在于,
在假定有多个所述故障的原因的情况下,基于所述有知识的人的知识来确定所述故障的原因,由此确定或估计、或者预知故障部位。
10.根据权利要求7至9中的任一项所述的检查系统的故障分析和预知方法,其特征在于,
所述测试器具有母板以及安装于所述母板的多个检查电路板,在所述母板与安装于所述探测器的探针卡之间配置有将所述母板与所述探针卡连接的接触构件,确定或估计、或者预知在所述检查电路板、所述母板、所述接触构件以及所述探针卡中的任一方发生的故障的部位。
11.根据权利要求10所述的检查系统的故障分析和预知方法,其特征在于,
在形成于基板的多个器件的检查中,在发生了接触不良或发生了从所述测试器到被检查体的传输路径的电阻变大的故障时,
掌握与该故障有关的包括探测器侧的原因以及测试器侧的原因在内的多个原因,排除所述多个原因中的已知为正常的原因、或根据进行规定的诊断所得到的结果为正常的结果而已知为正常的原因,根据其余的原因来确定或估计、或者预知故障部位。
12.根据权利要求7所述的检查系统的故障分析和预知方法,其特征在于,
将所述图的所述等级的分布图与所述探测器的被检查体的载置台的高度的分布建立关联,由此预知故障部位。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017039458A JP2018147959A (ja) | 2017-03-02 | 2017-03-02 | 検査システム、ならびに検査システムの故障解析・予知方法 |
JP2017-039458 | 2017-03-02 | ||
PCT/JP2018/002934 WO2018159190A1 (ja) | 2017-03-02 | 2018-01-30 | 検査システム、および検査システムの故障解析・予知方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110383443A CN110383443A (zh) | 2019-10-25 |
CN110383443B true CN110383443B (zh) | 2023-06-13 |
Family
ID=63371328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880015384.0A Active CN110383443B (zh) | 2017-03-02 | 2018-01-30 | 检查系统以及检查系统的故障分析和预知方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11187747B2 (zh) |
JP (2) | JP2018147959A (zh) |
KR (1) | KR102239051B1 (zh) |
CN (1) | CN110383443B (zh) |
TW (1) | TWI757437B (zh) |
WO (1) | WO2018159190A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7181753B2 (ja) * | 2018-10-12 | 2022-12-01 | 株式会社アドバンテスト | 解析装置、解析方法および解析プログラム |
JP7219046B2 (ja) * | 2018-10-12 | 2023-02-07 | 株式会社アドバンテスト | 解析装置、解析方法および解析プログラム |
CN109444713A (zh) * | 2018-11-13 | 2019-03-08 | 无锡中微腾芯电子有限公司 | 一种晶圆测试接触故障诊断方法 |
JP2020096038A (ja) * | 2018-12-11 | 2020-06-18 | 東京エレクトロン株式会社 | 解析装置及び画像生成方法 |
JP7153142B2 (ja) * | 2019-09-06 | 2022-10-13 | 株式会社日立ハイテク | レシピ情報提示システム、レシピエラー推定システム |
CN113030535A (zh) * | 2019-12-09 | 2021-06-25 | 华邦电子股份有限公司 | 短路探针卡、晶片测试系统及该系统的故障原因检测方法 |
CN113779857A (zh) * | 2020-06-09 | 2021-12-10 | 戴尔产品有限公司 | 用于被测老化装置的智能故障诊断中心的方法和系统 |
TWI789811B (zh) * | 2021-07-02 | 2023-01-11 | 台灣福雷電子股份有限公司 | 量測系統及量測方法 |
US11886180B2 (en) * | 2022-03-02 | 2024-01-30 | Claritrics Inc. | Method and system for facilitating predictive maintainance of testing machine |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5564183A (en) * | 1992-09-30 | 1996-10-15 | Matsushita Electric Industrial Co., Ltd. | Producing system of printed circuit board and method therefor |
JPH1078464A (ja) * | 1996-09-03 | 1998-03-24 | Fujitsu Ltd | 電子機器の故障予測方法及び装置 |
JP2003258044A (ja) * | 2002-02-27 | 2003-09-12 | Seiko Epson Corp | プローブカード、プローブ装置、プローブ試験方法及びプローブ針 |
JP2007108078A (ja) * | 2005-10-14 | 2007-04-26 | Fujitsu Ten Ltd | 不良検査装置および不良検査方法 |
JP2009063477A (ja) * | 2007-09-07 | 2009-03-26 | Yokogawa Electric Corp | 故障検出装置 |
JP2009216596A (ja) * | 2008-03-11 | 2009-09-24 | Yokogawa Electric Corp | 故障検出装置 |
JP2015162574A (ja) * | 2014-02-27 | 2015-09-07 | 信越半導体株式会社 | 半導体ウェーハの製造方法及び工程異常の検出方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0755885A (ja) * | 1993-06-30 | 1995-03-03 | Hitachi Ltd | 電気回路基板の電気特性検査装置 |
JPH08335610A (ja) * | 1995-06-08 | 1996-12-17 | Advantest Corp | 半導体デバイス解析装置 |
JP2000243794A (ja) * | 1999-02-24 | 2000-09-08 | Toshiba Corp | 半導体ウエハの解析方法 |
US8581610B2 (en) * | 2004-04-21 | 2013-11-12 | Charles A Miller | Method of designing an application specific probe card test system |
JP2007108117A (ja) * | 2005-10-17 | 2007-04-26 | Sharp Corp | 不良原因工程特定システムおよび方法、並びにその方法を実行するためのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2007115945A (ja) * | 2005-10-21 | 2007-05-10 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007235031A (ja) | 2006-03-03 | 2007-09-13 | Advantest Corp | 半導体試験装置 |
JP2008103601A (ja) * | 2006-10-20 | 2008-05-01 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4997069B2 (ja) * | 2007-10-30 | 2012-08-08 | 株式会社東芝 | 不良検出方法及び不良検出装置 |
JP2010192699A (ja) * | 2009-02-18 | 2010-09-02 | Yokogawa Electric Corp | 試験結果表示装置 |
JP4480796B1 (ja) * | 2009-09-02 | 2010-06-16 | 株式会社アドバンテスト | 試験装置、試験方法およびプログラム |
JP6815251B2 (ja) * | 2017-03-30 | 2021-01-20 | 東京エレクトロン株式会社 | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム |
JP6974088B2 (ja) * | 2017-09-15 | 2021-12-01 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
JP7078838B2 (ja) * | 2017-12-01 | 2022-06-01 | 東京エレクトロン株式会社 | プローバ |
JP7138463B2 (ja) * | 2018-03-30 | 2022-09-16 | 株式会社日本マイクロニクス | プローバ |
JP7195060B2 (ja) * | 2018-05-17 | 2022-12-23 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
JP7285739B2 (ja) * | 2019-08-28 | 2023-06-02 | 東京エレクトロン株式会社 | プローバおよびプローブカードのクリーニング方法 |
-
2017
- 2017-03-02 JP JP2017039458A patent/JP2018147959A/ja active Pending
-
2018
- 2018-01-30 CN CN201880015384.0A patent/CN110383443B/zh active Active
- 2018-01-30 US US16/490,486 patent/US11187747B2/en active Active
- 2018-01-30 KR KR1020197028803A patent/KR102239051B1/ko active IP Right Grant
- 2018-01-30 WO PCT/JP2018/002934 patent/WO2018159190A1/ja active Application Filing
- 2018-02-27 TW TW107106482A patent/TWI757437B/zh active
-
2021
- 2021-08-03 JP JP2021127497A patent/JP7105977B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5564183A (en) * | 1992-09-30 | 1996-10-15 | Matsushita Electric Industrial Co., Ltd. | Producing system of printed circuit board and method therefor |
JPH1078464A (ja) * | 1996-09-03 | 1998-03-24 | Fujitsu Ltd | 電子機器の故障予測方法及び装置 |
JP2003258044A (ja) * | 2002-02-27 | 2003-09-12 | Seiko Epson Corp | プローブカード、プローブ装置、プローブ試験方法及びプローブ針 |
JP2007108078A (ja) * | 2005-10-14 | 2007-04-26 | Fujitsu Ten Ltd | 不良検査装置および不良検査方法 |
JP2009063477A (ja) * | 2007-09-07 | 2009-03-26 | Yokogawa Electric Corp | 故障検出装置 |
JP2009216596A (ja) * | 2008-03-11 | 2009-09-24 | Yokogawa Electric Corp | 故障検出装置 |
JP2015162574A (ja) * | 2014-02-27 | 2015-09-07 | 信越半導体株式会社 | 半導体ウェーハの製造方法及び工程異常の検出方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200011927A1 (en) | 2020-01-09 |
TWI757437B (zh) | 2022-03-11 |
CN110383443A (zh) | 2019-10-25 |
JP7105977B2 (ja) | 2022-07-25 |
JP2018147959A (ja) | 2018-09-20 |
KR20190117775A (ko) | 2019-10-16 |
KR102239051B1 (ko) | 2021-04-09 |
TW201839406A (zh) | 2018-11-01 |
JP2021184486A (ja) | 2021-12-02 |
WO2018159190A1 (ja) | 2018-09-07 |
US11187747B2 (en) | 2021-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110383443B (zh) | 检查系统以及检查系统的故障分析和预知方法 | |
US5030905A (en) | Below a minute burn-in | |
KR102305872B1 (ko) | 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램 | |
KR100493058B1 (ko) | 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법 | |
US7479793B2 (en) | Apparatus for testing semiconductor test system and method thereof | |
KR101798440B1 (ko) | 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법 | |
JP6314392B2 (ja) | 測定装置および測定方法 | |
US5363048A (en) | Method and system for ensuring interconnect integrity in a micro-chip-module | |
KR101157878B1 (ko) | 검사용 치구의 유지보수방법 및 기판검사장치 | |
US7268571B1 (en) | Method for validating and monitoring automatic test equipment contactor | |
CN110431431A (zh) | 检查装置的诊断方法和检查系统 | |
TW201350885A (zh) | 凱爾文感測探針校準 | |
KR100988610B1 (ko) | 반도체 칩 테스트 장치 및 방법 | |
KR20090014914A (ko) | 프로브카드의 오에스, 평탄도 및 누설전류 측정방법 및 그시스템 | |
JP2002107417A (ja) | 半導体集積回路の試験装置及びその管理方法 | |
Bahukudumbi et al. | Wafer-level testing and test during burn-in for integrated circuits | |
JP2004095802A (ja) | 半導体試験装置 | |
US20240077530A1 (en) | Test board, and diagnostic system, diagnostic method, and non-transitory computer-readable storage medium storing diagnostic program of the test board | |
JP2000311929A (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
JP2012242129A (ja) | 半導体試験装置及び半導体試験方法 | |
Grout | Automatic Test Equipment (ATE) and Production Test | |
JP2005300351A (ja) | 半導体試験装置および半導体試験方法 | |
Rodriguez et al. | Wafer probe process verification tools | |
Titu-Marius | Environmental Stress Screening (ESS) and Burn-in |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |