JP6314392B2

JP6314392B2 - 測定装置および測定方法

Info

Publication number: JP6314392B2
Application number: JP2013179993A
Authority: JP
Inventors: 小林　隆弘; 隆弘小林
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2013-08-30
Filing date: 2013-08-30
Publication date: 2018-04-25
Anticipated expiration: 2033-08-30
Also published as: US20150067378A1; JP2015049100A

Description

本件は、測定装置および測定方法に関する。

近年、情報処理装置の省電力化に伴い、プリント基板の使用電源の低電圧化および搭載回路部品の供給電源の多種化が進展している。情報処理装置のプリント基板においては、電源ライン−アース間（以下、Ｖ−Ｇ間）、異種電源ライン間（以下、Ｖ−Ｖ間）のショートチェックが行われる。例えば、特許文献１は、ショートチェックを行う技術を開示している。

特公平７−７８５１４号公報

多数存在する電源種のショートチェック保証を行うために、Ｖ−Ｇ間およびＶ−Ｖ間の全ての組み合わせでのチェックが行われる。しかしながら、この場合、膨大な作業量および試験工数が必要となる。

１つの側面では、本件は、プリント基板に搭載される部品の電源ショートチェックを容易に行うことができる測定装置および測定方法を提供することを目的とする。

１つの態様では、測定装置は、プリント基板の複数の電源ラインのうち、測定対象の電源ライン以外の全ての電源ラインを短絡させアースと短絡させるスイッチと、前記複数の電源ラインの電源がオフになって開放状態になっている状態で、前記測定対象の電源ラインと前記アースとの間の抵抗値を測定する抵抗計と、前記抵抗値が判定値未満であれば、ショートが発生していると判定する判定部と、を備え、前記スイッチは、ショートが発生していると前記判定部によって判定された場合、前記測定対象以外の電源ラインと前記アースとの短絡を開放し、前記抵抗計は、前記測定対象の電源ラインと前記アースとの間の抵抗値を再度測定するものである。他の測定装置は、プリント基板の複数の電源ラインのうち、測定対象の電源ライン以外の全ての電源ラインを短絡させアースと短絡させるスイッチと、前記複数の電源ラインの電源がオフになって開放状態になっている状態で、前記測定対象の電源ラインと前記アースとの間の抵抗値を測定する抵抗計と、前記抵抗値が判定値未満であれば、ショートが発生していると判定する判定部と、を備え、前記測定対象の電源ライン上にデバイスが設けられている場合において、前記判定値は、事前に測定された前記デバイスの単体での抵抗値とＶ−Ｇ間を短絡していない状態でのＶ−Ｇ間抵抗値との並列合成抵抗値に基づいて算出されたものである。他の測定装置は、プリント基板の複数の電源ラインのうち、測定対象の電源ライン以外の全ての電源ラインを短絡させアースと短絡させるスイッチと、前記複数の電源ラインの電源がオフになって開放状態になっている状態で、前記測定対象の電源ラインと前記アースとの間の抵抗値を測定する抵抗計と、前記抵抗値が判定値未満であれば、ショートが発生していると判定する判定部と、を備え、前記スイッチによる短絡前において前記抵抗計が測定した前記測定対象の電源ラインと前記アースとの間の抵抗値が、前記スイッチによる短絡後において前記抵抗計が測定した前記測定対象の電源ラインと前記アースとの間の抵抗値よりも閾値以上高いという条件を満たさなければ、前記測定対象の電源ライン上にデバイスが設けられている場合において、前記スイッチが前記測定対象の電源ライン以外の全ての電源ライン同士の短絡を解除した場合に、前記判定部は、前記測定対象の電源ラインの電源と前記デバイスとの一方の間と他方の間との２点間において、直流定電圧の電源供給した場合の電流値と、直流定電流の電源供給した場合の電圧値とに基づいて、前記測定対象の電源ラインのショートの発生を判定するものである。

プリント基板に搭載される部品の電源ショートチェックを容易に行うことができる。

（ａ）〜（ｃ）はＶ−Ｇ間ショートチェックおよびＶ−Ｖ間ショートチェックについて説明する図である。（ａ）および（ｂ）は実施例１に係る測定方法を説明するための図である。（ａ）および（ｂ）は実施例１に係る測定方法を説明するための図である。（ａ）および（ｂ）は実施例１に係る測定方法を説明するための図である。（ａ）および（ｂ）は実施例１に係る測定方法を説明するための図である。（ａ）〜（ｄ）は低抵抗Ｖ−Ｇ判定について説明する図である。低抵抗Ｖ−Ｇ判定について説明する図である。低抵抗ＶＧ判定のフローの一例を表す図である。Ｖ−Ｉ特性のグラフである。低抵抗ＶＧチェックを表すフローである。実施例２に係る測定方法の全体フローを表す図である。比較例に係る測定方法の全体フローを表す図である。（ａ）〜（ｄ）は不良品処理について説明する図である。測定装置の全体構成を例示するブロック図である。測定装置によって実行されるフローチャートの一例を表す図である。測定装置によって実行されるフローチャートの一例を表す図である。不良品処理の一例を表すフローチャートである。不良品処理の一例を表すフローチャートである。

実施例の説明に先立って、Ｖ−Ｇ間ショートチェックおよびＶ−Ｖ間ショートチェックについて説明する。なお、Ｖ−Ｇ間とは、電源のプラス側と、電源の内部抵抗をまたいだマイナス側との間である。Ｖ−Ｖ間とは、電源のプラス側と他の電源のプラス側との間である。図１（ａ）は、プリント基板に搭載される電源およびデバイスの一例について説明するための図である。図１（ａ）の例では、電源Ａ〜電源Ｃの３つの電源が搭載されている。デバイスＤは、電源Ａ〜電源Ｃの電源ラインに設けられている。それにより、電源Ａ〜電源Ｃの各々は、電源ラインを介してデバイスＤに個別に電力を供給する。デバイスＤは、アースされている。なお、電源ラインとは、電源のプラス側と負荷までの間のラインである。

図１（ｂ）は、電源Ａの電源ラインにおけるＶ−Ｇ間ショートチェックを説明するための図である。図１（ｂ）で例示するように、電源Ａのプラス側からデバイスＤまでの間の端子Ａとアースとの間の抵抗を抵抗計１１にて測定する。これにより、電源Ａの電源ラインのＶ−Ｇ間ショートチェックを行うことができる。電源Ｂの電源ラインのＶ−Ｇ間ショートチェックを行うには、電源Ｂのプラス側からデバイスＤまでの間の端子Ｂとアースとの間の抵抗を抵抗計１１にて測定する。電源Ｃの電源ラインのＶ−Ｇ間のショートチェックを行うには、電源Ｃのプラス側からデバイスＤまでの間の端子Ｃとアースとの間の抵抗を抵抗計１１にて測定する。このように、電源ラインの数だけショートチェックを行う必要がある。

図１（ｃ）は、電源Ａの電源ラインと電源Ｂの電源ラインとの間のＶ−Ｖ間ショートチェックを説明するための図である。図１（ｃ）で例示するように、端子Ａと端子Ｂとの間の抵抗を抵抗計１１にて測定する。電源Ｂの電源ラインと電源Ｃの電源ラインとの間のＶ−Ｖ間ショートチェックを行うには、端子Ｂと端子Ｃとの間の抵抗を抵抗計１１にて測定する。電源の電源ラインＣと電源Ａの電源ラインとの間のショートチェックを行うには、端子Ｃと端子Ａとの間の抵抗を抵抗計１１にて測定する。このように、電源ラインの数をＮとした場合に、_ＮＣ_２通りのショートチェックを行う必要がある。

以上のことから、Ｎ個の電源ラインを備えるプリント基板において、全ての電源ラインについてＶ−Ｇ間ショートチェックおよびＶ−Ｖ間ショートチェックを行うために、（Ｎ＋_ＮＣ_２）通りの抵抗測定が行われる。Ｎ＝３の場合には、６回の抵抗測定が行われる。Ｎ＝１０の場合には、５５回の抵抗測定が行われる。Ｎ＝２６の場合には、３５１回の抵抗測定が行われる。このように、膨大な作業量および試験時間が必要となる。

以下、図面を参照しつつ、実施例について説明する。

図２（ａ）は、実施例１に係る測定方法を説明するための図である。一例として、電源Ａ〜電源Ｃの３つの電源がプリント基板に搭載されている。デバイスＤは、電源Ａ〜電源Ｃの電源ラインに設けられている。それにより、電源Ａ〜電源Ｃの各々は、電源ラインを介してデバイスＤに個別に電力を供給する。デバイスＤは、アースされている。図２（ａ）で例示するように、抵抗計１１を用いて端子Ａとアースとの間の抵抗値を検出することによって、電源Ａの電源ラインのショートチェックを行うことができる。この際に、電源Ａ以外の電源Ｂおよび電源Ｃの電源ラインを互いに短絡した上でアースラインと短絡する。具体的には、端子Ｂと端子Ｃとアースとを短絡する。

電源Ａの電源ラインのＶ−Ｇ間ショートが発生した場合には、電源Ａの電源ラインのＶ−Ｇ間の抵抗値が低下するため、ショート状態を検出することができる。次に、図２（ｂ）のように、電源Ａの電源ラインと電源Ｂの電源ラインとの間でショートした場合には、電源Ａの電源ラインのＶ−Ｇ間抵抗は、端子Ａから端子Ｂおよび端子Ｃを介してアースに短絡されるため、抵抗計１１にて検出される抵抗値はゼロとなる。したがって、Ｖ−Ｖ間のショートも検出することができる。電源Ａの電源ラインと電源Ｃの電源ラインとの間でショートした場合にも、同様に、端子Ｃを介してアースに短絡されるので、抵抗計１１にて検出される抵抗値はゼロとなる。このように、電源Ａの電源ライン以外の全ての電源ラインがアースされていることによって、他電源ライン全てのＶ−Ｖ間ショートの有無を検出することができる。

図３（ｂ）は、電源Ａの電源ラインのショートチェックフローの一例を表す図である。まず、図３（ａ）のように、端子Ｂと端子Ｃとアースとを短絡する（ステップＳ１）。次に、抵抗計１１を端子Ａとアースとに接続する（ステップＳ２）。次に、抵抗計１１を用いて抵抗値を測定する（ステップＳ３）。次に、ステップＳ３で測定された抵抗値（測定抵抗値）と判定値とを比較する（ステップＳ４）。測定抵抗値が判定値以上であれば、電源Ａの電源ラインにショート無しと判定し（ステップＳ５）、電源Ａチェックを終了する。測定抵抗値が判定値未満であれば、電源Ａの電源ラインにショート有りと判定し（ステップＳ６）、不良品所処理を行う。

図４（ｂ）は、電源Ｂの電源ラインのショートチェックフローの一例を表す図である。まず、図４（ａ）のように、端子Ａと端子Ｃとアースとを短絡する（ステップＳ１１）。次に、抵抗計１１を端子Ｂとアースとに接続する（ステップＳ１２）。次に、抵抗計１１を用いて抵抗値を測定する（ステップＳ１３）。次に、ステップＳ１３で測定された抵抗値（測定抵抗値）と判定値とを比較する（ステップＳ１４）。測定抵抗値が判定値以上であれば、電源Ｂの電源ラインにショート無しと判定し（ステップＳ１５）、電源Ｂチェックを終了する。測定抵抗値が判定値未満であれば、電源Ｂの電源ラインにショート有りと判定し（ステップＳ１６）、不良品所処理を行う。

図５（ｂ）は、電源Ｃの電源ラインのショートチェックフローの一例を表す図である。まず、図５（ａ）のように、端子Ａと端子Ｂとアースとを短絡する（ステップＳ２１）。次に、抵抗計１１を端子Ｃとアースとに接続する（ステップＳ２２）。次に、抵抗計１１を用いて抵抗値を測定する（ステップＳ２３）。次に、ステップＳ２３で測定された抵抗値（測定抵抗値）と判定値とを比較する（ステップＳ２４）測定抵抗値が判定値以上であれば、電源Ｃの電源ラインにショート無しと判定し（ステップＳ２５）、電源Ｃチェックを終了する。測定抵抗値が判定値未満であれば、電源Ｃの電源ラインにショート有りと判定し（ステップＳ２６）、不良品所処理を行う。

本実施例に係る測定方法によれば、プリント基板に搭載される特定の電源ラインのショートチェックを行う際に他電源ラインを全て短絡させたうえでアースと短絡させることによって、少ない工程でＶ−Ｇ間ショートチェックおよびＶ−Ｖ間ショートチェックを行うことができる。それにより、電源ショートチェックを容易に行うことができる。具体的には、プリント基板の電源ラインの個数をＮとすると、図１（ａ）〜図１（ｃ）で説明した測定方法ではＮ＋_ＮＣ_２回の抵抗測定が必要であるのに対して、本実施例によれば、Ｎ回の抵抗測定で済む。Ｎ＝３の場合、Ｎ＋_ＮＣ_２＝６回に対して３回の抵抗測定で済むため、３回の抵抗測定が削減される。Ｎ＝１０の場合、Ｎ＋_ＮＣ_２＝５５回に対して１０回の抵抗測定で済むため、４５回の抵抗測定が削減される。Ｎ＝２６の場合（サーバ系マザーボードの一例）、Ｎ＋_ＮＣ_２＝３５１回に対して２６回の抵抗測定で済むため、３２５回の抵抗測定が削減される。

実施例２の説明の前に、低抵抗Ｖ−Ｇ判定について説明する。半導体の動作高速化や微細化が進み、ＭＰＵ，ＣＰＵ，ＦＰＧＡ等の様々な半導体デバイスでリーク電流が大きくなってきている。その影響で、半導体デバイスのＶ−Ｇ間の抵抗値が小さくなっている。また、個体間のバラツキがあり、電源ショートの測定そのもの、ひいては良否判定が難しくなっている。そこで、リーク電流が大きい搭載デバイスに関して、安定して判定できる仕組みを取り入れ、歩留り向上、不良品の流出阻止を行うことが好ましい。

図６（ａ）は、プリント基板に搭載される電源およびデバイスの他の例について説明するための図である。図６（ａ）の例では、プリント基板に電源ＡおよびデバイスＤが搭載されている。一例として、デバイスＤはＣＰＵである。デバイスＤは、電源Ａの電源ラインに設けられている。それにより、電源Ａは、デバイスＤに電力を供給する。デバイスＤは、アースされている。図６（ａ）の例では、Ｖ−Ｇ間の抵抗は、図６（ｂ）のようにＣＰＵ抵抗分と電源抵抗分との並列接続の抵抗を測定することになる、ＣＰＵのリーク電流が大きくＣＰＵ抵抗分が非常に小さく、バラツキが大きい場合には以下の問題が生じる。

（問題点１）
図６（ｃ）で例示するように、ＣＰＵの個体差に起因して測定抵抗値がばらつくため、一定のしきい値での判定ができない。ショート障害が発生しているのかＣＰＵ抵抗値のバラツキの影響なのか、判別することが困難である。なお、しきい値が緩いとショート障害流出、しきい値が厳しいと誤検出による直行率低下を招く。
（問題点２）
図６（ｃ）で例示するように、電源回路の故障で電源側の抵抗分が低下した場合、測定抵抗値の低下がＣＰＵ抵抗分のバラツキによる影響なのか判別が困難である。すなわち、電源障害の流出が問題になる。
（問題点３）
図６（ｄ）で例示するように、ＣＰＵ側の抵抗が非常に小さいとショート有無の検出ができない。Ｖ−Ｇ間にて半田ショートしている状態でのＶ−Ｇ間抵抗は、多少の抵抗分がありゼロとはならない場合がある（半田ショートの状態や配線抵抗分等の影響）。抵抗測定では、この電源ショートの場合とＣＰＵ抵抗分が非常に小さい場合とで判別ができない。すなわち、ショート障害流出（焼損）が生じ、ＢＧＡ部品は取り外して調査する必要がある。

以上のことから、リーク電流の大きいデバイスのＶ−Ｇ間の抵抗値は、非常に小さく（例えば１Ω以下）、デバイス間の個体バラツキも大きい（例えば、数百ｍΩ〜数Ω）。この場合、Ｖ−Ｇ間ショートチェックを一定のしきい値によるＶ−Ｇ間抵抗測定で良否判断すると、誤った判定が行われ、不良品の流出、歩留りの低下、および誤検出品の調査が発生するおそれがある。また、デバイスのＶ−Ｇ間の抵抗値が非常に小さい場合には、電源ショートかどうか、測定そのもの、ひいては判定することが困難である。

そこで、実施例２では、プリント基板に搭載されるデバイスのＶ−Ｇ間の抵抗値が小さく、または、個体間のバラツキがある場合に、電源ショートチェックを安定して判定できる方法について説明する。

具体的には、上記問題点１および問題点２については、リーク電流が大きくバラツキが大きいデバイスに対して、デバイス単体での抵抗値を事前に測定し、実装される個々のデバイスに対してＶ−Ｇ間抵抗の判定値をそれぞれ設定して判定することで解決することができる。

上記問題点３については、図７の手法で解決することができる。電源ＡとデバイスＤとの一方の間と他方の間との２点間において、直流定電流源１２または直流定電圧源１３から、スイッチ１４を用いてそれぞれ排他で電力供給できるようにする。電圧計１５を用いて、当該２点間の電圧値を測定する。また、電流計１６を用いて、当該２点間の電流値を測定する。

まず、直流定電圧源１３から電源供給し、電流計１６を用いて当該２点間を流れる電流を測定する。次に、直流定電流源１２から電源供給し、電圧計１５を用いて当該２点間の電圧値を測定する。測定された電流値および電圧値が基準値を満足するかどうか判定することで、低抵抗デバイスを搭載したプリント基板においてＶ−Ｇ間ショートの検出が可能になる。それぞれ測定した電圧値と電流値とから、Ｖ−Ｇ間ショートの有無を判定するには、Ｖ−Ｇ間ショート無時のＶ−Ｉ特性と、Ｖ−Ｇショート有時のＶ−Ｉ特性との違いにより判定することができる。以下、具体例について説明する。

図８は、低抵抗ＶＧ判定のフローの一例を表す図である。まず、事前に、プリント基板に搭載されているリーク電流大のデバイス（一例としてＬＳＩ）に対応したＶＧ判定値を個別に設定しておく。図８で例示するように、低抵抗ＶＧ判定の対象電源において、リーク電流が大きくＶ−Ｇ間抵抗値を低下させているデバイスを調査し、抽出する（ステップＳ３１）。次に、リーク電流大のデバイス単体のＶ−Ｇ間抵抗のデータが有るか否かを判定する（ステップＳ３２）。ステップＳ３２で「Ｎｏ」と判定された場合、リーク電流大のデバイス単体のＶ−Ｇ間抵抗測定の工程を追加する（ステップＳ３３）。ステップＳ３２で「Ｙｅｓ」と判定された場合またはステップＳ３３の実行後、リーク電流大のデバイスの単体検査工程で測定したＶ−Ｇ間の測定抵抗（以下、測定データａ）と、デバイス識別ＩＤとを関連付けてデータベースに格納する（ステップＳ３４）。

次に、対象デバイス未実装時のサンプル基板のＶ−Ｇ間抵抗（以下、Ｖ−Ｇ間抵抗ｂ）を採取する（ステップＳ３５）。次に、サンプル基板の対象電源のＶ−Ｇ間ショート無しのＶ−Ｉ特性を採取する（ステップＳ３６）。次に、対象電源のＶ−Ｇを短絡した状態でＶ−Ｉ特性データと、Ｖ−Ｇ間抵抗（以下、Ｖ−Ｇ間抵抗ｃ）を採取する（ステップＳ３７）。以上の結果から、定電流電源の印加電圧と電流判定値（以下、データｄ）を決定し、定電圧電源の印加電流と電圧判定値（以下、データｅ）を決定する（ステップＳ３８）。

図９は、測定したＶ−Ｉ特性のグラフである。三角印の曲線は、Ｖ−Ｇ間のショートは無いが搭載デバイスのリーク電流が大きくＶ−Ｇ間抵抗が低いケースの良品を表す。丸印の曲線は、Ｖ−Ｇ間のショートが有りの不良品を表す。両者のＶ−Ｉ特性を比較すると、定格電源電圧に比べて微小な定電流／定電圧電源を印加した場合、Ｖ−Ｇショートが有る場合では、例えば、半田ショート箇所を経由して大電流が流れていく。これに対して、良品の場合は、デバイス内部の半導体を経由して電流が流れる。したがって、微小電圧印加時の条件では、半田ショート時の場合よりは電流値は明らかに低くなる。この電圧印加時に生ずる電流値の差に基づいて良否判定を行う。このデータより、測定条件（印加電圧／電流）と判定値を決定することができる。

図１０は、低抵抗ＶＧチェックを表すフローである。まず、低抵抗ＶＧチェック対象電源が、図３（ａ）〜図５（ｂ）で説明した測定方法で測定したＶ−Ｇ間抵抗結果（測定抵抗）に対し、０．１Ω以上高いか否かを判定する（ステップＳ４１）。ステップＳ４１で高いと判定された場合、デバイス個別判定が行われる。まず、搭載されているデバイス識別ＩＤからデバイス単体の測定データａを入手し、判定値を算出する（ステップＳ４２）。判定値は、測定データａとＶ−Ｇ間抵抗ｂとの並列合成抵抗に基づいて算出できる。ステップＳ４１で得られた測定抵抗と上記判定値とを比較する（ステップＳ４３）。測定抵抗が判定値以上の場合には、電源ショート無しと判定する（ステップＳ４４）。測定抵抗が判定値未満の場合には、電源ショート有り（ＮＧ）と判定し（ステップＳ４５）、不良品処理を行う。

ステップＳ４１で低いと判定された場合、Ｖ−Ｉ特性判定が行われる。まず、測定条件の定電圧をＶ−Ｇ間に印加する（ステップＳ４６）。次に、直流定電圧源１３を用いて、データｄの定電流電源印加電圧を印加する（ステップＳ４７）。次に、電流計１６を用いてＶ−Ｇ間の電流値を計測する（ステップＳ４８）。次に、ステップＳ４８で計測された電流値と、データｄの電流判定値とを比較する（ステップＳ４９）。ステップＳ４９において、計測電流値が電流判定値以上であれば、電源ショート有り（ＮＧ）と判定し（ステップＳ５０）、不良品処理が行われる。

ステップＳ４９において、計測電流値が電流判定値未満であれば、直流定電流源１２を用いて、データｅの定電圧電源印加電流を印加する（ステップＳ５１）。次に、電圧計１５を用いてＶ−Ｇ間の電圧値を計測する（ステップＳ５２）。次に、ステップＳ５２で計測された電圧値と、データｅの電圧判定値とを比較する（ステップＳ５３）。ステップＳ５３において、計測電圧値が電圧判定値以下であれば、電源ショート有り（ＮＧ）と判定し（ステップＳ５０）、不良品処理が行われる。ステップＳ５３において、計測電圧値が電圧判定値を上回っていれば、電源ショート無しと判定する（ステップＳ５４）。

図１０の処理によれば、プリント基板に搭載されるデバイスのＶ−Ｇ間の抵抗値が小さく、または、個体間のばらつきがあっても、電源ショートチェックを安定して判定することができる。

図１１は、本実施例に係る測定方法の全体フローを表す図である。図１１で例示するように、全体フローは、判定値決定処理フロー（Ｓ６１〜Ｓ６７）とショートチェックフロー（Ｓ７１〜Ｓ７８）とからなる。判定値決定処理フローの後にショートチェックフローが行われる。まず、予め良品であることが把握されているサンプル基板で判定値の決定が済んでいるか否かを判定する（ステップＳ６１）。ステップＳ６１で「Ｎｏ」と判定された場合、サンプル基板において、測定対象外の電源ラインとアースを全て短絡する（ステップＳ６２）。次に、測定対象の電源ラインとアースとの間のＶ−Ｇ間抵抗値を測定する（ステップＳ６３）。

次に、ステップＳ６３の測定結果に基づいて、所定の判定値を用いて、リーク電流が大きいか否かを判定する（ステップＳ６４）。ステップＳ６４で「Ｙｅｓ」と判定された場合、図８のフローチャートが実行される（ステップＳ６５）。ステップＳ６４で「Ｎｏ」と判定された場合、ステップＳ６３の実測値から良品判定値を決定する（ステップＳ６６）。次に、全電源ラインの測定が済んでいるか否かを判定する（ステップＳ６７）。ステップＳ６７において「Ｎｏ」と判定された場合、他の電源ラインを対象として、ステップＳ６２から再度実行される。ステップＳ６１で「Ｙｅｓ」と判定された場合、またはステップＳ６７で「Ｙｅｓ」と判定された場合、ショートチェックフローが開始される。

まず、測定対象のプリント基板において、測定対象外の電源ラインとアースとを全て短絡する（ステップＳ７１）。次に、測定対象の電源ラインとアースとの間のＶ−Ｇ間抵抗を測定する（ステップＳ７２）。次に、ステップＳ７２の測定結果に基づいて、所定の判定値を用いて、リーク電流が大きいか否かを判定する（ステップＳ７３）。ステップＳ７３で「Ｙｅｓ」と判定された場合、図１０のフローチャートが実行される（ステップＳ７４）。ステップＳ７３で「Ｎｏ」と判定された場合、ステップＳ７２の測定抵抗値が、上記判定値決定処理フローで決定された良品判定値以上であるか否かを判定する（ステップＳ７５）。

ステップＳ７５で「Ｎｏ」と判定された場合、電源ショート有り（ＮＧ）と判定し（ステップＳ７６）、不良品処理が行われる。ステップＳ７５で「Ｙｅｓ」と判定された場合、測定対象のプリント基板内の全電源ラインの測定が済んだか否かを判定する（ステップＳ７７）。ステップＳ７７で「Ｎｏ」と判定された場合、他の電源ラインを対象として、ステップＳ７１から再度実行される。ステップＳ７７で「Ｙｅｓ」と判定された場合、電源ショート無しと判定する（ステップＳ７８）。

図１１のフローチャートによれば、プリント基板に搭載される特定の電源のショートチェックを行う際に他の全電源とアースとを短絡させることによって、少ない工程でＶ−Ｇ間ショートチェックおよびＶ−Ｖ間ショートチェックを行うことができる。それにより、電源ショートチェックを容易に行うことができる。また、プリント基板に搭載されるデバイスのＶ−Ｇ間の抵抗値が小さく、または、個体間のバラツキがある場合に、電源ショートチェックを安定して判定できる。

続いて、本実施例に係る測定方法の効果を説明するために、比較例に係る測定方法について説明する。図１２は、比較例に係る測定方法の全体フローを表す図である。図１２で例示するように、全体フローは、判定値決定処理フロー（Ｓ８１〜Ｓ８７）とショートチェックフロー（Ｓ９１〜Ｓ９８）とからなる。判定値決定処理フローの後にショートチェックフローが行われる。まず、予め良品であることが把握されているサンプル基板で判定値の決定が済んでいるか否かを判定する（ステップＳ８１）。ステップＳ８１で「Ｎｏ」と判定された場合、サンプル基板において、測定対象の電源ラインとアースとの間のＶ−Ｇ間抵抗値を測定する（ステップＳ８２）。

次に、ステップＳ８２の実測値からＶ−Ｇ間抵抗の良品判定値を決定する（ステップＳ８３）。次に、全電源ラインの測定が済んでいるか否かを判定する（ステップＳ８４）。ステップＳ８４において「Ｎｏ」と判定された場合、他の電源ラインを対象として、ステップＳ８２から再度実行される。ステップＳ８４において「Ｙｅｓ」と判定された場合、各電源間のＶ−Ｖ間抵抗値を測定する（ステップＳ８５）。次に、ステップＳ８５の実測値からＶ−Ｖ間抵抗の良品判定値を決定する（ステップ８６）。次に、全ての電源組み合わせについてＶ−Ｖ間抵抗値の測定が済んだか否かを判定する（ステップＳ８７）。ステップＳ８７で「Ｎｏ」と判定された場合、他の電源組み合わせを対象としてステップＳ８５から再度実行される。ステップＳ８１で「Ｙｅｓ」と判定された場合、またはステップＳ８７で「Ｙｅｓ」と判定された場合、ショートチェックフローが開始される。

まず、測定対象のプリント基板において、測定対象の電源ラインとアースとの間のＶ−Ｇ間抵抗を測定する（ステップＳ９１）。次に、ステップＳ９１の測定抵抗値が、ステップＳ８３で決定された良品判定値以上であるか否かを判定する（ステップＳ９２）。ステップＳ９２で「Ｎｏ」と判定された場合、電源ショート有りと判定し（ステップＳ９３）、不良品処理が行われる。ステップＳ９２で「Ｙｅｓ」と判定された場合、測定対象のプリント基板内の全電源ラインの測定が済んだか否かを判定する（ステップＳ９４）。ステップＳ９４で「Ｎｏ」と判定された場合、他の電源ラインを対象として、ステップＳ９１から再度実行される。

ステップＳ９４で「Ｙｅｓ」と判定された場合、測定対象のプリント基板において、測定対象電源ラインと多電源ラインとの全組み合わせのＶ−Ｖ間抵抗値を測定する（ステップＳ９５）。次に、ステップＳ９５の測定抵抗値が、ステップＳ８６で決定された良品判定値以上であるか否かを判定する（ステップＳ９６）。ステップＳ９６で「Ｎｏ」と判定された場合、電源ショート有りと判定し（ステップＳ９３）、不良品処理が行われる。ステップＳ９６で「Ｙｅｓ」と判定された場合、全電源ラインの測定が済んだか否かを判定する（ステップＳ９７）。ステップＳ９７で「Ｎｏ」と判定された場合、他の電源ラインを対象としてステップＳ９５から再度実行される。ステップＳ９７で「Ｙｅｓ」と判定された場合、電源ショート無しと判定する（ステップＳ９８）。

比較例に係る測定方法によれば、Ｎ個の電源ラインを備えるプリント基板において、全ての電源ラインについてＶ−Ｇ間ショートチェックおよびＶ−Ｖ間ショートチェックを行うために、（Ｎ＋_ＮＣ_２）通りの抵抗測定が行われる。それにより、膨大な作業量が必要となる。また、また、プリント基板に搭載されるデバイスのＶ−Ｇ間の抵抗値が小さく、または、個体間のバラツキがある場合に、電源ショートチェックを安定して判定することは困難である。

続いて、不良品処理について説明する。図１３（ａ）は、電源ＡでＶ−Ｇ間ショートが発生している例である。図１３（ｂ）は、電源Ａの電源ラインと電源Ｂの電源ラインとの間でショートが発生している例である。図１３（ａ）および図１３（ｂ）のいずれの場合においても、電源Ｂの電源ラインと電源Ｃの電源ラインとを短絡させたうえでアースと短絡させてある。この場合、電源ラインＡのＶ−Ｇ間抵抗を測定しても、Ｖ−Ｇ間ショートが発生しているのかＶ−Ｖ間ショートが発生しているのか判別することが困難である。

そこで、測定対象電源ライン以外の電源ラインをアースから切り離すことで、Ｖ−Ｇ間ショートが発生しているのかＶ−Ｖ間ショートが発生しているのか判別することができる。図１３（ｃ）で例示するように、Ｖ−Ｇ間ショートの場合には、アースを切り離してもＶ−Ｇ間抵抗値が変動しない。一方、図１３（ｄ）で例示するように、Ｖ−Ｖ間ショートの場合には、Ｖ−Ｇ間抵抗値が大きくなる。そこで、アースを切り離した場合のＶ−Ｇ間抵抗値の変動量が第１しきい値以下であれば、測定対象の電源ラインでＶ−Ｇ間ショートが発生していると判定し、アースを切り離した場合のＶ−Ｇ間抵抗値の変動量（増加量）が第１しきい値以上の第２しきい値を上回れば、測定対象の電源ラインとの他のいずれかの電源ラインとの間にＶ−Ｖ間ショートが発生していると判定することができる。

実施例３においては、測定装置１００について説明する。測定装置１００は、実施例１の測定方法または実施例２の測定方法を自動で実施する装置である。図１４は、測定装置１００の全体構成を例示するブロック図である。図１４で例示するように、測定装置１００は、ショートチェック装置２００とコントローラ３００とを備える。ショートチェック装置２００は、計測器ブロック１０とリレー切替回路２０とを備える。計測器ブロック１０は、図７で説明した抵抗計１１、直流定電流源１２、直流定電圧源１３、スイッチ１４、電圧計１５、および電流計１６を備える。計測器ブロック１０の各部とコントローラ３００とは、計測器インタフェース１７を介して接続されている。

リレー切替回路２０は、電源ライン切替スイッチ２１、アース接続切替スイッチ２２、およびリレー切替制御部２３を備える。電源ライン切替スイッチ２１は、プリント基板に備わる電源ラインを選択するリレースイッチである。電源ライン切替スイッチ２１は、１以上の電源ラインを抵抗計１１に接続させることができる。アース接続切替スイッチ２２は、プリント基板に備わる電源とアースとの間のアースラインを選択するリレースイッチである。アース接続切替スイッチ２２は、１以上の電源をアースさせることができる。リレー切替制御部２３は、コントローラ３００の指示に従って、電源ライン切替スイッチ２１およびアース接続切替スイッチ２２を制御する。計測器ブロック１０は、電源ライン切替スイッチ２１で選択された電源ラインと、アース接続切替スイッチ２２によって選択されたアースラインとの間の抵抗測定、電源印加、電流/電圧測定を行う。測定結果は、計測器インタフェース１７を介してコントローラ３００に送信される。

プリント基板は、ケーブルもしくは中継基板経由でショートチェック装置２００に接続されている。したがって、プリント基板は、プリント基板の電源ショートチェック対象とする電源ラインおよびアースをショートチェック装置２００の測定回路に接続するため、電源ラインとアースとをコネクタ端子に引き出す構成を有している。また、低抵抗値の電源については、測定経路のインピーダンスが測定誤差となるので４端子測定できるよう、コネクタ端子は２本配線を有していることが好ましい。実装基板内の配線も２本とすることが好ましい。

コントローラ３００は、リレー切替制御部３１、計測器制御部３２、良否判断制御部３３、インタフェース３４、およびショートチェック制御部３５を備える。リレー切替制御部３１は、チェック対象の電源に関する情報を保持するとともに、低抵抗ＶＧ判定の対象電源に関する情報を保持する。チェック対象の電源に関する情報は、各電源と端子とリレー番号とが関連付けられた情報を含む。低抵抗ＶＧ判定の対象電源に関する情報は、電源を特定する情報とデバイスＩＤとを含む。リレー切替制御部３１は、リレー切替回路２０のリレー切替制御部２３に指示を送ることによって、電源ライン切替スイッチ２１およびアース接続切替スイッチ２２を制御する。

計測器制御部３２は、（６）Ｖ−Ｉ特性条件を保持するとともに、抵抗計１１、直流定電流源１２、直流定電圧源１３、スイッチ１４、電圧計１５、および電流計１６の各部を制御する。良否判断制御部３３は、（１）Ｖ−Ｇ判定値、（２）Ｖ−Ｇショート抵抗値、（３）Ｖ−Ｉ特性判定値、（４）デバイス未実装Ｖ−Ｇ抵抗値、（５）デバイス個別判定値を保持し、計測器ブロック１０の各部の計測結果に基づいて、プリント基板の電源ショートの有無判断を行う。（１）Ｖ−Ｇ判定値は、各電源のＶ−Ｇ間抵抗の判定値である。（２）Ｖ−Ｇショート抵抗値は、各電源のＶ−Ｇ間をショートさせた場合のＶ−Ｇ間抵抗値である。（３）Ｖ−Ｉ特性判定値は、定格電源電圧に比べて微小な定電流／定電圧電源を印加した場合の判定値である。（４）は、デバイス未実装の場合における各電源のＶ−Ｇ間抵抗値である。（５）デバイス個別判定値は、デバイスのＶ−Ｇ間抵抗の判定値である。

ショートチェック制御部３５は、プリント基板に搭載されているデバイスＤのＩＤを取得し、リレー切替制御部３１、計測器制御部３２、良否判断制御部３３の各部を制御する。データベース４００には、デバイスＩＤと関連付けて、各デバイス単体の抵抗測定結果が格納されている。

図１５および図１６は、測定装置１００によって実行されるフローチャートの一例を表す図である。図１５および図１６で例示するように、ショートチェック制御部３５は、チェック対象の電源情報から測定対象電源のリレー切替設定を決定する（ステップＳ１０１）。次に、リレー切替制御部３１は、ショートチェック制御部３５からの情報に従って、リレーを切り替える（ステップＳ１０２）。この場合、測定対象以外の全ての電源ラインを短絡させたうえでアースと短絡させる。例えば、測定対象が電源Ａである場合、リレー１，４，５，７を短絡し、リレー２，３，６を開放し、スイッチ１４に抵抗計１１を選択させる。

次に、計測器制御部３２は、抵抗計１１を用いて測定抵抗を取得する（ステップＳ１０３）。次に、ショートチェック制御部３５は、ステップＳ１０３の測定結果に基づいて、低抵抗ＶＧ判定対象か否かを判定する（ステップＳ１０４）。ステップＳ１０４においては、リーク電流がしきい値以上であるか否かに基づいて判定する。ステップＳ１０４で「Ｎｏ」と判定された場合、良否判断制御部３３は、ステップＳ１０３の測定抵抗が（１）Ｖ−Ｇ判定値以上であるか否かを判定する（ステップＳ１０５）。

ステップＳ１０５において「Ｙｅｓ」と判定された場合、ショートチェック制御部３５は、全電源の測定が済んだか否かを判定する（ステップＳ１０６）。ステップＳ１０６で「Ｎｏ」と判定された場合、ステップＳ１０１から再度実行される。ステップＳ１０６で「Ｙｅｓ」と判定された場合、フローチャートの実行が終了する。ステップＳ１０５において「Ｎｏ」と判定された場合、不良品処理が行われる。

ステップＳ１０４において「Ｙｅｓ」と判定された場合、良否判断制御部３３は、ステップＳ１０３の測定結果を（２）Ｖ−Ｇショート抵抗値と比較し、抵抗値判定が可能か否かを判定する（ステップＳ１０７）。具体的には、測定結果が（２）Ｖ−Ｇショート抵抗値以上であれば、抵抗値判定が可能と判定する。ステップＳ１０７において「Ｙｅｓ」と判定された場合、良否判断制御部３３は、（４）未実装ＶＧ抵抗値および（５）個別判定値から算出された判定値で判定する（ステップＳ１０８）。ステップＳ１０８において、ステップＳ１０３の測定結果が判定値未満であれば、不良品処理が行われる。ステップＳ１０８において、ステップＳ１０３の測定結果が判定値以上であれば、ステップＳ１０６が行われる。

ステップＳ１０７において「Ｎｏ」と判定された場合、リレー切替制御部３１は、抵抗測定から電源印加設定に切替える（ステップＳ１０９）。例えば、リレー切替制御部３１は、スイッチ１４に直流定電流源１２および直流定電圧源１３のいずれかを選択する。次に、計測器制御部３２は、（６）Ｖ−Ｉ特性条件で、直流定電流源１２に定電流を供給させる（ステップＳ１１０）。次に、計測器制御部３２は、電圧計１５から電圧を取得する（ステップＳ１１１）。

次に、良否判断制御部３３は、（３）Ｖ−Ｉ特性判定値の電圧判定値を用いて、ステップＳ１１１で得られた測定電圧を判定する（ステップＳ１１２）。ステップＳ１１２において、測定電圧が電圧判定値未満であれば不良品処理が行われる。ステップＳ１１２において、測定電圧が電圧判定値以上であれば、計測器制御部３２は、（６）Ｖ−Ｉ特性条件で、直流定電圧源１３に定電圧を供給させる（ステップＳ１１３）。次に、計測器制御部３２は、電流計１６から電流を取得する（ステップＳ１１４）。次に、良否判断制御部３３は、ステップＳ１１４で取得された電流が（３）Ｖ−Ｉ特性判定値の電流判定値以上であるか否かを判定する（ステップＳ１１５）。ステップＳ１１５で「Ｙｅｓ」と判定された場合、不良品処理が行われる。ステップＳ１１５で「Ｎｏ」と判定された場合、ステップＳ１０６が実行される。

次に、不良品処理について説明する。図１７および図１８は、不良品処理の一例を表すフローチャートである。図１７および図１８で例示するように、リレー切替制御部３１は、測定対象以外の電源ラインとアースとを全て短絡する（ステップＳ１２１）。次に、計測器制御部３２は、測定対象の電源ラインとアース間のＶ−Ｇ間抵抗値を取得する（ステップＳ１２２）。ステップＳ１２２で得られた結果を結果１Ａと称する。次に、良否判断制御部３３は、リーク電流大か否かを判定する（ステップＳ１２３）。ステップＳ１２３で「Ｙｅｓ」と判定された場合、図１０の低抵抗ＶＧ判定チェックを行う（ステップＳ１２４）。ステップＳ１２４で得られた結果を結果１Ｂと称する。

ステップＳ１２３で「Ｎｏ」と判定された場合またはステップＳ１２４の実行後、良否判断制御部３３は、全電源の測定が済んだか否かを判定する（ステップＳ１２５）。ステップＳ１２５で「Ｎｏ」と判定された場合、ステップＳ１２１から再度実行される。ステップＳ１２５で「Ｙｅｓ」と判定された場合、良否判断制御部３３は、結果１Ａおよび結果１Ｂにて良品判定値と比較し、ＮＧ数がいくつか判定する（ステップＳ１２６）。ＮＧ数とは、電源ショート有りと判定された数である。

ステップＳ１２６でＮＧ数が１箇所であると判定された場合、良否判断制御部３３は、Ｖ−Ｇショート障害と判定する。ステップＳ１２６でＮＧ数が２箇所以上であると判定された場合、計測器制御部３２は、結果１ＡのＮＧ判定の対象電源に対して、Ｖ−Ｇ間抵抗を取得する。なお、リレー切替制御部３１は、測定対象以外の電源ラインを全て短絡し、アースとは切り離す（ステップＳ１２７）。次に、計測器制御部３２は、測定対象の電源ラインとアースとの間のＶ−Ｇ間抵抗値を取得する（ステップＳ１２８）。ステップＳ１２８で得られた結果を結果２Ａと称する。次に、良否判断制御部３３は、リーク電流が大きいか否かを判定する（ステップＳ１２９）。

ステップＳ１２９で「Ｙｅｓ」と判定された場合、低抵抗ＶＧ判定チェックフローが実行される（ステップＳ１３０）。ステップＳ１３０で得られた結果を結果２Ｂと称する。ステップＳ１２９で「Ｎｏ」と判定された場合またはステップＳ１３０の実行後、良否判断制御部３３は、結果１Ａおよび結果１ＢでのＮＧ対象電源全ての測定が済んだか否かを判定する（ステップＳ１３１）。ステップＳ１３１で「Ｎｏ」と判定された場合、ステップＳ１２７から再度実行される。

ステップＳ１３１で「Ｙｅｓ」と判定された場合、得られた全ての結果に基づいて、Ｖ−ＧショートまたはＶ−Ｖショートを判定する（ステップＳ１３２）。例えば、結果１Ａ＜結果２Ａの場合、または結果２Ｂで電源ショート無しの場合、良否判断制御部３３は、Ｖ−Ｖショート障害と判定する。結果１Ａ≒結果２Ａの場合、または結果２Ｂで電源ショート有りの場合、良否判断制御部３３は、Ｖ−Ｇショート障害と判定する。

本実施例に係る測定装置１００を用いることによって、プリント基板に搭載される特定の電源ラインのショートチェックを行う際に他電源ラインを全て短絡させたうえでアースと短絡させることによって、少ない工程でＶ−Ｇ間ショートチェックおよびＶ−Ｖ間ショートチェックを行うことができる。それにより、電源ショートチェックを容易に行うことができる。また、プリント基板に搭載されるデバイスのＶ−Ｇ間の抵抗値が小さく、また、個体間のばらつきがあっても、電源ショートチェックを安定して判定することができる。また、不良品処理工程によって、Ｖ−Ｇ間ショートとＶ−Ｖ間ショートとを判別することができる。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０計測器ブロック
１１抵抗計
１２直流定電流源
１３直流定電圧源
１４スイッチ
１５電圧計
１６電流計
１７計測器インタフェース
２０リレー切替回路
２１電源ライン切替スイッチ
２２アース接続切替スイッチ
２３リレー切替制御部
３１リレー切替制御部
３２計測器制御部
３３良否判断制御部
３４インタフェース
３５ショートチェック制御部
１００測定装置
２００ショートチェック装置
３００コントローラ
４００データベース

Claims

プリント基板の複数の電源ラインのうち、測定対象の電源ライン以外の全ての電源ラインを短絡させアースと短絡させるスイッチと、
前記複数の電源ラインの電源がオフになって開放状態になっている状態で、前記測定対象の電源ラインと前記アースとの間の抵抗値を測定する抵抗計と、
前記抵抗値が判定値未満であれば、ショートが発生していると判定する判定部と、を備え、
前記スイッチは、ショートが発生していると前記判定部によって判定された場合、前記測定対象以外の電源ラインと前記アースとの短絡を開放し、
前記抵抗計は、前記測定対象の電源ラインと前記アースとの間の抵抗値を再度測定することを特徴とする測定装置。
プリント基板の複数の電源ラインのうち、測定対象の電源ライン以外の全ての電源ラインを短絡させアースと短絡させるスイッチと、
前記複数の電源ラインの電源がオフになって開放状態になっている状態で、前記測定対象の電源ラインと前記アースとの間の抵抗値を測定する抵抗計と、
前記抵抗値が判定値未満であれば、ショートが発生していると判定する判定部と、を備え、
前記測定対象の電源ライン上にデバイスが設けられている場合において、前記判定値は、事前に測定された前記デバイスの単体での抵抗値とＶ−Ｇ間を短絡していない状態でのＶ−Ｇ間抵抗値との並列合成抵抗値に基づいて算出されたものであることを特徴とする測定装置。
プリント基板の複数の電源ラインのうち、測定対象の電源ライン以外の全ての電源ラインを短絡させアースと短絡させるスイッチと、
前記複数の電源ラインの電源がオフになって開放状態になっている状態で、前記測定対象の電源ラインと前記アースとの間の抵抗値を測定する抵抗計と、
前記抵抗値が判定値未満であれば、ショートが発生していると判定する判定部と、を備え、
前記スイッチによる短絡前において前記抵抗計が測定した前記測定対象の電源ラインと前記アースとの間の抵抗値が、前記スイッチによる短絡後において前記抵抗計が測定した前記測定対象の電源ラインと前記アースとの間の抵抗値よりも閾値以上高いという条件を満たさなければ、前記測定対象の電源ライン上にデバイスが設けられている場合において、前記スイッチが前記測定対象の電源ライン以外の全ての電源ライン同士の短絡を解除した場合に、前記判定部は、前記測定対象の電源ラインの電源と前記デバイスとの一方の間と他方の間との２点間において、直流定電圧の電源供給した場合の電流値と、直流定電流の電源供給した場合の電圧値とに基づいて、前記測定対象の電源ラインのショートの発生を判定することを特徴とする測定装置。
前記スイッチは、ショートが発生していると前記判定部によって判定された場合、前記測定対象以外の電源ラインと前記アースとの短絡を開放し、
前記抵抗計は、前記測定対象の電源ラインと前記アースとの間の抵抗値を再度測定することを特徴とする請求項２または３に記載の測定装置。
前記判定部は、前記測定対象以外の電源ラインと前記アースとの短絡を開放した前後で前記抵抗計によって測定された抵抗値の変動量が第１しきい値以下であれば、前記測定対象の電源ラインと前記アースとの間にショートが発生していると判定し、前記測定対象以外の電源ラインと前記アースとの短絡を開放した前後で前記抵抗計によって測定された抵抗値の変動量が第１しきい値以上の第２しきい値を上回れば、前記測定対象の電源ラインとの他のいずれかの電源ラインとの間にショートが発生していると判定することを特徴とする請求項４記載の測定装置。
前記測定対象の電源ライン上にデバイスが設けられている場合において、
前記判定値は、事前に測定された前記デバイスの単体での抵抗値とＶ−Ｇ間を短絡してない状態でのＶ−Ｇ間抵抗値との並列合成抵抗値に基づいて算出されたものであることを特徴とする請求項１または３に記載の測定装置。
前記測定対象の電源ライン上にデバイスが設けられている場合において、
前記スイッチによる短絡前において前記抵抗計が測定した前記測定対象の電源ラインと前記アースとの間の抵抗値が、前記スイッチによる短絡後において前記抵抗計が測定した前記測定対象の電源ラインと前記アースとの間の抵抗値よりも閾値以上高いという条件を満たさなければ、前記スイッチが前記測定対象の電源ライン以外の全ての電源ライン同士の短絡を解除した場合に、前記判定部は、前記電源と前記デバイスとの一方の間と他方の間との２点間において、直流定電圧の電源供給した場合の電流値と、直流定電流の電源供給した場合の電圧値とに基づいて、前記測定対象の電源ラインのショートの発生を判定することを特徴とする請求項２または３に記載の測定装置。
プリント基板の複数の電源ラインのうち、測定対象の電源ライン以外の全ての電源ラインを互いに短絡させアースと短絡し、
前記複数の電源ラインの電源がオフになって開放状態になっている状態で、前記測定対象の電源ラインと前記アースとの間の抵抗値を測定し、
前記抵抗値が判定値未満であれば、ショートが発生していると判定し、
前記ショートが発生していると判定された場合、前記測定対象以外の電源ラインと前記アースとの短絡を開放し、前記測定対象の電源ラインと前記アースとの間の抵抗値を再度測定することを特徴とする測定方法。
プリント基板の複数の電源ラインのうち、測定対象の電源ライン以外の全ての電源ラインを短絡させアースと短絡させ、
前記複数の電源ラインの電源がオフになって開放状態になっている状態で、前記測定対象の電源ラインと前記アースとの間の抵抗値を測定し、
前記抵抗値が判定値未満であれば、ショートが発生していると判定し、
前記測定対象の電源ライン上にデバイスが設けられている場合において、前記判定値は、事前に測定された前記デバイスの単体での抵抗値とＶ−Ｇ間を短絡してない状態でのＶ−Ｇ間抵抗値との並列合成抵抗値に基づいて算出されたものであることを特徴とする測定方法。
プリント基板の複数の電源ラインのうち、測定対象の電源ライン以外の全ての電源ラインを短絡させアースと短絡させ、
前記複数の電源ラインの電源がオフになって開放状態になっている状態で、前記測定対象の電源ラインと前記アースとの間の抵抗値を測定し、
前記抵抗値が判定値未満であれば、ショートが発生していると判定し、
前記短絡の前において抵抗計が測定した前記測定対象の電源ラインと前記アースとの間の抵抗値が、前記短絡の後において前記抵抗計が測定した前記測定対象の電源ラインと前記アースとの間の抵抗値よりも閾値以上高いという条件を満たさなければ、前記測定対象の電源ライン上にデバイスが設けられている場合において、前記測定対象の電源ライン以外の全ての電源ライン同士の短絡を解除した場合に、前記測定対象の電源ラインの電源と前記デバイスとの一方の間と他方の間との２点間において、直流定電圧の電源供給した場合の電流値と、直流定電流の電源供給した場合の電圧値とに基づいて、前記測定対象の電源ラインのショートの発生を判定することを特徴とする測定方法。