JP2013217796A - 部品内蔵基板の検査方法 - Google Patents

Abstract

【課題】内蔵された電子部品の信号入力端子とそれに接続された配線パターンとの導通性に関する検査を容易に行うことができる部品内蔵基板の検査方法を提供する。
【解決手段】第１及び第２の検査点Ｄ１，Ｄ２間に、第１の検査点Ｄ１を正極側にして、異なる第１及び第２の出力レベルで電流を供給し、第１の出力レベルの電流の供給時に検査点Ｄ１，Ｄ２間に付与されている電圧値と、第２の出力レベルの電流の供給時に検査点Ｄ１，Ｄ２間に付与されている電圧値との差分値である電圧差分値と、第１の出力レベルの電流の供給時に検査点Ｄ１，Ｄ２間に供給されている電流値と、第２の出力レベルの電流の供給時に検査点Ｄ１，Ｄ２間に供給されている電流値との差分値である電流差分値との比を算出し、その比の値に基づいて、電子部品８の各信号入力端Ｔ２，Ｔ３子及び第２の配線パターンＮ２の導通性の良否を判定する。
【選択図】図３

Description

本発明は、部品内蔵基板に内蔵された電子部品の各信号入力端子とそれに接続された配線パターンとの導通性について検査する部品内蔵基板の検査方法に関する。

現在、コンデンサ、抵抗、ＩＣ（Integrated Circuit）等の電子部品を内蔵した部品内蔵基板（エンベデッド基板とも言われる）の普及が始まりつつあり、その部品内蔵基板内に対する検査方法の確立が早急に求められている。

検査内容としては、例えば、部品内蔵基板内に、ＩＣ等のような複数の信号入力端子を有する電子部品が内蔵されている構成において、各信号入力端子と、その各信号入力端子に接続された配線パターンとの導通性に関する検査がある。より具体的には、検査内容として、例えば、各信号入力端子と配線パターンとの間の接続の良否に関する検査が挙げられる。

この検査において、各信号入力端子が、それぞれ互いに独立した配線パターンを介して部品内蔵基板の表面の互いに異なる検査点にそれぞれ接続されている場合は、例えば、その各検査点を介して各信号入力端子ごとに個別に検査用の電流を供給することができるため、検査用の電流が流れるか否か等を各検査点ごとに検査すること等により、各信号入力端子と各配線パターンとの間の接続不良について比較的容易に発見できる。

しかし、部品内蔵基板の他の構成例として、電子部品の複数の信号入力端子が、部品内蔵基板の表面に設けられた１つの検査点に配線パターンを介して並列的に接続されている場合がある。このような構成では、各信号入力端子と配線パターンとの間の接続の良否を検査するのは容易ではない。なぜなら、複数の信号入力端子のうちのいずれかが配線パターンとの間で接続不良となっている場合でも、接続が良好な他の信号入力端子が配線パターンを介して検査点と接続されており、検査点を介した検査用の電流の通流の有無等によっては、信号入力端子と配線パターンとの間の接続不良を発見できないからである。

なお、部品内蔵基板自体が新しいものであるため、その検査方法についても従来技術と呼べるような既存の技術が存在しないのが実状である。電子部品を内蔵した部品内蔵基板に対する検査技術に関する先行技術文献としては、例えば特許文献１に記載の技術が挙げられる。

特開２００７−３０９８１４

そこで、本発明の解決すべき課題は、電子部品の複数の信号入力端子が、部品内蔵基板の表面に設けられた１つの検査点に配線パターンを介して並列的に接続されている場合において、信号入力端子とそれに接続された配線パターンとの導通性に関する検査を容易に行うことができる部品内蔵基板の検査方法を提供することである。

上記の課題を解決するため、本発明の第１の局面では、部品内蔵基板の内部に電子部品が内蔵されるとともに、その表面に第１及び第２の検査点が設けられ、前記電子部品は、第１の配線パターンを介して前記第１の検査点と接続されたグランド接続端子と、第２の配線パターンを介して前記第２の検査点と接続された複数の信号入力端子とを有し、前記グランド接続端子と前記各信号入力端子との間の電気特性が前記グランド接続端子側から前記各信号入力端子側に向けて順方向のダイオード特性を有し、前記第２の配線パターンは、前記第２の検査点と接続される基幹部と、その基幹部から分岐して前記各信号入力端子に接続される複数の分岐部とを有し、前記第２の配線パターンの各分岐部に同じ抵抗値を有する抵抗素子が介挿され、前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性について検査する部品内蔵基板の検査方法であって、前記第１の検査点と前記第２の検査点との間に、前記第１の検査点を正極側にして、第１の出力レベルで電流を供給する第１の段階と、前記第１の検査点と前記第２の検査点との間に、前記第１の検査点を正極側にして、前記第１の出力レベルと異なる第２の出力レベルで電流を供給する第２の段階と、前記第１の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に付与されている電圧値と、前記第２の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に付与されている電圧値との差分値である電圧差分値と、前記第１の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に供給されている電流値と、前記第２の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に供給されている電流値との差分値である電流差分値との比を算出し、その算出した比の値に基づいて、前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性の良否を判定する第３の段階とを備える。

また、本発明の第２の局面では、上記第１の局面に係る部品内蔵基板の検査方法において、前記第３の段階では、前記電圧差分値を前記電流差分値で除算した除算値が、予め設定した判定基準値以下であるか否かに基づいて、前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性の良否を判定する。

また、本発明の第３の局面では、部品内蔵基板の内部に電子部品が内蔵されるとともに、その表面に第１及び第２の検査点が設けられ、前記電子部品は、第１の配線パターンを介して前記第１の検査点と接続された電源入力端子と、第２の配線パターンを介して前記第２の検査点と接続された複数の信号入力端子とを有し、前記電源入力端子と前記各信号入力端子との間の電気特性が前記各信号入力端子側から前記電源入力端子側に向けて順方向のダイオード特性を有し、前記第２の配線パターンは、前記第２の検査点と接続される基幹部と、その基幹部から分岐して前記各信号入力端子に接続される複数の分岐部とを有し、前記第２の配線パターンの各分岐部に同じ抵抗値を有する抵抗素子が介挿され、前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性について検査する部品内蔵基板の検査方法であって、前記第１の検査点と前記第２の検査点との間に、前記第２の検査点を正極側にして、第１の出力レベルで電流を供給する第１の段階と、前記第１の検査点と前記第２の検査点との間に、前記第２の検査点を正極側にして、前記第１の出力レベルと異なる第２の出力レベルで電流を供給する第２の段階と、前記第１の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に付与されている電圧値と、前記第２の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に付与されている電圧値との差分値である電圧差分値と、前記第１の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に供給されている電流値と、前記第２の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に供給されている電流値との差分値である電流差分値との比を算出し、その算出した比の値に基づいて、前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性の良否を判定する第３の段階とを備える。

また、本発明の第４の局面では、上記第３の局面に係る部品内蔵基板の検査方法において、前記第３の段階では、前記電圧差分値を前記電流差分値で除算した除算値が、予め設定した判定基準値以下であるか否かに基づいて、前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性の良否を判定する。

本発明の第１の局面に係る部品内蔵基板の検査方法によれば、第１の検査点と第２の検査点との間に、第１の検査点を正極側にして、異なる第１及び第２の出力レベルで電流を供給し、第１の出力レベルの電流の供給時に第１の検査点と第２の検査点との間に付与されている電圧値と、第２の出力レベルの電流の供給時に第１の検査点と第２の検査点との間に付与されている電圧値との差分値である電圧差分値と、第１の出力レベルの電流の供給時に第１の検査点と第２の検査点との間に供給されている電流値と、第２の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に供給されている電流値との差分値である電流差分値との比を算出する。電子部品の各信号入力端子とグランド接続端子との間での電圧降下量は比較的小さいため、算出した比の値は、第２の配線パターンの各分岐部に並列的に介挿された抵抗素子による電圧降下量と実質的に関係している。このため、電子部品の各信号入力端子及び第２の配線パターンの導通性に問題がない場合、算出した比の値は、第２の配線パターンの各分岐部に並列的に介挿された抵抗素子の合成抵抗値に関連した値又はそれに近い値である正常値になる。これに対し、例えば、電子部品の複数の信号入力端子の一部の信号入力端子と第２の配線パターンとの間に接続不良等の導通性に関する問題がある場合は、電流が流れる抵抗素子の数が減るため、算出した比の値は、前記正常値から明確に外れることとなる。このため、上記の如く算出した比の値に基づいて電子部品の各信号入力端子及び第２の配線パターンの導通性の良否を判定することにより、電子部品の複数の信号入力端子の一部の信号入力端子と第２の配線パターンとの間に接続不良等の導通性に関する問題がある場合であっても、その接続不良等を確実かつ容易に判別できる。

本発明の第２の局面に係る部品内蔵基板の検査方法によれば、第３の段階において、前記電圧差分値を前記電流差分値で除算した除算値が、予め設定した判定基準値以下であるか否かに基づいて、電子部品の前記各信号入力端子及び第２の配線パターンの導通性の良否を判定するため、導通性の良否判定を容易に行うことができる。

本発明の第３の局面に係る部品内蔵基板の検査方法によれば、第１の検査点と第２の検査点との間に、第２の検査点を正極側にして、異なる第１及び第２の出力レベルで電流を供給し、第１の出力レベルの電流の供給時に第１の検査点と第２の検査点との間に付与されている電圧値と、第２の出力レベルの電流の供給時に第１の検査点と第２の検査点との間に付与されている電圧値との差分値である電圧差分値と、第１の出力レベルの電流の供給時に第１の検査点と第２の検査点との間に供給されている電流値と、第２の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に供給されている電流値との差分値である電流差分値との比を算出する。電子部品の各信号入力端子と電源入力端子との間での電圧降下量は比較的小さいため、算出した比の値は、第２の配線パターンの各分岐部に並列的に介挿された抵抗素子による電圧降下量と実質的に関係している。このため、電子部品の各信号入力端子及び第２の配線パターンの導通性に問題がない場合、算出した比の値は、第２の配線パターンの各分岐部に並列的に介挿された抵抗素子の合成抵抗値に関連した値又はそれに近い値である正常値になる。これに対し、例えば、電子部品の複数の信号入力端子の一部の信号入力端子と第２の配線パターンとの間に接続不良等の導通性に関する問題がある場合は、電流が流れる抵抗素子の数が減るため、算出した比の値は、前記正常値から明確に外れることとなる。このため、上記の如く算出した比の値に基づいて電子部品の各信号入力端子及び第２の配線パターンの導通性の良否を判定することにより、電子部品の複数の信号入力端子の一部の信号入力端子と第２の配線パターンとの間に接続不良等の導通性に関する問題がある場合であっても、その接続不良等を確実かつ容易に判別できる。

本発明の第４の局面に係る部品内蔵基板の検査方法によれば、第３の段階において、前記電圧差分値を前記電流差分値で除算した除算値が、予め設定した判定基準値以下であるか否かに基づいて、電子部品の前記各信号入力端子及び第２の配線パターンの導通性の良否を判定するため、導通性の良否判定を容易に行うことができる。

本発明の一実施形態に係る部品内蔵基板の検査方法が適用される基板検査装置の電気的構成を示す図である。 検査対象の部品内蔵基板の構成を模式的に示す図である。 図１の基板検査装置により電子部品の各信号入力端子及びその各信号入力端子に接続される配線パターンの導通性に関する検査を行う際の説明図であり、電子部品内は端子間のダイオード特性に対応した等価回路の例が書き込まれている。 電子部品の各信号入力端子とグランド接続端子との間の順方向ダイオード特性（ｉ−Ｖ特性）を示すグラフである。 図２の部品内蔵基板の第１の検査点と第２の検査点との間に、第１の検査点側を正極側にして電流を供給したときのｉ−Ｖ特性を示すグラフである。

図１ないし図５を参照して、本発明の一実施形態に係る部品内蔵基板の検査方法が適用される基板検査装置１について説明する。この基板検査装置１は、図１に示すように、複数のプローブＰ１〜Ｐ３と、接続切替部２と、電源部３と、電圧検出部４と、電流検出部５と、制御部６とを備えて構成されている。この基板検査装置１は、図２に示す部品内蔵基板（以下、単に「基板」という）７内に内蔵された電子部品８の端子Ｔ１〜Ｔ４、及び、その端子Ｔ〜Ｔ４に接続される第１ないし第３の配線パターンＮ１〜Ｎ３の導通性に関する検査を行う。なお、本実施形態では、基板７内に電子部品８としてＩＣが内蔵されている場合を例に説明するが、ＩＣに限らず、他の電子部品が内蔵されている場合にも、本実施形態に係る技術を適用できる。また、本実施形態では、後述する電圧検出に、電源供給用のプローブと電圧検出用のプローブを共用する２端子法が用いられているが、電源供給用のプローブと電圧検出用のプローブを個別に設けて電圧検出を行う４端子法を用いてもよい。

まず、検査対象である基板７の構成について説明する。基板７は、複数の基板が貼り合わされて構成されており、図２に示すように、内部に端子Ｔ１〜Ｔ４を有する電子部品（ＩＣ）８が内蔵されているとともに、第１ないし第３の配線パターンＮ１〜Ｎ３が設けられている。また、基板７の表面には、第１ないし第３の検査点Ｄ１〜Ｄ３が設けられている。端子Ｔ１はグランド接続用のグランド接続端子であり、端子Ｔ２，Ｔ３は信号入力用の第１及び第２の信号入力端子であり、端子Ｔ４は電源入力用の電源入力端子である。なお、図２に示す構成では、電子部品８に設けられる信号出力用の一又は複数の信号出力端子、及びその信号出力端子に接続される配線パターン等の構成が便宜上省略されている。また、変形例として、信号入力端子Ｔ２，Ｔ３は３つ以上あってもよい。

ここで、請求項１の第１の配線パターンには第１の配線パターンＮ１が対応しており、請求項１及び請求項２の第２の配線パターンには第２の配線パターＮ２が対応しており、請求項３の第１の配線パターンには第３の配線パターンＮ３が対応している。請求項１の第１の検査点には第１の検査点Ｄ１が対応しており、請求項１及び請求項２の第２の検査点には第２の検査点Ｄ２が対応しており、請求項３の第１の検査点には第３の検査点Ｄ３が対応している。また、第１ないし第３の検査点Ｄ１〜Ｄ３としては、例えば第１ないし第３の配線パターンＮ１〜Ｎ３に設けられたランド部又はハンダバンプ等が設定される。

電子部品８のグランド接続端子Ｔ１は、第１の配線パターンＮ１を介して第１の検査点Ｄ１と接続されている。第１及び第２の信号入力端子Ｔ２，Ｔ３は、第２の配線パターンＮ２を介して第２の検査点Ｄ２に並列的に接続されている。第２の配線パターンＮ２は、第２の検査点Ｄ２と接続される基幹部Ｎ２ａと、その基幹部Ｎ２ａから分岐して第１及び第２の信号入力端子Ｔ２，Ｔ３に接続される２つの分岐部Ｎ２ｂとを有している。その各分岐部Ｎ２ｂには、同じ抵抗値Ｒを有する上記の抵抗素子９が介挿されている。電源接続端子Ｔ４は、第３の配線パターンＮ３を介して第３の検査点Ｄ３と接続されている。

また、電子部品８のグランド接続端子Ｎ１と各信号入力端子Ｔ２，Ｔ３との間の電気特性は、図３中の等価回路で示すように、グランド接続端子Ｔ１側から各信号入力端子Ｔ２，Ｔ３側に向けて順方向のダイオード特性を有している。また、電源入力端子Ｔ４と各信号入力端子Ｔ５，Ｔ６との間の電気特性についても、図３中の等価回路で示すように、各信号入力端子Ｔ２，Ｔ３側から電源入力端子Ｔ４側に向けて順方向のダイオード特性を有している。

図１の構成に戻って、基板検査装置１のプローブＰ１は検査点Ｄ１に接触され、プローブＰ２は検査点Ｄ２に接触され、プローブＰ３は検査点Ｄ３に接触されるようになっている。

接続切替部２は、プローブＰ１〜Ｐ３ごとに設けられたスイッチ群ＳＷＧ１〜ＳＷＧ３を備えて構成され、制御部６の制御により各プローブＰ１〜Ｐ３と、電源部３の第１及び第２出力端子３ａ，３ｂ、電圧差検出部４及び電流検出部５との間の電気接続関係を切り替える。各スイッチ群ＳＷＧ１〜ＳＷＧ３には、制御部６によってオン、オフ制御される２つのスイッチング素子（例えば、半導体スイッチング素子）ＳＷ１，ＳＷ２が備えられている。スイッチング素子ＳＷ１がオンされた場合は、対応するプローブＰ１〜Ｐ３がスイッチング素子ＳＷ１を介して電源部３の第１出力端子３ａに接続される。スイッチング素子ＳＷ２がオンされた場合は、対応するプローブＰ１〜Ｐ３がスイッチング素子ＳＷ２を介して電源部３の第２出力端子３ｂに接続される。

電源部３は、制御部６の制御により検査用の電流を第１又は第２のいずれかの出力レベルで切り替えて出力するようになっており、電流を出力する対をなす第１及び第２出力端子３ａ，３ｂを有している。より具体的には、本実施形態では、電源部３として出力レベル（出力電流値）を第１又は第２の出力レベルに切り替えて電流を出力する定電流源が用いられている。変形例として、出力レベル（出力電圧値）を第１又は第２の出力レベルに切り替えて電流を出力する定電圧源を電源部３に用いてもよい。また、第１及び第２出力端子３ａ，３ｂの極性については、第１出力端子３ａがプラス側に設定され、第２出力端子３ｂがマイナス側に設定されている。

電圧検出部４は、電源部３によって基板７の検査点Ｄ１〜Ｄ３間に与えられた電圧をプローブＰ１〜Ｐ３を介して検出し、検出結果を制御部６に与える。

電流検出部５は、電源部３の第１出力端子３ａ又は第２出力端子３ｂ（本実施形態では、第２出力端子３ｂ）から接続切替部２を介してプローブＰ１〜Ｐ３に向かう配線に介挿されており、電源部３によって検査点Ｄ１〜Ｄ４間に供給される電流をプローブＰ１〜Ｐ３を介して検出し、検出結果を制御部６に与える。

なお、本実施形態では、電源部３として定電流源が用いられているため、変形例として、電源部３の第１及び第２の出力レベル（出力電流値）に関する情報をメモリ等に予め登録しておき、その登録情報が示す電流値を、電源部３が検査点Ｄ１〜Ｄ３間に供給する電流の値として用いてもよい。この場合、電流検出部５は省略してもよい。他の変形例として、電源部３として定電圧源を用いた場合には、電源部３の第１及び第２の出力レベル（出力電圧値）に関する情報をメモリ等に予め登録しておき、その登録情報が示す電圧値を、電源部３が検査点Ｄ１〜Ｄ３間に付与する電圧の値として用いてもよい。この場合、電圧検出部４は省略してもよい。

制御部６は、この基板検査装置１の制御、基板７内に内蔵された電子部品８の端子Ｔ１〜Ｔ４、及び、その端子Ｔ〜Ｔ４に接続される第１ないし第３の配線パターンＮ１〜Ｎ３の導通性に関する検査処理を行う。この制御部６による検査処理の具体的な内容については、図３ないし図５に基づいて以下に詳述する。

まず、この基板検査装置１によって、基板７の第１及び第２の検査点Ｄ１，Ｄ２を介して、電子部品８の各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性について検査する場合について説明する。換言すれば、電子部品８のグランド接続端子Ｔ１及び各信号入力端子Ｔ２，Ｔ３を介して、各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性について検査される。この検査工程では、接続切替部２のスイッチ群ＳＷＧ１のスイッチング素子ＳＷ１と、スイッチ群ＳＷＧ２のスイッチング素子ＳＷ２とがオンされ、それ以外のすべてのスイッチング素子ＳＷ１，ＳＷ２がオフされる。これによって、図３に示すような等価回路が得られる。そして、この状態で、検査が開始される。

まず、第１の段階として、第１の検査点Ｄ１と第２の検査点Ｄ２との間に、プローブＰ１，Ｐ２を介して、第１の検査点Ｄ１を正極側にして、電源部３に第１の出力レベルで電流を供給させる。これに伴って、そのときに第１の検査点Ｄ１と第２の検査点Ｄ２との間に付与されている電圧の値である第１の電圧値Ｖ１を、プローブＰ１，Ｐ２を介して電圧検出部４に検出させる。それと同時に、第１の検査点Ｄ１と第２の検査点Ｄ２との間に供給されている電流の値である第１の電流値ｉ１を、プローブＰ１，Ｐ２を介して電流検出部５に検出させる。なお、この電流検出は、上記の如く省略可能である。

続いて、第２の段階として、第１の検査点Ｄ１と第２の検査点Ｄ２との間に、プローブＰ１，Ｐ２を介して、第１の検査点Ｄ１を正極側にして、電源部３に前記第１の出力レベルと異なる第２の出力レベル（本実施形態では、第１の出力レベルよりも高い出力レベル）で電流を供給させる。これに伴って、そのときに第１の検査点Ｄ１と第２の検査点Ｄ２との間に付与されている電圧の値である第２の電圧値Ｖ２を、プローブＰ１，Ｐ２を介して電圧検出部４に検出させる。それと同時に、第１の検査点Ｄ１と第２の検査点Ｄ２との間に供給されている電流の値である第２の電流値ｉ２を、プローブＰ１，Ｐ２を介して電流検出部５に検出させる。なお、この電流検出は、上記の如く省略可能である。

ここで、電子部品８のグランド接続端子Ｔ１と各信号入力端子Ｔ２，Ｔ３との間の順方向ダイオード特性では、図４に示すように、付与される電流レベルが低いと非線形な特性が現れる。このため、第１の検査点Ｄ１と第２の検査点Ｄ２との間に供給される電流の出力レベル（ここでは、第１及び第２の出力レベルによる２つの出力電流値）は、グランド接続端子Ｔ１と各信号入力端子Ｔ２，Ｔ３との間の順方向ダイオード特性が線形になる範囲に設定される。具体的には、第１の検査点Ｄ１と第２の検査点Ｄ２との間に供給される電流の出力レベル（ここでは、第１及び第２の出力レベルによる２つの出力電流値）は、所定の基準出力電流値ｉ_ａ以上（例えば、１．０ｍＡ以上）に設定される。このような検査電流の出力レベルに関する条件は、後述する第２及び第３の検査点Ｄ２，Ｄ３を用いて電子部品８の各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性について検査する場合においても同様である。

続いて、第３の段階として、上記の第１及び第２の段階で取得した第１及び第２の電圧値Ｖ１，Ｖ２、及び第１及び第２の電流値ｉ１，ｉ２に基づき、第１の電圧値Ｖ１との第２の電圧値Ｖ２との差分値である電圧差分値ΔＶ（ΔＶ＝Ｖ２−Ｖ１）と、第１の電流値ｉ１との第２の電流値ｉ２との差分値である電流差分値Δｉ（Δｉ＝ｉ２−ｉ１）との比を算出する。本実施形態では、比として、電圧差分値ΔＶを電流差分値Δｉで除算した除算値ΔＶ／Δｉを算出する。そして、その除算値ΔＶ／Δｉが、予め設定した判定基準値以下であるか否かに基づいて、各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性の良否を判定する。具体的には、除算値ΔＶ／Δｉが判定基準値以下であれば、各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性が良好と判定され、除算値ΔＶ／Δｉが判定基準値を上回っていれば、各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性に異常があると判定される。

ここで、電子部品８の各信号入力端子Ｔ２，Ｔ３とグランド接続端子Ｔ１との間での電圧降下量は比較的小さいため、算出した除算値ΔＶ／Δｉは、第２の配線パターンＮ２の２つの分岐部Ｎ２ｂに並列的に介挿された抵抗素子９による電圧降下量と実質的に関係している。このため、電子部品８の各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性に問題がない場合、算出した除算値ΔＶ／Δｉは、第２の配線パターンＮ２の２つの分岐部Ｎ２ｂに並列的に介挿された抵抗素子９の合成抵抗値Ｒ／２に関連した値又はそれに近い値である正常値になる。

これに対し、例えば、電子部品８の２つの信号入力端子Ｔ２，Ｔ３と第２の配線パターンＮ２の２つの分岐部Ｎ２ｂとの間の接続部Ｃ１，Ｃ２のいずれか一方に接続不良がある場合は、電流が流れる抵抗素子９の数が２つから１つに減るため、除算値ΔＶ／Δｉの値は、１つの抵抗素子９の抵抗値Ｒに関連した値又はそれに近いとなり、前記正常値から明確に外れることとなる。

図５は、基板７の第１の検査点Ｄ１と第２の検査点Ｄ２との間に、第１の検査点Ｄ１側を正極側に電流を供給したときのｉ−Ｖ特性を示すグラフである。図５中の実線による曲線Ｌ１は、各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性に問題がない場合のｉ−Ｖ特性を示すグラフであり、破線による曲線Ｌ２は、接続部Ｃ１，Ｃ２のいずれか一方に接続不良がある場合のｉ−Ｖ特性を示すグラフである。曲線Ｌ１，Ｌ２の各グラフの比較より、接続部Ｃ１，Ｃ２のいずれか一方に接続不良がある場合は、第２の配線パターンＮ２での抵抗値が増加するため、それにより線形領域のグラフの傾き（すなわち、除算値ΔＶ／Δｉの逆数）が小さくなることが分かる。

このため、上記の如く算出した除算値ΔＶ／Δｉが上記の判定基準値以下であるか否かに基づいて、各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性の良否を判定することにより、例えば上記の接続部Ｃ１，Ｃ２のいずれか一方に接続不良があるような場合であっても、その接続不良を確実かつ容易に判別できる。

なお、変形例として、算出した除算値ΔＶ／Δｉが合成抵抗値Ｒ／２を含むように許容上限値及び許容下限値で設定された許容範囲内に含まれるか否かによって、各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性の異常の有無を判定するようにしてもよい。

次に、この基板検査装置１によって、基板７の第２及び第３の検査点Ｄ２，Ｄ３を介して、電子部品８の各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性について検査する場合について説明する。換言すれば、電子部品８の電源入力端子Ｔ３及び各信号入力端子Ｔ２，Ｔ３を介して、各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性について検査される。この検査工程では、接続切替部２のスイッチ群ＳＷＧ２のスイッチング素子ＳＷ１と、スイッチ群ＳＷＧ３のスイッチング素子ＳＷ２とがオンされ、それ以外のすべてのスイッチング素子ＳＷ１，ＳＷ２がオフされる。なお、この検査工程の検査原理及び手順等は、上述した第１及び第２の検査点Ｄ１，Ｄ２を介した各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性についての検査の内容から容易に類推可能であるため、説明を簡略化する。

まず、第１の段階として、第２の検査点Ｄ２と第３の検査点Ｄ３との間に、プローブＰ２，Ｐ３を介して、第２の検査点Ｄ２を正極側にして、電源部３に前記第１の出力レベルで電流を供給させる。これに伴って、そのときに第２の検査点Ｄ２と第３の検査点Ｄ３との間に付与されている電圧の値である第１の電圧値Ｖ１を、プローブＰ２，Ｐ３を介して電圧検出部４に検出させる。それと同時に、第２の検査点Ｄ２と第３の検査点Ｄ３との間に供給されている電流の値である第１の電流値ｉ１を、プローブＰ２，Ｐ３を介して電流検出部５に検出させる。なお、この電流検出は、上記の如く省略可能である。

続いて、第２の段階として、第２の検査点Ｄ２と第３の検査点Ｄ３との間に、プローブＰ２，Ｐ３を介して、第２の検査点Ｄ２を正極側にして、電源部３に前記第１の出力レベルと異なる前記第２の出力レベルで電流を供給させる。これに伴って、そのときに第２の検査点Ｄ２と第３の検査点Ｄ３との間に付与されている電圧の値である第２の電圧値Ｖ２を、プローブＰ２，Ｐ３を介して電圧検出部４に検出させる。それと同時に、第２の検査点Ｄ２と第３の検査点Ｄ３との間に供給されている電流の値である第２の電流値ｉ２を、プローブＰ２，Ｐ３を介して電流検出部５に検出させる。なお、この電流検出は、上記の如く省略可能である。

続いて、第３の段階として、上記の第１及び第２の段階で取得した第１及び第２の電圧値Ｖ１，Ｖ２、及び第１及び第２の電流値ｉ１，ｉ２に基づき、第１の電圧値Ｖ１との第２の電圧値Ｖ２との差分値である電圧差分値ΔＶ（ΔＶ＝Ｖ２−Ｖ１）と、第１の電流値ｉ１との第２の電流値ｉ２との差分値である電流差分値Δｉ（Δｉ＝ｉ２−ｉ１）との比を算出する。本実施形態では、比として、電圧差分値ΔＶを電流差分値Δｉで除算した除算値ΔＶ／Δｉを算出する。そして、その除算値ΔＶ／Δｉが、予め設定した前記判定基準値以下であるか否かに基づいて、各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性の良否を判定する。具体的には、除算値ΔＶ／Δｉが前記判定基準値以下であれば、各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性が良好と判定され、除算値ΔＶ／Δｉが第２の判定基準値を上回っていれば、各信号入力端子Ｔ２，Ｔ３及び第２の配線パターンＮ２の導通性に異常があると判定される。

このように、基板７の第２及び第３の検査点Ｄ２，Ｄ３を介して検査を行う構成においても、例えば上記の接続部Ｃ１，Ｃ２のいずれか一方に接続不良があるような場合であっても、その接続不良を確実かつ容易に判別できる。

１ 基板検査装置、２ 接続切替部、３ 電源部、４ 電圧検出部、５ 電流検出部、６ 制御部、７ 部品内蔵基板、８ 電子部品、９ 抵抗素子、Ｄ１ 第１の検査点、Ｄ２ 第２の検査点、Ｄ３ 第３の検査点、Ｎ１ 第１の配線パターン、Ｎ２ 第２の配線パターン、Ｎ２ａ 基幹部、Ｎ２ｂ 分岐部、Ｎ３ 第３の配線パターン、Ｐ１〜Ｐ３ プローブ、Ｔ１ グランド接続端子、Ｔ２ 第１の信号入力端子、Ｔ３ 第２の信号入力端子、Ｔ４ 電源入力端子。

Claims (4)

1. 部品内蔵基板の内部に電子部品が内蔵されるとともに、その表面に第１及び第２の検査点が設けられ、
   前記電子部品は、第１の配線パターンを介して前記第１の検査点と接続されたグランド接続端子と、第２の配線パターンを介して前記第２の検査点と接続された複数の信号入力端子とを有し、前記グランド接続端子と前記各信号入力端子との間の電気特性が前記グランド接続端子側から前記各信号入力端子側に向けて順方向のダイオード特性を有し、
   前記第２の配線パターンは、前記第２の検査点と接続される基幹部と、その基幹部から分岐して前記各信号入力端子に接続される複数の分岐部とを有し、前記第２の配線パターンの各分岐部に同じ抵抗値を有する抵抗素子が介挿され、
   前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性について検査する部品内蔵基板の検査方法であって、
   前記第１の検査点と前記第２の検査点との間に、前記第１の検査点を正極側にして、第１の出力レベルで電流を供給する第１の段階と、
   前記第１の検査点と前記第２の検査点との間に、前記第１の検査点を正極側にして、前記第１の出力レベルと異なる第２の出力レベルで電流を供給する第２の段階と、
   前記第１の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に付与されている電圧値と、前記第２の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に付与されている電圧値との差分値である電圧差分値と、前記第１の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に供給されている電流値と、前記第２の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に供給されている電流値との差分値である電流差分値との比を算出し、その算出した比の値に基づいて、前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性の良否を判定する第３の段階と、
   を備えることを特徴とする部品内蔵基板の検査方法。
2. 請求項１に記載の部品内蔵基板の検査方法において、
   前記第３の段階では、前記電圧差分値を前記電流差分値で除算した除算値が、予め設定した判定基準値以下であるか否かに基づいて、前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性の良否を判定することを特徴とする部品内蔵基板の検査方法。
3. 部品内蔵基板の内部に電子部品が内蔵されるとともに、その表面に第１及び第２の検査点が設けられ、
   前記電子部品は、第１の配線パターンを介して前記第１の検査点と接続された電源入力端子と、第２の配線パターンを介して前記第２の検査点と接続された複数の信号入力端子とを有し、前記電源入力端子と前記各信号入力端子との間の電気特性が前記各信号入力端子側から前記電源入力端子側に向けて順方向のダイオード特性を有し、
   前記第２の配線パターンは、前記第２の検査点と接続される基幹部と、その基幹部から分岐して前記各信号入力端子に接続される複数の分岐部とを有し、前記第２の配線パターンの各分岐部に同じ抵抗値を有する抵抗素子が介挿され、
   前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性について検査する部品内蔵基板の検査方法であって、
   前記第１の検査点と前記第２の検査点との間に、前記第２の検査点を正極側にして、第１の出力レベルで電流を供給する第１の段階と、
   前記第１の検査点と前記第２の検査点との間に、前記第２の検査点を正極側にして、前記第１の出力レベルと異なる第２の出力レベルで電流を供給する第２の段階と、
   前記第１の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に付与されている電圧値と、前記第２の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に付与されている電圧値との差分値である電圧差分値と、前記第１の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に供給されている電流値と、前記第２の出力レベルの電流の供給時に前記第１の検査点と前記第２の検査点との間に供給されている電流値との差分値である電流差分値との比を算出し、その算出した比の値に基づいて、前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性の良否を判定する第３の段階と、
   を備えることを特徴とする部品内蔵基板の検査方法。
4. 請求項３に記載の部品内蔵基板の検査方法において、
   前記第３の段階では、前記電圧差分値を前記電流差分値で除算した除算値が、予め設定した判定基準値以下であるか否かに基づいて、前記電子部品の前記各信号入力端子及び前記第２の配線パターンの導通性の良否を判定することを特徴とする部品内蔵基板の検査方法。

Images