JP2010216827A - 回路基板の良否判定方法 - Google Patents

Abstract

【課題】部品実装回路基板の検査において、その部品実装状態とともに、回路配線間の電気的な良否をも判定可能とする。
【解決手段】外層に電気的に独立した複数の回路配線１１，１２，１３を有し、他の層に内層パターン１４を備え、回路配線上に部品素子Ｄが実装されている部品実装回路基板における部品素子Ｄの実装状態および回路配線間の電気的な良否を判定するにあたって、プローブＰ１，Ｐ２を部品素子Ｄの電極端子の一方と他方とに接触させ、プローブＰ３を内層パターン１４に接触させた状態で、Ｐ１を高電位、Ｐ２を低電位、Ｐ３をガード電位として部品素子ＤのＺ１２（インピーダンス）を測定し、Ｐ３をＰ２と同じ低電位としてＰ１とＰ３との間のＺ１３を測定し、Ｐ３をＰ１と同じ高電位としてＰ１とＰ３との間のＺ２３を測定したのち、各Ｚ１２，Ｚ１３，Ｚ２３を、良品回路基板からあらかじめ測定された基準Ｚ１２ｒｅｆ，Ｚ１３ｒｅｆ，Ｚ２３ｒｅｆと比較する。
【選択図】図１

Description

本発明は、回路基板の良否判定方法に関し、さらに詳しく言えば、部品実装回路基板の検査において、その部品実装状態とともに回路配線間の電気的な良否をも判定することを可能とした回路基板の良否判定方法に関するものである。

回路基板の検査には、大別して、部品が実装されていない、いわゆるベアボードを対象とし、その回路配線間のショート・オープン等の有無を検査する回路基板検査と、部品が実装されている回路基板を対象とし、もっぱら部品実装状態の良否を検査する回路基板検査とがある。

前者の回路基板検査には、ベアボートテスターと呼ばれる回路基板検査装置（例えば、特許文献１参照）が用いられ、後者の回路基板検査には、インサーキットテスターと呼ばれる回路基板検査装置（例えば、特許文献２参照）が用いられる。

通常は、ベアボートテスターで回路パターンに欠陥がないことが確認し、部品素子を実装したのち、インサーキットテスターで部品の実装状態（ハンダ付け不良や誤実装，部品欠落等）を検査するようにしている。

しかしながら、部品実装後においても回路パターンのショートや断線が起こり得る。例えば、部品実装時のハンダ付け不良等により回路パターン間がショートしているような場合、インサーキットテスターでの検査で、その欠陥を見つけられないことがある。その一例を図３により説明する。

回路パターン１ａ，１ｂに、それぞれ例えば１ｋΩの抵抗チップ２ａ，２ｂが実装されている場合、インサーキットテスターでは、その両端にプローブを接触させてＬＣＲメータ等の電気測定器３により、抵抗チップの定数検査（インピーダンス測定）を行う。

しかしながら、回路パターン１ａ，１ｂが電気的に独立した回路である場合、部品実装時におけるハンダ付け不良等により、図示鎖線のように回路パターン１ａ，１ｂ間がショートしていても、回路パターン１ａ，１ｂ間には測定電流が流れないため、インサーキットテスターによる定数検査ではショート欠陥を見つけることができない。

そのため、このようなショート欠陥が起こり得る回路基板については、再度、ベアボートテスターにて、回路パターンのショート・オープン検査を行わなければならない。

特開２００７−３３３５９８号公報 特開２００４−１８６４８３号公報

したがって、本発明の課題は、部品実装回路基板の検査において、その部品実装状態とともに、回路配線（回路パターン）間の電気的な良否をも判定可能とする回路基板の良否判定方法を提供することにある。

上記課題を解決するため、請求項１に記載の発明では、少なくとも一方の外層に電気的に独立して形成された複数の回路配線を有するとともに、他の層に上記各回路配線と静電的に結合する検査時参照パターンを備え、上記回路配線上に所定の部品素子が実装されている部品実装回路基板を被検査回路基板とし、上記部品素子の実装状態および上記回路配線間の電気的な良否を判定する回路基板の良否判定方法において、第１プローブ，第２プローブおよび第３プローブの３本のプローブを備え、上記第１プローブを上記部品素子の一方の電極端子側に接触させ、上記第２プローブを上記部品素子の他方の電極端子側に接触させるとともに、上記第３プローブを上記検査時参照パターンに接触させた状態で、上記第１プローブを高電位、上記第２プローブを低電位、上記第３プローブをガード電位として、上記部品素子のインピーダンスＺ１２を測定する第１−第２プローブ間測定ステップと、上記第３プローブを上記第２プローブと同じ低電位として、上記第１プローブと上記第３プローブとの間のインピーダンスＺ１３を測定する第１−第３プローブ間測定ステップと、上記第３プローブを上記第１プローブと同じ高電位として、上記第２プローブと上記第３プローブとの間のインピーダンスＺ２３を測定する第２−第３プローブ間測定ステップとを実行し、上記各インピーダンスＺ１２，Ｚ１３，Ｚ２３を、良品回路基板からあらかじめ測定された基準インピーダンスＺ１２ｒｅｆ，Ｚ１３ｒｅｆ，Ｚ２３ｒｅｆと比較することを特徴としている。

本発明において、上記各測定ステップを、上記第１−第２プローブ間測定ステップ→上記第１−第３プローブ間測定ステップ→上記第２−第３プローブ間測定ステップの順で実行することが好ましい。

また、本発明において、上記検査時参照パターンには、電源層またはシールド層として形成されている内層パターンが好ましく採用される。

本発明によれば、第１プローブを高電位、第２プローブを低電位、第３プローブをガード電位として、部品素子のインピーダンスＺ１２を測定する第１−第２プローブ間測定ステップの定数検査により、部品素子の実装状態の良否判定を行うことができる。また、第３プローブを第２プローブと同じ低電位として、第１プローブと第３プローブとの間のインピーダンスＺ１３を測定する第１−第３プローブ間測定ステップにより、第１プローブが接触している側の回路配線のショート・オープンの有無を判定することができ、また、第３プローブを第１プローブと同じ高電位として、第２プローブと第３プローブとの間のインピーダンスＺ２３を測定する第２−第３プローブ間測定ステップにより、第２プローブが接触している側の回路配線のショート・オープンの有無を判定することができる。

また、上記各測定ステップを、第１−第２プローブ間測定ステップ→第１−第３プローブ間測定ステップ→第２−第３プローブ間測定ステップの順で実行することにより、回路配線と内層パターンとの間におけるインピーダンスをより正確に測定することができる。

また、上記検査時参照パターンを、電源層またはシールド層として形成されている内層パターンとすることにより、第１−第３プローブ間測定、および、第２−第３プローブ間測定をより正確に行うことができる。

本発明による回路基板の良否判定方法の実施形態を示す模式図。 本発明によって測定されるインピーダンスを示す模式図。 従来例における問題点を説明するための模式図。

次に、図１および図２により、本発明の実施形態について説明するが、本発明はこれに限定されるものではない。

図１に示すように、本発明は、外層に例えば抵抗チップ等の部品素子Ｄが実装され、他の層に検査時参照パターン１４を有する回路基板１０を被検査回路基板として、その良否を判定する。

図１の模式的に示すように、回路基板１０の一方の外層（上層）には、回路パターン（回路配線）１１，１２，１３が形成されている。これらの回路パターン１１，１２，１３は、互いに電気的に独立している。

回路パターン１１，１２，１３には、それぞれ部品素子が実装されてよいが、図１には作図の都合上、回路パターン１１のランド１１ａ，１１ｂ間にのみ部品素子Ｄが実装されている状態を示す。

この実施形態において、検査時参照パターン１４は、回路パターン１１、１２、１３と静電的に結合する回路基板１０の内層に形成された内層パターンとしている。

内層パターン１４は、電源層やシールド層として用いられる場合、通常、ベタパターンとして形成されるが、これ以外に、各回路パターン１１，１２，１３と静電的に結合し得るパターンであれば、必ずしもベタパターンである必要はない。

回路基板１０を検査するにあたって、インピーダンス測定手段２０と、３本のプローブＰ１，Ｐ２，Ｐ３とを用いる。インピーダンス測定手段２０は、制御機能および判定機能を有するＬＣＲメータであることが好ましいが、制御機能および判定機能をマイクロコンピュータに委ねてもよい。

プローブＰ１，Ｐ２，Ｐ３は、インピーダンス測定手段２０により所定の電位に設定される。また、プローブＰ１，Ｐ２，Ｐ３は、図示しないインサーキットテスタ等のＸ−Ｙ−Ｚ移動手段により、回路基板１０の任意のポイントにプロービング可能である。

部品素子Ｄの実装状態および回路パターン間の電気的な良否を判定するにあたって、図１に示すように、プローブＰ１を部品素子Ｄの一方の電極端子側のランド１１ａにプロービングし、プローブＰ２を他方の電極端子側のランド１１ｂにプロービングし、プローブＰ３を内層パターン１４にプロービングする。

図２を併せて参照して、まず、プローブＰ１をＨｉ電位（高電位）、プローブＰ２をＬｏ電位（低電位）、プローブＰ３をガード電位に設定し、部品素子Ｄの定数検査として、そのインピーダンスＺ１２を測定する（プローブＰ１−Ｐ２間測定ステップ）。プローブＰ３がガード電位に設定されていることより、部品素子Ｄを定数検査する際、寄生容量がキャンセルされる。

次に、プローブＰ３をプローブＰ２と同じＬｏ電位として、プローブＰ１とプローブＰ３との間のインピーダンスＺ１３を測定する（プローブＰ１−Ｐ３間測定ステップ）。

最後に、プローブＰ３をプローブＰ１と同じＨｉ電位として、プローブＰ２とプローブＰ３との間のインピーダンスＺ２３を測定する（プローブＰ２−Ｐ３間測定ステップ）。

そして、測定されたインピーダンスＺ１２，Ｚ１３，Ｚ２３を、良品回路基板から同様な測定ステップを経てあらかじめ測定された基準インピーダンスＺ１２ｒｅｆ，Ｚ１３ｒｅｆ，Ｚ２３ｒｅｆと比較する。

その比較の結果、インピーダンスＺ１２が基準インピーダンスＺ１２ｒｅｆとほぼ同値（Ｚ１２≒Ｚ１２ｒｅｆ）であれば、部品素子Ｄの実装状態は良好であると判定し、異なっている（Ｚ１２≠Ｚ１２ｒｅｆ）場合には、実装不良と判定する。

また、インピーダンスＺ１３が基準インピーダンスＺ１３ｒｅｆとほぼ同値（Ｚ１３≒Ｚ１３ｒｅｆ）であれば、回路パターン１１のランド１１ａ側にショート（短絡）・オープン（断線）がないと判定する。

しかしながら、Ｚ１３＞Ｚ１３ｒｅｆの場合には、回路パターン１１のランド１１ａ側と、それに隣接する回路パターン１２との間でショートが発生していると判定する。また、Ｚ１３＜Ｚ１３ｒｅｆの場合には、回路パターン１１のランド１１ａ側にオープン箇所があると判定する。

同様に、インピーダンスＺ２３が基準インピーダンスＺ２３ｒｅｆとほぼ同値（Ｚ２３≒Ｚ２３ｒｅｆ）であれば、回路パターン１１のランド１１ｂ側にショート・オープンがないと判定する。

しかしながら、Ｚ２３＞Ｚ２３ｒｅｆの場合には、回路パターン１１のランド１１ｂ側と、それに隣接する回路パターン１３との間でショートが発生していると判定する。また、Ｚ２３＜Ｚ２３ｒｅｆの場合には、回路パターン１１のランド１１ｂ側にオープン箇所があると判定する。なお、実際の判定に際しては、各基準インピーダンスＺｒｅｆに所定の良品許容閾値±αが設定されてよい。

なお、上記実施形態では、検査時参照パターン１４として、回路基板１０の内層に形成されている内層パターンを用いているが、この他に、例えば回路基板１０の他方の外層に形成され、各回路配線１１、１２、１３と静電的に結合し得る任意の回路パターンを用いることもできる。

以上説明したように、本発明によれば、互いに電気的に独立した回路パターンが、部品実装工程での不具合により短絡もしくは断線した場合においても、部品素子の実装検査とともに、その短絡もしくは断線をも検出することができる。

１０ 被検査回路基板
１１，１２，１３ 回路パターン（回路配線）
１１ａ，１１ｂ ランド
１４ 検査時参照パターン（内層パターン）
２０ インピーダンス測定手段
Ｄ 回路素子
Ｐ１，Ｐ２，Ｐ３ プローブ
Ｚ１２，Ｚ１３，Ｚ２３ インピーダンス測定値

Claims (3)

1. 少なくとも一方の外層に電気的に独立して形成された複数の回路配線を有するとともに、他の層に上記各回路配線と静電的に結合する検査時参照パターンを備え、上記回路配線上に所定の部品素子が実装されている部品実装回路基板を被検査回路基板とし、上記部品素子の実装状態および上記回路配線間の電気的な良否を判定する回路基板の良否判定方法において、
   第１プローブ，第２プローブおよび第３プローブの３本のプローブを備え、上記第１プローブを上記部品素子の一方の電極端子側に接触させ、上記第２プローブを上記部品素子の他方の電極端子側に接触させるとともに、上記第３プローブを上記検査時参照パターンに接触させた状態で、
   上記第１プローブを高電位、上記第２プローブを低電位、上記第３プローブをガード電位として、上記部品素子のインピーダンスＺ１２を測定する第１−第２プローブ間測定ステップと、
   上記第３プローブを上記第２プローブと同じ低電位として、上記第１プローブと上記第３プローブとの間のインピーダンスＺ１３を測定する第１−第３プローブ間測定ステップと、
   上記第３プローブを上記第１プローブと同じ高電位として、上記第２プローブと上記第３プローブとの間のインピーダンスＺ２３を測定する第２−第３プローブ間測定ステップとを実行し、
   上記各インピーダンスＺ１２，Ｚ１３，Ｚ２３を、良品回路基板からあらかじめ測定された基準インピーダンスＺ１２ｒｅｆ，Ｚ１３ｒｅｆ，Ｚ２３ｒｅｆと比較することを特徴とする回路基板の良否判定方法。
2. 上記各測定ステップを、上記第１−第２プローブ間測定ステップ→上記第１−第３プローブ間測定ステップ→上記第２−第３プローブ間測定ステップの順で実行することを特徴とする請求項１に記載の回路基板の良否判定方法。
3. 上記検査時参照パターンが、電源層またはシールド層として形成されている内層パターンであることを特徴とする請求項１または請求項２に記載の回路基板の良否判定方法。

Images