JP4982543B2 - 多層基板のスルーホール断線検出方法 - Google Patents
多層基板のスルーホール断線検出方法 Download PDFInfo
- Publication number
- JP4982543B2 JP4982543B2 JP2009218593A JP2009218593A JP4982543B2 JP 4982543 B2 JP4982543 B2 JP 4982543B2 JP 2009218593 A JP2009218593 A JP 2009218593A JP 2009218593 A JP2009218593 A JP 2009218593A JP 4982543 B2 JP4982543 B2 JP 4982543B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- hole
- brought
- contact
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
11,12 ハンダパッド
13 電源パターン
14 GNDパターン
15,16 スルーホール
20 バイパスコンデンサ
21 コンデンサ本体
22,23 電極端子
30 電圧発生部
40 電圧計
100 多層基板
110,120 回路パターン
P1〜P5 プローブ
Th スルーホール
Claims (1)
- 異なる2層にそれぞれ形成されている第1および第2回路パターン同士を同電位となるように接続する複数のスルーホールを備えている多層基板のスルーホール断線検出方法において、
信号発生源およびその出力端子に接続された第1プローブと、電圧検出手段および同電圧検出手段の各電圧入力端子に接続された第2プローブ,第3プローブと、ガーディング用の第4プローブとを備え、上記第3プローブと上記第4プローブとを接地に接続し、検査する上記スルーホールをTN,その周りに存在する所定の2つのスルーホールをTN−1,TN+1として、
上記第1回路パターン側において上記第1プローブを上記スルーホールTNに接触させるとともに、上記第2回路パターン側において上記第2プローブを上記スルーホールTNに、上記第3プローブを上記スルーホールをTN−1に、上記第4プローブを上記スルーホールをTN+1にそれぞれ接触させ、
上記信号発生源より所定の測定信号を発生させ、上記電圧検出手段にて上記第2プローブと上記第3プローブとの間の電圧を検出して上記スルーホールの断線を検査することを特徴とする多層基板のスルーホール断線検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009218593A JP4982543B2 (ja) | 2002-12-27 | 2009-09-24 | 多層基板のスルーホール断線検出方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002379623 | 2002-12-27 | ||
JP2002379623 | 2002-12-27 | ||
JP2009218593A JP4982543B2 (ja) | 2002-12-27 | 2009-09-24 | 多層基板のスルーホール断線検出方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003433827A Division JP4411064B2 (ja) | 2002-12-27 | 2003-12-26 | バイパスコンデンサの実装・非実装検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009294232A JP2009294232A (ja) | 2009-12-17 |
JP4982543B2 true JP4982543B2 (ja) | 2012-07-25 |
Family
ID=41542505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009218593A Expired - Fee Related JP4982543B2 (ja) | 2002-12-27 | 2009-09-24 | 多層基板のスルーホール断線検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4982543B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07146323A (ja) * | 1993-11-22 | 1995-06-06 | Inter Tec:Kk | 液晶表示器用ガラス基板の検査方法及び検査装置 |
JPH1048280A (ja) * | 1996-08-01 | 1998-02-20 | Matsushita Electric Ind Co Ltd | 抵抗負荷の断線検出方法及び装置 |
JP3589923B2 (ja) * | 1999-01-21 | 2004-11-17 | シャープ株式会社 | 電極パターン検査装置および電極パターン検査方法 |
-
2009
- 2009-09-24 JP JP2009218593A patent/JP4982543B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009294232A (ja) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04309875A (ja) | インサーキット試験装置 | |
JP2625623B2 (ja) | 回路試験装置および方法 | |
US5625292A (en) | System for measuring the integrity of an electrical contact | |
JP6765125B2 (ja) | 抵抗測定装置、基板検査装置、及び抵抗測定方法 | |
EP1758436A1 (en) | Electronic package and circuit board having segmented contact pads | |
JP4411064B2 (ja) | バイパスコンデンサの実装・非実装検査方法 | |
KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
JP4982543B2 (ja) | 多層基板のスルーホール断線検出方法 | |
KR20090031663A (ko) | 기판 검사 방법 및 기판 검사 장치 | |
JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
JP4231682B2 (ja) | バイパスコンデンサの実装検査方法 | |
JP2006165325A (ja) | Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
JPH1164428A (ja) | 部品検査装置 | |
JPH07104026A (ja) | 実装部品の半田付け不良検出方法 | |
JP3227697B2 (ja) | 回路基板の検査方法及び装置 | |
KR100476740B1 (ko) | 인쇄회로기판상의 rlc 병렬 회로 검사 방법 | |
JP4292013B2 (ja) | 回路基板検査装置 | |
KR102680359B1 (ko) | 저항 측정 장치, 기판 검사 장치, 및 저항 측정 방법 | |
JP2014020815A (ja) | 基板検査装置および基板検査方法 | |
US20080088318A1 (en) | Method to test transparent-to-test capacitors | |
JP5404113B2 (ja) | 回路基板の良否判定方法 | |
JP2008060162A (ja) | ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法 | |
JPH10190181A (ja) | プリント基板及びその検査方法 | |
KR101454924B1 (ko) | 평가용 샘플 인쇄회로기판 | |
JP2007333492A (ja) | 電気的接触状態の検査方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120328 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4982543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |