JP4231682B2 - バイパスコンデンサの実装検査方法 - Google Patents
バイパスコンデンサの実装検査方法 Download PDFInfo
- Publication number
- JP4231682B2 JP4231682B2 JP2002352451A JP2002352451A JP4231682B2 JP 4231682 B2 JP4231682 B2 JP 4231682B2 JP 2002352451 A JP2002352451 A JP 2002352451A JP 2002352451 A JP2002352451 A JP 2002352451A JP 4231682 B2 JP4231682 B2 JP 4231682B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- capacitor
- capacitance
- bypass capacitor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、回路基板の電源パターンとグランドパターンとの間におけるバイパスコンデンサの有無を含めてその実装状態を検査するバイパスコンデンサの実装検査技術に関するものである。
【0002】
【従来の技術】
インサーキットテスタなどの回路基板検査装置において、回路素子の実装検査を行う場合には、例えば回路素子の規格値を基準として、得られた測定値がその規格値内にあるかどうかにより良否判定を行うようにしている。
【0003】
一例として、1kΩの抵抗素子が実装されているかどうかを検査する場合、その抵抗素子の両端間の抵抗値を測定し、その測定値が1kΩ±α(許容値)の範囲内であれば良品と判定し、例えば100kΩが測定されたときには誤実装と判定される。
【0004】
この判定方法は、バイパスコンデンサには適用できない場合がある。すなわち、バイパスコンデンサは、直流電流と交流電流とが重ね合わさって流れている回路において、例えば負荷抵抗に直流電流のみを流したい場合に、その負荷抵抗と並列に接続されるものであるため、コンデンサ自体に余り精度が要求されず、また、その静電容量値もまちまちである。
【0005】
多くの場合、バイパスコンデンサは回路基板の電源パターンとGND(グランド)パターンとの間に、その複数個が並列的に接続される。例えば、電源パターンとGNDパターンとの間にバイパスコンデンサとして、(1)120nF,(2)150nF,(3)150nF,(4)100nF,(5)80nFの5個のコンデンサが並列に接続されているとする。
【0006】
上記5個のコンデンサ群の電源パターンとGNDパターンとの間の静電容量Cを測定すると、並列接続であるからC=600nFが得られる。ここで仮に、(4)100nFのコンデンサが非実装で実際に実装されていないとすると、C=500nFとなる。したがって、良品判定基準値を例えば500nF±30%としてコンデンサの有無を検出する場合、(4)100nFのコンデンサが非実装でもOK(PASS)判定となる。
【0007】
そこで、上記のような特に多数の並列接続されたバイパスコンデンサの有無を検査するにあたっては、画像処理を採用するようにしている(例えば、下記特許文献1参照)。
【0008】
【特許文献1】
特開平6−243235号公報
【0009】
【発明が解決しようとする課題】
しかしながら、画像処理には高価な設備を必要とするため、コスト負担が大きい。また、画像パターンによる対比検査であるため、特に小さなチップになると誤検出が生じやすい。さらには、電気的に導通していなくても、そこに部品があれば良品と判断してしまう、という問題がある。
【0010】
したがって、本発明の課題は、画像処理によることなく、より低廉な設備で簡単かつ確実にバイパスコンデンサの有無を含めてその実装状態を検査できるようにすることにある。
【0011】
【課題を解決するための手段】
上記課題を解決するため、本発明は、回路基板の電源パターンとグランドパターンとの間におけるバイパスコンデンサの実装状態を検査するにあたって、静電容量測定部と、上記静電容量測定部の信号印加端子から引き出された第1および第2の少なくとも2本のプローブとを含み、上記第1のプローブを設計上予定される上記バイパスコンデンサの外装体が存在する位置に配置し、上記第2のプローブを上記バイパスコンデンサの電極部のいずれか一方と接続される上記パターンに接触する位置に配置し、上記第1および第2のプローブをそれぞれ上記回路基板にプロービングして、上記第1および第2のプローブ間で検出される静電容量値により、上記バイパスコンデンサの実装状態を検査するバイパスコンデンサの実装検査方法において、上記静電容量測定部のガード端子に接続される第3プローブを備え、上記第3プローブを上記バイパスコンデンサの電極部のいずれか他方と接続される上記パターンに接触させた状態で、第1回目として、上記ガード端子を上記第1のプローブが接続されている第1信号印加端子と同電位として上記第1および第2のプローブ間の静電容量を測定し、次に第2回目として、上記第2のプローブが接続されている第2信号印加端子の電圧を上記第1信号印加端子と同電位にするとともに、上記ガード端子の電圧を上記第1回目における上記第2信号印加端子の電圧に設定して上記第1および第3のプローブ間の静電容量を測定することを特徴としている。
【0012】
本発明によれば、バイパスコンデンサが電源パターンとグランドパターンとの間に実装されていれば、コンデンサの内部電極による静電容量が測定され、バイパスコンデンサが非実装であれば、上記第1のプローブが回路基板面に接触するため、電源パターンもしくはグランドパターンのいずれか一方と上記第1のプローブとの間の静電容量が測定されることになるが、上記第3プローブを用いることにより、バイパスコンデンサの電極部の接続状態の良否をも検査することができる。
【0013】
【発明の実施形態】
まず、図1ないし図3により、本発明の参考実施形態(本発明の基本的な実施形態)について説明する。図1は、回路基板1に形成されている電源パターン2とGND(グランド)パターン3との間に、バイパスコンデンサ10が実装されている状態を示す模式図である。
【0014】
バイパスコンデンサ10には、内部にコンデンサ素子を含む樹脂からなる外装体10aと、外装体10aの両端に設けられた一対の電極部10b,10cとを有するチップ型コンデンサが用いられている。この例において、バイパスコンデンサ10は積層コンデンサである。以下の説明において、バイパスコンデンサ10を単にコンデンサと言うことがある。
【0015】
無極性コンデンサの場合、特に取り付けの方向性はないが、この例において、コンデンサ10は、一方の電極部10bが電源パターン2側のハンダランド2aにハンダ付けされ、他方の電極部10cがGNDパターン3側のハンダランド3aにハンダ付けされるように回路基板1に実装される。
【0016】
コンデンサ10の有無を検査するため、静電容量測定部20が用いられる。静電容量測定部20にLCRメータを利用することができる。静電容量測定部20は、コンデンサ10に対して所定の測定電圧を印加する信号印加端子としてのL端子とH端子とを有し、その各々にプローブP1,P2が接続される。なお、L端子とH端子は、コンデンサ10の静電容量検出端子でもある。
【0017】
この例において、プローブP1,P2はX−Y方向に移動可能な可動プローブであり、一方のプローブP1は設計上予定されるコンデンサ10の外装体10aが存在する位置に配置され、他方のプローブP2は例えばGNDパターン3に接触する位置に配置される。なお、プローブP1,P2はピンボードに植設された固定プローブであってもよいし、また、他方のプローブP2を電源パターン2側に配置してもよい。
【0018】
プローブP1,P2を下降させて回路基板1に対してプロービングすると、コンデンサ10が設計どおりの正規の位置に実装されている場合には、図1に示すように、プローブP1が外装体10a上に接触するとともに、プローブP2がGNDパターン3に接触する。これにより、静電容量測定部20にて、図2の拡大図に示すプローブP1とコンデンサ素子内の内部電極IPとの間の静電容量Cpが測定される。
【0019】
これに対して、図3に示すように、コンデンサ10が実装されていない非実装の場合には、プローブP1が回路基板1に直接接触することになるため、プローブP1とGNDパターン3との間の静電容量Coが測定されることになる。Cp≠Coであるため、コンデンサ10の有無を判定することができる。
【0020】
一例として、バイパスコンデンサ10として、定格100nFのコンデンサを用いた場合、コンデンサ有りのときに測定された静電容量Cpは200fFで、これに対して、コンデンサ無しのときに測定された静電容量Coは30fFであった(fはフェムト(femto)で、1f=0.2pF)。
【0021】
なお、バイパスコンデンサ10が積層コンデンサである場合、プローブP1をバイパスコンデンサ10の外装体10aに対して、内部電極IPの積層方向と直交する方向(この例では、図1において横方向)から接触させることが好ましい。これによれば、プローブP1と多数の内部電極IPとの間で静電容量が形成されるため、図1のように、プローブP1を外装体10aの上から接触する場合に比べて約10倍程度の静電容量が検出される。
【0022】
コンデンサ有無の判定にあたっては、静電容量測定部20にその判定機能をもたせてもよいし、静電容量測定部20から図示しないパソコンなどにデータを送って、判定させるようにしてもよい。いずれにしても、判定は図示しないマイクロコンピュータなどの制御手段にて行われ、制御手段はこのほかにプロービング動作なども制御する。
【0023】
なお、この参考実施形態の変形例として、図4に示すように、回路基板1の反部品実装面側(裏面側)に、例えば容量測定時に用いられる導電性基準面としての基準電極板4を配置し、静電容量測定部20のH端子を基準電極板4に接続するようにしても、上記第1実施形態と同様にコンデンサ10の有無を検査することができる。
【0024】
すなわち、コンデンサ10が設計どおりの正規の位置に実装されている場合に生ずるプローブP1と内部電極IP間の静電容量をCpとし、基準電極板4とGNDパターン3間に生ずる静電容量をCxとすると、その合成容量Cは、
C=Cp×Cx/(Cp+Cx)
=Cp/{(Cp/Cx)+1}
となる。
【0025】
ここで、Cp≪CxであるからCp/Cx≒0と見なしてよい。したがって、C≒Cpとなり、コンデンサ10が実装されている場合には、静電容量測定部20にて上記第1実施形態と同様に、プローブP1と内部電極IP間の静電容量Cpが測定される。同じく、コンデンサ10が非実装の場合には、プローブP1とGNDパターン3との間の静電容量Coが測定されることになる。
【0026】
なお、回路基板1の内層もしくは外層に、例えばシールド用などのベタパターンが存在する場合には、そのベタパターンを基準電極板4として用いることができる。また、コンデンサ10の外装体10aに接触するプローブP1には、図5に例示するように、内部電極IPに対して対向面積が広くとれる頂点が鈍角である円錐状プローブを用いることが好ましい。
【0027】
次に、図6および図7を参照して、本発明の実施形態について説明する。この実施形態は、コンデンサ10の有無だけでなく、そのハンダ接続状態の良否をも検査可能としたもので、プローブP1,P2に加えてもう一つのプローブP3を用いる。プローブP3は、静電容量測定部20のガード端子であるG端子に接続される。
【0028】
図6は、L端子に接続されているプローブP1をコンデンサ10の外装体10a上にプロービングし、H端子に接続されているプローブP2をGNDパターン3上にプロービングし、また、G端子に接続されているプローブP3を電源パターン2上にプロービングした状態を示す。
【0029】
まず、G端子をL端子と同電位としてL端子に対するガード端子とし、プローブP1とプローブP2との間の静電容量を測定する。コンデンサ10が実装されている場合には、上記第1実施形態と同じく、プローブP1とコンデンサ素子内の内部電極IP間の静電容量Cpが測定され、コンデンサ10が非実装の場合には、プローブP1とGNDパターン3間の静電容量Coが測定される。
【0030】
この検査時において、図7に示すように、コンデンサ10の図において右側の電極部10cが、GNDパターン3側のハンダランド3aから浮いている接続不良の場合、プローブP2からの測定電流は、電極部10cとハンダランド3a間の浮遊容量Cyと、ハンダランド2a,3a間の浮遊容量Czとを介してプローブP1,P3側に流れる。
【0031】
浮遊容量Cy,Czは、プローブP1に対して並列となるため、プローブP1,P2間で測定される静電容量は、その合成容量Cy+Czとなる。これにより、電極部10cとハンダランド3aとの間が接続不良であることが分かる。
【0032】
コンデンサ10の図において左側の電極部10bと電源パターン2側のハンダランド2a間を調べるには、図示しないスキャナにて、G端子とH端子の電圧を入れ替える。すなわち、H端子をL端子と同電位としてL端子に対するガード端子とし、G端子の電圧をそれまでH端子にかけていたHi電圧として、プローブP1,P3間の静電容量を測定する。
【0033】
その場合、電極部10bがハンダランド2aから浮いていれば、上記と同様にして、電極部10bとハンダランド2a間の浮遊容量と、ハンダランド2a,3a間の浮遊容量の合成容量が測定されることになる。
【0034】
実測例として、定格100nFのコンデンサ10について、(1)コンデンサ有り,(2)コンデンサ無し,(3)コンデンサ有りではあるが一方の電極部がハンダランドから浮いて導通不良の各状態での静電容量を測定したところ、次のとおりであった。
(1)の場合の測定値,4.1〜4.2pF
(2)の場合の測定値,3.7〜3.8pF
(3)の場合の測定値,700fF
【0035】
なお、上記の例では、スキャナでG端子とH端子とを入れ替わるように切り替えているが、これとは異なり、プローブP2とプローブP3の位置を入れ替わるようにしてもよい。
【0036】
すなわち、第1回目の測定では、図6のようにプローブP2をGNDパターン3に、プローブP3を電源パターン2にそれぞれ接触させ、第2回目の測定では、反対にプローブP2を電源パターン2に、プローブP3をGNDパターン3にそれぞれ接触させるようにしてもよい。
【0037】
なお、バイパスコンデンサ10は、上記実施形態で用いられている積層コンデンサのほかに、タンタルなどの固体電解コンデンサやチップ化されたアルミニウム電解コンデンサであってもよい。また、本発明は、コンデンサ以外の例えばチップ抵抗などの2極チップ部品の検査にも適用可能である。
【0038】
【発明の効果】
以上説明したように、本発明によれば、回路基板の電源パターンとグランドパターンとの間に実装されるバイパスコンデンサの有無を検査するにあたって、静電容量測定部と、その信号印加端子から引き出された第1および第2の少なくとも2本のプローブとを含み、第1のプローブを設計上予定されるバイパスコンデンサの外装体が存在する位置に配置し、第2のプローブをバイパスコンデンサの電極部のいずれか一方と接続されるパターンに接触する位置に配置し、第1および第2のプローブをそれぞれ回路基板にプロービングして、第1および第2のプローブ間で検出される静電容量値により、バイパスコンデンサの有無を検査するようにしたことにより、画像処理によることなく、より低廉な設備で簡単かつ確実にバイパスコンデンサの有無を検査することができる。
【0039】
また、静電容量測定部のガード端子に接続される第3プローブをさらに備え、第3プローブをバイパスコンデンサの電極部のいずれか他方と接続されるパターンに接触させた状態で、第1回目として、ガード端子を第1のプローブが接続されている第1信号印加端子と同電位として第1および第2のプローブ間の静電容量を測定し、次に第2回目として、第2のプローブが接続されている第2信号印加端子の電圧を第1信号印加端子と同電位にするとともに、ガード端子の電圧を第1回目における第2信号印加端子の電圧に設定して第1および第3のプローブ間の静電容量を測定するようにしたことにより、バイパスコンデンサの電極部の接続状態の良否をも検査することができる。
【図面の簡単な説明】
【図1】本発明の参考実施形態に係り、バイパスコンデンサが実装されている状態の検査例を示す模式図。
【図2】図1の検査時に生ずるプローブとコンデンサ素子内の内部電極との間に生ずる静電容量を説明するための拡大図。
【図3】上記参考実施形態において、バイパスコンデンサが実装されていない状態の検査例を示す模式図。
【図4】上記参考実施形態の変形例を示す模式図。
【図5】本発明において、好ましく用いられるプローブを示す断面図。
【図6】本発明の実施形態に係り、バイパスコンデンサが実装されている状態の検査例を示す模式図。
【図7】上記実施形態において、接続不良状態にあるバイパスコンデンサの検出例を示す模式図。
【符号の説明】
1 回路基板
2 電源パターン
3 GNDパターン
2a,3a ハンダランド
10 バイパスコンデンサ
10a 外装体
10b,10c 電極部
20 静電容量測定部
P1〜P3 プローブ
Claims (1)
- 回路基板の電源パターンとグランドパターンとの間におけるバイパスコンデンサの実装状態を検査するにあたって、静電容量測定部と、上記静電容量測定部の信号印加端子から引き出された第1および第2の少なくとも2本のプローブとを含み、上記第1のプローブを設計上予定される上記バイパスコンデンサの外装体が存在する位置に配置し、上記第2のプローブを上記バイパスコンデンサの電極部のいずれか一方と接続される上記パターンに接触する位置に配置し、上記第1および第2のプローブをそれぞれ上記回路基板にプロービングして、上記第1および第2のプローブ間で検出される静電容量値により、上記バイパスコンデンサの実装状態を検査するバイパスコンデンサの実装検査方法において、
上記静電容量測定部のガード端子に接続される第3プローブをさらに備え、上記第3プローブを上記バイパスコンデンサの電極部のいずれか他方と接続される上記パターンに接触させた状態で、第1回目として、上記ガード端子を上記第1のプローブが接続されている第1信号印加端子と同電位として上記第1および第2のプローブ間の静電容量を測定し、次に第2回目として、上記第2のプローブが接続されている第2信号印加端子の電圧を上記第1信号印加端子と同電位にするとともに、上記ガード端子の電圧を上記第1回目における上記第2信号印加端子の電圧に設定して上記第1および第3のプローブ間の静電容量を測定することを特徴とするバイパスコンデンサの実装検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002352451A JP4231682B2 (ja) | 2002-12-04 | 2002-12-04 | バイパスコンデンサの実装検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002352451A JP4231682B2 (ja) | 2002-12-04 | 2002-12-04 | バイパスコンデンサの実装検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004186483A JP2004186483A (ja) | 2004-07-02 |
JP4231682B2 true JP4231682B2 (ja) | 2009-03-04 |
Family
ID=32754073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002352451A Expired - Fee Related JP4231682B2 (ja) | 2002-12-04 | 2002-12-04 | バイパスコンデンサの実装検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4231682B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5404113B2 (ja) * | 2009-03-13 | 2014-01-29 | 日置電機株式会社 | 回路基板の良否判定方法 |
JP6138660B2 (ja) * | 2012-10-29 | 2017-05-31 | 日置電機株式会社 | 基板検査装置および基板検査方法 |
JP5975852B2 (ja) * | 2012-11-12 | 2016-08-23 | 日置電機株式会社 | 基板検査装置および基板検査方法 |
-
2002
- 2002-12-04 JP JP2002352451A patent/JP4231682B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004186483A (ja) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3363951B2 (ja) | インサーキット・テスト装置システム | |
JP3228982B2 (ja) | インサーキット試験装置 | |
US5557209A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
JP2625623B2 (ja) | 回路試験装置および方法 | |
KR101112621B1 (ko) | 수동소자가 내장된 인쇄회로기판의 이상 유무 판단 방법 | |
US20030146763A1 (en) | Circuit and method for determining the location of defect in a circuit | |
JP5391869B2 (ja) | 基板検査方法 | |
JP2011060021A (ja) | 静電容量式タッチパネルの検査装置、検査方法、及び検査シート | |
JP4231682B2 (ja) | バイパスコンデンサの実装検査方法 | |
KR101706465B1 (ko) | 프린트 기판 검사 장치 및 검사 방법 | |
KR20130092462A (ko) | 부품내장기판의 검사방법 | |
JP4411064B2 (ja) | バイパスコンデンサの実装・非実装検査方法 | |
JP4200182B2 (ja) | 回路基板検査装置 | |
JP2006200973A (ja) | 回路基板検査方法およびその装置 | |
JPH04501763A (ja) | 回路試験 | |
CN103543374A (zh) | 基板检查装置及基板检查方法 | |
JP3227697B2 (ja) | 回路基板の検査方法及び装置 | |
JP4982543B2 (ja) | 多層基板のスルーホール断線検出方法 | |
TWI403730B (zh) | 檢測電容缺失的方法 | |
KR100476740B1 (ko) | 인쇄회로기판상의 rlc 병렬 회로 검사 방법 | |
JP4292013B2 (ja) | 回路基板検査装置 | |
JP6733199B2 (ja) | 検査装置、検査方法及び検査プログラム | |
JP4467027B2 (ja) | 電気回路の断線検査方法 | |
KR101454924B1 (ko) | 평가용 샘플 인쇄회로기판 | |
JP4369002B2 (ja) | 回路基板検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4231682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |