JP2006200973A - 回路基板検査方法およびその装置 - Google Patents
回路基板検査方法およびその装置 Download PDFInfo
- Publication number
- JP2006200973A JP2006200973A JP2005011452A JP2005011452A JP2006200973A JP 2006200973 A JP2006200973 A JP 2006200973A JP 2005011452 A JP2005011452 A JP 2005011452A JP 2005011452 A JP2005011452 A JP 2005011452A JP 2006200973 A JP2006200973 A JP 2006200973A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- measurement
- wirings
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
【課題】 隣接する回路配線間の高抵抗ショートを例えば静電容量測定のみによって検査可能とする。
【解決手段】 回路基板10の一方の面に独立パターンとして形成されている複数の回路配線11の良否を検査するにあたって、回路基板10の他方の面側に複数の回路配線11と対向してその各々との間で静電容量をもつ共通電極基板20を備え、回路配線11を一つずつ選択し、その選択された回路配線11と共通電極基板20との間に所定周波数の測定信号を印加し、それによって測定される静電容量値に基づいて回路配線11の良否を検査する回路基板検査方法において、同一の回路配線11に対して、周波数が異なる少なくとも2種類の測定信号を印加し、各測定信号で測定される静電容量値の差分値が所定の基準値よりも大きい場合に、その回路配線11に短絡ありと判定する。
【選択図】 図1
【解決手段】 回路基板10の一方の面に独立パターンとして形成されている複数の回路配線11の良否を検査するにあたって、回路基板10の他方の面側に複数の回路配線11と対向してその各々との間で静電容量をもつ共通電極基板20を備え、回路配線11を一つずつ選択し、その選択された回路配線11と共通電極基板20との間に所定周波数の測定信号を印加し、それによって測定される静電容量値に基づいて回路配線11の良否を検査する回路基板検査方法において、同一の回路配線11に対して、周波数が異なる少なくとも2種類の測定信号を印加し、各測定信号で測定される静電容量値の差分値が所定の基準値よりも大きい場合に、その回路配線11に短絡ありと判定する。
【選択図】 図1
Description
本発明は、回路基板検査方法およびその装置に関し、さらに詳しく言えば、回路基板に形成されている回路配線の良否(特には短絡の有無)を所定の電気パラメータに基づいて検査する技術に関するものである。
多くの場合、回路基板には複数の回路配線が独立パターンとして形成されており、高密度実装基板になるほど、その回路配線間の間隔がますます狭くされることから、例えばエッチング不良や異物付着などにより、線間短絡の発生率が高くなる。そのため、回路基板の製造後に短絡の有無の検査が行われるが、これを隣接する2つの回路配線間の導通検査により行うと、特に回路配線の本数が多い場合には、検査回数が膨大なものとなる。
そこで、特許文献1に記載の発明では、回路基板の一方の面に独立パターンとして形成されている複数の回路配線の良否を検査するにあたって、回路基板の他方の面側に、複数の回路配線と対向してその各々との間で静電容量をもつ共通電極基板を配置し、回路配線を一つずつ選択し、その選択された回路配線と共通電極基板との間の静電容量を測定し、その静電容量が基準値の範囲内であれば短絡なし、静電容量が基準値の範囲を超えている場合には隣接の回路配線と短絡ありと判定するようにしている。
上記特許文献1によれば、隣接する2つの回路配線間の導通検査を行う場合に比べて検査回数を大幅に減らすことができるが、隣接する2つの回路配線間が例えば数百MΩ〜数GΩ程度の高抵抗で短絡している場合には、静電容量測定のみではそれを検出することができず見逃してしまうことがある。
そこで、回路配線の近接配置情報を得て、近接している特定の回路配線間については別途にS/O(ショート・オープン)テストを行うようにしている。S/Oテスト自体はかなり信頼性が高いが、これはプローブが回路配線に確実に接触している場合に言えることであって、プロービングミスによりプローブが回路配線に接触していない場合には、短絡があってもオープンと判定してしまうという問題がある。
また、例えば数百MΩ〜数GΩ程度の高抵抗ショートを検出するには、高価な測定系が必要とされるばかりでなく、高抵抗測定には測定系が安定するまでのウェイト時間(待ち時間)を要するため、検査時間が長くなるという問題もある。
本発明は、上記従来の問題を解決するためになされたもので、その目的は、隣接する回路配線間の高抵抗ショートを所定の電気パラメータに基づいて検査可能とする回路基板検査方法を提供することにある。
上記目的を達成するため、本発明は、回路基板の一方の面に独立パターンとして形成されている複数の回路配線の良否を検査するにあたって、上記回路基板の他方の面側に上記複数の回路配線と対向してその各々との間で電気的に結合する共通電極基板を備え、上記回路配線を一つずつ選択し、その選択された上記回路配線と上記共通電極基板との間に所定周波数の測定信号を印加し、それによって測定される所定の電気パラメータの測定値に基づいて上記回路配線の良否を検査する回路基板検査方法において、同一の上記回路配線に対して、周波数が異なる少なくとも2種類の測定信号を印加し、各測定信号で測定される上記測定値の差分値が所定の基準値よりも大きい場合に、その回路配線に短絡ありと判定することを特徴としている。
上記回路基板検査方法において、測定する電気パラメータはインピーダンスもしくは電流であってもよいが、回路配線の面積を見るうえで静電容量が好適である。また、上記2種類の測定信号のうち、一方の測定信号の周波数に対して他方の測定信号の周波数を10倍以上とすることが好ましい。
また、本発明には回路基板検査装置も含まれ、本発明による回路基板検査装置は、一方の面に独立パターンとして形成されている複数の回路配線を有する回路基板を被検査回路基板とし、上記被検査回路基板の他方の面側に上記複数の回路配線と対向して配置され、その各々との間で電気的に結合する共通電極基板と、上記回路配線を一つずつ選択し、その選択された上記回路配線と上記共通電極基板との間に所定周波数の測定信号を印加する測定信号印加手段と、上記測定信号が印加された上記回路配線と上記共通電極基板間の所定の電気パラメータを測定する測定手段とを有する回路基板検査装置において、上記測定信号印加手段には周波数が異なる少なくとも2種類の測定信号が用意されており、上記測定信号印加手段により同一の上記回路配線に対して上記周波数が異なる測定信号を交代的に印加し、上記測定手段にて上記各測定信号で測定される上記電気パラメータの測定値の差分値を検出するとともに、上記差分値を所定の基準値と比較して上記回路配線の良否を検査することを特徴としている。
回路配線と共通電極基板との間で測定される電気パラメータが静電容量の場合について説明すると、交流インピーダンスに含まれる静電容量成分は、1/jωC(ω=2πf)で表されることから、同一面積(パターン面積)の回路配線でも印加する交流電圧の周波数によって測定される静電容量値が異なる。その異なり幅(差分値)は面積が大きくなるほど大きくなる。すなわち、隣接する回路配線と短絡している回路配線は差分値が大きくなる。本発明は、この点に着目したもので、同じ回路配線に測定信号として低周波数の交流電圧と高周波数の交流電圧とを印加し、その各々で測定される静電容量値の差分値が所定基準値よりも大きい場合に、その回路配線に短絡ありと見なすことができる。
したがって、本発明によれば、隣接する回路配線間の高抵抗ショートを静電容量測定のみによって検査することができる。また、周波数の切り替えは、プローブを回路配線に接触したまま行うことができるため、プローブを接触し直すことによる接触不良の不安がない。さらには、高抵抗測定に比べて高速検査が可能となる。
次に、図1ないし図3により、本発明の実施形態について説明するが、本発明はこれに限定されるものではない。
まず、図1を参照して、静電容量測定によって回路基板に形成されている回路配線の良否(特には短絡の有無)を検査する場合を例にして説明する。回路基板10に複数の回路配線11(11a,11b,11c…)がそれぞれ独立パターンとして形成されているとして、その各回路配線11間に短絡が生じているかどうかを検査するため、この検査方法では共通電極基板20と容量測定手段30とを用いる。
この共通電極基板20は、回路基板10のパターン形成領域とほぼ同じ面積を有する金属板であってよく、回路基板10の裏面側(被検査面と反対側の面)に各回路配線11との間で静電容量をもつように、すなわち静電的に結合するように配置される。なお、回路基板10が多層回路基板で、その内層にベタパターンからなる電源プレート層を有する場合には、その電源プレート層を共通電極基板として利用することができる。
容量測定手段30には、例えばLCRメータが用いられてよい。容量測定手段30が備える2本のプローブ31a,31bのうち、一方のプローブ31aは常に共通電極基板20と接触状態とされるが、他方のプローブ31bは図示しないX−Y移動ユニットなどにより、各回路配線11の一つに選択的に接触される。
なお、図示の例とは異なり、ピンボードに各回路配線11に対応する複数本のプローブを植設してなるピンボード式が採用されてもよいが、その場合、各プローブはマルチプレクサ(切替器)により、その一つずつが選択的に切り替えられて容量測定手段30に接続される。
容量測定手段30は、プローブ31bを回路配線11a,11b,11c…に順次接触させて、各回路配線ごとに共通電極基板20との間の静電容量を測定し、その静電容量値があらかじめ設定されている合否基準の閾値内にあればOK判定とし、閾値から外れている場合には隣接する回路配線と短絡ありとしてNG判定とする。
このNG判定の場合について説明する。例えば、回路配線11a,11b間が短絡されており、図2の等価回路図において、回路配線11aと共通電極基板20との間の静電容量をC1,回路配線11bと共通電極基板20との間の静電容量をC2,短絡個所の抵抗値をRすると、合成静電容量Cは次式(1)によって表される(式中,ω=2πf)。
C=jωC1+〔1/{R+(1/jωC2)}〕…(1)
C=jωC1+〔1/{R+(1/jωC2)}〕…(1)
上記式(1)から分かるように、短絡個所の抵抗値Rが小さければ、回路配線11a,11bの合成静電容量Cに近い静電容量が測定されるが、短絡個所の抵抗値Rがきわめて大きい高抵抗値の場合にはC≒jωC1となるため、線間ショートを検出することができない。
これを解決するため、本発明では、図2に示す交流電圧源30aより回路配線11と基準電極基板20との間に測定信号としての交流電圧を印加するにあたって、その周波数を低周波数と高周波数とに切り替える。
本発明の作用を図3のグラフにより説明する。このグラフは、基準電極基板との間の静電容量がともに0.5pFである隣接する2つの回路配線間を擬似的に抵抗素子により短絡させ、その一方の回路配線と基準電極基板との間に異なる周波数の交流電圧を印加した際に測定された静電容量をプロットしたグラフである。
このグラフにおいて、縦軸は静電容量の測定値(pF)、横軸は短絡に用いた抵抗素子の短絡抵抗値で、その短絡抵抗値を104〜1012(Ω)までとしている。また、周波数は10倍刻みの160kHz,16.0kHz,1.60kHz,0.16kHzの4種類としている。なお、合否判定の上限閾値は0.5pF+20%(0.6pF)に置いている。
このグラフから分かるように、短絡抵抗値が例えば105Ω以下の低抵抗であれば、上記したどの周波数でも合成静電容量である1.00pFが測定され、隣接する2つの回路配線間に短絡ありと判定することができる。
これに対して、短絡抵抗値が例えば1011Ωを超えるような高抵抗の場合には、上記したどの周波数としても測定値は0.50pFであり、隣接する2つの回路配線間の短絡は検出できないが、このような高抵抗短絡はほぼ電気的に絶縁されていると見てよいため、ここでは問題としない。
そこで、現実的に起こり得るM(106)Ω〜G(109)Ω帯の短絡抵抗について観察すると、合否判定の上限閾値0.6pFを超える短絡抵抗値は概略で、周波数0.16kHzで1010〜109(Ω)の間,周波数1.60kHzで109〜108(Ω)の間,周波数16.0kHzで108〜107(Ω)の間,周波数160.0kHzで107〜106(Ω)の間となる。
このことから、高抵抗ショートを検出するうえで、周波数は低い方が好ましいと言えるが、実際に生ずる短絡個所の抵抗値Rは未知であるため、本発明では印加する交流電圧の周波数を高低の少なくとも2種類としている。
実例として、本出願人の日置電機社製インサーキットテスタ1116(機種番)にて、短絡のない良品回路配線について、周波数を10kHzと1kHzとに切り替えて静電容量を測定したところ、次のような結果が得られた。
10kHz測定時;1.21pF
1kHz測定時;1.24pF
差分値;0.03pF
10kHz測定時;1.21pF
1kHz測定時;1.24pF
差分値;0.03pF
これに対して、隣接する回路配線と短絡している不良回路配線について、同じく周波数を10kHzと1kHzとに切り替えて静電容量を測定したところ、次のような結果が得られた。なお、このときの短絡抵抗を高抵抗測定で測定したところ、1GΩであった。
10kHz測定時;1.21pF
1kHz測定時;1.46pF
差分値;0.25pF
10kHz測定時;1.21pF
1kHz測定時;1.46pF
差分値;0.25pF
このように、10kHz測定時と1kHz測定時とにおいて、良品回路配線での差分値は0.03pFであるのに対して、不良回路配線での差分値は0.25pFで、約8倍程度の差が見られた。
したがって、本発明によれば、高周波数での測定時と低周波数での測定時での各静電容量測定値の差分値に所定の閾値を設定することにより、隣接する回路配線間の高抵抗ショートを静電容量測定のみによって検査することができる。交流電圧の周波数を切り替えるにあたっては、通常、その周波数切替レンジは10倍単位とされているため、それにしたがって10倍単位以上とすることが好ましい。
また、プローブを例えばX−Yユニットで移動させる場合、周波数の切り替えは、プローブを回路配線に接触したまま行うことができるため、プローブを接触し直すことによる接触不良の不安がない。さらには、測定系が安定するまでの待ち時間を特に必要としないため、高抵抗測定に比べて高速検査が可能となる。なお、静電容量ではなく、インピーダンスや電流によっても回路配線の良否を判定することができる。
10 回路基板
11(11a,11b,11c…) 回路配線
20 共通電極基板
30 容量測定手段
30a 交流電圧源
31a,31b プローブ
11(11a,11b,11c…) 回路配線
20 共通電極基板
30 容量測定手段
30a 交流電圧源
31a,31b プローブ
Claims (4)
- 回路基板の一方の面に独立パターンとして形成されている複数の回路配線の良否を検査するにあたって、上記回路基板の他方の面側に上記複数の回路配線と対向してその各々との間で電気的に結合する共通電極基板を備え、上記回路配線を一つずつ選択し、その選択された上記回路配線と上記共通電極基板との間に所定周波数の測定信号を印加し、それによって測定される所定の電気パラメータの測定値に基づいて上記回路配線の良否を検査する回路基板検査方法において、
同一の上記回路配線に対して、周波数が異なる少なくとも2種類の測定信号を印加し、各測定信号で測定される上記測定値の差分値が所定の基準値よりも大きい場合に、その回路配線に短絡ありと判定することを特徴とする回路基板検査方法。 - 上記電気パラメータが静電容量であることを特徴とする請求項1に記載の回路基板検査方法。
- 上記2種類の測定信号のうち、一方の測定信号の周波数に対して他方の測定信号の周波数を10倍以上とすることを特徴とする請求項1または2に記載の回路基板検査方法。
- 一方の面に独立パターンとして形成されている複数の回路配線を有する回路基板を被検査回路基板とし、上記被検査回路基板の他方の面側に上記複数の回路配線と対向して配置され、その各々との間で電気的に結合する共通電極基板と、上記回路配線を一つずつ選択し、その選択された上記回路配線と上記共通電極基板との間に所定周波数の測定信号を印加する測定信号印加手段と、上記測定信号が印加された上記回路配線と上記共通電極基板間の所定の電気パラメータを測定する測定手段とを有する回路基板検査装置において、
上記測定信号印加手段には周波数が異なる少なくとも2種類の測定信号が用意されており、上記測定信号印加手段により同一の上記回路配線に対して上記周波数が異なる測定信号を交代的に印加し、上記測定手段にて上記各測定信号で測定される上記電気パラメータの測定値の差分値を検出するとともに、上記差分値を所定の基準値と比較して上記回路配線の良否を検査することを特徴とする回路基板検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005011452A JP2006200973A (ja) | 2005-01-19 | 2005-01-19 | 回路基板検査方法およびその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005011452A JP2006200973A (ja) | 2005-01-19 | 2005-01-19 | 回路基板検査方法およびその装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006200973A true JP2006200973A (ja) | 2006-08-03 |
Family
ID=36959119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005011452A Pending JP2006200973A (ja) | 2005-01-19 | 2005-01-19 | 回路基板検査方法およびその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006200973A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009109445A (ja) * | 2007-11-01 | 2009-05-21 | Hioki Ee Corp | 回路基板検査装置 |
JP2010185697A (ja) * | 2009-02-10 | 2010-08-26 | Micro Craft Kk | プリント配線板の検査装置及び検査方法 |
JP2013152109A (ja) * | 2012-01-24 | 2013-08-08 | Nidec-Read Corp | 絶縁検査装置及び絶縁検査方法 |
US8533456B2 (en) | 2010-10-07 | 2013-09-10 | King Saud University | Accelerating stream cipher operations using single and grid systems |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63305261A (ja) * | 1987-06-05 | 1988-12-13 | Hioki Denki Kk | Lcrメ−タ |
JPH01207675A (ja) * | 1988-02-16 | 1989-08-21 | Nippon Telegr & Teleph Corp <Ntt> | 平衡線路の測定装置 |
JPH0674990A (ja) * | 1992-08-27 | 1994-03-18 | Fujitsu Ltd | 配線ショート検出方法 |
JPH0682509A (ja) * | 1992-02-28 | 1994-03-22 | Internatl Business Mach Corp <Ibm> | 回路試験装置および方法 |
JPH0749363A (ja) * | 1993-08-05 | 1995-02-21 | Oki Electric Ind Co Ltd | チップオンボード基板のショート検出方法 |
JPH11248781A (ja) * | 1998-03-02 | 1999-09-17 | Hioki Ee Corp | 集積回路の端子浮き検査方法および回路基板検査装置 |
JP2000338168A (ja) * | 1999-05-31 | 2000-12-08 | Hioki Ee Corp | 回路基板検査装置 |
-
2005
- 2005-01-19 JP JP2005011452A patent/JP2006200973A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63305261A (ja) * | 1987-06-05 | 1988-12-13 | Hioki Denki Kk | Lcrメ−タ |
JPH01207675A (ja) * | 1988-02-16 | 1989-08-21 | Nippon Telegr & Teleph Corp <Ntt> | 平衡線路の測定装置 |
JPH0682509A (ja) * | 1992-02-28 | 1994-03-22 | Internatl Business Mach Corp <Ibm> | 回路試験装置および方法 |
JPH0674990A (ja) * | 1992-08-27 | 1994-03-18 | Fujitsu Ltd | 配線ショート検出方法 |
JPH0749363A (ja) * | 1993-08-05 | 1995-02-21 | Oki Electric Ind Co Ltd | チップオンボード基板のショート検出方法 |
JPH11248781A (ja) * | 1998-03-02 | 1999-09-17 | Hioki Ee Corp | 集積回路の端子浮き検査方法および回路基板検査装置 |
JP2000338168A (ja) * | 1999-05-31 | 2000-12-08 | Hioki Ee Corp | 回路基板検査装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009109445A (ja) * | 2007-11-01 | 2009-05-21 | Hioki Ee Corp | 回路基板検査装置 |
JP2010185697A (ja) * | 2009-02-10 | 2010-08-26 | Micro Craft Kk | プリント配線板の検査装置及び検査方法 |
US8533456B2 (en) | 2010-10-07 | 2013-09-10 | King Saud University | Accelerating stream cipher operations using single and grid systems |
JP2013152109A (ja) * | 2012-01-24 | 2013-08-08 | Nidec-Read Corp | 絶縁検査装置及び絶縁検査方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101222802B1 (ko) | 기판 검사 장치 및 기판 검사 방법 | |
JP2994259B2 (ja) | 基板検査方法および基板検査装置 | |
JP5177851B2 (ja) | 絶縁検査方法及び絶縁検査装置 | |
JP2008203077A (ja) | 回路検査装置及び回路検査方法 | |
JP2006200973A (ja) | 回路基板検査方法およびその装置 | |
JP2015227829A (ja) | 基板検査装置、及び基板検査方法 | |
JP2007309691A (ja) | 基板検査装置及び基板検査方法 | |
JP5154196B2 (ja) | 回路基板検査装置 | |
JP4582869B2 (ja) | 回路基板検査装置 | |
JP5420277B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
JP2012149914A (ja) | プリント基板劣化検査装置および劣化検査方法 | |
TW201500743A (zh) | 基板檢查裝置 | |
KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
JP2000338168A (ja) | 回路基板検査装置 | |
JP6918659B2 (ja) | 回路基板検査装置 | |
JP2008185598A (ja) | 回路基板検査装置 | |
JP3599929B2 (ja) | 回路基板のパターン静電容量測定方法 | |
JP2005315775A (ja) | 片面移動式プローブを用いた4端子検査方法及び4端子検査用治具 | |
JP2000232141A (ja) | 半導体パッケージ用基板の導通検査方法 | |
JP2014020815A (ja) | 基板検査装置および基板検査方法 | |
US8704545B2 (en) | Determination of properties of an electrical device | |
JP2010243507A (ja) | 回路基板検査装置 | |
JP3788129B2 (ja) | 配線板の検査装置および検査方法 | |
JP2004361249A (ja) | 基板検査装置 | |
JP4292013B2 (ja) | 回路基板検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100414 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100804 |