JP3599929B2 - 回路基板のパターン静電容量測定方法 - Google Patents
回路基板のパターン静電容量測定方法 Download PDFInfo
- Publication number
- JP3599929B2 JP3599929B2 JP31709096A JP31709096A JP3599929B2 JP 3599929 B2 JP3599929 B2 JP 3599929B2 JP 31709096 A JP31709096 A JP 31709096A JP 31709096 A JP31709096 A JP 31709096A JP 3599929 B2 JP3599929 B2 JP 3599929B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- capacitance
- common electrode
- circuit board
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
【発明の属する技術分野】
本発明はX−Y方式インサーキットテスタ、ベアボードテスタ等の回路基板検査装置による回路基板のパターン静電容量測定方法に関する。
【0002】
【従来の技術】
従来、実装基板即ち多数の電子部品等を半田付けしたプリント基板はインサーキットテスタを用いて、その基板の必要な測定点に適宜プローブの先端を接触させ、それ等の各部品の有無を電気的に検出し、或いは各部品の特性値を電気的に測定する等して基板の良否の判定を行っている。特に、X−Y方式インサーキットテスタでは被検査回路基板を乗せて固定する測定台上にX−Yユニットを設置し、そのX軸方向に可動するアームの上にY軸方向に可動するZ軸ユニットを備え、そのZ軸ユニットでプローブをZ軸方向に可動可能に支持している。そして、検査時にはX−Yユニットを制御して、プローブを基板の上方からX軸、Y軸、Z軸方向にそれぞれ適宜移動し、予め設定した各測定点に順次接触する。それ故、X−Y方式インサーキットテスタは多品種少量生産の回路基板の検査に適する。
【0003】
このようなX−Y方式インサーキットテスタを用いて、プリント基板に設けた配線パターンの静電容量の測定を行なうと、パターンの断線、ショート等を検査することができる。その際、図8に示すような板体を共通電極10にし、その上に複数のパターン12(12a、……12f)を設けた表面を上にして検査の対象となるプリント基板14を乗せる。そして、測定の対象としたパターン12aにプローブ16を接触し、そのプローブ16に計測部18に備えた交流電圧源20から高位又は低位の電圧を加え、共通電極10に低位又は高位の電圧を加えると、そのパターン12aに流れる電流を交流電流計22により測定し、それ等の電圧値と電流値とからパターン12aと共通電極10の間の静電容量を算出できる。なお、静電容量Cは電圧の実効値をE、電流の実効値をI、周波数をfとすると、C=I/2πfEの式より算出できる。
【0004】
このようにしてパターン12aの静電容量を算出した後、先に良基板により求めておいた基準値と比較することにより、パターン12aの静電容量が小さい時には断線、大きい時にはショートと判定する。なお、共通電極10は全てのパターン12に対向する共通な電極であるため、他の各パターン12b、……12fについても同様の判定を行える。
【0005】
【発明が解決しようとする課題】
しかしながら、このような共通電極10を用いても、図9に示すようにプリント基板24の裏面にベタパターン26が設けられており、表面の例えばパターン28aとベタパターン26とが導通していると、そのベタパターン26にレジストが施されていない場合、パターン28aと共通電極10も導通するため、パターン28aの静電容量を測定することができない。それ故、パターン28aの断線、ショート等を検査できない。なお、ベタパターン26にレジストが施されていても、スルホールがあるとその部分が絶縁されていないためやはり問題がある。
【0006】
本発明はこのような従来の問題点に着目してなされたものであり、第1に被検査回路基板の表面に設けたパターンと裏面に設けたベタパターンが導通している場合にも、その表面パターンの静電容量の測定を行なえる回路基板のパターン静電容量測定方法を提供することを目的とする。
【0007】
又、第2に被検査回路基板の表面に設けたパターンと裏面に設けたベタパターンが導通している場合にも、その表面パターンの静電容量の測定を行なえるばかりでなく、検査スピードを高速化できる回路基板のパターン静電容量測定方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明による第1目的対応の回路基板のパターン静電容量測定方法では表面に複数のパターンを設けた被検査回路基板の裏面側に、それ等の全ての表面パターンに対向する共通な電極を配置し、その測定の対象とした表面パターンにプローブを接触して高位又は低位の電圧を加え、共通電極に低位又は高位の電圧を加えて、その測定対象の表面パターンに流れる電流を測定し、その測定対象の表面パターンと共通電極間の静電容量を算出するという手順を踏む。そして、回路基板と共通電極間に絶縁層を介在することを特徴とする。
【0009】
又、第2目的対応の回路基板のパターン静電容量測定方法では表面に複数のパターンを設けた被検査回路基板の裏面側に、それ等の全ての表面パターンに対向する共通な電極を配置し、複数本の各プローブを同時に全表面パターンから選んだ対応する各表面パターンにそれぞれ接触して、その共通電極に高位又は低位の電圧を加え、測定の対象とした表面パターンに低位又は高位の電圧を加えて、その測定対象の表面パターンに流れる電流を測定し、又、被検査回路基板及び共通電極のない状態でプローブ間の浮遊容量を介して流れる電流を測定して、それ等の電流から測定対象の表面パターンと共通電極間の静電容量を算出するという手順を踏む。そして、その回路基板と共通電極間に絶縁層を介在し、プローブが接触した測定しない各表面パターンに共通電極と同一電位電圧を印加することを特徴とする。
【0010】
【発明の実施の形態】
以下、添付図面に基づいて、本発明の実施の形態を説明する。
図1は本発明を適用した1プローブ移動型のX−Y方式インサーキットテスタによる被検査回路基板のパターン静電容量測定時の回路図である。本発明による回路基板のパターン静電容量測定方法では、その回路基板の全ての表面パターンに対向する共通電極10の上面全域にプラスチック製等の絶縁シート30を付着して使用する。それ故、図9で示す従来のものと異なり、共通電極10の上に被検査回路基板24を乗せても、絶縁シート30が絶縁層となって、被検査回路基板24と共通電極10との間に介在する。そして、被検査回路基板24の表面にある例えばパターン28aと裏面にあるパターン26とが導通していても、ベタパターン26と共通電極10とは導通しなくなる。
【0011】
そこで、従来と同様にして測定の対象とした表面の1箇所のパターン28に1本のプローブ16を接触し、そのパターン28に計測部18に備えた交流電圧源20から高位電圧を加え、共通電極10に低位電圧を加えると、そのパターン28に流れる電流を交流電流計22により測定し、それ等の電圧値と電流値とからパターン28と共通電極10の間の静電容量Cを算出できる。その際、パターン28aの静電容量Caはパターン28aとベタパターン26とが導通しているため、図2示すようにベタパターン26と共通電極10との間の静電容量C2 と等しくなる。
【0012】
又、他の各パターン28(28b、……28f)の静電容量C(Cb、……Cf)は各パターン28(28b、……28f)とベタパターン26との間の静電容量をC1 (C1b、……C1f)とし、ベタパターン26と共通電極10との間の静電容量をC2 とすると、各パターン28につき図3に示すように両静電容量C1 とC2 は直列接続になるため、各パターン28の静電容量CはC=C1 ・C2 /(C1 +C2 )となる。しかも、裏面のパターンがベタパターン26であると、C1 ≪C2 であるため、C≒C1 となる。それ故、各パターン28b、……28fの静電容量Cb、……CfはそれぞれCb≒C1b、……Cf≒C1f となる。この結果、パターン28aとベタパターン26とが導通していても、全ての各パターン28につき静電容量Cをそれぞれ算出できることになり、各パターン28の断線、ショート等の判定を行なえる。なお、各パターン28に低位電圧を加え、共通電極10に高位電圧を加えてもよい。
【0013】
しかしながら、このような測定方法では各パターン28の静電容量Cを測定する毎に、プローブ16を1本Z軸方向に上げ下げする等して移動しなければならないため、パターンの数が多いと測定時間がかなり必要となり、検査をスピード化することができない。そこで、複数本のプローブを同時に上げ下げする等して移動することが考えられる。例えば、図4に示すように3本のプローブ16(16a、16b、16c)を同時に下げて対応する各パターン28(28a、28b、28c)にそれぞれ接触する。その際、本出願人が先に提示した特願平6−172136号等に示す多ピンプローブユニットを用いるとよい。なお、32は測定の対象とするパターン28を選ぶスキャナである。
【0014】
しかし、例えばパターン28bの静電容量Cbを測定しようとして、図5に示すように共通電極10に高位電圧Hを加え、パターン28bに低位電圧Lを加えると、バス線のように各パターンが至近距離で隣接している場合や内層にベタパターンを含む場合等にはプローブ28a、b間に浮遊の静電容量C01が存在し、プローブ16b、c間に浮遊の静電容量C02が存在するため、静電容量Cbとして誤ってC01+C1b+C02・C1c/(C02+C1c)を測定してしまい、C1bを測定できない。又、図6に示すように測定しないプローブ16a、cの電位電圧Gをガード(アース)し、プローブ16bの電位電圧Lと等しくすると、ガード効果でベタパターン26と導通しているパターン28aに電流が流れて、パターン28bに電流が流れなくなるため、C1bを測定できない。
【0016】
そこで、パターン28bの静電容量Cbを測定する場合には、図7に示すように共通電極10に高位電圧Hを加え、パターン28bに低位電圧Lを加え、更に測定しない各パターン28a、cに共通電極10と同一の高位電圧Hをそれぞれ加える。すると、パターン28cには電流が流れないため、静電容量C1cの影響がなくなって測定値CはC=C01+C02+C1bとなる。但し、C≪C2である。そこで、被検査回路基板24及び共通電極10のない状態でプローブ16a、b、プローブ16b、cの各浮遊容量C 01 、C 02 を介して流れる電流からC01、C02をそれぞれ測定し、又、パターン28bに流れる電流からCを測定して、そのCよりC 01 、C 02 を差し引くとC―C01―C02=C1bとなり、パターン28bの静電容量Cbを測定できる。又、パターン28cの静電容量Ccについても同様にして静電容量CcをCc=C1cと測定できる。又、残りの各パターン28d、e、fについても3本のプローブ16を同時に上げ下げする等して移動し、同様にして静電容量Cd、Ce、Cfをそれぞれ測定できる。なお、測定の対象としたパターン28に高位電圧を加え、プローブ16が接触した測定しない各パターン28と共通電極10に低位電圧を加えてもよい。
【0017】
【発明の効果】
以上説明した本発明によれば、請求項1記載の発明では被検査回路基板と共通電極間に絶縁層を介在し、複数本の各プローブを同時に全表面パターンから選んだ対応する各表面パターンにそれぞれ接触して、プローブが接触した測定しない各表面パターンに共通電極と同一の高位又は低位の電圧を印加するため、プローブが接触した測定しない各表面パターンの影響をなくし、表面パターンと裏面のベタパターンとが導通状態になっている場合にも、表面パターンの静電容量を測定することができる。そして、検査スピードを高速化できる。
【図面の簡単な説明】
【図1】本発明を適用した1プローブ移動型のX−Y方式インサーキットテスタによる被検査回路基板のパターン静電容量測定時の回路図である。
【図2】同1プローブ移動型のX−Y方式インサーキットテスタによる裏面のベタパターンと導通する表面パターンの静電容量測定等価回路を示す図である。
【図3】同1プローブ移動型のX−Y方式インサーキットテスタによる裏面のベタパターンと導通しない表面パターンの静電容量測定等価回路を示す図である。
【図4】本発明を適用した3プローブ同時移動型のX−Y方式インサーキットテスタによる被検査回路基板のパターン静電容量測定時の回路図である。
【図5】同3プローブ同時移動型のX−Y方式インサーキットテスタによるプローブが接触した測定しない各表面パターンの浮遊静電容量結合を示す裏面のベタパターンと導通しない表面パターンの静電容量測定等価回路図である。
【図6】同3プローブ同時移動型のX−Y方式インサーキットテスタによるプローブが接触した測定しない各表面パターンのガード効果を示す裏面のベタパターンと導通しない表面パターンの静電容量測定等価回路図である。
【図7】同3プローブ同時移動型のX−Y方式インサーキットテスタによるプローブが接触した測定しない各表面パターンの影響を無くした裏面のベタパターンと導通しない表面パターンの静電容量測定等価回路を示す図である。
【図8】従来の1プローブ移動型のX−Y方式インサーキットテスタによる被検査回路基板のパターン静電容量測定時の回路図である。
【図9】同1プローブ移動型のX−Y方式インサーキットテスタによる裏面のベタパターンと導通する表面パターンの静電容量測定不能状態を示す回路図である。
Claims (1)
- 表面に複数のパターンを設けた被検査回路基板の裏面側に、それ等の全ての表面パターンに対向する共通な電極を配置し、複数本の各プローブを同時に全表面パターンから選んだ対応する各表面パターンにそれぞれ接触して、その共通電極に高位又は低位の電圧を加え、測定の対象とした表面パターンに低位又は高位の電圧を加えて、その測定対象の表面パターンに流れる電流を測定し、又、被検査回路基板及び共通電極のない状態でプローブ間の浮遊容量を介して流れる電流を測定して、それ等の電流から測定対象の表面パターンと共通電極間の静電容量を算出する回路基板のパターン静電容量測定方法において、上記回路基板と共通電極間に絶縁層を介在し、プローブが接触した測定しない各表面パターンに共通電極と同一電位電圧を印加することを特徴とする回路基板のパターン静電容量測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31709096A JP3599929B2 (ja) | 1996-11-12 | 1996-11-12 | 回路基板のパターン静電容量測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31709096A JP3599929B2 (ja) | 1996-11-12 | 1996-11-12 | 回路基板のパターン静電容量測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10142271A JPH10142271A (ja) | 1998-05-29 |
JP3599929B2 true JP3599929B2 (ja) | 2004-12-08 |
Family
ID=18084329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31709096A Expired - Fee Related JP3599929B2 (ja) | 1996-11-12 | 1996-11-12 | 回路基板のパターン静電容量測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3599929B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3603850B2 (ja) * | 2002-01-17 | 2004-12-22 | 日本電気株式会社 | プリント基板検査方法及びプリント基板検査装置 |
JP5323502B2 (ja) * | 2009-01-05 | 2013-10-23 | 日置電機株式会社 | 基板検査装置および基板検査方法 |
JP5404113B2 (ja) * | 2009-03-13 | 2014-01-29 | 日置電機株式会社 | 回路基板の良否判定方法 |
JP5449996B2 (ja) * | 2009-11-18 | 2014-03-19 | 日置電機株式会社 | 回路基板検査装置および回路基板検査方法 |
KR101182649B1 (ko) | 2010-12-30 | 2012-09-14 | 주식회사 유라코퍼레이션 | 이동형 회로검사 장치 |
FR2980053B1 (fr) * | 2011-09-13 | 2013-10-04 | Renault Sa | Procede de surveillance du filtre capacitif d'un chargeur de batterie. |
-
1996
- 1996-11-12 JP JP31709096A patent/JP3599929B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10142271A (ja) | 1998-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5517110A (en) | Contactless test method and system for testing printed circuit boards | |
JP2994259B2 (ja) | 基板検査方法および基板検査装置 | |
JP3285215B2 (ja) | 導体装置検査方法及び装置 | |
JPH06160457A (ja) | 回路板試験装置 | |
US5625292A (en) | System for measuring the integrity of an electrical contact | |
US6734681B2 (en) | Apparatus and methods for testing circuit boards | |
US6452410B1 (en) | Apparatus and method for electrolytic bare board testing | |
US20020011861A1 (en) | Circuit board misalignment detection apparatus and method | |
JP3599929B2 (ja) | 回路基板のパターン静電容量測定方法 | |
WO2006022434A1 (ja) | 検査装置及び検査方法並びに検査装置用センサ | |
JP5420277B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
US7332914B2 (en) | Conductor inspection apparatus and conductor inspection method | |
JP2000338168A (ja) | 回路基板検査装置 | |
JP2006200973A (ja) | 回路基板検査方法およびその装置 | |
JP2000232141A (ja) | 半導体パッケージ用基板の導通検査方法 | |
JPS62187258A (ja) | 回路板の検査方法 | |
JP2000171500A (ja) | プリント配線板の抵抗測定装置およびそれを用いた抵抗測定方法 | |
EP1202070B1 (en) | Method of inspecting an electrical disconnection between circuits | |
JP3281164B2 (ja) | Icのインサーキットテスタによる足浮き検出方法 | |
JPS62282277A (ja) | 導通検査装置 | |
JP4915776B2 (ja) | 基板検査装置及び基板検査方法 | |
JP4369002B2 (ja) | 回路基板検査装置 | |
JP3703042B2 (ja) | Icのインサーキットテスタによる足浮き検出方法並びにその足押え具 | |
KR20000077489A (ko) | 피시험 디바이스 시험장치 및 피시험 디바이스 시험방법 | |
JP2002043721A (ja) | プリント基板の検査方法と検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |