JP5449996B2 - 回路基板検査装置および回路基板検査方法 - Google Patents

回路基板検査装置および回路基板検査方法 Download PDF

Info

Publication number
JP5449996B2
JP5449996B2 JP2009262429A JP2009262429A JP5449996B2 JP 5449996 B2 JP5449996 B2 JP 5449996B2 JP 2009262429 A JP2009262429 A JP 2009262429A JP 2009262429 A JP2009262429 A JP 2009262429A JP 5449996 B2 JP5449996 B2 JP 5449996B2
Authority
JP
Japan
Prior art keywords
terminal
circuit board
current
wiring pattern
board inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009262429A
Other languages
English (en)
Other versions
JP2011106972A (ja
Inventor
義典 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2009262429A priority Critical patent/JP5449996B2/ja
Publication of JP2011106972A publication Critical patent/JP2011106972A/ja
Application granted granted Critical
Publication of JP5449996B2 publication Critical patent/JP5449996B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、回路基板に実装された回路部品の端子浮きを検査する回路基板検査装置および回路基板検査方法に関するものである。
この種の回路基板検査装置として、下記の特許文献1に開示された回路基板検査装置(インサーキット・テスト装置システム)が知られている。この回路基板検査装置は、回路部品(電気素子)の端子(電気接続用のピン)と回路基板(回路アセンブリ)の配線パターン(ノード)との間の電気的接続の良否(端子が配線パターンから浮いているか否か)を測定する装置であって、検査対象となる回路部品の端子に容量結合するように端子の表面に比較的近い固定位置に載置された電極(導電性電極)と、電極と共通信号帰還路との間に電流を供給する信号手段(発振器)と、配線パターンに電気的に結合されるプローブを有して、プローブおよび回路基板間の静電容量(電気容量値)を測定する測定手段(マイクロプロセッサ)とを備えている。また、測定手段は、そのプローブが仮想アースに規定されている。
この回路基板検査装置では、回路部品の端子が回路基板の配線パターンから浮いているか否か(端子が配線パターンに正常に接続されているか否か)によって、測定手段で測定される静電容量が相違することを利用して、測定された静電容量が予め規定したしきい値容量よりも小さいときには、端子が配線パターンから浮いており(配線パターンとの接続が不良であり)、測定された静電容量がしきい値容量を超えるときには、端子は浮いていない(配線パターンとの接続が良好である)と判別する。
特許第3363951号公報(第3−8頁、第1図)
ところが、上記の回路基板検査装置には、以下の解決すべき課題が存在している。すなわち、この回路基板検査装置の構成では、回路部品の端子が配線パターンから浮いている状態においても、ある程度の容量値が測定されるため、この容量値を考慮してしきい値を決定する必要がある。
しかしながら、近年では回路部品の小型化が進み、その結果として、ダイのリードフレームも小さくなるため、回路部品の端子が配線パターンから浮いていない状態の容量値も小さくなることから、回路部品の端子が浮いていないときに測定される容量値と、浮いているときに測定される容量値との差が縮まる傾向にある。したがって、この回路基板検査装置には、この両容量値を区別し得るしきい値の決定が難しく、このため、端子が浮いているか否かの検査(端子浮きの検査)が困難になるという解決すべき課題が存在している。
本発明は、かかる課題を解決すべくなされたものであり、端子浮きの検査が容易な回路基板検査装置および回路基板検査方法を提供することを主目的とする。
上記目的を達成すべく請求項1記載の回路基板検査装置は、回路基板に形成された配線パターンに端子が接続されるべき回路部品についての前記配線パターンに対する前記端子の浮きを検査する回路基板検査装置であって、基準電位を基準として交流電圧を生成すると共に、前記回路基板または前記回路部品の近傍に前記端子と容量結合可能な状態で配設された電極に対して当該交流電圧を供給する信号供給部と、前記端子に接触可能に構成された検出プローブと、前記検出プローブと前記基準電位との間に流れる交流電流を検出する電流検出部と、前記基準電位に接続されると共に前記配線パターンに接触可能に構成されて、当該配線パターンを当該基準電位に規定可能な電位付与プローブと、前記検出プローブが前記端子に接触されると共に前記電位付与プローブが前記配線パターンに接触され、かつ前記電極に対して前記交流電圧が供給されている状態において前記電流検出部で検出される前記交流電流の電流値と予め規定された電流値のしきい値とを比較して前記端子の浮きを検査する処理部とを備えている。
また、請求項記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、前記電流検出部は、非反転入力端子が前記基準電位に規定され、かつ反転入力端子と出力端子との間に電流電圧変換用の抵抗体が接続された演算増幅器を有する電流電圧変換回路で構成されている。
また、請求項記載の回路基板検査方法は、回路基板に形成された配線パターンに端子が接続されるべき回路部品についての前記配線パターンに対する前記端子の浮きを検査する回路基板検査方法であって、前記配線パターンを基準電位に規定すると共に、前記回路基板または前記回路部品の近傍に前記端子と容量結合可能な状態で配設された電極に対して前記基準電位を基準として生成した交流電圧を供給し、当該交流電流の供給状態において、前記端子に接触させた検出プローブと前記基準電位との間に流れる交流電流を検出し、当該検出した交流電流の電流値と予め規定された電流値のしきい値とを比較して前記端子の浮きを検査する。
請求項1記載の回路基板検査装置および請求項記載の回路基板検査方法では、配線パターンを基準電位に規定すると共に、回路基板または回路部品の近傍に端子と容量結合可能な状態で配設された電極に対して基準電位を基準として生成した交流電圧を供給し、交流電流の供給状態において、端子に接触させた検出プローブと基準電位との間に流れる交流電流を検出し、検出した交流電流の電流値と予め規定された電流値のしきい値とを比較して端子の浮きを検査する。
したがって、この回路基板検査装置および回路基板検査方法によれば、端子浮きが発生していないときには、検出される交流電流がゼロとなり、端子浮きが発生しているときには、検出される交流電流がゼロではなくなるため、交流電流が流れるか否かという極めて単純な基準に基づいて端子浮きの発生の有無を容易に検査できる。また、しきい値についても端子浮きが発生しているときの交流電流の電流値にのみ基づいて簡単に決定することができる。また、回路部品の小型化に伴って端子と配線パターンとの間の結合容量が小さくなったとしても、従来の回路基板検査装置とは異なり、静電容量の多少ではなく、検出プローブと基準電位との間に交流電流が流れるか否かに基づいて検査する構成のため、端子浮きの有無を正確、かつ確実に検査することができる。
また、請求項記載の回路基板検査装置によれば、非反転入力端子が基準電位に規定され、かつ反転入力端子と出力端子との間に電流電圧変換用の抵抗体が接続された演算増幅器を有する電流電圧変換回路で電流検出部を構成したことにより、簡易な構成でありながら、検出プローブと基準電位との間に流れる交流電流を確実に検出することができる。
回路基板検査装置1の構成を示す構成図である。 端子浮きが生じていないときの図1の回路基板検査装置1および回路基板11上の回路部品12の等価回路である。 端子浮きが生じているときの図1の回路基板検査装置1および回路基板11上の回路部品12の等価回路である。 回路基板検査装置21の構成を示す構成図である。 端子浮きが生じていないときの図4の回路基板検査装置21および回路基板11上の回路部品12の等価回路である。 端子浮きが生じているときの図4の回路基板検査装置21および回路基板11上の回路部品12の等価回路である。
以下、回路基板検査装置1および回路基板検査方法の実施の形態について、添付図面を参照して説明する。
最初に、回路基板検査方法を実行する回路基板検査装置1の構成について、図面を参照して説明する。
図1に示す回路基板検査装置1は、一例として、検出プローブ2、電位付与プローブ3、信号供給部4、電流検出部5、処理部6、記憶部7および出力部8を備え、回路基板11に実装された回路部品12の端子13と、この端子13が接続されるべき回路基板11上の配線パターン14との間の接続状態、すなわち、端子13が配線パターン14に正常に接続された状態(端子浮きのない状態)にあるか、または端子13が配線パターン14から浮いた接触不良の状態(端子浮きの状態)にあるかを検査する。
また、本例では、回路基板検査装置1は、一例として、回路基板11の検査位置における下方側(具体的には、回路基板11を基準として回路基板11の上面に搭載されている回路部品12と反対側)に配設されると共に、信号供給部4とケーブルL1で接続された電極(本例では一例として平板状電極)9を備えている。この場合、電極9は、一例として、図示はしないが、回路部品12を平面視した状態において、回路部品12の全体(すべての端子13を含む)が電極9の領域内に含まれる大きさに規定されている。これにより、すべての端子13と電極9との間に結合容量C2が形成されるように構成されている。
検出プローブ2は、図1に示すように、電流検出部5にケーブルL2を介して接続されると共に、回路部品12に配設された複数の端子13のうちの検査対象とする任意の1つの端子13に接触可能に構成されている。電位付与プローブ3は、ケーブルL3を介して回路基板検査装置1の基準電位G(本例では一例としてグランド電位)に接続されて、検査対象とする端子13が接続されるべき配線パターン14に接触可能に構成されている。また、本例では、一例として、各プローブ2,3は不図示の駆動機構によって駆動されて、検出プローブ2は上記の端子13と接触する接触ポイントに移動させられ、また電位付与プローブ3は上記の配線パターン14と接触する接触ポイントに移動させられる。
信号供給部4は、図1に示すように、基準電位Gを基準として交流電圧V1を生成すると共に、生成した交流電圧V1を電極9に供給する。電流検出部5は、上記したようにケーブルL2を介して検出プローブ2に接続されると共に、基準電位Gにも接続されて、交流電圧V1の電極9への供給に起因して検出プローブ2と基準電位Gとの間に流れる交流電流Idを検出する。本例では、一例として、電流検出部5は、反転入力端子がケーブルL2を介して検出プローブ2に接続され、かつ非反転入力端子が基準電位Gに接続された演算増幅器5aと、演算増幅器5aの反転入力端子と出力端子との間に接続された抵抗(抵抗体)5bとを備えた電流電圧変換回路で構成されている。この構成により、電流検出部5は、検出した交流電流Idを電圧信号Vdに変換して処理部6に出力する。
処理部6は、一例として、A/D変換器およびCPU(いずれも図示せず)を備えて構成されている。また、処理部6では、A/D変換器が、電流検出部5から出力される電圧信号Vdをサンプリングしてデジタル信号に変換してCPUに出力し、CPUが、このデジタル信号を入力すると共に、このデジタル信号に基づいて電圧信号Vdの振幅、つまり交流電流Idの振幅(つまり、交流電流Idの電流値Idv)を検出する。また、処理部6は、このようにして検出した電流値Idvと記憶部7に記憶されているしきい値(基準電流値)Irefとを比較して、端子13の浮きが発生しているか否かを検査する検査処理を実行する。
この場合、後述するように、端子13について端子浮きが発生していないときには、交流電流Idは理論上は流れず(つまり、交流電流Idの電流値Idvが理論上ゼロになり)、一方、端子13について端子浮きが発生しているときには、交流電流Idが流れる状態になる(つまり、電流値Idvはゼロではなく、端子13と配線パターン14との間の結合容量C1に応じた電流値になる)。したがって、しきい値Irefは、交流電流Idが流れているか否かを検出し得る電流値(理論上は極めて低い電流値でよい)に規定されている。
記憶部7は、ROMやRAMなどの半導体メモリで構成されて、処理部6のための動作プログラム、およびしきい値が予め記憶されている。出力部8は、一例として表示装置で構成されて、処理部6が実行した検査処理の結果を画面に表示させる。
次に、回路基板検査装置1の動作(回路基板検査方法)について、図1,2,3を参照して説明する。なお、回路基板11は、図1に示すように、電極9の上方に規定された検査位置に配設されているものとする。また、各プローブ2,3は、駆動機構によって駆動されて、検出プローブ2は、図1に示すように、端子浮きを検査する検査対象の端子13と接触する接触ポイントに移動させられ、また、電位付与プローブ3は、検査対象の端子13が接続されるべき配線パターン14と接触する接触ポイントに移動させられているものとする。
回路基板検査装置1の作動状態において、信号供給部4は、ケーブルL1を介して電極9に交流電圧V1を供給している。この場合、図1に示すように、検査対象となる端子13と電極9とは、結合容量C2を介して容量結合した状態となっている。また、端子13に接触する検出プローブ2と電極9とは、結合容量C3を介して容量結合した状態となっている。
したがって、この状態において、端子13に端子浮きが発生していないときには、端子13と配線パターン14とが直流的に直接接続されている状態にある。つまり、端子13と配線パターン14との間には、図1に示す結合容量C1が生じていない状態にある。これにより、図1に示す構成を等価回路で示した場合には、図2のように表される。なお、図2では、処理部6、記憶部7および出力部8については図示を省略している。
すなわち、図2の等価回路で示されるように、電極9は、端子13と結合容量C2を介して電気的に接続されると共に、端子13に接する検出プローブ2とは結合容量C3を介して電気的に接続されている。また、端子13は配線パターン14と直流的に接続され、配線パターン14は電位付与プローブ3によって基準電位Gが付与されている。
このため、信号供給部4から電極9に供給される交流電圧V1に起因して、図2に示すように、信号供給部4から、電極9、結合容量C2(および結合容量C3)、端子13、配線パターン14および電位付与プローブ3を経由して基準電位Gに至る経路に交流電流I1が流れるものの、電流検出部5の入力端子である演算増幅器5aの反転入力端子が非反転入力端子と仮想ショート(イマジナリショート)の関係にあって基準電位Gに規定されることから、端子13と演算増幅器5aの反転入力端子とが同電位(同じ基準電位G)に規定された状態になっている。これにより、端子13と演算増幅器5aの反転入力端子との間には、交流電流Idが流れない状態(つまり、交流電流Idの電流値Idvはゼロの状態)となっている。したがって、電流検出部5から出力される電圧信号Vdの電圧はゼロになる。
このため、処理部6は、検査処理において、まず、この電圧信号Vdの振幅、つまり交流電流Idの電流値Idvをゼロとして検出する。次いで、処理部6は、この検出した電流値Idvと記憶部7から読み出したしきい値Irefとを比較して、検出した電流値Idvがしきい値Iref以下である、つまり、交流電流Idが流れていないと判別する。最後に、処理部6は、この判別結果に基づいて、検査対象の端子13に端子浮きが発生していないと判別し、この判別結果をこの端子13についての検査結果として出力部8に表示させる。これにより、1つの端子13に対する検査処理が完了する。
一方、端子13に端子浮きが発生しているときには、検査対象の端子13と電極9とが結合容量C2を介して容量結合し、かつ検出プローブ2と電極9とが結合容量C3を介して容量結合した状態において、端子13および配線パターン14についても、互いに容量結合した状態にある。つまり、端子13と配線パターン14との間には、図1に示す結合容量C1が生じている状態にある。これにより、この状態の構成を等価回路で示した場合には、図3のように表される。なお、図3では、処理部6、記憶部7および出力部8については図示を省略している。
すなわち、図3の等価回路で示されるように、電極9は、端子13と結合容量C2を介して電気的に接続されると共に、端子13に接する検出プローブ2とは結合容量C3を介して電気的に接続されている。また、端子13は、配線パターン14と結合容量C1を介して電気的に接続されている。また、配線パターン14は電位付与プローブ3によって基準電位Gが付与されている。
このため、図3に示すように、信号供給部4から電極9に供給される交流電圧V1に起因して信号供給部4から、電極9、結合容量C2(および結合容量C3)、端子13、結合容量C1、配線パターン14および電位付与プローブ3を経由して基準電位Gに至る経路に交流電流I1が流れているときには、結合容量C1間に交流電圧Vcが発生する。これにより、上記したように仮想ショートによって基準電位Gに規定された演算増幅器5aの反転入力端子と検査対象の端子13との間には、交流電圧Vcに起因して交流電流Idが流れる状態(つまり、交流電流Idの電流値Idvがゼロではない状態)となっている。したがって、電流検出部5から出力される電圧信号Vdの電圧はゼロではない状態にある。
したがって、処理部6は、検査処理において、まず、この電圧信号Vdの振幅を示すデジタル信号に基づいて交流電流Idの電流値Idv(ゼロではない値)を検出する。次いで、処理部6は、この検出した電流値Idvと記憶部7から読み出したしきい値Irefとを比較して、電流値Idvがしきい値Irefを超えている、つまり、交流電流Idが流れていると判別する。最後に、処理部6は、この判別結果に基づいて、検査対象の端子13に端子浮きが発生していると判別し、この判別結果をこの端子13についての検査結果として出力部8に表示させる。これにより、1つの端子13に対する検査処理が完了する。
この回路基板検査装置1では、駆動機構によって検出プローブ2および電位付与プローブ3が検査対象とする端子13、およびこの端子13が接続されるべき配線パターン14に接触する各接触ポイントに移動させる都度、上記の検査処理を実行する。
このように、回路基板検査方法を実行するこの回路基板検査装置1では、信号供給部4が、端子13と容量結合可能な状態で配設された電極9に対して交流電圧V1を供給し、端子13が接続されるべき配線パターン14が電位付与プローブ3によって基準電位Gに規定された状態において、電流検出部5が、端子13に接触された検出プローブ2と基準電位Gとの間に流れる交流電流Idを検出し、処理部6がこの検出された交流電流Idとしきい値Irefとを比較することによって端子13についての端子浮きを検査する。
したがって、この回路基板検査装置1および回路基板検査方法によれば、端子13に端子浮きが発生していないときには、電流検出部5の検出する交流電流Idがゼロとなり、端子13に端子浮きが発生しているときには、電流検出部5の検出する交流電流Idがゼロではなくなるため、交流電流Idが流れるか否かという極めて単純な基準に基づいて端子浮きの発生の有無を容易に検査できる。また、しきい値Irefについても端子浮きが発生しているときの交流電流Idの電流値にのみ基づいて簡単に決定することができる。また、回路部品12の小型化に伴って端子13と配線パターン14との間の結合容量C1が小さくなったとしても、従来の回路基板検査装置とは異なり、静電容量の多少ではなく、検出プローブ2と基準電位Gとの間に交流電流Idが流れるか否かに基づいて検査する構成のため、端子浮きの有無を正確、かつ確実に検査することができる。
また、この回路基板検査装置1によれば、非反転入力端子が基準電位Gに規定され、かつ反転入力端子と出力端子との間に電流電圧変換用の抵抗5bが接続された演算増幅器5aを有する電流電圧変換回路で電流検出部5を構成したことにより、簡易な構成でありながら交流電流Idを確実に検出することができる。
なお、上記の回路基板検査装置1および回路基板検査方法では、検査対象の端子13に検出プローブ2を直接接触させる構成を採用したが、この構成に代えて、図4に示す回路基板検査装置21のように、検査対象の端子13に検出プローブ2を容量結合させる構成を採用することもできる。以下、この回路基板検査装置21およびこの回路基板検査装置21が実行する回路基板検査方法について説明する。
まず、回路基板検査装置21の構成について図4を参照して説明する。なお、回路基板検査装置1と同一の構成については同一の符号を付して重複する説明を省略する。
回路基板検査装置21は、回路基板検査装置1と基本的な構成は同一であり、検出プローブ2、電位付与プローブ3、信号供給部4、電流検出部5、処理部6、記憶部7および出力部8を備えている。また、回路基板検査装置21は、本例では、回路基板検査装置1と同様にして電極9についても備えている。一方、回路基板検査装置21では、回路基板検査装置1とは異なり、検出プローブ2は、駆動機構によって駆動されて、検査対象の端子13の近傍に予め規定された検査ポイントに移動させられて、端子13と直接接触させられるのではなく、端子13と容量結合(結合容量C4)させられる。例えば、回路部品12が、樹脂モールドで構成されたパッケージに半導体チップが封止され、かつパッケージの側面から各端子13が突出する半導体素子(IC)のようなものである場合には、各端子13の一部はパッケージ内に存在している。このため、検査ポイントをパッケージの表面に規定して、検出プローブ2をこのパッケージの表面に当接させて、パッケージ内に位置する端子13の一部と容量結合させることもできる。
次に、回路基板検査装置21の動作(回路基板検査方法)について、図4,5,6を参照して説明する。なお、回路基板11は、図4に示すように、電極9の上方に規定された検査位置に配設されているものとする。また、各プローブ2,3は、駆動機構によって駆動されて、検出プローブ2は、図4に示すように、検査対象の端子13と結合容量C4を介して容量結合する検査ポイント(端子13に近接し、かつ端子13と非接触な位置に規定された検査ポイント)に移動させられ、また、電位付与プローブ3は、検査対象の端子13が接続されるべき配線パターン14と接触する接触ポイントに移動させられているものとする。
回路基板検査装置21の作動状態において、信号供給部4は電極9に交流電圧V1を供給している。この場合、図4に示すように、検査対象となる端子13と検出プローブ2とは、結合容量C4を介して容量結合した状態にあり、この端子13と電極9とは、結合容量C2を介して容量結合した状態にあり、検出プローブ2と電極9とは、結合容量C3を介して容量結合した状態となっている。ただし、結合容量C3については、回路基板検査装置1のときとは異なり、検査対象の端子13と直接接触する位置にはなく、端子13から離間した検査ポイントに位置している。このため、回路基板検査装置1のときと比較して、検出プローブ2と電極9との間の距離が長くなるため、そもそも容量値の小さな結合容量C3はさらに小さな容量値(端子13と検出プローブ2との間の結合容量C4と比較しても十分に小さな値)、つまり無視し得る程度の容量値となっている。
したがって、この状態において、端子13に端子浮きが発生していないときには、端子13と配線パターン14とが直流的に直接接続されている状態にある。つまり、端子13と配線パターン14との間には、図4に示す結合容量C1が生じていない状態にある。これにより、図4に示す構成を等価回路で示した場合には、図5のように表される。なお、図5では、処理部6、記憶部7および出力部8については図示を省略している。
すなわち、図5の等価回路で示されるように、電極9は、端子13と結合容量C2を介して電気的に接続されると共に、端子13に接する検出プローブ2とは結合容量C3を介して電気的に接続されている。また、端子13は、検出プローブ2と結合容量C4を介して電気的に接続され、配線パターン14は電位付与プローブ3によって基準電位Gが付与されている。
このため、信号供給部4から電極9に供給される交流電圧V1に起因して、図5に示すように、信号供給部4から、電極9、結合容量C2、端子13、配線パターン14および電位付与プローブ3を経由して基準電位Gに至る経路に交流電流I1が流れると共に、信号供給部4から、電極9、結合容量C3、検出プローブ2、結合容量C4、端子13、配線パターン14および電位付与プローブ3を経由して基準電位Gに至る他の経路に交流電流I2が流れる。しかしながら、結合容量C3が結合容量C4と比較して十分に小さな容量値であることから、交流電圧V1を結合容量C3と結合容量C4とで分圧してなる電圧と同電位となる検出プローブ2の電位は基準電位Gに極めて近い電位となる。このため、演算増幅器5aの反転入力端子が仮想ショート(イマジナリショート)によって基準電位Gに規定されることから、検出プローブ2と演算増幅器5aの反転入力端子とが同電位(同じ基準電位G)に規定された状態になっている。これにより、検出プローブ2と演算増幅器5aの反転入力端子との間には、交流電流Idが流れない状態(つまり、交流電流Idの電流値はゼロの状態)となっている。したがって、電流検出部5から出力される電圧信号Vdの電圧はゼロになる。
一方、端子13に端子浮きが発生しているときには、検査対象の端子13と電極9とが結合容量C2を介して容量結合し、かつ検出プローブ2と電極9とが結合容量C3を介して容量結合し、かつ端子13と検出プローブ2とが結合容量C4を介して容量結合した状態において、端子13および配線パターン14についても、互いに容量結合した状態にある。つまり、端子13と配線パターン14との間には、図4に示す結合容量C1が生じている状態にある。これにより、この状態の構成を等価回路で示した場合には、図6のように表される。なお、図6においても、処理部6、記憶部7および出力部8については図示を省略している。
すなわち、図6の等価回路で示されるように、電極9は、端子13と結合容量C2を介して電気的に接続されると共に、検出プローブ2と結合容量C3を介して電気的に接続されている。また、端子13は、検出プローブ2と結合容量C4を介して電気的に接続されている。また、端子13は、配線パターン14と結合容量C1を介して電気的に接続されている。また、配線パターン14は電位付与プローブ3によって基準電位Gが付与されている。
このため、信号供給部4から電極9に供給される交流電圧V1に起因して、図6に示すように、信号供給部4から、電極9、結合容量C2、端子13、結合容量C1、配線パターン14および電位付与プローブ3を経由して基準電位Gに至る経路に交流電流I1が流れると共に、信号供給部4から、電極9、結合容量C3、検出プローブ2、結合容量C4、端子13、結合容量C1、配線パターン14および電位付与プローブ3を経由して基準電位Gに至る他の経路に交流電流I2が流れる。このため、交流電流I1,I2が結合容量C1に流れることに起因して、結合容量C1間に交流電圧Vcが発生する。これにより、基準電位Gに規定された演算増幅器5aの反転入力端子と検査対象の端子13との間には、交流電圧Vcに起因して交流電流Idが流れる状態(つまり、交流電流Idの電流値がゼロではない状態)となっている。したがって、電流検出部5から出力される電圧信号Vdの電圧はゼロではない状態にある。
このため、処理部6は、回路基板検査装置1のときと同様にして、検査処理において、交流電流Idが流れているか否かに基づいて、検査対象の端子13に端子浮きが発生しているか否かを検査する。
この回路基板検査装置21およびこの回路基板検査装置21が実行する回路基板検査方法においても、端子13に端子浮きが発生していないときには、電流検出部5の検出する交流電流Idがほぼゼロとなり、端子13に端子浮きが発生しているときには、電流検出部5の検出する交流電流Idがゼロではなくなるため、交流電流Idが流れるか否かという極めて単純な基準に基づいて端子浮きの発生の有無を容易に検査できる。また、しきい値Irefについても端子浮きが発生しているときの交流電流Idの電流値にのみ基づいて簡単に決定することができる。また、回路部品12の小型化に伴って端子13と配線パターン14との間の結合容量C1が小さくなったとしても、従来の回路基板検査装置とは異なり、静電容量の多少ではなく、検出プローブ2と基準電位Gとの間に交流電流Idが流れるか否かに基づいて検査する構成のため、端子浮きの有無を正確、かつ確実に検査することができる。
また、上記の回路基板検査装置1,21および回路基板検査装置1,21が実行する各回路基板検査方法では、回路部品12全体を含む大きさに電極9を形成する構成を採用したが、電極9は、少なくとも検査対象とする端子13と容量結合する大きさであれば、任意の大きさとすることができる。また、回路部品12を含む広さのベタパターンが回路基板11に存在する場合には、このベタパターンを電極9として使用してもよいのは勿論である。
1,21 回路基板検査装置
2 検出プローブ
3 電位付与プローブ
4 信号供給部
5 電流検出部
6 処理部
11 回路基板
12 回路部品
13 端子
14 配線パターン
G 基準電位
Id 交流電流
Iref しきい値
V1 交流電圧

Claims (3)

  1. 回路基板に形成された配線パターンに端子が接続されるべき回路部品についての前記配線パターンに対する前記端子の浮きを検査する回路基板検査装置であって、
    基準電位を基準として交流電圧を生成すると共に、前記回路基板または前記回路部品の近傍に前記端子と容量結合可能な状態で配設された電極に対して当該交流電圧を供給する信号供給部と、
    前記端子に接触可能に構成された検出プローブと、
    前記検出プローブと前記基準電位との間に流れる交流電流を検出する電流検出部と、
    前記基準電位に接続されると共に前記配線パターンに接触可能に構成されて、当該配線パターンを当該基準電位に規定可能な電位付与プローブと、
    前記検出プローブが前記端子に接触されると共に前記電位付与プローブが前記配線パターンに接触され、かつ前記電極に対して前記交流電圧が供給されている状態において前記電流検出部で検出される前記交流電流の電流値と予め規定された電流値のしきい値とを比較して前記端子の浮きを検査する処理部とを備えている回路基板検査装置。
  2. 前記電流検出部は、非反転入力端子が前記基準電位に規定され、かつ反転入力端子と出力端子との間に電流電圧変換用の抵抗体が接続された演算増幅器を有する電流電圧変換回路で構成されている請求項1記載の回路基板検査装置。
  3. 回路基板に形成された配線パターンに端子が接続されるべき回路部品についての前記配線パターンに対する前記端子の浮きを検査する回路基板検査方法であって、
    前記配線パターンを基準電位に規定すると共に、前記回路基板または前記回路部品の近傍に前記端子と容量結合可能な状態で配設された電極に対して前記基準電位を基準として生成した交流電圧を供給し、
    当該交流電流の供給状態において、前記端子に接触させた検出プローブと前記基準電位との間に流れる交流電流を検出し、
    当該検出した交流電流の電流値と予め規定された電流値のしきい値とを比較して前記端子の浮きを検査する回路基板検査方法。
JP2009262429A 2009-11-18 2009-11-18 回路基板検査装置および回路基板検査方法 Expired - Fee Related JP5449996B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009262429A JP5449996B2 (ja) 2009-11-18 2009-11-18 回路基板検査装置および回路基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009262429A JP5449996B2 (ja) 2009-11-18 2009-11-18 回路基板検査装置および回路基板検査方法

Publications (2)

Publication Number Publication Date
JP2011106972A JP2011106972A (ja) 2011-06-02
JP5449996B2 true JP5449996B2 (ja) 2014-03-19

Family

ID=44230618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009262429A Expired - Fee Related JP5449996B2 (ja) 2009-11-18 2009-11-18 回路基板検査装置および回路基板検査方法

Country Status (1)

Country Link
JP (1) JP5449996B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112084084B (zh) * 2020-09-09 2022-10-25 维沃移动通信有限公司 电子设备、检测方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
JPH07287042A (ja) * 1994-04-19 1995-10-31 Yokogawa Hewlett Packard Ltd インサーキット検査方法
JP3599929B2 (ja) * 1996-11-12 2004-12-08 日置電機株式会社 回路基板のパターン静電容量測定方法
JPH1164428A (ja) * 1997-08-27 1999-03-05 Hioki Ee Corp 部品検査装置
JP3097649B2 (ja) * 1998-02-06 2000-10-10 日本電気株式会社 電界検出プローブを用いたデジタルicの半田接続検査方法

Also Published As

Publication number Publication date
JP2011106972A (ja) 2011-06-02

Similar Documents

Publication Publication Date Title
KR100799161B1 (ko) 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법
JP4889833B2 (ja) 静電容量式タッチパネルの検査装置、及び検査方法
CN101887098A (zh) 触控面板检查装置
CN109557376B (zh) 电阻测定装置、基板检查装置以及电阻测定方法
CN1851488A (zh) 用容性测量检测不可访问的插针上的短路的方法和装置
CN112689768A (zh) 用于集成电路中焊丝测试的方法和装置
JP2011090358A (ja) 静電容量式タッチパネルの検査装置、及び検査方法
US6529011B1 (en) Method and apparatus for inspecting electronic components
JP2017129395A (ja) 半導体装置の検査装置および半導体装置の検査方法
JP2011060021A (ja) 静電容量式タッチパネルの検査装置、検査方法、及び検査シート
JP5449996B2 (ja) 回路基板検査装置および回路基板検査方法
JP2012149914A (ja) プリント基板劣化検査装置および劣化検査方法
KR20080098088A (ko) 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법
JP2007285902A (ja) 論理回路の断線故障の検査装置
KR20110053658A (ko) 기판의 회로패턴 결함 검사장치 및 검사방법
JP6403395B2 (ja) 半導体チップの測定方法および半導体チップ
CN106124832A (zh) 一种元器件饱和电流的量测方法和量测系统
CN110133430A (zh) 一种基于静电传感器的非接触式ict方法
JP4411064B2 (ja) バイパスコンデンサの実装・非実装検査方法
JP4181019B2 (ja) 基板検査装置及び基板検査方法
JP4287255B2 (ja) 基板検査装置及び基板検査方法
JP4987591B2 (ja) 回路基板検査装置
JP2977959B2 (ja) 半導体装置およびその測定方法
JP2007333492A (ja) 電気的接触状態の検査方法および装置
JP4255774B2 (ja) 回路基板検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131225

R150 Certificate of patent or registration of utility model

Ref document number: 5449996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees