JP4181019B2 - 基板検査装置及び基板検査方法 - Google Patents

基板検査装置及び基板検査方法 Download PDF

Info

Publication number
JP4181019B2
JP4181019B2 JP2003395839A JP2003395839A JP4181019B2 JP 4181019 B2 JP4181019 B2 JP 4181019B2 JP 2003395839 A JP2003395839 A JP 2003395839A JP 2003395839 A JP2003395839 A JP 2003395839A JP 4181019 B2 JP4181019 B2 JP 4181019B2
Authority
JP
Japan
Prior art keywords
inspection
electrical signal
substrate
wiring pattern
representative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003395839A
Other languages
English (en)
Other versions
JP2005156366A (ja
Inventor
清 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Read Corp
Original Assignee
Nidec Read Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Read Corp filed Critical Nidec Read Corp
Priority to JP2003395839A priority Critical patent/JP4181019B2/ja
Publication of JP2005156366A publication Critical patent/JP2005156366A/ja
Application granted granted Critical
Publication of JP4181019B2 publication Critical patent/JP4181019B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、被検査基板の表面に形成された配線パターンに紫外線レーザー光などの電磁波を照射して当該配線パターンの断線、短絡等を検査する基板検査装置及び基板検査方法に関する。尚、この発明は、プリント配線基板に限らず、例えば、フレキシブル基板、多層配線基板、及び半導体パッケージ用のパッケージ基板やフィルムキャリアなど種々の基板における電気的配線の検査に適用でき、この明細書では、それら種々の配線基板を総称して「基板」と称する。
従来、基板の表面に形成された配線パターンにレーザー光を照射した場合に、光電効果(コンプトン効果)によって、レーザー光が照射された配線パターンから電子が放出されることを利用して、配線パターンの検査を行う基板検査装置が知られている(例えば、特許文献1参照。)。このような基板検査装置においては、予め良品の基板を用いて、各配線パターンについて、レーザー光が照射された配線パターンから放出される電子に基づき検出される電気信号を良否判定用の基準データとして測定しておき、基板の検査時には、検査対象基板の各配線パターンについて、レーザー光が照射された配線パターンから放出される電子に基づき検出される電気信号を、予め測定しておいた各配線パターンについての基準データと比較照合することにより、良否判定するようにされている。
米国特許第6,369,590 B1号公報
ところで、上述のような基板検査装置においては、予め良品基板を用いて基準データを測定しておく必要があるため、基準データを測定するための手間がかかるという不都合があった。
本発明は、このような問題に鑑みて為された発明であり、被検査基板の表面に形成された配線パターンに電磁波を照射して当該配線パターンを検査する場合に、良否判定のための基準データ測定工数を削減することができる基板検査装置及び基板検査方法を提供することを目的とする。
上述の目的を達成するために、本発明の第1の手段に係る基板検査装置は、検査位置に保持され、一方表面に複数の配線パターンが形成される基板の、前記配線パターンにおける検査点に、電磁波を照射することによって放出される電子に起因する電気信号を検出することにより、前記配線パターンの検査を行う基板検査装置において、前記電磁波を前記検査点に照射する光源部と、前記光源部から照射された電磁波によって前記検査点から放出された電子を捕捉する電極部と、前記電極部により捕捉された電子に起因する電気信号を検出する検出部と、前記検査点それぞれについて、前記検出部により検出される電気信号の有無を記憶する記憶部と、前記配線パターンそれぞれについて検査を行うために設定された検査点のうち一つを代表検査点とし、前記すべての代表検査点に対してそれぞれ前記光源部によって電磁波を照射させると共に前記検出部により検出される電気信号の有無を前記記憶部に記憶させた後、前記代表検査点以外の検査点に対してさらに前記光源部によって電磁波を照射させると共に前記検出部により検出される電気信号の有無をそれぞれ前記記憶部に記憶させる検査制御部と、前記検査制御部によって前記記憶部に記憶された、前記代表検査点を含む各検査点についての前記電気信号の有無に基づいて、当該基板の良否を判定する良否判定部とを備えることを特徴としている。
また、上述の基板検査装置において、前記良否判定部は、前記記憶部によって、前記代表検査点のすべてについて前記電気信号有りとして記憶されており、かつ、前記代表検査点以外のすべての検査点について前記電気信号無しとして記憶されている場合に、前記基板を良と判定する一方、前記記憶部によって、前記代表検査点のいずれかについて前記電気信号無しとして記憶されている場合又は、前記代表検査点以外のいずれかの検査点について前記電気信号有りとして記憶されている場合に、前記基板を不良と判定することを特徴としている。
そして、上述の基板検査装置において、前記良否判定部は、前記記憶部によって、前記代表検査点のいずれかについて前記電気信号無しとして記憶されている場合に、当該電気信号無しとして記憶されている代表検査点を有する配線パターンと、他の配線パターンとの間に短絡不良が生じていると判定することを特徴としている。
さらに、上述の基板検査装置において、前記良否判定部は、前記記憶部によって、前記代表検査点以外のいずれかの検査点について前記電気信号有りとして記憶されている場合に、当該電気信号有りとして記憶されている検査点を有する配線パターンにおいて、断線不良が生じていると判定することを特徴としている。
また、上述の基板検査装置において、前記基板上の配線パターンそれぞれについて、当該配線パターンに対し短絡不良を判定すべき他の配線パターンの情報を予め記憶する近接パターン記憶部と、前記良否判定部によって前記短絡不良が生じていると判定された配線パターンについて、当該配線パターンの代表検査点へ前記光源部によって電磁波を照射させた後、前記近接パターン記憶部の記憶している情報により特定される当該代表検査点を有する配線パターンと近接している各配線パターンに対して順次前記光源部によって電磁波を照射させた場合に、前記検出部により電気信号が検出されない配線パターンと、当該代表検査点を有する配線パターンとの間に短絡不良が生じていると判定する短絡箇所検出部とをさらに備えることを特徴としている。
そして、本発明の第2の手段に係る基板検査方法は、一方表面に複数の配線パターンが形成された基板を検査位置に保持し、前記配線パターンにおける検査点に、電磁波を照射することによって放出される電子に起因する電気信号を検出することにより、前記配線パターンの検査を行う基板検査方法において、前記配線パターンそれぞれについて検査を行うために設定された検査点のうち一つを代表検査点として、前記すべての代表検査点に対してそれぞれ前記電磁波を照射させることにより検出される電気信号の有無を第1の検出結果として記憶した後、前記代表検査点以外の検査点に対してさらにそれぞれ前記電磁波を照射させることにより検出される電気信号の有無を第2の検出結果として記憶し、前記記憶された第1の検出結果が、前記代表検査点のすべてについて前記電気信号が有ることを示すものであり、かつ、前記記憶された第2の検出結果が、前記代表検査点以外のすべての検査点について前記電気信号が無いことを示すものである場合に、前記基板を良と判定する一方、前記記憶された第1の検出結果が、前記代表検査点のいずれかについて前記電気信号が無いことを示すものである場合又は、前記記憶された第2の検出結果が、前記代表検査点以外のいずれかの検査点について前記電気信号が有ることを示すものである場合に、前記基板を不良と判定することを特徴としている。
このような構成の基板検査装置及び基板検査方法は、代表検査点を含む各検査点について、検出部により検出された電気信号の有無に基づいて、基板の良否を判定することができるので、良否判定のための基準データ測定工数を削減することができる。
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。
図1は、本発明の一実施形態による基板検査装置1の構成の一例を説明するための概念図である。図1に示す基板2は、基板検査装置1の検査対象となる基板、例えばBGA(Ball Grid Array)パッケージに用いられるパッケージ基板で、図1に示す基板2は、その断面を模式的に示している。そして、基板2の、半導体チップが取り付けられる側の表面21に、導体部P2と導体部P3とが互いに接続されてなる配線パターンN1と、導体部P4と導体部P5とが互いに接続されてなる配線パターンN2とが形成されている。また、基板2の表面22に、配線206によって互いに接続されたパッド203とパッド204、及び例えば内層のベタ導体パターン等からなる配線207と接続されたパッド202が形成されている。さらに、基板2の表面21に形成された導体部P1は、基板2の厚み方向に形成された配線205を介して基板2の表面22に形成されたパッド201と接続されている。
また、基板2の表面21上に形成された導体部P1,P2,P3,P4,P5は、例えばフリップチップボンディングやワイヤボンディングによって半導体チップを接続するための導体部であり、微細なピッチで形成されている。そして、基板2の表面22上に形成されたパッド201,202,203,204は、例えばはんだボールの端子をはんだ付けするためのパッドであり、はんだ付けを容易にするように、導体部P1,P2,P3,P4,P5よりもピッチが大きくされている。配線パターンN1,N2は、その一部である導体部P2,P3,P4,P5がそれぞれ表面21上に露出しており、導体部P2,P3間を接続する配線パターン及び、導体部P4,P5間を接続する配線パターンは、例えば、表面21上に形成された配線パターンや、内部ビア、内層配線パターン等の接続配線により構成されている。同様に、配線205,206,207は、基板2の表面層に形成された配線パターンや、内部ビア、内層配線パターン等の接続配線である。
図2は、基板2を表面21側から見た平面図である。図2に示す基板2には、例えば、配線パターンN1,N2,N3,N4,N5,N6が形成されており、配線パターンN3の両端部に導体部P6,P7が、配線パターンN4の両端部に導体部P8,P9が、配線パターンN5の両端部に導体部P10,P11が、配線パターンN6の両端部に導体部P12,P13が、それぞれ形成されている。
また、例えば、配線パターンN1と、配線パターンN3における導体部P6との間には、短絡X1が生じており、短絡不良となっているものとする。さらに、配線パターンN3には、断線Y1が生じており、導体部P6,P7間において断線不良となっているものとする。また、例えば、配線パターンN1と、配線パターンN4における導体部P8との間には、短絡X2が生じて短絡不良となっており、さらに、配線パターンN5には、断線Y2が生じて導体部P10,P11間において断線不良となっているものとする。
また、図1に示す基板検査装置1は、レーザー装置3、ガルバノミラー4、チャンバー室5、多針状プローブ6、スイッチ71,72,73,74、直流電源75、制御部8、表示部9、及び操作部10を備える。レーザー装置3は、制御部8からの制御信号に応じて例えばビーム径10μm、波長266nmの紫外線レーザー光(電磁波)をガルバノミラー4へ出力する。ガルバノミラー4は、二枚のミラーを用いて構成された偏向器であり、制御部8からの制御信号に応じてミラーの角度を変更し、レーザー装置3から出力されたレーザー光を、各検査点等に焦点を合わせるための図略のfθレンズ及びチャンバー室5を介して基板2へ照射する。
チャンバー室5は、例えば筒状の側壁と、側壁の上部開口を閉鎖する例えばガラス等の透明な板状部材50のチャンバー室5内側の表面に透明な透明電極51が形成され、側壁の下部開口端部に取り付けられた例えばゴム等の弾性部材からなるパッキン52と、電子放出用の金属からなる電極54とを備える。また、透明電極51は、チャンバー室5内に設けられた電流計53を介して直流電源75の正極に接続されている。電流計53は、透明電極51により捕捉された電子に起因して流れる電流値Iを測定し、その測定した電流値Iを示すデータを、制御部8へ出力する。直流電源75は、直流電圧Eを出力する直流電圧源であり、電圧Eは、例えば250Vにされている。また、電極54は電流計55を介して電源グラウンドに接続されている。そして、電流計55は、電極54にレーザー光が照射されることによって、電極54から放出された電子に起因して流れる電流値Iを測定し、その測定した電流値Iを示すデータを制御部8へ出力する。
そして、チャンバー室5が図略の昇降機構により下降され、さらに基板2に圧接されることにより、チャンバー室5と基板2によって取り囲まれる気密閉空間SPが形成されるようになっている。また、チャンバー室5には、図略の真空ポンプが接続されており、光電効果により発生した電子を透明電極51で捕捉可能とする観点から、気密閉空間SPを所定の気圧(10-2気圧程度が望ましい)の真空状態にすることができるようになっている。さらに、透明電極51は、電流計53を介して直流電源75の正極に接続されている。なお、例えばチャンバー室5の側壁を金属で構成し、これを電流計53を介して直流電源75の正極に接続することにより、この金属を透明電極51の代わりに用いても良い。
多針状プローブ6は、検査用の接触子61,62,63,64を一体に保持して多針状に構成されている。また、多針状プローブ6は、図略の昇降装置によって昇降可能にされている。そして、基板2が図略の基板ホルダーによって検査位置に保持された状態で、昇降装置によって多針状プローブ6が上昇されると、接触子61,62,63,64が、それぞれパッド201,202,203,204と接触する。なお、多針状プローブ6によって一体に保持される接触子は、基板2の表面22に形成されたパッドの数に応じて適宜増減されるものであり、例えば、実用装置においては、数千本程度設けられている。スイッチ71,72,73,74は、制御部8からの制御信号に応じて接触子61,62,63,64と、直流電源75の負極側(グラウンド)との間の接続をオンオフするスイッチである。
また、接触子61,62,63,64は、図略の切替スイッチによって、それぞれ制御部8からの制御信号に応じて図略の抵抗測定器に接続され、各接触子間の抵抗値が測定されるようになっている。
表示部9は、例えば液晶表示器等からなる表示装置であり、制御部8からの制御信号に応じて検査装置の動作状態や検査結果を表示する。操作部10は、例えばキーボード等から構成されており、ユーザーが操作部10を操作して入力した動作指示等を制御部8へ出力する。
制御部8は、基板検査装置1全体の動作を司るもので、例えば検査制御部81、良否判定部82、短絡箇所検出部83、基板データ記憶部84、検出結果記憶部85、及び近接パターン記憶部86を備える。また、制御部8は、例えば基板検査装置1の動作を制御するための検査制御プログラム、配線パターンの良否判定を行うための良否判定プログラム、短絡不良が検出された場合に短絡箇所を特定するための短絡箇所検出プログラム等を記憶するROM(Read Only Memory)、プログラムの実行中や実行後に生じるデータを一時的に保管したり、基板データ記憶部84、検出結果記憶部85、及び近接パターン記憶部86として用いられたりするRAM(Random Access Memory)、及び制御プログラム等をROMから読み出して実行するCPU(Central Processing Unit)等から構成される。
そして、制御部8は、検査制御プログラムを実行することにより検査制御部81として機能し、良否判定プログラムを実行することにより良否判定部82として機能し、短絡箇所検出プログラムを実行することにより短絡箇所検出部83として機能する。基板データ記憶部84は、基板2の表面21上に形成された導体部P1〜P13の位置座標データ、および検査箇所とその検査方法を制御部8に指示するために検査指示データを予め記憶している。
また、基板データ記憶部84は、配線パターンN1〜N6それぞれについて、検査を行うために設定された検査点である導体部P2〜P13のうち一つを代表検査点として予め記憶している。例えば、配線パターンN1の代表検査点を導体部P2とし、配線パターンN2の代表検査点を導体部P4とし、配線パターンN3の代表検査点を導体部P6とし、配線パターンN4の代表検査点を導体部P8とし、配線パターンN5の代表検査点を導体部P10とし、配線パターンN6の代表検査点を導体部P12として記憶している。
検出結果記憶部85は、検査対象配線パターンの検査点にレーザー光を照射した場合に、電流計53により検出された電流の有無を記憶する記憶部である。
近接パターン記憶部86は、配線パターンN1〜N6それぞれに対し短絡不良を判定すべき他の配線パターンの情報、例えば各配線パターンからの距離が近いために短絡不良が生じる可能性の高い所定の近接範囲にある近接配線パターンの情報を、予め記憶している。例えば、配線パターンN3の近接範囲211にある配線パターンN1,N2が、近接パターン記憶部86によって、配線パターンN3の近接配線パターンとして記憶されている。
次に、図1に示す基板検査装置1の動作を説明する。図3は、図1に示す基板検査装置1による表面21に形成された配線パターンN1,N2,N3,N4,N5,N6についての検査を行う動作の一例を示すフローチャートである。まず、ステップS1において、ユーザーが基板検査装置1に検査対象となる基板2をセットすることにより、図略の搬送機構により基板2が搬送され、図略の基板ホルダーに保持されると共に検査位置に位置決めされる。そして、制御部8からの制御信号に応じてチャンバー室5が下降されて基板2に圧接され、気密閉空間SPが所定の真空状態にされる。一方、制御部8からの制御信号に応じて多針状プローブ6が上昇され、接触子61,62,63,64が、それぞれパッド201,202,203,204と接触する。
次に、ステップS2において、検査制御部81からの制御信号に応じて、まず、スイッチ71,72,73,74がオンされる。これにより、接触子61,62,63,64と導通しているパッド201,202,203,204と、配線205,206,207と、導体部P1とが直流電源75の負極側に接続され、グラウンド電位に安定化される。そして、電位が安定化されたこれらのパッドや配線等と、浮遊容量208,209,210等によって容量結合している、配線パターンN1,N2,N3,N4,N5,N6の電位もまた、グラウンド電位に安定化される。
次に、ステップS3において、検査制御部81からの制御信号に応じて、基板データ記憶部84に代表検査点として記憶されている導体部P2,P4,P6,P8,P10,P12について、それぞれ検査対象としてレーザー光を照射することによって放出される電子に起因する電流Iが零になるまで、各代表検査点にレーザー光が照射される。具体的には、例えば導体部P2を検査対象とした場合、導体部P2の位置座標データに基づく制御部8からの制御信号に応じて、レーザー装置3から出力されたレーザー光がガルバノミラー4を介して導体部P2へ照射され、導体部P2から光電効果により電子が放出される。
そうすると、導体部P2はグラウンド電位にされているので、導体部P2と透明電極51との間に直流電源75による電圧Eが印加され、その電圧Eによって導体部P2から放出された電子が透明電極51に引き寄せられ、捕捉される。透明電極51に捕捉された電子は電流計53を経由して直流電源75の正極側に流れるので、レーザー光を照射することによって導体部P2から放出される電子に起因する電流値Iが、電流計53によって測定される。他の代表検査点である導体部P4,P6,P8,P10,P12についても、導体部P2の場合と同様にして、レーザー光が照射され、電流Iが測定される。
図4は、導体部P2,P4,P6,P8,P10,P12にレーザー光が照射された場合に電流計53によって測定される電流値Iの変化の一例を示すグラフである。図4に示すグラフにおいて、縦軸は電流値Iを示し、横軸はレーザー光の照射時間Tを示している。
まず、レーザー光が導体部P2へ照射されると、導体部P2から放出される電子に起因する電流値Iが電流計53によって測定されると共に、導体部P2に生じるプラス電荷によって、配線パターンN1と他の配線パターンとの間の浮遊容量208,209,210が充電される。すなわち、電流値Iは、透明電極51により捕捉された単位時間あたりの電荷量に相当する一方、この電荷量に相当するプラス電荷によって、浮遊容量208,209,210が充電され、導体部P2の電位が上昇すると共に導体部P2と透明電極51との間の電位差が小さくなる結果、透明電極51により捕捉される単位時間あたりの電荷量、すなわち電流値Iが減少する。
従って、電流値Iは、レーザー光の照射時間Tの経過に伴い減少する。そして、導体部P2と透明電極51との間の電位差がほぼ零になったとき、すなわち浮遊容量208,209,210の充電電圧が、直流電源75の出力電圧Eとほぼ等しくなったとき、導体部P2から放出される電子が透明電極51により捕捉されなくなるために、電流Iが零になる。この場合、導体部P2を有する配線パターンN1は、配線パターンN3,N4との間で短絡しているため、配線パターンN3,N4のうち導体部P2と導通している部分に対する浮遊容量を含めて充電されることとなり、充電される浮遊容量が増加するため充電にかかる時間Tもまた増加する。
次に、レーザー光が導体部P4へ照射されると、上述のレーザー光が導体部P2へ照射された場合と同様にして、図4に示すP4の電流波形が得られ、配線パターンN2の電位が電圧Eとほぼ等しくなるまで充電される。
次に、レーザー光が導体部P6へ照射されると、導体部P6は、短絡X1により配線パターンN1と導通しているため、既に配線パターンN1と共に導体部P6もまた電圧Eとほぼ等しくなるまで充電された状態にあり、透明電極51とほぼ同電位にされている。そうすると、レーザー光が照射されることにより、導体部P6から放出された電子は、導体部P6との間に電位差がないために透明電極51へ引き寄せられることがなく、透明電極51により捕捉されない結果、図4に示すP6の電流波形に示すように、電流Iが流れない。
次に、レーザー光が導体部P8へ照射されると、導体部P8は短絡X2により配線パターンN1と導通しているため、上述のレーザー光が導体部P6へ照射された場合と同様にして、図4に示すP8の電流波形に示すように、電流Iが流れない。
次に、レーザー光が導体部P10へ照射されると、上述のレーザー光が導体部P2へ照射された場合と同様にして、図4に示すP10の電流波形が得られ、配線パターンN5の電位が電圧Eとほぼ等しくなるまで充電される。この場合、導体部P10を有する配線パターンN5は、断線Y2により断線しているため、配線パターンN5のうち導体部P10と導通している部分に生じる浮遊容量が減少し、レーザー光の照射により充電される浮遊容量が減少するため、充電にかかる時間Tもまた減少する。
次に、レーザー光が導体部P12へ照射されると、上述のレーザー光が導体部P2へ照射された場合と同様にして、図4に示すP12の電流波形が得られ、配線パターンN6の電位が電圧Eとほぼ等しくなるまで充電される。
そして、ステップS4において、代表検査点である導体部P2,P4,P6,P8,P10,P12についてレーザー光を照射した際の、電流計53によって測定された電流値Iの有無が、検査制御部81によって検出結果記憶部85へ記憶される。具体的には、図4に示すように、レーザー光を照射した際に、電流計53によって電流が流れたことが検出された導体部P2,P4,P10,P12について、検出結果記憶部85によって、透明電極51により捕捉された電子に起因する電気信号(以下、検出信号と称する)の検出有りとして記憶される。検出信号の有無は、例えば、電流計53によって測定される電流値Iが実質的に零、すなわち零に対して誤差範囲内である場合に検出信号無しとされ、電流値Iが実質的に零ではない場合に検出信号有りとされる。一方、レーザー光を照射した際に、電流計53によって電流が流れたことが検出されなかった導体部P6,P8について、検出結果記憶部85によって、検出信号無しとして記憶される。
次に、ステップS5において、検査制御部81からの制御信号に応じて、基板データ記憶部84に代表検査点以外の導体部として記憶されている導体部P3,P5,P7,P9,P11,P13について、それぞれ検査対象としてレーザー光を照射することによって放出される電子に起因する電流Iが零になるまで、ステップS3と同様にして、レーザー光が照射される。図5は、導体部P3,P5,P7,P9,P11,P13にレーザー光が照射された場合に電流計53によって測定される電流値Iの変化の一例を示すグラフである。図5に示すグラフにおいて、縦軸は電流値Iを示し、横軸はレーザー光の照射時間Tを示している。
まず、レーザー光が導体部P3へ照射されると、配線パターンN1は、すでに代表検査点である導体部P2にレーザー光が照射されることによって電圧Eとほぼ等しくなるまで充電された状態にあり、配線パターンN1は断線していないので、導体部P3もまた透明電極51とほぼ同電位にされている。そうすると、レーザー光が照射されることにより、導体部P3から放出された電子は、導体部P3との間の電位差によって透明電極51へ引き寄せられることがなく、透明電極51により捕捉されない結果、図5に示すP3の電流波形に示すように、電流Iが流れない。
次に、レーザー光が導体部P5へ照射されると、上述のレーザー光が導体部P3へ照射された場合と同様にして、配線パターンN2は断線していないので、導体部P5もまた透明電極51とほぼ同電位にされており、図5に示すP5の電流波形に示すように、電流Iが流れない。
次に、レーザー光が導体部P7へ照射されると、配線パターンN3は断線Y1により断線しているため、配線パターンN3の代表検査点である導体部P6にレーザー光が照射されることによっても導体部P7が充電されることはない。そのため、導体部P7はグラウンド電位になっており、導体部P7と透明電極51との間に直流電源75による電圧Eが印加され、その電圧Eによって導体部P7から放出された電子が透明電極51に引き寄せられ、捕捉される。透明電極51に捕捉された電子は電流計53を経由して直流電源75の正極側に流れるので、レーザー光を照射することによって導体部P7から放出される電子に起因する電流値Iが、電流計53によって測定され、図5に示すP7の電流波形が得られる。
次に、レーザー光が導体部P9へ照射されると、上述のレーザー光が導体部P3へ照射された場合と同様にして、配線パターンN4は断線していないので、導体部P9もまた透明電極51とほぼ同電位にされており、図5に示すP9の電流波形に示すように、電流Iが流れない。
次に、レーザー光が導体部P11へ照射されると、配線パターンN5は断線Y2により断線しているため、上述のレーザー光が導体部P7へ照射された場合と同様にして、導体部P11はグラウンド電位にされており、導体部P11と透明電極51との間に印加されている電圧Eによって導体部P11から放出された電子が透明電極51に引き寄せられ、捕捉されることにより、流れる電流が電流計53によって測定され、図5に示すP11の電流波形が得られる。
次に、レーザー光が導体部P13へ照射されると、上述のレーザー光が導体部P3へ照射された場合と同様にして、配線パターンN6は断線していないので、導体部P13もまた透明電極51とほぼ同電位にされており、図5に示すP13の電流波形に示すように、電流Iが流れない。
次に、ステップS6において、代表検査点以外の検査点である導体部P3,P5,P7,P9,P11,P13についてレーザー光を照射した際の、電流計53によって測定された電流値Iの有無が、検査制御部81によって検出結果記憶部85へ記憶される。具体的には、図5に示すように、レーザー光を照射した際に、電流計53によって電流が流れたことが検出された導体部P7,P11について、検出結果記憶部85によって、透明電極51により捕捉された電子に起因する電気信号(以下、検出信号と称する)の検出有りとして記憶される。一方、レーザー光を照射した際に、電流計53によって電流が流れたことが検出されなかった導体部P3,P5,P9,P13について、検出結果記憶部85によって、検出信号の検出無しとして記憶される。
次に、ステップS7において、良否判定部82によって、検出結果記憶部85により記憶された、導体部P2〜P13についての検出信号の有無を示す情報に基づいて、当該基板2の良否が判定される。
図6は、ステップS7における良否判定部82の動作の一例を示すフローチャートである。まず、良否判定部82によって、検出結果記憶部85から導体部P2〜P13についての検出信号の有無を示す情報が読み出される(ステップS101)。そして、良否判定部82によって、検出結果記憶部85から読み出された情報に基づいて、代表検査点である導体部P2,P4,P6,P8,P10,P12のすべてについて検出信号有りとされ、かつ、代表検査点以外の検査点である導体部P3,P5,P7,P9,P11,P13のすべてについて検出信号無しとされている場合(ステップS102でYES)、基板2は良品と判定され、その旨の表示が表示部9により表示される(ステップS103)一方、導体部P2,P4,P6,P8,P10,P12のいずれかについて検出信号無し、又は導体部P3,P5,P7,P9,P11,P13のいずれかについて検出信号有りとされている場合(ステップS102でNO)、基板2は不良と判断され、さらに不良内容を詳しく調べるべくステップS104へ移行する。
今、導体部P6,P8について検出信号無し、導体部P7,P11について検出信号有りとされているので、基板2は不良と判断され、ステップS104へ移行する。
以上、ステップS1〜S7、及びステップS101,S102の処理により、導体部P2〜P13についての検出信号の有無を示す情報に基づいて基板2の良否を判定することができるので、配線パターンの良否判定のために基準データを予め測定する必要がなく、良否判定のための基準データ測定工数を削減することができる。
次に、ステップS104において、良否判定部82によって、検出結果記憶部85から読み出された情報に基づいて、代表検査点である導体部P2,P4,P6,P8,P10,P12のいずれかについて検出信号無しとされている場合(ステップS104でYES)、検出信号無しとされている代表検査点を有する配線パターンと、他の配線パターン間に短絡不良が生じていると判定され、その旨の表示が表示部9により表示される(ステップS105)一方、導体部P2,P4,P6,P8,P10,P12のすべてについて検出信号有りとされている場合(ステップS104でNO)、配線パターン間の短絡不良は無いと判定され、ステップS106へ移行する。
今、導体部P6,P8について検出信号無しとされているので、ステップS105において、良否判定部82によって、導体部P6を有する配線パターンN3と他の配線パターンの間、及び導体部P8を有する配線パターンN4と他の配線パターンの間に短絡不良が生じていると判定される。以上、ステップS104,S105の処理により、不良の内容が短絡不良であることを特定することができ、また短絡している一方の配線パターンを特定することができる。
次に、ステップS106において、良否判定部82によって、検出結果記憶部85から読み出された情報に基づいて、代表検査点以外の検査点である導体部P3,P5,P7,P9,P11,P13のいずれかについて検出信号有りとされている場合(ステップS106でYES)、検出信号有りとされている検査点を有する配線パターンに、断線不良が生じていると判定され、その旨の表示が表示部9により表示される(ステップS107)一方、導体部P3,P5,P7,P9,P11,P13のすべてについて検出信号無しとされている場合(ステップS106でNO)、配線パターンの断線不良は無いと判定され、ステップS7における処理を終了する。
今、導体部P7,P11について検出信号有りとされているので、ステップS107において、良否判定部82によって、導体部P7を有する配線パターンN3に断線不良が生じていると判定されて断線Y1が検出され、導体部P11を有する配線パターンN5に断線不良が生じていると判定されて断線Y2が検出される。以上、ステップS106,S107の処理により、不良の内容が短絡不良であることを特定することができ、また短絡している一方の配線パターンを特定することができる。
次に、ステップS105において良否判定部82により短絡不良が検出された場合、短絡不良が生じている一方の配線パターンは特定されるが、他方の配線パターンは特定されない。そこで、短絡不良が生じている他方の配線パターンを特定するべく、以下の処理が行われる。図7は、短絡不良が生じている他方の配線パターンを特定するための基板検査装置1の動作を説明するための模式図である。また、図8は、短絡不良が生じている他方の配線パターンを特定するための基板検査装置1の動作の一例を示すフローチャートである。
まず、図3に示すステップS1〜S7における処理の終了後、導体部P2〜P13は、透明電極51とほぼ同電位になるまで充電された状態になっており、新たにレーザー光を照射しても、電流Iは流れない。そこで、まず導体部P2〜P13を放電させるべく、以下の処理が行われる。
まず、ステップS201において、制御部8からの制御信号に応じて、スイッチ72,73,74がオフされる。これにより、スイッチ72,73,74によって生じる浮遊容量が、浮遊容量208等の表面21上の配線パターンN1〜N6によって生じている浮遊容量から切り離される。
次に、ステップS202において、例えば予めROMに記憶されている位置座標データに基づいて、制御部8からの制御信号に応じて、レーザー装置3から出力されたレーザー光がガルバノミラー4を介して電極54へ照射され、電極54から光電効果により電子が放出される。そうすると、電極54はグラウンド電位にされている一方、導体部P2〜P13は電圧Eが印加された透明電極51とほぼ等しい電位に充電されており、電極54と導体部P2〜P13との間にほぼ電圧Eの電位差が生じているので、この電位差によって電極54から放出された電子が導体部P2〜P13に引き寄せられ、捕捉されるこれにより、浮遊容量208,209,210等の配線パターンN1〜N6の浮遊容量に充電されているプラス電荷が放電される。
また、電極54から放出された電子に起因する電流値Idが、電流計55によって測定される。この場合、スイッチ72,73,74がオフされていることにより、浮遊容量77,78,79が、配線パターンN1との間の浮遊容量208,209から切り離されているので、電流値Idの測定精度を向上させることができる。なお、スイッチ72,73,74は、必ずしもオフされている必要はなく、検査対象となる基板2や、検査対象配線パターンの特性に応じてスイッチ72,73,74をオンさせても良い。
また、電流値Idは、配線パターンN1〜N6の浮遊容量に充電されているプラス電荷の放電が進むにつれて電極54と導体部P2〜P13との間の電位差が減少するために、この電位差により引き寄せられる電子も減少し、電流値Idもまた減少する。そして、制御部8からの制御信号に応じて、電流値Idが実質的に零になるまで電極54にレーザー光が照射される。これにより、電極54と導体部P2〜P13との間の電位差がほぼ零になるまで、すなわち配線パターンN1〜N6の浮遊容量に充電されているプラス電荷がすべて放電されるまで、電極54にレーザー光が照射される。
次に、ステップS203において、図6に示すステップS105で良否判定部82によって短絡不良が生じていると判定された配線パターン、例えば配線パターンN3の代表検査点である導体部P6へ、短絡箇所検出部83からの制御信号に応じてレーザー光が照射される。これにより、導体部P6が透明電極51とほぼ等しい電位に充電される。
次に、短絡箇所検出部83によって、近接パターン記憶部86から、配線パターンN3の近接配線パターンとして記憶されている配線パターンN1,N2を示す情報が読み出される。そして、短絡箇所検出部83からの制御信号に応じて、配線パターンN1,N2の検査点である導体部P2,P3,P4,P5に対して順次レーザー光が照射される(ステップS204)と共に、電流計53により測定された電流値Iが実質的に零、すなわち検出信号が得られなかった導体部を有する配線パターンが、配線パターンN3の短絡相手先の配線パターンとして特定される(ステップS205)。
今、配線パターンN1と配線パターンN3とが短絡X1によって導通しているので、ステップS203において、導体部P6が透明電極51とほぼ等しい電位に充電されると共に配線パターンN1の検査点である導体部P2,P3もまた透明電極51とほぼ等しい電位に充電される結果、ステップS204において導体部P2,P3に対してレーザー光が照射された場合に導体部P2,P3から放出された電子が透明電極51に引き寄せられることが無く、導体部P2,P3について検出信号が得られない。従って、ステップS205において、導体部P2,P3を有する配線パターン、すなわち配線パターンN1が、配線パターンN3の短絡相手先の配線パターンとして特定される。
次に、図6に示すステップS105で良否判定部82によって短絡不良が生じていると判定されたもう一つの配線パターンN4についても、上述の配線パターンN3の場合と同様に、ステップS202〜S205の処理を繰り返すことによって、配線パターンN1が配線パターンN4の短絡相手先の配線パターンとして特定される。
以上、ステップS201〜S205の動作により、短絡不良が生じている配線パターンを特定することができる。また、短絡不良の相手先の配線パターンを特定するための処理(ステップS202〜S205)を、近接パターン記憶部86に記憶されている近接配線パターンについてのみ実行することによって、短絡不良の相手先の配線パターンを特定することができるので、表面21上のすべての配線パターンについて、ステップ202〜S205の処理を実行する場合よりも処理工数を低減することができる。
なお、多針状プローブ6を用いてパッド201,202,203,204をグラウンド電位に接続する例を示したが、多針状プローブ6を用いる例に限らない。例えば、グラウンド電位にされた導体板の上に基板2を載置することによって、基板2の電位を安定させる構成としても良い。あるいは、基板2を、周囲と電気的に絶縁された状態のまま、例えば基板2に一定の電圧を付与して基板2の電位を基板検査のための所定の電位レベルにさせた後、基板検査を行う構成としても良い。
本発明の一実施形態による基板検査装置の構成の一例を説明するための概念図である。 図1に示す被検査基板を上から見た平面図である。 図1に示す基板検査装置の動作の一例を示すフローチャートである。 代表検査点にレーザー光が照射された場合に電流計によって測定される電流値の変化の一例を示すグラフである。 代表検査点以外の検査点にレーザー光が照射された場合に電流計によって測定される電流値の変化の一例を示すグラフである。 図1に示す基板検査装置の動作の一例を示すフローチャートである。 短絡不良が生じている相手方の配線パターンを特定するための基板検査装置の動作を説明するための模式図である。 図1に示す基板検査装置の動作の一例を示すフローチャートである。
符号の説明
1 基板検査装置
2 基板
3 レーザー装置(光源部)
4 ガルバノミラー
5 チャンバー室
6 多針状プローブ
8 制御部
9 表示部
10 操作部
21,22 表面
51 透明電極(電極部)
52 パッキン
53 電流計(検出部)
54 電極
55 電流計
75 直流電源
77,78,79 浮遊容量
81 検査制御部
82 良否判定部
83 短絡箇所検出部
84 基板データ記憶部
85 検出結果記憶部
86 近接パターン記憶部
201,202,203,204 パッド
205,206,207 配線
211 近接範囲
N1,N2,N3,N4,N5,N6 配線パターン
P1〜P13 導体部(検査点)

Claims (6)

  1. 検査位置に保持され、一方表面に複数の配線パターンが形成される基板の、前記配線パターンにおける検査点に、電磁波を照射することによって放出される電子に起因する電気信号を検出することにより、前記配線パターンの検査を行う基板検査装置において、
    前記電磁波を前記検査点に照射する光源部と、
    前記光源部から照射された電磁波によって前記検査点から放出された電子を捕捉する電極部と、
    前記電極部により捕捉された電子に起因する電気信号を検出する検出部と、
    前記検査点それぞれについて、前記検出部により検出される電気信号の有無を記憶する記憶部と、
    前記配線パターンそれぞれについて検査を行うために設定された検査点のうち一つを代表検査点とし、前記すべての代表検査点に対してそれぞれ前記光源部によって電磁波を照射させると共に前記検出部により検出される電気信号の有無を前記記憶部に記憶させた後、前記代表検査点以外の検査点に対してさらに前記光源部によって電磁波を照射させると共に前記検出部により検出される電気信号の有無をそれぞれ前記記憶部に記憶させる検査制御部と、
    前記検査制御部によって前記記憶部に記憶された、前記代表検査点を含む各検査点についての前記電気信号の有無に基づいて、当該基板の良否を判定する良否判定部とを備えることを特徴とする基板検査装置。
  2. 前記良否判定部は、前記記憶部によって、前記代表検査点のすべてについて前記電気信号有りとして記憶されており、かつ、前記代表検査点以外のすべての検査点について前記電気信号無しとして記憶されている場合に、前記基板を良と判定する一方、前記記憶部によって、前記代表検査点のいずれかについて前記電気信号無しとして記憶されている場合又は、前記代表検査点以外のいずれかの検査点について前記電気信号有りとして記憶されている場合に、前記基板を不良と判定することを特徴とする請求項1記載の基板検査装置。
  3. 前記良否判定部は、前記記憶部によって、前記代表検査点のいずれかについて前記電気信号無しとして記憶されている場合に、当該電気信号無しとして記憶されている代表検査点を有する配線パターンと、他の配線パターンとの間に短絡不良が生じていると判定することを特徴とする請求項2記載の基板検査装置。
  4. 前記良否判定部は、前記記憶部によって、前記代表検査点以外のいずれかの検査点について前記電気信号有りとして記憶されている場合に、当該電気信号有りとして記憶されている検査点を有する配線パターンにおいて、断線不良が生じていると判定することを特徴とする請求項2記載の基板検査装置。
  5. 前記基板上の配線パターンそれぞれについて、当該配線パターンに対し短絡不良を判定すべき他の配線パターンの情報を予め記憶する近接パターン記憶部と、
    前記良否判定部によって前記短絡不良が生じていると判定された配線パターンについて、当該配線パターンの代表検査点へ前記光源部によって電磁波を照射させた後、前記近接パターン記憶部の記憶している情報により特定される当該代表検査点を有する配線パターンと近接している各配線パターンに対して順次前記光源部によって電磁波を照射させた場合に、前記検出部により電気信号が検出されない配線パターンと、当該代表検査点を有する配線パターンとの間に短絡不良が生じていると判定する短絡箇所検出部とをさらに備えることを特徴とする請求項3記載の基板検査装置。
  6. 一方表面に複数の配線パターンが形成された基板を検査位置に保持し、前記配線パターンにおける検査点に、電磁波を照射することによって放出される電子に起因する電気信号を検出することにより、前記配線パターンの検査を行う基板検査方法において、
    前記配線パターンそれぞれについて検査を行うために設定された検査点のうち一つを代表検査点として、前記すべての代表検査点に対してそれぞれ前記電磁波を照射させることにより検出される電気信号の有無を第1の検出結果として記憶した後、前記代表検査点以外の検査点に対してさらにそれぞれ前記電磁波を照射させることにより検出される電気信号の有無を第2の検出結果として記憶し、
    前記記憶された第1の検出結果が、前記代表検査点のすべてについて前記電気信号が有ることを示すものであり、かつ、前記記憶された第2の検出結果が、前記代表検査点以外のすべての検査点について前記電気信号が無いことを示すものである場合に、前記基板を良と判定する一方、前記記憶された第1の検出結果が、前記代表検査点のいずれかについて前記電気信号が無いことを示すものである場合又は、前記記憶された第2の検出結果が、前記代表検査点以外のいずれかの検査点について前記電気信号が有ることを示すものである場合に、前記基板を不良と判定することを特徴とする基板検査方法。
JP2003395839A 2003-11-26 2003-11-26 基板検査装置及び基板検査方法 Expired - Fee Related JP4181019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003395839A JP4181019B2 (ja) 2003-11-26 2003-11-26 基板検査装置及び基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003395839A JP4181019B2 (ja) 2003-11-26 2003-11-26 基板検査装置及び基板検査方法

Publications (2)

Publication Number Publication Date
JP2005156366A JP2005156366A (ja) 2005-06-16
JP4181019B2 true JP4181019B2 (ja) 2008-11-12

Family

ID=34721496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003395839A Expired - Fee Related JP4181019B2 (ja) 2003-11-26 2003-11-26 基板検査装置及び基板検査方法

Country Status (1)

Country Link
JP (1) JP4181019B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4287255B2 (ja) * 2003-11-27 2009-07-01 日本電産リード株式会社 基板検査装置及び基板検査方法
JP2008027987A (ja) * 2006-07-18 2008-02-07 Toshiba Tec Corp 電極パターン検査方法及び電極パターン検査装置

Also Published As

Publication number Publication date
JP2005156366A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100877243B1 (ko) 회로 기판 검사 장치 및 회로 기판을 검사하기 위한 방법
US7202690B2 (en) Substrate inspection device and substrate inspecting method
US6369591B1 (en) Apparatus and method using photoelectric effect for testing electrical traces
JP4181019B2 (ja) 基板検査装置及び基板検査方法
KR100944535B1 (ko) 웨이퍼 범핑 공정에서 전자빔을 이용하여 솔더 범프 형성및 전이 상태를 검사하는 장치 및 방법
JP2008541181A (ja) 導体路構造体の検査方法
JP2006029997A (ja) 基板検査装置及び基板検査方法
JP4287255B2 (ja) 基板検査装置及び基板検査方法
JP2006029997A5 (ja)
JP3934665B2 (ja) 回路基板の検査装置および検査方法
KR102536716B1 (ko) Pcba 검사장치
JP3804046B2 (ja) 回路基板の検査装置および検査方法
JP3804049B2 (ja) 回路基板の検査装置および検査方法
JP3804047B2 (ja) 回路基板の検査装置および検査方法
JP2008292372A (ja) 検査支援システムを搭載する回路検査装置とその検査支援方法
JP4130901B2 (ja) 半導体検査用標準ウエハ、半導体の検査方法および半導体検査装置
JP2004361249A (ja) 基板検査装置
JP2002310933A (ja) 回路基板の検査装置および検査方法ならびに電気光学素子
JP4336170B2 (ja) 基板検査装置及びレーザービーム光照射位置補正方法
JP2010066031A (ja) 回路基板検査装置
KR102382569B1 (ko) Pcba 검사장치의 pcba 검사방법
JP2009277913A (ja) 配線検査方法、配線検査装置、およびtftアレイ検査装置
JP2006184291A (ja) 回路基板の検査装置および検査方法
JP3934664B2 (ja) 回路基板の検査装置および検査方法
KR20090068602A (ko) Eds 장치 및 니들 평탄도 측정 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080828

R150 Certificate of patent or registration of utility model

Ref document number: 4181019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees