JP2009277913A - 配線検査方法、配線検査装置、およびｔｆｔアレイ検査装置 - Google Patents

Abstract

【課題】基板上に形成された配線の欠陥検出を行う手段の提供。
【解決手段】配線検査装置１は、配線が形成された基板１００に検査信号を印加する検査信号印加部４と、基板に電子線を照射する電子線照射部２と、基板から放出される二次電子を検出する二次電子検出部３と、二次電子の信号強度によって配線の電位状態を検出し、この電位状態から配線の欠陥を検出する欠陥検出部６とを備える。基板に配線が形成された段階において、この配線に電気信号を印加して所定の電位状態とし、この電位状態の配線に電子線を照射して放出される二次電子を検出し、この二次電子の信号強度に基づいて配線の欠陥検出を行う。欠陥検出は、配線の欠陥の有無、欠陥位置、ショート欠陥かオープン欠陥かの欠陥種の判別が可能である。
【選択図】図１

Description

本発明は液晶ディスプレイや有機ＥＬディスプレイなどに使われるＴＦＴアレイ基板等の基板に形成される配線検査に関し、特に、電子線を用いて試料の電位を測定することで基板の配線欠陥検出を行う配線検査に関する。

液晶基板や有機ＥＬ基板等のＴＦＴアレイが形成された半導体基板の製造過程は、製造過程中に基板上にゲート配線を形成するゲート配線工程、ソース配線を形成するソース配線工程、ＴＦＴアレイ形成工程等を含み、これら各工程では欠陥検査が行われている。

ＴＦＴアレイの配線工程後に行う検査工程では、光学パターンを観察することによって欠陥検査を行うもの、オープンショートテスタを用いて各ラインにプロービングを行って配線の電気的な接続状態を検査し、オープン／ショート判別を行うもの、また、静電容量センサを利用して非接触で欠陥検査を行うもの等が知られている。

また、ＴＦＴアレイの形成工程の後においては、電子線を用いてＴＦＴアレイ検査を行うものも知られている。この電子線を用いたＴＦＴアレイ検査装置では、ピクセル（ＩＴＯ電極）に対して電子線を照射し、この電子線照射によって放出される二次電子を検出することによって、ピクセル（ＩＴＯ電極）に印加された電圧波形を二次電子波形に変えてイメージ化し、これによってＴＦＴアレイの電気的検査を行う（例えば、特許文献１〜３）。

特開平１１−２６５６７８号公報（第２、２０図） 特開２０００−３１４２号公報（第１、５、２９図） 特開２００４−２２８４３１号公報

光学的観察では、欠陥検出の精度が観察者に依存するため、ライン欠陥の検出精度を高めることが困難である。オープンショートテスタを用いた欠陥検出では、欠陥を有する配線については判別できるものの、配線中の欠陥位置を特定するまでには至らないという問題がある。また、光学的な観察と組み合わせることも考えられるが、真の欠陥位置を特定して判定することは困難である。そのため、ＴＦＴアレイ基板の検査に適用した場合には、リペア工程において、操作者がマニュアルによって欠陥位置の判定や欠陥種の判別を行う必要がある。

また、電子線を用いたＴＦＴアレイ検査装置では、ＴＦＴの素子の欠陥と配線の欠陥とを峻別することが困難であり、配線自体の欠陥位置を判別することは困難である。

したがって、現在行われている配線の欠陥判定では、欠陥位置を判別することが困難であり、そのため、操作者の判断が必要となったり、コストを上昇させる要因となり、また、欠陥検出の精度向上を抑制する要因ともなっている。

そこで、本発明は上記課題を解決して、基板上に形成された配線の欠陥検出を行うことを目的とする。

より詳細には、基板上に形成された配線の欠陥の有無、欠陥位置、ショート欠陥かオープン欠陥かの欠陥種を判別することを目的とする。

本発明は、基板に配線が形成された段階において、この配線に電気信号を印加して所定の電位状態とし、この電位状態の配線に電子線を照射して放出される二次電子を検出し、この二次電子の信号強度に基づいて配線の欠陥検出を行う。

この欠陥検出は、配線の欠陥の有無、欠陥位置、ショート欠陥かオープン欠陥かの欠陥種の判別が可能であり、ＴＦＴアレイ検査に適用した場合には、ＴＦＴアレイ基板のリペアタクトの短縮、生産コストの削減に寄与することが期待される。

本発明の配線検査装置は、配線が形成された基板に検査信号を印加する検査信号印加部と、基板に電子線を照射する電子線照射部と、基板から放出される二次電子を検出する二次電子検出部と、二次電子の信号強度によって配線の電位状態を検出し、この電位状態から配線の欠陥を検出する欠陥検出部とを備える。

検査信号印加部は、配線が形成された基板に検査信号を印加する。配線は印加されて検査信号によって所定の電位状態となる。この配線が所定電位状態にある基板に対して電子線を照射すると、基板からは電子線照射により基板の電位状態に応じて二次電子を放出される。

放出される二次電子の信号強度は基板上の配線の電位状態に依存する。基板上において、検査信号が印加された配線と基板のベース部分とは電位状態が異なるため、検出される二次電子の信号強度から配線を識別することができる。

また、配線についても、ショート欠陥やオープン欠陥によって電位状態が異なるため、検出される二次電子の信号強度から配線の欠陥の有無、欠陥位置、およびショート欠陥かオープン欠陥かの欠陥種別を判別することができる。

欠陥検出部は、二次電子の信号強度から配線の電位状態を２次元画像として検出し、この２次元画像と検査信号の信号パターンで定まる正常な電位状態の２次元画像とを比較し、この比較結果から配線の欠陥を検出する。

基板はＴＦＴをアレイ状に配列するＴＦＴアレイ基板とすることができ、配線はＴＦＴアレイに接続するゲート配線、および／又はソース配線とすることができる。配線の欠陥は、隣接する配線間が低抵抗で接続するショート欠陥、および／又は配線が切断状態にあるオープン欠陥である。欠陥検出部は、隣接する配線の電位状態からショート欠陥を検出し、配線の無電位状態からオープン欠陥を検出する。

本発明のＴＦＴアレイ検査装置は、ＴＦＴアレイ基板に検査信号を供給し、このＴＦＴアレイ基板に電子線を照射して得られる二次電子を検出し、検出した二次電子の信号強度によってＴＦＴアレイ基板の欠陥を検出するＴＦＴアレイ検査装置であり、上記した本発明の配線検査装置を備え、ゲート配線工程やソース配線工程等の配線形成工程によって基板上に形成された配線に対して配線欠陥の検査を行う。さらに、アレイ形成工程で形成されたアレイについて、アレイ欠陥の検査を行うことができる。

本発明によれば、基板状に形成された配線の欠陥検出を行うことができる。また、基板状に形成された配線の欠陥の有無、欠陥位置、ショート欠陥かオープン欠陥かの欠陥種を判別することができる。

以下、本発明の実施の形態について、図を参照しながら詳細に説明する。

図１は、本発明の配線欠陥装置、およびこの配線欠陥装置を具備するＴＦＴアレイ検査装置の概略図である。

配線欠陥検査装置１は、配線（図示していない）が形成された基板１００に印加する検査信号を生成する検査信号生成部４と、検査信号生成部４で生成した検査信号を基板１００の配線に印加するプローバ８と、基板の電圧印加状態を検出する機構（電子線照射部２，二次電子検出部３）と、二次電子検出部３が検出して検出信号に基づいて基板１００上に形成された配線の欠陥を検出する機構（信号処理部５，欠陥検出部６）を備える。

プローバ８は、プローブピン（図示していない）が設けられたプローバフレームを備える。プローバ８は、基板１００上に載置することによってプローブピンを基板１００上に形成した電極に接触させ、基板１００上に形成された配線に検査信号を印加する。

基板１００は、印加された検査信号に応じた電位状態となり、配線と絶縁されて検出信号が流れない基板のベース部分とは異なる電位状態となる。また、配線にショート欠陥やオープン欠陥がある場合にも、正常な配線とは異なる電位状態となる。

本発明の配線欠陥検査装置は、欠陥を有する配線の電位状態と、正常な配線の電位状態とが異なることを利用し、この電位状態を電子線を照射して得られる二次電子の信号強度を検出することで基板の欠陥を検出する。

電子線が照射された基板１００において、ベース部分、検査信号が印加された配線、および配線の欠陥（ショート欠陥やオープン欠陥）部分は、電位状態に応じた二次電子を放出する。二次電子検出部３はこの二次電子を検出し、信号処理部５は二次電子検出部３の検出信号のショート強度に基づいて電位状態を検出し、欠陥検出部６は信号処理部５で取得した電位状態と正常状態における電位状態と比較することによって配線の欠陥を検出する。

検査信号生成部４は、基板１００上に形成される配線に印加する検査信号の信号パターンを生成する。この信号パターンと欠陥検出については後述する。

制御部１０は、電子線を走査して基板１００上の配線に照射するために、電子照射部２やステージ７を制御する。電子照射部２は、基板１００に照射する電子線をＸＹ方向に振り、また、ステージ７は制御駆動部９によってステージ７上に載置する基板１００をＸＹ方向に移動することで、電子線の照射位置を走査する。走査位置が検出位置となる。

基板は、ＴＦＴアレイ基板においてＴＦＴやＩＴＯ電極を検出する前段階において、ゲート配線やソース配線等の配線が形成された状態のものを検査対象とすることができる。また、上記した配線検査装置１は、ＴＦＴアレイ検査装置１１内に組み込む構成としてもよい。なお、上記した配線検査装置の構成は一例であり、この構成に限られるものではない。

図２は、本発明の配線検査装置による検査の流れを説明するためのフローチャートである。なお、以下の例では、基板上に形成されたゲート配線について説明する。基板上にはゲート配線の他に、このゲート配線と交差させたソース配線を形成することができるが、このソース配線の欠陥検出はゲート配線の欠陥検出と同様に行うことができるため、以下ではゲート配線についてのみ説明し、ソース配線については説明を省略する。

本発明の配線検査装置は、第１の段階（S1〜S4）においてパネル単位で基板のショート欠陥を検出し、第２の段階（S10,S20）で各配線についてショート位置の検出(S10)およびオープン位置の検出(S20)を行う。図３は、第１の段階でのパネル単位のショート欠陥の検出を説明するための図である。

基板上に形成したゲート配線には、検査信号が印加される。検出信号の印加は、複数の配線を一ライン置きの２つ群を単位として行う。図３（ａ）では、複数のゲート配線を、Goで表す配線群とGeで表す配線群に区分して示している。Goの検査端子に検査信号を印加することによって、複数のGoの配線に検査信号が印加される。また、Geの検査端子に検査信号を印加することによって、複数のGeの配線に検査信号が印加される。

このGoとGeの検査端子との間の電気抵抗を測定して配線間の配線抵抗を測定し、これによって基板に配線ショートが有るか否かを判定する。図３（ｂ）は、隣接するゲート配線間の配線ショート状態を模式的に示している。隣接するGoの配線とGeの配線との間の配線抵抗は電気抵抗Ｒで表すことができる（S1）。

GoとGeの端子間の電気抵抗Ｒが低抵抗である場合（S2）には、基板リペアでは修復が困難な程度の配線欠陥を有した低抵抗ショートパネルとして判定する(S3)。

また、GoとGeの端子間の高抵抗である場合（S2）には、基板リペアによって修復が可能な程度の配線欠陥を有した高抵抗ショートパネルとして判定し(S4)、次によるショート位置の検出処理（S10）、オープン位置の検出処理（S20）を行う。なお、低抵抗ショートと高抵抗ショートとを識別する抵抗値は、必要に応じて定めることができる。

以下、第２の段階のショート位置の検出(S10)について説明する。本発明はショート位置の検出を複数の形態（第１，２の検出形態）で行うことができる。

ショート位置の検出形態の概要を、図４のフローチャートおよび図５の説明図を用いて説明する。

図５は、上から２番目のGe配線と３番目のGo配線との間にショート欠陥（図中の破線で示す）が存在する例を示している。

Goの配線端子（パッド）とGeの配線端子（パッド）との間に検査信号を印加する。Goの配線端子は、基板上に形成される複数のGo配線に接続され、検査信号を一括して印加する。また、Geの配線端子は、基板上に形成される複数のGe配線に接続され、検査信号を一括して印加する(S11)。

Go配線およびGe配線に検査信号を印加した状態で、基板に電子線を照射して走査し(S12)、基板から放出される二次電子を検出する(S13)。検出した二次電子の信号強度を求め、この信号強度の分布画像を求める。この二次電子の信号強度の分布は、基板上の電位状態を表している(S14)。この電位状態は、基板上において配線が形成される位置の他に、この配線のショート欠陥位置やオープン欠陥位置を表しているため、二次電子の信号強度の分布から、配線の形成位置、配線のショート欠陥位置、配線のオープン欠陥位置を判別することができる(S15)。

次に、ショート位置の検出の第１の検出形態について図６〜図９を用いて説明する。図６は第１の検出形態を示すフローチャートであり、図７は第１の検出形態を説明するための信号図であり、図８，９は第１の検出形態の二次電子の信号強度の分布を示している。

第１の検出形態は、Ge配線とGo配線とのそれぞれ異なる電圧信号を印加して異なる電位状態とし、Ge配線の信号強度において、正常な配線から得られ信号強度と異なる信号強度を表すGe配線をショート欠陥のGe配線として判定し、また、Go配線の信号強度において、正常な配線から得られ信号強度と異なる信号強度を表すGo配線をショート欠陥のGo配線として判定する。

第１の検出形態では、はじめにGoの配線端子（パッド）に−Ｖを印加し（図７(a)の前半）、Geの配線端子（パッド）をオープンとし（図７(b)）(S11a)、基板に電子線を照射して走査し(S12a)、二次電子を検出する。

図７(c)〜図７(l)の前半は、Ge配線1，Ge配線2，Ge配線3，…，Ge配線k，…，Ge配線ｎ,Go配線1，Go配線2，Go配線3，…，Go配線k，…，Go配線ｎから得られる二次電子の信号強度を示している(S13a)。検出した二次電子の信号の強度分布画像を求める(S14a)。

Goの配線端子（パッド）に−Ｖを印加し、Geの配線端子（パッド）をオープンとしたとき、配線にショート欠陥が無い正常な場合には、Goの配線からはGeの配線よりも強い強度の二次電子が検出される。図８は、正常な状態で検出される二次電子の信号強度を模式的に示している。

この状態において、Go配線とショート状態にあるGe配線がある場合には、欠陥状態にあるGe配線はGo配線と同電位状態となる。Ge配線において、Go配線と同じ信号強度の配線の有無を検出する(S15a)。Ge配線において、Go配線と同じ信号強度の配線がある場合には、このGe配線を第１の欠陥配線とする。図９(a)において、破線で囲むGe配線は、Go配線と同じ信号強度を示している。このGe配線は、隣接するGo配線に少なくとも何れかとショート状態にあるショート欠陥によって、Go配線と同電位状態にあることを示している。なお、この段階では、Ge配線と隣接するGo配線の一方とショート状態あるのか両方とショート状態にあるのか、あるいは何れのGo配線とショート状態にあるかを判定することはできない(S16a)。

次に、Geの配線端子（パッド）に−Ｖを印加し（図７(a)の後半）、Geの配線端子（パッド）をオープンとし（図７(b)の後半）(S17a)、基板に電子線を照射して走査し(S18a)、二次電子を検出する。図７(c)〜図７(l)の後半は、Ge配線1，Ge配線2，Ge配線3，…，Ge配線k，…，Ge配線ｎ,Go配線1，Go配線2，Go配線3，…，Go配線k，…，Go配線ｎから得られる二次電子の信号強度を示している(S19a)。検出した二次電子の信号の強度分布画像を求める(S20a)。

Geの配線端子（パッド）に−Ｖを印加し、Goの配線端子（パッド）をオープンとしたとき、配線にショート欠陥が無い正常な場合には、Geの配線からはGoの配線よりも強い強度の二次電子が検出される。この状態において、Ge配線とショート状態にあるGo配線がある場合には、欠陥状態にあるGo配線はGe配線と同電位状態となる。Go配線において、Ge配線と同じ信号強度の配線の有無を検出する(S21a)。Go配線において、Ge配線と同じ信号強度の配線がある場合には、このGo配線を第２の欠陥配線とする。図９(b)において、破線で囲むGo配線は、Ge配線と同じ信号強度を示している。このGo配線は、隣接するGe配線に少なくとも何れかとショート状態にあるショート欠陥によって、Ge配線と同電位状態にあることを示している。

なお、この段階では、Go配線と隣接するGe配線の一方とショート状態にあるのか両方とショート状態にあるのか、あるいは何れのGe配線とショート状態にあるかを判定することはできない(S22a)。

S16aで検出した第１の欠陥配線GeとS22aで検出した第２の欠陥配線Goとが隣接している場合には(S23a)、この第１の欠陥配線Geと第２の欠陥配線Goとで挟まれた部位がショート欠陥位置として判別することができる(S24a)。

なお、図６のフローチャートでは、はじめにS11a〜S16aによって第１の欠陥配線Geを検出し、次にS17a〜S22aによって第２の欠陥配線Goを検出しているが、第１の欠陥配線Geと第２の欠陥配線Goの検出順は逆順としてもよい。また、上記した第１の検出形態はソース配線についても同様に適用することができる。

上記した、第１の形態において、ゲート配線とソース配線の両配線についてショート欠陥を行い、検出したゲート配線とソース配線との交差点から、ゲート配線とソース配線との間のショート欠陥を検出することができる。

図１０(a)は、ゲート配線のGo配線とGe配線に検査信号を印加した状態を示している。このとき、図中のＣで示す箇所において、Go配線とGe配線との間にショート欠陥が存在する場合には、検査信号を印加していないSo配線についても信号強度が検出される。

So配線において信号強度が検出される場合には、このSo配線と交差する複数のGo配線との間で図中のＡ〜Ｊの部分でショート欠陥している可能性がある。この段階では、Ａ〜Ｊの部分の何れの箇所でショート欠陥が発生しているかを特定することはできない。

一方、図１０(b)は、ソース配線のSo配線とSe配線に検査信号を印加した状態を示している。このとき、図中のｃで示す箇所において、So配線とSe配線との間にショート欠陥が存在する場合には、検査信号を印加していないGo配線についても信号強度が検出される。

Go配線において信号強度が検出される場合には、このGo配線と交差する複数のSo配線との間で図中のａ〜ｊの部分でショート欠陥している可能性がある。

上記したショート欠陥の候補箇所において、両検査で候補となっている箇所Ｃ，ｃがGe配線とGo配線間のショート欠陥箇所として判別することができる。

また、図１１(a)は、Go配線に検査信号を印加することによってSe配線を検出し、図１１(b)は、Ge配線に検査信号を印加することによってSo配線を検出し、これら検出したSe配線とSo配線との交差位置からショート欠陥位置を検出する例を示している。

図１１(a)は、ゲート配線のGo配線に検査信号を印加した状態を示している。このとき、図中のＣで示す箇所において、Go配線とGe配線との間にショート欠陥が存在する場合には、検査信号を印加していないSo配線についても信号強度が検出される。

So配線において信号強度が検出される場合には、このSo配線と交差する複数のGo配線との間で図中のＡ，Ｃ，Ｅ，Ｇ，Ｉの部分でショート欠陥している可能性がある。この段階では、Ａ，Ｃ，Ｅ，Ｇ，Ｉの部分の何れの箇所でショート欠陥が発生しているかを特定することはできない。

一方、図１１(b)は、ソース配線のSo配線に検査信号を印加した状態を示している。このとき、図中のｃで示す箇所において、So配線とSe配線との間にショート欠陥が存在する場合には、検査信号を印加していないGo配線についても信号強度が検出される。

Go配線において信号強度が検出される場合には、このGo配線と交差する複数のSo配線との間で図中のａ，ｃ，ｅ，ｇ，ｉの部分でショート欠陥している可能性がある。

上記したショート欠陥の候補箇所において、両検査で候補となっている箇所Ｃ，ｃがGe配線とGo配線間のショート欠陥箇所として判別することができる。

次に、ショート位置の検出の第２の検出形態について図１２〜図１４を用いて説明する。図１２は第２の検出形態を示すフローチャートであり、図１３は第２の検出形態を説明するための信号図であり、図１４は第２の検出形態の二次電子の信号強度の分布を示している。

第２の検出形態は、Ge配線とGo配線とに、それぞれパルス状の電圧信号を印加し、このパルス信号の印加によって配線に発生する電位状態を、電子線照射で得られる二次電子によって検出するもので、ショート状態にある配線と正常な配線とでは欠陥部位における電気抵抗と浮遊容量によって定める電位状態が異なる。第２の検出形態では、この電位状態の違いによってショート欠陥の欠陥位置を判別する。

第２の検出形態では、はじめにGoの配線端子（パッド）とGeの配線端子（パッド）に−Ｖのパルス電圧を印加し（図１３(a)）(S11b)、基板に電子線を照射して走査し(S12b)、二次電子を検出する。

図１３(b)は、ショート欠陥が無い場合の電圧状態を示し、図１３(c)はショート欠陥がある場合の電圧状態を示している。配線間でショート欠陥がある場合には、配線間を接続するショート部分の電気抵抗および浮遊容量によって、配線間にショート欠陥が存在しない場合よりも低電圧に保持される。

ここで、Ge配線端子（パッド）およびGo配線端子（パッド）に−Ｖのパルス信号（図１３(d)，(e)）、各配線はショート欠陥の有無に応じた電位状態となる。

図１３(f)〜図１３(n)は、Ge配線1，Ge配線2，Ge配線3，…，Ge配線k，…，Ge配線ｎ,Go配線1，Go配線2，Go配線3，…，Go配線k，…，Go配線ｎから得られる二次電子の信号強度を示している(S13b)。検出した二次電子の信号の強度分布画像を求める(S14b)。

配線にショート欠陥が無い正常な場合には、Goの配線およびGeの配線からは同じ強度の二次電子が検出される。一方、Go配線とGe配線との間にショート欠陥がある場合には、欠陥状態にあるGe配線とGo配線とは、他の配線よりも低電位状態となる。

Ge配線およびGo配線の信号強度分布において、低強度の配線の有無を検出する(S15b)。Ge配線およびGo配線の信号強度分布において低強度の配線がある場合には、この低強度の配線を欠陥配線とする。図１４において、破線で囲むGok配線およびGek配線は、他のGo配線およびGe配線よりも低い信号強度を示している。このGok配線およびGek配線を欠陥配線とする(S16b)。

このGok配線とGek配線が隣接する欠陥配線である場合には（S17b）、このGok配線とGek配線とで挟まれる部位を欠陥位置とし検出される(S18b)。

この第２の形態によれば、一回の電子線の走査によってショート欠陥位置の検出を行うことができる。

次に、オープン位置の検出形態について図１５、図１６を用いて説明する。図１５はオープン位置の検出形態を示すフローチャートであり、図１６はオープン位置の検出形態の二次電子の信号強度の分布を示している。

オープン位置の検出形態では、はじめにGoの配線端子（パッド）とGeの配線端子（パッド）に−Ｖの電圧を印加し(S21)、基板に電子線を照射して走査し(S22)、二次電子を検出する(S23)。

検出した二次電子の信号の強度分布画像を求める。図１６(a)は、ショート欠陥が無い場合の強度分布画像を示し、図１６(b)はオープン欠陥がある場合の強度分布画像を示している。配線上にオープン欠陥がある場合には、オープン欠陥より先には電圧が印加されない。図１６(b)は、配線上にオープン欠陥が存在する例を示している。

配線のオープン欠陥は、基板のアクティブエリア内で発生する他、アクティブエリア外で発生する場合がある。図１６(b)中において、Ｐで示す部分はアクティブエリア外でオープン欠陥が発生した場合において、二次電子の信号の強度分布画像を示している。また、図１６(b)中において、Ｑで示す部分はアクティブエリア内でオープン欠陥が発生した場合を示している(S24)。

二次電子の信号の強度分布画像において欠陥部位が存在するとき（S25）、欠陥部位がアクティブエリア外である場合には（S26）、アクティブエリア外のオープン欠陥を検出する（S27）。また、欠陥部位がアクティブエリア内である場合には（S26）、アクティブエリア内の配線上のオープン欠陥を検出する（S28）。

本発明の配線欠陥検出において、基板上に照射する電子線の照射点での径を小径とすることで、二次電子の信号強度の画像から欠陥部位を検出することができる。

図１７は、ＴＦＴアレイ基板検査を行う場合に照射する電子線の照射点の一例を示している。ＴＦＴアレイ基板検査では、画素に対応するＩＴＯ領域１０２の電位状態を検出するために、このＩＴＯ領域１０２に対して電子線を４点照射する。図１７において、電子線の照射点２ａは、一つのＩＴＯ領域１０２上に４点が照射されるように、電子線の照射ピッチを設定する。

図１８(a)は、一つのＩＴＯ領域１０２上に４点の電子線の照射点２ａを照射する状態を示し、図１８(b)は、電子線の照射点２ａをより高密度で照射する状態を示している。

電位状態の検出の検出精度は、電子線の照射点２ａの照射密度を高めることによってより高めることができる。

図１９は、電子線の照射によって取得される基板上の電位分布から、基板上に形成する配線および欠陥部位および不純物粒子の部位を検出する例を示している。

図１９（ａ）は、基板上に配線１０１が形成される他、欠陥部位１０３および不純物部位１０４が存在する例を示している。この基板上に電子線の照射点２ｃを照射すると、照射点の電位状態に応じた強度の二次電子が放出される。

ここで、配線１０１に所定電圧を印加すると、配線１０１の電位は印加電圧に応じて変化する。また、隣接する配線１０１間が欠陥部位１０３によってショートした場合には、この欠陥部位１０３の電位状態は配線１０１の電位状態となり、配線１０１と同じ強度の二次電子が検出される。

また、基板のベース上において、配線１０１と電気的に接続しない状態で不純物部位１０４が存在する場合には、電子線の照射によってチャージされて絶縁材のべースとことなる電位状態となり、画像上でベース部と識別可能に表される。

図１９(b)は、二次電子の信号強度から得られる画像例を示している。配線１０１は画像２０１で表され、欠陥部位１０３は欠陥画像２０３で表され、不純物部位１０４は不純物画像２０４で表される。

ここで、電子線の照射点２ｃの照射径を小さくすることによって、配線１０１、欠陥部位１０３、不純物部位１０４を識別可能に検出することができる。

本発明は、基板の欠陥の有無検出、欠陥種の検出の他、検出した欠陥を修復するリペア装置に適用することができる。

本発明の配線欠陥装置、およびこの配線欠陥装置を具備するＴＦＴアレイ検査装置の概略図である。 本発明の配線検査装置による検査の流れを説明するためのフローチャートである。 第１の段階でのパネル単位のショート欠陥の検出を説明するための図である。 本発明のショート位置の検出形態の概要を説明するためのフローチャートである。 本発明のショート位置の検出形態の概要を説明するための説明図である。 本発明のショート位置の検出の第１の検出形態のフローチャートである。 本発明のショート位置の検出の第１の検出形態を説明するための図である。 本発明のショート位置の検出の第１の検出形態の二次電子の信号強度の分布を説明するための図である。 本発明のショート位置の検出の第１の検出形態の二次電子の信号強度の分布を説明するための図である。 本発明のゲート配線、ソース配線への検査信号の印加による二次電子の信号強度の分布を説明するための図である。 本発明のゲート配線、ソース配線への検査信号の印加による二次電子の信号強度の分布を説明するための図である。 本発明のショート位置の検出の第２の検出形態を示すフローチャートである。 本発明のショート位置の検出の第２の検出形態を説明するための信号図である。 本発明のショート位置の検出の第２の検出形態の二次電子の信号強度の分布を説明するための図である。 本発明のオープン位置の検出形態を示すフローチャートである。 本発明のオープン位置の検出形態の二次電子の信号強度の分布を示す図である。 本発明のＴＦＴアレイ基板検査を行う場合に照射する電子線の照射点の一例を示す図である。 本発明のＴＦＴアレイ基板検査を行う場合に照射する電子線の照射点の一例を示す図である。 電子線の照射によって取得される基板上の電位分布から配線、欠陥部位および不純物粒子の部位を検出する例を示す図である。

符号の説明

１…配線検査装置、２…電子線照射部、２ａ，２ｂ，２ｃ…電子線照射点、３…二次電子検出部、４…検査信号印加部、５…信号処理部、６…欠陥検出部、７…ステージ、８…基板、９…駆動制御部、１０…制御部、１１…ＴＦＴアレイ検査装置、１００…基板、１０１…配線、１０２…ＩＴＯ領域、１０３…欠陥部位、１０４…不純物部位、２０１…配線画像、２０３…欠陥部位画像、２０４…不純物部位画像。

Claims (6)

1. 配線が形成された基板に検査信号を印加する検査信号印加部と、
   前記基板に電子線を照射する電子線照射部と、
   基板から放出される二次電子を検出する二次電子検出部と、
   前記二次電子の信号強度によって前記配線の電位状態を検出し、当該電位状態から配線の欠陥を検出する欠陥検出部と、
   を備えることを特徴とする、配線検査装置。
2. 前記基板はＴＦＴをアレイ状に配列するＴＦＴアレイ基板であり、
   前記配線は、前記ＴＦＴアレイに接続するゲート配線、および／又はソース配線であり、
   前記配線の欠陥は、隣接する配線間が低抵抗で接続するショート欠陥、および／又は配線が切断状態にあるオープン欠陥であり、
   前記欠陥検出部は、隣接する配線の電位状態からショート欠陥を検出し、配線の無電位状態からオープン欠陥を検出することを特徴とする、請求項１に記載の配線検査装置。
3. 前記欠陥検出部は、二次電子の信号強度から前記配線の電位状態を２次元画像として検出し、当該２次元画像と前記検査信号の信号パターンで定まる正常な電位状態の２次元画像とを比較し、当該比較結果から配線の欠陥を検出することを特徴とする、請求項１又は２に記載の配線検査装置。
4. 配線が形成された基板に検査信号を印加して前記配線を所定電位状態とし、
   前記所定電位状態の基板に電子線を照射し、当該電子線照射により得られる二次電子を検出し、
   前記二次電子の信号強度によって前記配線の電位状態を検出し、
   前記電位状態から前記配線の欠陥を検出することを特徴とする、配線検査方法。
5. 前記基板はＴＦＴをアレイ状に配列するＴＦＴアレイ基板であり、
   前記配線は、前記ＴＦＴアレイに接続するゲート配線、および／又はソース配線であり、
   前記配線の欠陥は、隣接する配線間が低抵抗で接続するショート欠陥、および／又は配線が切断状態にあるオープン欠陥であり、
   隣接する配線の電位状態からショート欠陥を検出し、
   配線の無電位状態からオープン欠陥を検出することを特徴とする、請求項４に記載の配線検査方法。
6. ＴＦＴアレイ基板に検査信号を供給し、当該ＴＦＴアレイ基板に電子線を照射して得られる二次電子を検出し、当該二次電子の信号強度によってＴＦＴアレイ基板の欠陥を検出するＴＦＴアレイ検査装置において、
   基板に形成された配線に検査信号を印加する検査信号印加部と、
   前記基板に電子線を照射する電子線照射部と、
   基板から放出される二次電子を検出する二次電子検出部と、
   前記二次電子の信号強度によって前記配線の電位状態を検出し、当該電位状態から配線の欠陥を検出する欠陥検出部と、
   を有した配線検査装置を備えることを特徴とする、ＴＦＴアレイ検査装置。