WO2013128738A1 - 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 - Google Patents

欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 Download PDF

Info

Publication number
WO2013128738A1
WO2013128738A1 PCT/JP2012/081077 JP2012081077W WO2013128738A1 WO 2013128738 A1 WO2013128738 A1 WO 2013128738A1 JP 2012081077 W JP2012081077 W JP 2012081077W WO 2013128738 A1 WO2013128738 A1 WO 2013128738A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
semiconductor substrate
defect
wirings
inspection
Prior art date
Application number
PCT/JP2012/081077
Other languages
English (en)
French (fr)
Inventor
隆宏 中島
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201280061054.8A priority Critical patent/CN103988070B/zh
Publication of WO2013128738A1 publication Critical patent/WO2013128738A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/0096—Radiation pyrometry, e.g. infrared or optical thermometry for measuring wires, electrical contacts or electronic systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Definitions

  • the present invention relates to a defect detection method, a defect detection apparatus, and a semiconductor substrate manufacturing method suitable for detecting defects in wiring formed on a semiconductor substrate such as a liquid crystal panel and a solar battery panel.
  • Patent Document 1 discloses a technique for specifying a defect position by switching an applied voltage, a detection position, a lens, an infrared detector, and the like according to a heat generation pattern, the position and quantity of the defect, and the like.
  • Patent Document 1 Even if the technique of Patent Document 1 is used, it is difficult to detect a defect in a semiconductor substrate having an inspection pattern.
  • an ASL-TFT an inspection transistor
  • the inspection pattern is a wiring pattern that is not used during normal use after the semiconductor substrate is assembled as a panel. The inspection pan pattern is cut before the mounting process, or the panel is configured not to be applied to the inspection pattern during normal use.
  • the present invention has been made in view of the above problems, and its purpose is to provide a semiconductor substrate (leak defect) even when the amount of current required to detect a defect in the semiconductor substrate from the temperature distribution diagram is limited. It is an object of the present invention to provide a method and apparatus capable of detecting defects on a substrate) with high accuracy, and a method for manufacturing a semiconductor substrate.
  • a defect detection method is a voltage for applying a voltage to a wiring of a semiconductor substrate on which a plurality of wirings and a plurality of semiconductor elements electrically connected to the wirings are formed.
  • An application step a step of acquiring temperature distribution information of the semiconductor substrate during the voltage application step, a position specifying step of specifying a position of the semiconductor element that generates heat based on the temperature distribution information, A defect that determines the wiring that is electrically connected to the heated semiconductor element among the plurality of wirings as a defective wiring having a short-circuit defect from information on the electrical connection relationship between the positions of the plurality of semiconductor elements and the plurality of wirings.
  • a wiring determination step is a voltage for applying a voltage to a wiring of a semiconductor substrate on which a plurality of wirings and a plurality of semiconductor elements electrically connected to the wirings are formed.
  • the position of a semiconductor element that generates heat by applying a voltage to a plurality of wirings is specified, and the information on the electrical connection relationship between the plurality of semiconductor element positions and the plurality of wirings that have been identified in advance, Of the plurality of wirings, a wiring that is electrically connected to the heated semiconductor element can be determined as a defective wiring having a short circuit defect. Therefore, according to the above method, even when the amount of current required to detect defects in the semiconductor substrate from the temperature distribution diagram (to generate heat in the semiconductor substrate defects) is limited (cannot be secured) If the heat generation of the semiconductor element electrically connected to the defective wiring can be observed, the position can be specified and the defective wiring having a short-circuit defect can be detected. In other words, the short-circuit defect on the semiconductor substrate can be detected regardless of the heat generation amount of the defect (intensity of the infrared image).
  • the defect detection method further includes an image inspection step of performing an image inspection of the semiconductor substrate to identify a position of the foreign matter, and the position of the foreign matter specified in the image inspection step is the defect. It is preferable to include a short-circuit defect position determining step of determining a position where the foreign substance is present as a position where there is a short-circuit defect when it is on the wiring determined as a defective wiring in the wiring determination step.
  • the position of the foreign object can be specified by performing image inspection, and when the position of the foreign object is on the wiring determined as the defective wiring, the position where the foreign object is present is determined as the position where the short-circuit defect exists. . Therefore, the position of the defect on the defective wiring can be specified.
  • the defect detection method according to the present invention is for applying the inspection voltage to the semiconductor substrate, wherein the plurality of semiconductor elements are formed in the drive circuit section of the semiconductor substrate.
  • An inspection transistor connected to an inspection pattern which is an inspection wiring may be used.
  • An inspection transistor connected to an inspection pattern which is an inspection wiring for applying an inspection voltage to a semiconductor substrate, has a high resistance, so if it is included in the semiconductor substrate, the voltage is applied to the wiring of the semiconductor substrate.
  • the method of the present invention even if the inspection transistor is included in the semiconductor substrate including the inspection transistor, if the inspection transistor is generating heat, the position of the inspection transistor is specified, so that the generated inspection transistor can be obtained. It can be determined that the wiring to be electrically connected is defective.
  • the defect detection method includes a plurality of wirings arranged in parallel so as to intersect with the first wiring group arranged in parallel and the first wiring group. And a position of the inspection transistor for the first wiring group that has generated heat in the position specifying step, and a position of the inspection transistor for the second wiring group that has generated heat. Is determined, the defect wiring determination step further includes a wiring electrically connected to the inspection transistor for the first wiring group that has generated heat and an inspection transistor for the second wiring group that has generated heat. You may determine the intersection of the wiring to electrically connect as a position with a short circuit defect.
  • the wiring to which the inspection transistor for the first wiring group (for example, the gate wiring) is electrically connected and the inspection transistor for the second wiring group (for example, the source wiring) that has generated heat are electrically connected.
  • the position of the short-circuit defect can be easily determined by determining the intersection of the wiring to be performed and the position where the short-circuit defect exists.
  • the defect detection apparatus applies a voltage to the wiring of a semiconductor substrate on which a plurality of wirings and a plurality of semiconductor elements electrically connected to the wirings are formed.
  • Voltage application means for acquiring temperature distribution information of the semiconductor substrate during the voltage application process; and position specification means for specifying the position of the semiconductor element that has generated heat based on the acquired temperature distribution information;
  • Storage means for storing information on electrical connection relationships between the positions of the plurality of semiconductor elements and the plurality of wirings, and the plurality of wirings based on the information on the electrical connection relations stored in the storage means.
  • a defective wiring determining means for determining the wiring electrically connected to the heat-generating semiconductor element as a defective wiring having a short-circuit defect.
  • the position of the semiconductor element that generates heat due to the voltage application to the plurality of wirings is specified, and the information on the electrical connection relationship between the plurality of semiconductor element positions and the plurality of wirings that have been known in advance, Of the plurality of wirings, a wiring that is electrically connected to the heated semiconductor element can be determined as a defective wiring having a short circuit defect. Therefore, according to the above method, even if the amount of current required to detect a defect in the semiconductor substrate from the temperature distribution diagram is limited, if the heat generation of the semiconductor element electrically connected to the defect wiring can be observed.
  • the position can be specified, and a defective wiring having a short-circuit defect can be detected. In other words, a short-circuit defect on the semiconductor substrate can be detected regardless of the amount of heat generated by the defect.
  • a method of manufacturing a semiconductor substrate according to the present invention applies a voltage to the wiring of a semiconductor substrate on which a plurality of wirings and a plurality of semiconductor elements electrically connected to the wirings are formed.
  • position specifying step for specifying the position of the semiconductor element that has generated heat based on the acquired temperature distribution information
  • the wiring that is electrically connected to the heat-generating semiconductor element among the plurality of wirings is short-circuited.
  • a defective wiring determination step for determining that there is a defective wiring.
  • the above method it is possible to detect a defective wiring having a short-circuit defect even when the amount of current necessary for detecting a defect of the semiconductor substrate from the temperature distribution diagram is limited. Then, by correcting the defective wiring, a high-quality semiconductor substrate having no defect can be manufactured.
  • the amount of current required to detect a defect in the semiconductor substrate from the temperature distribution diagram is limited. Even if it is possible (cannot be ensured), if the heat generation of the semiconductor element electrically connected to the defective wiring can be observed, the position can be specified, and the defective wiring having a short-circuit defect can be detected. In other words, the short-circuit defect on the semiconductor substrate can be detected regardless of the heat generation amount of the defect (intensity of the infrared image).
  • (A) is a block diagram which shows the structure of the defect detection apparatus which concerns on embodiment of this invention
  • (b) is a perspective view which shows the structure of the mother board
  • (A) is a liquid crystal panel
  • (b) is a top view of the probe which the said defect detection apparatus has. It is a flowchart which shows the defect detection method which concerns on embodiment of this invention.
  • (A) (b) is a schematic diagram which shows the temperature distribution image of a liquid crystal panel.
  • (A) is a schematic diagram showing a temperature distribution image of a semiconductor substrate not including an ASL-TFT
  • (b) is a schematic diagram showing a temperature distribution image of a semiconductor substrate including an ASL-TFT.
  • FIGS. 1-10 An embodiment of a defect detection apparatus and a defect detection method according to the present invention will be described with reference to FIGS.
  • FIG. 1A is a block diagram showing the configuration of the defect detection device 100 in this embodiment, and FIG. 1B is a wiring defect using the defect detection device 100.
  • 1 is a perspective view of a mother substrate (semiconductor substrate) 1 that is a target for which the detection is detected.
  • FIG. A plurality of liquid crystal panels (semiconductor substrates) 2 are formed on the mother substrate 1, and the liquid crystal panel 2 crosses the scanning lines (multiple wirings, first wiring group) arranged in parallel and the scanning lines.
  • TFTs are formed at signal lines (a plurality of wirings, a second wiring group) arranged in parallel with each other, and at each intersection where the scanning lines and the signal lines intersect.
  • the liquid crystal panel 2 is formed with inspection wiring (inspection pattern) for applying an inspection voltage to the liquid crystal panel 2 and a plurality of inspection transistors (semiconductor elements) connected to the inspection pattern. Yes.
  • the inspection transistor is electrically connected to the scanning line or the signal line. This inspection transistor is hereinafter referred to as an ASL-TFT.
  • the inspection pattern is a wiring pattern that is not used during normal use after the liquid crystal panel 2 is assembled.
  • the inspection pan pattern is cut before the mounting process, or the panel is configured not to be applied to the inspection pattern during normal use.
  • the defect detection apparatus 100 can detect defects such as wiring in the plurality of liquid crystal panels 2 formed on the mother substrate 1 shown in FIG. Therefore, the defect detection apparatus 100 includes a probe 3 for conducting with the liquid crystal panel 2 and a probe moving unit 4 for moving the probe 3 onto each liquid crystal panel 2 as shown in FIG. Yes.
  • the defect detection apparatus 100 also includes an infrared camera 5 for acquiring an infrared image (temperature distribution diagram information) indicating a temperature distribution of the liquid crystal panel 2 and a camera moving unit 6 that moves the infrared camera 5 on the liquid crystal panel 2. I have.
  • the defect detection apparatus 100 further includes a control unit 7 (position specifying unit, defect wiring determining unit) that controls the probe moving unit 4 and the camera moving unit 6.
  • the probe 3 is connected to a voltage application unit 9 (voltage application means) for applying a voltage between the wirings of the liquid crystal panel 2.
  • the resistance measuring unit 8 and the voltage applying unit 9 are controlled by the control unit 7.
  • the control unit 7 is connected to a data storage unit 10 that stores connection relationship information, which is information on an electrical connection relationship between the position of the ASL-TFT included in the liquid crystal panel 2 and a plurality of wirings, and image data.
  • FIG. 2 is a perspective view showing the configuration of the defect detection apparatus 100 in the present embodiment.
  • the defect detection apparatus 100 has an alignment stage 11 installed on a base, and is configured such that the mother substrate 1 can be placed on the alignment stage 11.
  • the alignment stage 11 on which the mother substrate 1 is placed is adjusted in parallel with the XY coordinate axes of the probe moving unit 4 and the camera moving unit 6.
  • an optical camera 12 provided above the alignment stage 11 for confirming the position of the mother substrate 1 is used.
  • the probe moving means 4 is slidably installed on a guide rail 13 a disposed outside the alignment stage 11. Further, guide rails 13b and 13c are also installed on the main body side of the probe moving means 4, and the mount portion 14a is installed so as to be able to move in the XYZ coordinate directions along these guide rails 13. A probe 3 corresponding to the liquid crystal panel 2 is mounted on the mount portion 14a.
  • the camera moving means 6 is slidably installed on a guide rail 13d arranged outside the probe moving means 4. Further, guide rails 13e and 13f are also installed on the main body of the camera moving means 6, and the three mount portions 14b, 14c, and 14d are separately moved along the guide rails 13 in the XYZ coordinate directions. can do.
  • infrared cameras 5 there are two types of infrared cameras 5 provided in the defect detection apparatus 100.
  • An infrared camera 5a for macro measurement is mounted on the mount 14c of the defect detection apparatus 100, an infrared camera 5b for micro measurement is mounted on the mount 14b, and an optical camera 16 is mounted on the mount 14d. ing.
  • the infrared camera 5a for macro measurement is an infrared camera capable of macro measurement with a field of view extended to about 520 ⁇ 405 mm.
  • the infrared camera 5a for macro measurement is configured by combining, for example, four infrared cameras in order to widen the field of view. That is, the field of view per macro measurement infrared camera is approximately 1 ⁇ 4 that of the mother board 1.
  • the infrared camera 5b for micro measurement is an infrared camera capable of micro measurement capable of photographing with high resolution although the field of view is as small as about 32 ⁇ 24 mm.
  • the camera moving means 6 can be equipped with a laser irradiation device for correcting a defective portion by adding a mount portion.
  • the defect can be continuously corrected by irradiating the defect with a laser after specifying the position of the defect.
  • the probe moving means 4 and the camera moving means 6 are installed on separate guide rails 13a and 13d, respectively. Therefore, it is possible to move above the alignment stage 11 in the X coordinate direction without interfering with each other. As a result, the infrared cameras 5 a and 5 b and the optical camera 16 can be moved onto the liquid crystal panel 2 while the probe 3 is in contact with the liquid crystal panel 2.
  • FIG. 3A is a plan view of one liquid crystal panel 2 among the plurality of liquid crystal panels 2 formed on the mother substrate 1.
  • each liquid crystal panel 2 includes a pixel portion 17 in which a TFT is formed at each intersection where the scanning line and the signal line intersect, and a driving circuit that drives the scanning line and the signal line, respectively.
  • a portion 18 is formed.
  • Terminal portions 19 a to 19 d are installed at the edge of the liquid crystal panel 2, and the terminal portions 19 a to 19 d are connected to the wiring of the pixel portion 17 or the drive circuit portion 18.
  • the arrangement position of the ASL-TFT is the driving circuit unit 18 outside the pixel unit 17.
  • FIG. 3B is a plan view showing an example of the probe 3 (voltage applying means) for conducting with the terminal portions 19a to 19d installed in the liquid crystal panel 2.
  • the probe 3 has a frame shape substantially the same size as the liquid crystal panel 2 shown in FIG. 3A, and a plurality of probes corresponding to the terminal portions 19a to 19d installed on the liquid crystal panel 2. Needles 21a to 21d are provided.
  • the probe 3 may be configured so that a plurality of liquid crystal panels 2 can be inspected together. Thus, if comprised so that it can test
  • the plurality of probe needles 21a to 21d can be individually connected to the voltage application unit 9 shown in FIG. 1A via a switching relay (not shown). For this reason, the probe 3 can selectively connect a plurality of wirings connected to the terminal portions 19a to 19d, or connect the plurality of wirings together.
  • the probe 3 has a frame shape that is almost the same size as the liquid crystal panel 2. Therefore, when the positions of the terminal portions 19a to 19d and the probe needles 21a to 21d are aligned, the positions can be confirmed using the optical camera 16 from the inside of the frame of the probe 3.
  • the defect detection apparatus 100 includes the probe 3, the voltage application unit 9 connected to the probe 3, and the infrared camera 5. Then, the temperature of the liquid crystal panel 2 is measured using the infrared camera 5 when a voltage is applied between the wirings of the liquid crystal panel 2 or between the wirings via the probe 3.
  • the liquid crystal panel 2 is imaged with a moving image using the infrared camera 5 when a voltage is applied.
  • An infrared image (temperature distribution diagram, temperature distribution information) obtained by imaging is stored in the data storage unit 10.
  • the temperature distribution information of the liquid crystal panel can be acquired from the infrared image, and a conventionally known method can be used for this.
  • FIG. 4 is a flowchart of the defect detection method according to this embodiment.
  • defect detection is sequentially performed in the following steps for a plurality of liquid crystal panels 2 formed on the mother substrate 1 shown in FIG.
  • the probe 3 is moved by the probe moving means 4 to the upper part of the liquid crystal panel 2 to be detected by the mother substrate 1 whose position has been adjusted, and the probe needles 21a to 21d are in contact with the terminal portions 19a to 19d of the liquid crystal panel 2. To do. Then, a voltage is applied from the terminal portions 19a to 19d to the wiring of the liquid crystal panel 2 (step S1: voltage application step).
  • step S2 temperature distribution information acquisition process
  • step S3 position specifying step
  • control part 7 is a short circuit defect from the connection relation information memorize
  • the defect detection apparatus 100 or the defect detection method according to the present embodiment described above is used, the position of the ASL-TFT that has generated heat due to voltage application to the plurality of wirings of the liquid crystal panel 2 is specified and stored in the data storage unit 10. From the connection relation information, it is possible to determine a wiring that is electrically connected to the generated ASL-TFT among a plurality of wirings as a defective wiring having a short circuit defect.
  • the amount of current required to detect a defect of the liquid crystal panel 2 from the infrared image is limited. Even if the ASL-TFT electrically connected to the defective wiring can be observed even if it is (cannot be secured), the position of the ASL-TFT can be specified and the defective wiring having a short-circuit defect can be detected. it can. In other words, the short-circuit defect wiring on the liquid crystal panel 2 can be detected regardless of the heat generation amount of the defect (infrared image intensity).
  • the arrangement position of the semiconductor element generating heat is known, it can be understood that there is a defect somewhere in the wiring connected to the semiconductor.
  • the defect detection method preferably includes the following steps. After step S4, image inspection of the liquid crystal panel 2 is performed to identify the position of the foreign matter (step S5: image inspection step), and the position of the foreign matter identified in the image inspection step of step S5 is the defective wiring in S4. It is determined whether the wiring is determined to be defective wiring in the determination process (step S6: foreign object position determination process). Then, when it is determined that the position of the foreign material is on the wiring determined as the defective wiring in the defective wiring determination step in step S4 (YES in step S6), the position where the foreign material is present is determined as the position having the short-circuit defect. (S7: short-circuit defect position determination step). By performing steps S5 to S7, the position of the defect on the defective wiring can be specified. These steps S5 to S7 are mainly executed by the control unit 7.
  • a visible image (actual image) of the semiconductor substrate is recognized.
  • a known method can be used to detect a foreign object from a visible image.
  • the position of the defect on the defective wiring may be specified as follows without executing steps S5 to S7.
  • step S3 In the position determination step of step S3, as shown in the schematic diagram of the infrared image in FIG. 5A, the position of the ASL-TFT for the scanning line (first wiring group) that has generated heat and the signal line ( When the position of the ASL-TFT for the second wiring group) is determined, in the defective wiring determination step in step S4, determination is made as follows.
  • the position of the black circle of Fig.5 (a) is a position which is heat-generating.
  • step S4 the intersection of the wiring to which the ASL-TFT for the generated scanning line is electrically connected and the wiring to which the ASL-TFT for the generated signal line is electrically connected is determined.
  • the intersection (the position indicated by a circle in FIG. 5B) is determined as a position having a short-circuit defect.
  • the controller 7 also specifies the position of such a defect on the defective wiring.
  • the position of the short-circuit defect is determined by combining the method for determining the intersection point as the position having the short-circuit defect and the method for determining the position of the short-circuit defect from the image inspection as in steps S5 to S7. May be.
  • a method for manufacturing the mother substrate 1 or the liquid crystal panel 2 using the defect detection apparatus 100 or the defect detection method according to the present embodiment also falls within the scope of the present invention.
  • the mother substrate 1 or the liquid crystal panel 2 using the defect detection apparatus 100 or the defect detection method according to the present embodiment it is possible to appropriately detect a defective wiring having a short-circuit defect.
  • the present invention can be used to detect a short-circuit defect in wiring of a semiconductor substrate having wiring such as a liquid crystal panel.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Liquid Crystal (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

半導体基板の欠陥を検出するのに必要な電流量が制限される場合でも、欠陥を検出できる欠陥検出方法を提供する。 複数の配線に電圧を印加中の半導体基板の温度分布を示す赤外線画像を取得し、発熱した半導体素子の位置を特定し、予め判明している複数の半導体素子の位置と複数の配線との電気的接続関係の情報から、複数の配線のうち発熱した半導体素子と電気的接続する配線を短絡欠陥のある欠陥配線と判定する。

Description

欠陥検出方法、欠陥検出装置、および半導体基板の製造方法
　本発明は、液晶パネルおよび太陽電池パネル等の半導体基板に形成された配線の欠陥検出に好適な欠陥検出方法、欠陥検出装置、および半導体基板の製造方法に関する。
　従来から、半導体基板における配線の欠陥を検出するために、赤外線画像を用いて欠陥の発熱を観測する技術がある。例えば、特許文献１では、発熱パターン、欠陥の位置や数量などに応じて、印加電圧、検出位置、レンズ、赤外線検出器等を切り換え、欠陥位置を特定する技術が開示されている。
特開平０６－２０７９１４号公報（公開日：１９９４年７月２６日）
　ここで、半導体基板へ検査用の電圧を印加するための検査用配線（検査パターン）を有さない半導体基板では、図６（ａ）に示すように、短絡欠陥がある場合、それに繋がるゲート線（走査線）用パッド５１とソース線（信号線）用パッド５２とに電圧印加されると、短絡欠陥部分が発熱する。よって、電圧印加時に発熱を検知することで、短絡欠陥を検出できる。そのため、検査パターンを有さない半導体基板では、特許文献１の技術を用いて短絡欠陥を検出することができた。
　しかしながら、特許文献１の技術を用いても、検査パターンを有する半導体基板においては、欠陥を検出することが困難となる。それは、図６（ｂ）に示すように、欠陥のある配線が、検査パターンに接続したトランジスタである検査用トランジスタ（以下では、ＡＳＬ－ＴＦＴと称する）と電気的接続していると、欠陥が発熱しない（発熱し難い）ので、赤外線画像から発熱している欠陥を検出できないからである。欠陥が発熱しない（発熱し難い）理由は、ＡＳＬ－ＴＦＴは抵抗が高いため、ＡＳＬ－ＴＦＴによりバスライン（半導体基板における画素部を印加するための縦横の配線）に流れる電流量が制限され、欠陥を検出するのに必要な電流量が確保できないためである。なお、検査パターンは、半導体基板をパネルとして組み立てた後の通常使用時には使用されない配線パターンである。検査パンターンは実装工程前にカットされるか、あるいは、通常使用時に検査パターンに印加されないようにパネルが構成される。
　本発明は、上記の課題に鑑みて為されたものであり、その目的は、半導体基板の欠陥を温度分布図から検出するのに必要な電流量が制限される場合でも、半導体基板（リーク欠陥基板）上の欠陥を高精度に検出することができる方法および装置、並びに半導体基板の製造方法を提供することにある。
　本発明に係る欠陥検出方法は、上記の課題を解決するために、複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、前記電圧印加工程中の前記半導体基板の温度分布情報を取得する工程と、前記温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、を含むことを特徴としている。
　上記の方法によれば、複数の配線への電圧印加により発熱した半導体素子の位置を特定し、予め判明している複数の半導体素子の位置と複数の配線との電気的接続関係の情報から、複数の配線のうち発熱した半導体素子と電気的接続する配線を短絡欠陥のある欠陥配線と判定することができる。よって、上記方法によれば、半導体基板の欠陥を温度分布図から検出するのに（半導体基板の欠陥を発熱させるのに）必要な電流量が制限される（確保できない）場合であっても、欠陥配線に電気的に接続する半導体素子の発熱が観測できれば、その位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量（赤外線画像の強度）に関わらず、半導体基板上の短絡欠陥を検出することができる。
　また、本発明に係る欠陥検出方法は、さらに、前記半導体基板の画像検査を実行して異物の位置を特定する画像検査工程と、前記画像検査工程にて特定された異物の位置が、前記欠陥配線判定工程にて欠陥配線と判定された配線上にある場合に、当該異物のある位置を短絡欠陥がある位置と判定する短絡欠陥位置判定工程と、を含むことが好ましい。
　上記方法によると、画像検査を行うことで異物の位置を特定でき、異物の位置が、欠陥配線と判定された配線上にある場合に、当該異物のある位置を短絡欠陥がある位置と判定する。よって、欠陥配線上の欠陥の位置を特定することができる。
　また、本発明に係る欠陥検出方法は、上記の方法に加えて、前記複数の半導体素子は、前記半導体基板の駆動回路部に形成された、前記半導体基板へ検査用の電圧を印加するための検査用配線である検査パターンに接続した検査用ランジスタであってもよい。
　半導体基板へ検査用の電圧を印加するための検査用配線である検査パターンに接続した検査用ランジスタは抵抗が高いため、半導体基板に含まれていると、半導体基板の配線に電圧を印加しても、欠陥が発熱し難く、赤外線画像による温度分布図から欠陥を検出することが困難である。しかしながら、本発明の方法を用いることで、検査用トランジスタが含まれている半導体基板であっても、検査用トランジスタが発熱しているなら、その位置を特定することで、発熱した検査用ランジスタに電気的接続する配線に欠陥があると判定することができる。
　また、本発明に係る欠陥検出方法は、上記の方法に加えて、前記複数の配線は、並列配置された第１の配線群と、当該第１の配線群と交差するよう並列配置された第２の配線群と、から成り、前記位置特定工程にて、発熱した前記第１の配線群用の検査用ランジスタの位置と、発熱した前記第２の配線群用の検査用トランジスタの位置と、が判定された場合、前記欠陥配線判定工程では、さらに、発熱した前記第１の配線群用の検査用トランジスタが電気的接続する配線と、発熱した前記第２の配線群用の検査用ランジスタが電気的接続する配線と、の交点を短絡欠陥がある位置と判定してもよい。
　このように、第１の配線群（例えば、ゲート配線）用の検査用トランジスタが電気的接続する配線と、発熱した第２の配線群（例えば、ソース配線）用の検査用トランジスタが電気的接続する配線と、の交点を短絡欠陥がある位置と判定することで、容易に短絡欠陥の位置を判定することができる。
　また本発明の係る欠陥検出装置は、上記の課題を解決するために、複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加手段と、前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得手段と、前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定手段と、前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報を記憶する記憶手段と、前記記憶手段に記憶された前記電気的接続関係の情報を基に、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定手段と、を備えていることを特徴としている。
　上記の構成によれば、複数の配線への電圧印加により発熱した半導体素子の位置を特定し、予め判明している複数の半導体素子の位置と複数の配線との電気的接続関係の情報から、複数の配線のうち発熱した半導体素子と電気的接続する配線を短絡欠陥のある欠陥配線と判定することができる。よって、上記方法によれば、半導体基板の欠陥を温度分布図から検出するのに必要な電流量が制限される場合であっても、欠陥配線に電気的に接続する半導体素子の発熱が観測できれば、その位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量に関わらず、半導体基板上の短絡欠陥を検出することができる。
　本発明に係る半導体基板の製造方法は、上記の課題を解決するために、複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得工程と、前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、を含むことを特徴としている。
　上記方法によると、半導体基板の欠陥を温度分布図から検出するのに必要な電流量が制限される場合であっても、短絡欠陥のある欠陥配線を検出することができる。そして、その欠陥配線を修正することで、欠陥の無い、高品位の半導体基板を製造することができる。
　以上のように、本発明に係る欠陥検出方法または欠陥検出装置によると、半導体基板の欠陥を温度分布図から検出するのに（半導体基板の欠陥を発熱させるのに）必要な電流量が制限される（確保できない）場合であっても、欠陥配線に電気的に接続する半導体素子の発熱が観測できれば、その位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量（赤外線画像の強度）に関わらず、半導体基板上の短絡欠陥を検出することができる。
（ａ）は、本発明の実施形態に係る欠陥検出装置の構成を示すブロック図、（ｂ）は、液晶パネルを有するマザー基板の構成を示す斜視図である。 上記欠陥検出装置の構成を示す斜視図である。 （ａ）は、液晶パネル、（ｂ）は、上記欠陥検出装置の有するプローブの平面図である。 本発明の実施形態に係る欠陥検出方法を示すフローチャートである。 （ａ）（ｂ）は、液晶パネルの温度分布画像を示す模式図である。 （ａ）は、ＡＳＬ－ＴＦＴを含まない半導体基板の温度分布画像を示す模式図であり、（ｂ）は、ＡＳＬ－ＴＦＴを含む半導体基板の温度分布画像を示す模式図である。
　本発明に係る欠陥検出装置および欠陥検出方法の一実施形態について、図１～図５を参照して説明する。
　（１）欠陥検出装置の構成
　図１の（ａ）は、本実施形態における欠陥検出装置１００の構成を示すブロック図であり、図１の（ｂ）は、欠陥検出装置１００を用いて配線欠陥が検出される対象であるマザー基板（半導体基板）１の斜視図である。マザー基板１には複数の液晶パネル（半導体基板）２が形成されており、液晶パネル２には、並列配置された走査線（複数の配線、第１の配線群）、走査線と交差するように並列配置された信号線（複数の配線、第２の配線群）、および、走査線と信号線とが交差する各交点にＴＦＴが形成されている。
　さらに、液晶パネル２には、液晶パネル２へ検査用の電圧を印加するための検査用配線（検査パターン）と、この検査パンターンに接続する複数の検査用トランジスタ（半導体素子）が形成されている。検査用トランジスタは、走査線または信号線に電気的接続する。この検査用トランジスタを、以下では、ＡＳＬ－ＴＦＴと称する。
　なお、検査パターンは、液晶パネル２を組み立てた後の通常使用時には使用されない配線パターンである。検査パンターンは実装工程前にカットされるか、あるいは、通常使用時に検査パターンに印加されないようにパネルが構成される。
　欠陥検出装置１００は、図１の（ｂ）に示すマザー基板１上に形成された複数の液晶パネル２において配線等の欠陥を検出することができる。そのため、欠陥検出装置１００は、図１の（ａ）に示すように、液晶パネル２と導通させるためのプローブ３、および、プローブ３を各液晶パネル２上に移動させるプローブ移動手段４を備えている。また欠陥検出装置１００は、液晶パネル２の温度分布を示す赤外線画像（温度分布図情報）を取得するための赤外線カメラ５、および、赤外線カメラ５を液晶パネル２上において移動させるカメラ移動手段６を備えている。更に欠陥検出装置１００は、プローブ移動手段４およびカメラ移動手段６を制御する制御部７（位置特定手段、欠陥配線判定手段）を備えている。
　プローブ３には、液晶パネル２の配線間に電圧を印加するための電圧印加部９（電圧印加手段）が接続されている。これら抵抗測定部８および電圧印加部９は、制御部７により制御されている。
　制御部７は、液晶パネル２が有するＡＳＬ－ＴＦＴの位置と複数の配線との電気的接続関係の情報である接続関係情報と、画像データとを記憶するデータ記憶部１０に接続されている。
　図２は、本実施形態における欠陥検出装置１００の構成を示す斜視図である。欠陥検出装置１００は、図２に示すように、基台上にアライメントステージ１１が設置されており、アライメントステージ１１にはマザー基板１が載置できるように構成されている。マザー基板１が載置されたアライメントステージ１１は、プローブ移動手段４およびカメラ移動手段６のＸＹ座標軸と平行に位置調整される。このとき、アライメントステージ１１の位置調整には、アライメントステージ１１の上方に設けられた、マザー基板１の位置を確認するための光学カメラ１２が用いられる。
　上記プローブ移動手段４は、アライメントステージ１１の外側に配置されたガイドレール１３ａにスライド可能に設置されている。また、プローブ移動手段４の本体側にもガイドレール１３ｂおよび１３ｃが設置されており、マウント部１４ａがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に移動できるように設置されている。このマウント部１４ａには、液晶パネル２に対応したプローブ３が搭載されている。
　カメラ移動手段６は、プローブ移動手段４の外側に配置されたガイドレール１３ｄにスライド可能に設置されている。また、カメラ移動手段６の本体にもガイドレール１３ｅおよび１３ｆが設置されており、３箇所のマウント部１４ｂ、１４ｃ、および１４ｄがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に別々に移動することができる。
　本実施形態において、欠陥検出装置１００に備えられている赤外線カメラ５は２種類ある。一方は、マクロ測定用の赤外線カメラ５ａであり、もう一方はミクロ測定用の赤外線カメラ５ｂである。
　欠陥検出装置１００のマウント部１４ｃにはマクロ測定用の赤外線カメラ５ａが搭載され、マウント部１４ｂにはミクロ測定用の赤外線カメラ５ｂが搭載され、また、マウント部１４ｄには光学カメラ１６が搭載されている。
　マクロ測定用の赤外線カメラ５ａは、視野が５２０×４０５ｍｍ程度まで広げられたマクロ測定が可能な赤外線カメラである。マクロ測定用の赤外線カメラ５ａは、視野を広げるため、例えば、４台の赤外線カメラを組み合わせて構成されている。すなわち、マクロ測定用の赤外線カメラ１台当たりの視野は、マザー基板１の概ね１／４になっている。
　また、ミクロ測定用の赤外線カメラ５ｂは、視野が３２×２４ｍｍ程度と小さいが高分解能の撮影が行えるミクロ測定が可能な赤外線カメラである。
　なお、カメラ移動手段６には、マウント部を追加して、欠陥箇所を修正するためのレーザ照射装置を搭載することもできる。レーザ照射装置を搭載することにより、欠陥部の位置を特定した後、欠陥部にレーザを照射することにより連続して欠陥修正を行うことができる。
　プローブ移動手段４およびカメラ移動手段６は、それぞれが別々のガイドレール１３ａおよび１３ｄに設置されている。そのため、アライメントステージ１１の上方をＸ座標方向に、互いに干渉されずに移動することができる。これにより、液晶パネル２にプローブ３を接触させた状態のまま、赤外線カメラ５ａ、５ｂ、および光学カメラ１６を液晶パネル２上に移動させることができる。
　図３（ａ）は、マザー基板１に形成されている複数の液晶パネル２のうちの１つの液晶パネル２の平面図である。各液晶パネル２には、図３（ａ）に示すように、走査線および信号線が交差する各交点にＴＦＴが形成された画素部１７、および、走査線および信号線をそれぞれ駆動する駆動回路部１８が形成されている。液晶パネル２の縁部には、端子部１９ａ～１９ｄが設置されており、端子部１９ａ～１９ｄは画素部１７または駆動回路部１８の配線と繋がっている。
　ここで、ＡＳＬ－ＴＦＴの配置位置は、画素部１７の外側の駆動回路部１８である。
　図３（ｂ）は、液晶パネル２に設置された端子部１９ａ～１９ｄと導通させるためのプローブ３（電圧印加手段）の一例を示す平面図である。プローブ３は、図３（ａ）に示す液晶パネル２の大きさとほぼ同じ大きさの枠状の形状を成しており、液晶パネル２に設置された端子部１９ａ～１９ｄに対応した複数のプローブ針２１ａ～２１ｄを備えている。
　図２に示す欠陥検出装置１００では、液晶パネル２毎に欠陥検出検査を行うが、１つのマザー基板１当たりの液晶パネル２の面取り数が多くなると、面取り数毎に検査を行う回数が増えいきタクトが長くなる。そこで、プローブ３は複数の液晶パネル２をまとめて検査できるように構成されていてもよい。このように、まとめて検査できるように構成されていると、複数の液晶パネル２を短時間で検査が可能となる。
　複数のプローブ針２１ａ～２１ｄは、スイッチングリレー（図示なし）を介して、プローブ針２１の一本ずつを個別に図１（ａ）に示す電圧印加部９に接続することができる。このため、プローブ３は、端子部１９ａ～１９ｄに繋がる複数の配線を選択的に接続させたり、複数の配線をまとめて接続させたりすることができる。
　また、プローブ３は、液晶パネル２とほぼ同じ大きさの枠の形状を成している。そのため、端子部１９ａ～１９ｄと、プローブ針２１ａ～２１ｄとの位置を合わせる際に、プローブ３の枠の内側から光学カメラ１６を用いて該位置を確認することができる。
　上記のように、本実施形態に係る欠陥検出装置１００は、プローブ３、プローブ３と接続された電圧印加部９、および、赤外線カメラ５を備えている。そして、プローブ３を介して液晶パネル２の配線または配線間への電圧印加時に、赤外線カメラ５を用いて液晶パネル２の温度を測定する。
　具体的には、電圧印加時に赤外線カメラ５を用いて液晶パネル２を動画で撮像する。撮像して得られた赤外線画像（温度分布図、温度分布情報）は、データ記憶部１０に保存される。赤外線画像により液晶パネルの温度分布情報を取得できるが、これは、従来公知の方法を利用できる。
　以下では、上記の構成を具備する本実施形態の欠陥検出装置１００を用いて実施される欠陥検出について詳述する。
　（２）欠陥検出方法
　図４は、本実施形態に係る欠陥検出方法のフローチャートである。
　本実施形態の欠陥検出方法は、図１の（ｂ）に示すマザー基板１に形成された複数の液晶パネル２について、以下のステップにて、順次、欠陥検出が実施される。
　ます、プローブ移動手段４によりプローブ３が、位置調整がされたマザー基板１の検出対象となる液晶パネル２の上部に移動され、プローブ針２１ａ～２１ｄが液晶パネル２の端子部１９ａ～１９ｄと接触する。そして、端子部１９ａ～１９ｄから液晶パネル２の配線に電圧を印加する（ステップＳ１：電圧印加工程）。
　次に、赤外線カメラ５により、電圧印加工程中の液晶パネル２の赤外線画像（温度分布情報）を取得する（ステップＳ２：温度分布情報取得工程）と、制御部７は、この赤外線画像に基づき発熱したＡＳＬ－ＴＦＴの液晶パネル２における位置を特定する（ステップＳ３：位置特定工程）。
　そして、制御部７は、データ記憶部１０に記憶された接続関係情報から、複数の配線のうちステップＳ３の位置特定工程にて特定された発熱した半導体素子と電気的接続する配線を、短絡欠陥のある欠陥配線と判定する（ステップＳ４：欠陥配線判定工程）。
　以上の本実施形態に係る欠陥検出装置１００または欠陥検出方法を用いれば、液晶パネル２の複数の配線への電圧印加により発熱したＡＳＬ－ＴＦＴの位置を特定し、データ記憶部１０に記憶された接続関係情報から、複数の配線のうち発熱したＡＳＬ－ＴＦＴと電気的接続する配線を短絡欠陥のある欠陥配線と判定することができる。
　よって、本実施形態に係る欠陥検出装置１００または欠陥検出方法によれば、液晶パネル２の欠陥を赤外線画像から検出するのに（液晶パネル２の欠陥を発熱させるのに）必要な電流量が制限される（確保できない）場合であっても、欠陥配線に電気的に接続するＡＳＬ－ＴＦＴの発熱が観測できれば、そのＡＳＬ－ＴＦＴの位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量（赤外線画像の強度）に関わらず、液晶パネル２上の短絡欠陥配線を検出することができる。このように、発熱している半導体素子の配置位置がわかれば、その半導体に繋がっている配線のどこかに欠陥があることがわかる。
　さらに、本実施形態に係る欠陥検出方法は以下のステップを含むのが好ましい。ステップＳ４の後、液晶パネル２の画像検査を実行して異物の位置を特定し（ステップＳ５：画像検査工程）、ステップＳ５の画像検査工程にて特定された異物の位置が、Ｓ４の欠陥配線判定工程にて欠陥配線と判定された配線上にあるかを判定する（ステップＳ６：異物位置判定工程）。そして、異物の位置がステップＳ４の欠陥配線判定工程にて欠陥配線と判定された配線上にあると判定された場合に（ステップＳ６においてＹＥＳ）、異物のある位置を短絡欠陥がある位置と判定する（Ｓ７：短絡欠陥位置判定工程）。これらステップＳ５からステップＳ７を行うことで、欠陥配線上の欠陥の位置を特定することができる。これらステップＳ５からステップＳ７は、主に制御部７にて実行される。
　ステップＳ５の画像検査では、半導体基板の可視画像（実画像）を認識する。可視画像による異物の検出は、公知の方法を利用することができる。
　また、ステップＳ５からステップＳ７を実行せず、次のように、欠陥配線上の欠陥の位置を特定してもよい。
　ステップＳ３の位置判定工程にて、図５（ａ）に赤外線画像の模式図を示すように、発熱した走査線（第１の配線群）用のＡＳＬ－ＴＦＴの位置と、発熱した信号線（第２の配線群）用のＡＳＬ－ＴＦＴの位置と、が判定された場合、ステップＳ４の欠陥配線判定工程では、次のように判定する。なお、図５（ａ）の黒丸の位置が発熱している位置である。
　ステップＳ４では、図５（ｂ）に示すように、発熱した走査線用のＡＳＬ－ＴＦＴが電気的接続する配線と、発熱した信号線用のＡＳＬ－ＴＦＴが電気的接続する配線との交点を求め、この交点（図５（ｂ）の○の位置）を、短絡欠陥がある位置と判定する。このように、上記交点を短絡欠陥がある位置と判定することで、容易に液晶パネル２における短絡欠陥の位置を判定することができる。このような欠陥配線上の欠陥の位置を特定するのも、制御部７にて行われる。また、このように上記交点を短絡欠陥がある位置と判定する方法と、ステップＳ５からステップＳ７のように画像検査から短絡欠陥がある位置を判定する方法とを組み合わせて、短絡欠陥の位置を判定してもよい。
　また、本実施の形態に係る欠陥検出装置１００または欠陥検出方法を用いて、マザー基板１あるいは液晶パネル２を製造する方法も本発明の範疇に入る。本実施の形態に係る欠陥検出装置１００または欠陥検出方法を用いて、マザー基板１あるいは液晶パネル２を製造することで、適切に短絡欠陥のある欠陥配線を検出することができ、その欠陥配線を修正することで、欠陥の無い、高品位のマザー基板１または液晶パネル２を製造することができる。
　以上、本発明に係る実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、種々の変更が可能であり、実施形態に開示された各技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、液晶パネルなどの配線を有する半導体基板の配線の短絡欠陥の検出に用いることができる。
１　　マザー基板（半導体基板）
２　　液晶パネル（半導体基板）
３　　プローブ（電圧印加手段）
４　　プローブ移動手段
５、５ａ、５ｂ　　赤外線カメラ（温度分布情報取得手段）
６　　カメラ移動手段
７　　制御部（位置特定手段、欠陥配線判定手段）
９　　電圧印加部（電圧印加手段）
１０　　データ記憶部（記憶手段）
１１　　アライメントステージ
１２、１６　　光学カメラ
１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ　　ガイドレール
１４ａ、１４ｂ、１４ｄ、１４ｄ　　マウント部
１７　　画素部
１８　　駆動回路部
１９ａ、１９ｂ、１９ｃ、１９ｄ　　端子部
２１ａ、２１ｂ、２１ｃ、２１ｄ　　プローブ部
５１　　ゲード線用パッド
５２　　ソース線用パッド
５３　　ＡＳＬ－ＴＦＴのＳＷパッド
１００　　欠陥検出装置

Claims (6)

  1. 　複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、
    　前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得工程と、
    　前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、
    　予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、
    を含むことを特徴とする欠陥検出方法。
  2. 　さらに、
    　前記半導体基板の画像検査を実行して異物の位置を特定する画像検査工程と、
    　前記画像検査工程にて特定された異物の位置が、前記欠陥配線判定工程にて欠陥配線と判定された配線上にある場合に、当該異物のある位置を短絡欠陥がある位置と判定する短絡欠陥位置判定工程と、
    を含むことを特徴とする請求項１に記載の欠陥検出方法。
  3. 　前記複数の半導体素子は、前記半導体基板の駆動回路部に形成された、前記半導体基板へ検査用の電圧を印加するための検査用配線である検査パターンに接続した検査用トランジスタであることを特徴とする請求項１または２に記載の欠陥検出方法。
  4. 　前記複数の配線は、並列配置された第１の配線群と、当該第１の配線群と交差するよう並列配置された第２の配線群と、から成り、
    　前記位置特定工程にて、発熱した前記第１の配線群用の検査用ランジスタの位置と、発熱した前記第２の配線群用の検査用トランジスタの位置と、が判定された場合、前記欠陥配線判定工程では、さらに、発熱した前記第１の配線群用の検査用トランジスタが電気的接続する配線と、発熱した前記第２の配線群用の検査用トランジスタが電気的接続する配線と、の交点を短絡欠陥がある位置と判定する、ことを特徴とする請求項３に記載の欠陥検出方法。
  5. 　複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加手段と、
    　前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得手段と、
    　前記温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定手段と、
    　前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報を記憶する記憶手段と、
    　前記記憶手段に記憶された前記電気的接続関係の情報を基に、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定手段と、を備えていることを特徴とする欠陥検出装置。
  6. 　複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、
    　前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得工程と、
    　前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、
    　予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、
    を含むことを特徴とする半導体基板の製造方法。
PCT/JP2012/081077 2012-02-28 2012-11-30 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 WO2013128738A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201280061054.8A CN103988070B (zh) 2012-02-28 2012-11-30 缺陷检测方法以及缺陷检测装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-042509 2012-02-28
JP2012042509A JP2013178176A (ja) 2012-02-28 2012-02-28 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法

Publications (1)

Publication Number Publication Date
WO2013128738A1 true WO2013128738A1 (ja) 2013-09-06

Family

ID=49081959

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/081077 WO2013128738A1 (ja) 2012-02-28 2012-11-30 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法

Country Status (3)

Country Link
JP (1) JP2013178176A (ja)
CN (1) CN103988070B (ja)
WO (1) WO2013128738A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103558249B (zh) * 2013-11-05 2015-11-18 福州大学 基于脉冲电流电磁热效应的金属构件缺陷红外检测方法
CN105790711A (zh) * 2014-12-26 2016-07-20 国家电网公司 一种光伏电站硅基组件缺陷的检测方法及系统
CN104569722A (zh) * 2014-12-31 2015-04-29 江苏武进汉能光伏有限公司 一种薄膜电池微短路的测试方法
JP2019090940A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 画素検査方法、画素検査装置、表示装置
CN107807270B (zh) * 2017-11-29 2023-06-27 曲阜师范大学 一种基于人工智能的电流检测装置及其检测方法
CN111429426B (zh) * 2020-03-20 2023-06-02 上海集成电路研发中心有限公司 一种检测对象缺陷图案的提取装置、提取方法及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472552A (ja) * 1990-07-13 1992-03-06 Hitachi Ltd 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法
JPH06207914A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 欠陥検出方法と装置および赤外線検出方法と装置
JPH08233559A (ja) * 1995-02-27 1996-09-13 Sharp Corp 配線基板の検査装置
JP2001265248A (ja) * 2000-03-14 2001-09-28 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置、及び、その検査方法
JP2003086645A (ja) * 2001-09-13 2003-03-20 Hitachi Ltd 検査装置および検査システム並びに半導体デバイスの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862625A (ja) * 1994-08-16 1996-03-08 Hitachi Ltd 液晶表示基板の製造方法
CN1242273C (zh) * 2001-05-30 2006-02-15 株式会社萌利克 半导体电路的检测方法和检测装置
JP2003294579A (ja) * 2002-03-29 2003-10-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板の検査方法及びレスキュー方法
JP5274043B2 (ja) * 2008-02-12 2013-08-28 オルボテック リミテッド 半導体基板の検査装置
CN101958262B (zh) * 2009-07-16 2012-08-22 中芯国际集成电路制造(上海)有限公司 失效检测方法以及失效检测装置
CN101614688B (zh) * 2009-07-24 2011-01-12 北京卫星制造厂 一种印制电路板虚焊点的红外检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472552A (ja) * 1990-07-13 1992-03-06 Hitachi Ltd 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法
JPH06207914A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 欠陥検出方法と装置および赤外線検出方法と装置
JPH08233559A (ja) * 1995-02-27 1996-09-13 Sharp Corp 配線基板の検査装置
JP2001265248A (ja) * 2000-03-14 2001-09-28 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置、及び、その検査方法
JP2003086645A (ja) * 2001-09-13 2003-03-20 Hitachi Ltd 検査装置および検査システム並びに半導体デバイスの製造方法

Also Published As

Publication number Publication date
CN103988070B (zh) 2015-11-25
JP2013178176A (ja) 2013-09-09
CN103988070A (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
JP5705976B2 (ja) 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法
JP5628410B2 (ja) 欠陥検査方法、欠陥検査装置、及び基板の製造方法
JP5261540B2 (ja) 欠陥検査装置及び欠陥検査方法
WO2013128738A1 (ja) 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法
TWI743067B (zh) 便於檢測包括複數個面板之受測試裝置之系統及方法
WO2013145839A1 (ja) 欠陥検出装置
JP5628139B2 (ja) 配線欠陥検査方法
JP5323906B2 (ja) 配線欠陥検出方法および配線欠陥検出装置
JP5744212B2 (ja) 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法
JP5590043B2 (ja) Ｔｆｔ基板検査装置およびｔｆｔ基板検査方法
JP5832909B2 (ja) 赤外カメラを具備する配線欠陥検出装置、および当該赤外カメラの異常を検知する異常検知方法
JP5701818B2 (ja) 欠陥検査装置、欠陥検査方法、欠陥検査プログラムおよび記録媒体
JP2013250098A (ja) 配線欠陥検出方法および配線欠陥検出装置、並びに配線基板の製造方法
JP2014025902A (ja) 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法
JP2014153177A (ja) 検査装置および検査方法
JP2011007647A (ja) Ｔｆｔ基板検査装置用プローバフレームの検査装置
JP5893436B2 (ja) 画像表示された線領域の先端位置を特定する先端位置特定方法および先端位置特定装置、並びに、短絡欠陥の位置を特定する位置特定方法および位置特定装置
JP2013108854A (ja) 配線欠陥検査方法および配線欠陥検査装置
JP2009277913A (ja) 配線検査方法、配線検査装置、およびｔｆｔアレイ検査装置
JPH04219790A (ja) 短絡欠陥位置検出方法および短絡欠陥修繕装置
JPH03259223A (ja) 薄膜トランジスタ基板検査装置
KR20040069817A (ko) 전/후면 겸용 불량 위치 검출 장치 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12870287

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12870287

Country of ref document: EP

Kind code of ref document: A1