JP2019090940A - 画素検査方法、画素検査装置、表示装置 - Google Patents

画素検査方法、画素検査装置、表示装置 Download PDF

Info

Publication number
JP2019090940A
JP2019090940A JP2017220101A JP2017220101A JP2019090940A JP 2019090940 A JP2019090940 A JP 2019090940A JP 2017220101 A JP2017220101 A JP 2017220101A JP 2017220101 A JP2017220101 A JP 2017220101A JP 2019090940 A JP2019090940 A JP 2019090940A
Authority
JP
Japan
Prior art keywords
inspection
pixel
signal
signal line
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017220101A
Other languages
English (en)
Inventor
英明 春原
Hideaki Haruhara
英明 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2017220101A priority Critical patent/JP2019090940A/ja
Priority to CN201811270687.5A priority patent/CN109949724B/zh
Priority to US16/182,534 priority patent/US10885820B2/en
Publication of JP2019090940A publication Critical patent/JP2019090940A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

【課題】ＡＳＬ検査方式を使用した、表示装置の画素検査における省電を達成する。【解決手段】検査用トランジスタ（２４）のゲート電極（Ｇ）にスイッチ信号を印加するスイッチ信号印加工程と、前記検査用トランジスタ（２４）のソース電極（Ｓ）に検査用データ信号を印加する検査用データ信号印加工程とを備えた画素検査方法において、前記スイッチ信号と前記検査用データ信号とによって、前記ゲート電極（Ｇ）への印加電圧の制御を行う。【選択図】図１

Description

本発明は表示装置の画素の検査方法、および当該検査に使用される検査装置に関する。
パネルの外部に検査回路を実装することが困難である表示装置の画素検査において、ＡＳＬ検査方式が使用されることがある。特許文献１には、ＡＳＬ検査方式を使用して、表示装置の画素の欠陥を検出する方法が記載されている。
特開２０１３−１７８１７６号公報（２０１３年９月９日公開）
ＡＳＬ検査方式においては、表示装置の各信号配線に配置された、ＡＳＬトランジスタのようなスイッチング素子をターンオンし、画素のトランジスタに接続される、画素信号線への検査信号入力を行うことにより検査を実施する。ここで、スイッチング素子の制御のためには、一般に、約２０〜３０Ｖの高電圧の信号を、スイッチング素子に接続されたスイッチ信号線に印加する必要がある。このため、ＡＳＬ検査方式を使用した画素検査は、検査時の消費電力が高くなる問題がある。
上記の課題を解決するために、本発明の画素検査方法は、複数の画素ごとに複数の画素信号線を備えた表示装置において、各前記画素信号線に接続された検査用トランジスタを制御して、各前記画素信号線への検査用データ信号の入力を行う画素検査方法であって、前記検査用トランジスタのゲート電極にスイッチ信号を印加するスイッチ信号印加工程と、前記検査用トランジスタのソース電極に前記検査用データ信号を印加する検査用データ信号印加工程とを備え、前記スイッチ信号と前記検査用データ信号とによって、前記ゲート電極への印加電圧の制御を行う。
また、上記の課題を解決するために、本発明の画素検査装置は、複数の画素ごとに複数の画素信号線を備えた表示装置の検査において、各前記画素信号線への検査用データ信号の入力を行う画素検査装置であって、ドレイン電極が前記画素信号線に接続された検査用トランジスタと、前記検査用トランジスタのゲート電極と接続されたスイッチ信号線と、前記検査用トランジスタのソース電極と接続された検査信号線とを備え、前記スイッチ信号線に印加されるスイッチ信号と、前記検査信号線に印加される前記検査用データ信号とによって、前記ゲート電極への印加電圧の制御を行う。
スイッチ信号のみならず、検査用データ信号を使用してゲート電極への印加電圧を制御できるため、検査用トランジスタの制御に必要な信号の電圧を下げることができ、画素検査の省電につながる。
本発明の実施形態１に係る画素検査装置の一部における等価回路図である。 本発明の実施形態１に係る表示装置の上面図である。 本発明の実施形態１に係る画素検査方法を説明するフローチャートである。 本発明の実施形態１に係る画素検査方法における、検査用トランジスタのゲート電極に印加される信号の電圧の経時変化を示すグラフである。 比較形態に係る画素検査装置の一部における等価回路図である。 本発明の実施形態２に係る画素検査装置の一部における等価回路図である。 本発明の実施形態２に係る画素検査方法における、検査用トランジスタのゲート電極に印加される信号の電圧の経時変化を示すグラフである。
〔実施形態１〕
図２は、本実施形態に係る表示装置２の上面図である。本実施形態において、表示装置２は、画素検査装置４と、表示パネル６とを備える。画素検査装置４は、表示パネル６の周囲に形成されている。表示パネル６は、マトリクス状に配置された複数の画素と、当該画素ごとに形成された、画素を駆動する複数のトランジスタとを備える。
画素検査装置４は、スイッチドライバ８と、ゲート線用検査信号ドライバ１０と、ソース線用検査信号ドライバ１２とを備える。スイッチドライバ８と、ゲート線用検査信号ドライバ１０と、ソース線用検査信号ドライバ１２とは、それぞれ、スイッチ信号線１４、および、ゲート線用検査信号線１６とソース線用検査信号線１８とを含む検査信号線が接続されている。
スイッチ信号線１４は、表示パネル６の隣接する２辺に沿って、当該２辺の周囲にわたって形成されている。ゲート線用検査信号線１６とソース線用検査信号線１８とは、スイッチ信号線１４の形成された２辺のうち、それぞれ、一方の辺と他方の辺とに沿って形成されている。図２において、ゲート線用検査信号線１６とソース線用検査信号線１８とは、それぞれ２本ずつ図示されているが、画素検査装置４は、これより多くのゲート線用検査信号線１６とソース線用検査信号線１８とを備えていてもよい。
ゲート線用検査信号線１６とソース線用検査信号線１８とは、それぞれ、ゲート信号線２０とソース信号線２２とに接続されている。ゲート信号線２０とソース信号線２２とは、表示パネル６の画素のトランジスタにおける、ゲート電極とソース電極とにそれぞれ接続される画素信号線である。また、ゲート信号線２０とソース信号線２２とは、表示パネル６における、図示しないゲートドライバとソースドライバとに接続される。ゲートドライバとソースドライバとは、表示パネル６のトランジスタの制御、ひいては表示パネル６の表示の制御に使用される。
なお、画素検査装置４は、表示装置２の実際の使用時には、ゲート信号線２０とソース信号線２２とに信号を入力しないように構成される。また、本実施形態においては、表示装置２が画素検査装置４を備えるが、実際には、表示装置２の出荷時に、画素検査装置４が形成された基板がカットされ、廃棄されていてもよい。
スイッチ信号線１４と、ゲート線用検査信号線１６およびソース線用検査信号線１８と、ゲート信号線２０およびソース信号線２２との関係を、図１を参照して詳細に説明する。図１は、画素検査装置４の一部を拡大して示す等価回路図であり、図２の領域Ａについて拡大した図である。
図１に示すように、画素検査装置４は、ソース信号線２２ごとに検査用トランジスタ２４を備える。検査用トランジスタ２４は、ドレイン電極Ｄと、ソース電極Ｓと、ゲート電極Ｇとを備える。ドレイン電極Ｄと、ソース電極Ｓと、ゲート電極Ｇとは、それぞれ、ソース信号線２２と、ソース線用検査信号線１８と、スイッチ信号線１４とが接続されている。なお、検査用トランジスタ２４によって、ソース電極Ｓに接続されるソース線用検査信号線１８は、それぞれ異なっていてもよい。
さらに、画素検査装置４は、ソース信号線２２ごとにキャパシタ２６を備える。キャパシタ２６は、ゲート電極Ｇに接続するスイッチ信号線１４と、ドレイン電極Ｄに接続するソース信号線２２との間に形成されている。
なお、図１においては、画素検査装置４のうち、ソース線用検査信号線１８とソース信号線２２とが形成されている箇所について図示している。しかし、画素検査装置４は、ゲート線用検査信号線１６とゲート信号線２０とが形成されている箇所についても、同一の構成を備えている。
図３および図４を参照して、本実施形態に係る画素検査装置４を使用して、表示装置２の画素の検査を行う方法を詳細に説明する。図３は、本実施形態に係る画素検査方法を説明するためのフローチャートである。図４は、本実施形態において実施される画素検査方法の間の、ゲート電極Ｇに印加される電圧の経時変化を示すグラフである。
ここで、図４に示すＶ１とは、スイッチ信号線１４に供給するスイッチ信号の実効電圧を表す。また、図４に示すＶ２は、検査用トランジスタ２４のターンオン電圧である。すなわち、Ｖ２とは、ソース線用検査信号線１８に供給され、検査用トランジスタ２４を介して、ソース信号線２２に流れる信号が、画素の検査が可能である電圧を超えるために必要な、検査用トランジスタ２４のスイッチ信号の電圧である。また、ΔＶは、Ｖ１とＶ２との差を表す。
本実施形態における表示装置２の検査工程は、表示パネル６の各構成要素を製造し、表示パネル６の周囲に画素検査装置４を実装した後に実行されてもよい。当該検査工程において、はじめに、スイッチドライバ８を使用して、スイッチ信号線１４にＶ１の実効電圧を有するスイッチ信号を供給する（ステップＳ１）。
次いで、ソース線用検査信号ドライバ１２を使用して、ソース線用検査信号線１８の何れかに、検査用データ信号を供給する（ステップＳ２）。検査用データ信号が供給されるソース線用検査信号線１８は、何れか１本でもよく、複数本であってもよい。なお、図４における第１期間Ｐ１は、スイッチ信号線１４にスイッチ信号を供給してから、ソース線用検査信号線１８に検査用データ信号を供給するまでの期間を表す。
ステップＳ２の操作により、検査用トランジスタ２４のソース電極Ｓに検査用データ信号が印加される。ここで、検査用トランジスタ２４には、Ｖ１の電圧を有するスイッチ信号がゲート電極Ｇに印加されている。このため、高抵抗ながらも、ソース電極Ｓに印加された信号の一部は、検査用トランジスタ２４のチャネルを介して、ドレイン電極Ｄからソース信号線２２に供給される。ただし、この時点においては、画素の検査に必要な電圧を有する検査用データ信号が、ソース信号線２２に供給されていなくともよい。
ソース信号線２２とゲート電極Ｇとの間には、キャパシタ２６が形成されている。このため、ステップＳ２の操作により、ソース信号線２２に供給された検査用データ信号により、キャパシタ２６が次第に充電される。このため、ゲート電極Ｇには、スイッチ信号線１４に供給されたスイッチ信号に加えて、キャパシタ２６による電圧印加が発生する。このため、ゲート電極Ｇに印加される信号は、Ｖ１を超えて、Ｖ２に到達する。これにより、検査用トランジスタ２４のゲート電極ＧにＶ２の電圧を有する信号が印加され、検査用トランジスタ２４がターンオンされる（ステップＳ３）。なお、図４における第２期間Ｐ２は、ソース線用検査信号線１８に検査用データ信号を供給してから、検査用トランジスタ２４がターンオンされるまでの期間を表す。
検査用トランジスタ２４がターンオンされると、検査用トランジスタ２４のチャネルの抵抗が下がり、ソース線用検査信号線１８に供給された検査用データ信号が、検査用トランジスタ２４を介して、より多くソース信号線２２に流れる。ステップＳ３以降にソース信号線２２に供給される検査用データ信号は、画素の検査に必要な電圧を有している。
本実施形態においては、上記ステップＳ２と同様に、ゲート線用検査信号ドライバ１０を使用して、ゲート線用検査信号線１６の何れかにおいても、検査用データ信号を供給する。このため、上記と同様の原理により、ゲート信号線２０においても、画素の検査に必要な電圧を有した検査用データ信号が供給される。
これにより、検査用データ信号が供給されたゲート信号線２０とソース信号線２２との交点における画素のトランジスタのゲート電極およびソース電極に、検査用データ信号が入力される。したがって、当該画素におけるトランジスタを駆動し、画素の検査が行える（ステップＳ４）。なお、画素の検査は、画素の点灯試験であってもよく、その他、画素のトランジスタを駆動することにより行われる従来公知の検査方法であってもよい。
画素の検査が終了した後、ソース線用検査信号線１８への検査用データ信号の供給を止める（ステップＳ５）。これにより、ソース信号線２２へ供給される検査用データ信号の電圧が低減される。したがって、キャパシタ２６の放電が開始されることにより、検査用トランジスタ２４のゲート電極Ｇに印加される信号の電圧が下がり、Ｖ２を下回る。このため、検査用トランジスタ２４がターンオフされる（ステップＳ６）。ゲート電極Ｇに印加される信号の電圧低下は、当該信号の電圧がＶ１に低下するまで続く。
なお、図４における第３期間Ｐ３は、検査用トランジスタ２４がターンオンされている期間を表す。また、図４における第４期間Ｐ４は、ソース線用検査信号線１８への検査用データ信号の供給が停止し、ゲート電極Ｇに印加される信号の電圧がＶ２からＶ１へと低下していく期間を表す。また、図４における第５期間Ｐ５は、ゲート電極Ｇに印加される信号の電圧がＶ１まで低下した以降の期間を表す。
次いで、検査用データ信号の供給を行う、他のソース線用検査信号線１８を選択し（ステップＳ７）、再びステップＳ２を行う。以降、ステップＳ２からステップＳ７を、表示パネル６の全ての画素に対する検査が完了するまで行う。上記操作は、ゲート線用検査信号線１６およびゲート信号線２０に対しても同様に行われる。表示パネル６の全ての画素に対する検査が完了した後、スイッチ信号線１４へのスイッチ信号の供給を停止する（ステップＳ８）ことにより、全ての画素検査工程が完了する。
本実施形態においては、ソース線用検査信号線１８に供給され、検査用トランジスタ２４を介してソース信号線２２に供給される、検査用データ信号が、ソース信号線２２とゲート電極Ｇとの間に形成されたキャパシタ２６にも供給される。キャパシタ２６に供給される検査用データ信号によって、ゲート電極Ｇに印加される信号の電圧が増大する。したがって、本実施形態に係る表示装置２の画素検査方法は、スイッチ信号線１４に供給されるスイッチ信号のみならず、検査用データ信号によっても、ゲート電極Ｇへの印加電圧の制御を行える。
したがって、スイッチ信号線１４に、ターンオン電圧であるＶ２の電圧を有するスイッチ信号を供給する必要がない。スイッチ信号線１４には、Ｖ２よりもΔＶ低い電圧のＶ１の電圧を有するスイッチ信号を供給すればよく、この場合においても、図４に示す第３期間Ｐ３において、表示パネル６の画素の検査が可能である。ゆえに、スイッチ信号線１４に供給されるスイッチ信号の電圧が、ΔＶだけ低減されるため、従来よりも消費電力を抑えて、表示装置２の画素の検査を行うことが可能である。
図５は比較形態に係る画素検査装置の一部を拡大して示す等価回路図であり、図１に対応する位置を拡大して示す。比較形態においては、キャパシタ２６が無いため、検査用トランジスタ２４をターンオンさせるために、スイッチ信号線１４にＶ２の実効電圧を有するスイッチ信号を検査工程中常時供給する必要がある。このため、表示装置の画素検査工程における消費電力の増大につながる。
〔実施形態２〕
図６は、本実施形態に係る画素検査装置２８の一部を拡大して示す等価回路図であり、図１に対応する位置を拡大して示す。本実施形態に係る画素検査装置２８は、前実施形態に係る画素検査装置４と比較して、キャパシタ２６が、検査用トランジスタ２４のソース電極Ｓとゲート電極Ｇとの間に形成されている点においてのみ異なる。
本実施形態においても、表示装置２の画素検査工程は、図３のフローチャートに示す、ステップＳ１からステップＳ８を実行することにより行われる。この場合、本実施形態において実施される画素検査方法の間の、ゲート電圧に印加される信号の電圧の経時変化は、図７のグラフに示される。図７における第１期間Ｐ１から第５期間Ｐ５は、図４における第１期間Ｐ１から第５期間Ｐ５が表す期間と対応する。
本実施形態においては、第２期間Ｐ２の期間が、前実施形態における第２期間Ｐ２よりも短い点が、前実施形態と異なっている。すなわち、本実施形態においては、ソース線用検査信号線１８に検査用データ信号を供給し始めてから、ゲート電極Ｇに印加される信号の電圧がＶ２に到達するまでの期間が、前実施形態よりも短い。これは、検査用データ信号の一部が、検査用トランジスタ２４のチャネルを介することなく、直接キャパシタ２６に充電されるため、ゲート電極Ｇに印加される信号の電圧の上昇が早まったことによる。
また、第４期間Ｐ４の期間が、前実施形態における第４期間Ｐ４よりも短い。すなわち、ステップＳ４が完了し、ソース線用検査信号線１８への検査用データ信号の供給を停止してから、ゲート電極Ｇに印加される信号の電圧がＶ１に低下するまでの期間が、前実施形態よりも短い。これは、キャパシタ２６の放電が、画素のトランジスタおよび画素容量に接続するソース信号線２２よりも抵抗の低い、ソース線用検査信号線１８を介して速やかに行われることによる。
本実施形態においては、検査用データ信号によって、ゲート電極Ｇへの印加電圧の制御を行うためのキャパシタ２６が、ソース電極Ｓとゲート電極Ｇとの間に形成されていることにより、第２期間Ｐ２および第４期間Ｐ４の期間を短縮できる。このため、検査時間を短縮できるため、表示装置２の画素検査工程における消費電力をさらに抑え、表示装置２の製造工程のタスクタイムを低減できる。
さらに、ソース信号線２２とゲート電極Ｇとの間に容量を形成しないため、表示パネル６の画素における画素容量への充電不足により、検査に不良が発生する可能性を低減できる。このため、表示装置２の製造における歩留まりをより改善できる。
〔まとめ〕
本発明の態様１に係る画素検査方法は、複数の画素ごとに複数の画素信号線を備えた表示装置において、各前記画素信号線に接続された検査用トランジスタを制御して、各前記画素信号線への検査用データ信号の入力を行う画素検査方法であって、前記検査用トランジスタのゲート電極にスイッチ信号を印加するスイッチ信号印加工程と、前記検査用トランジスタのソース電極に前記検査用データ信号を印加する検査用データ信号印加工程とを備え、前記スイッチ信号と前記検査用データ信号とによって、前記ゲート電極への印加電圧の制御を行う。
上記の構成によれば、スイッチ信号のみならず、検査用データ信号を使用して、ゲート電極への印加電圧の制御を行うことにより、スイッチ信号の電圧を低減することが可能である。このため、表示装置の画素の検査における消費電力を低減することが可能である。
本発明の態様２に係る画素検査方法は、上記態様１において、前記ゲート電極と前記画素信号線との間に容量を形成することにより、前記印加電圧の制御を行ってもよい。
上記の構成によれば、検査用トランジスタのチャネルを介して画素信号線に供給される検査用データ信号から、容量の充電が可能である。ゆえに、当該容量による、ゲート電極の昇圧により、スイッチ信号の電圧の低減が可能である。
本発明の態様３に係る画素検査方法は、上記態様１において、前記ゲート電極と前記ソース電極との間に容量を形成することにより、前記印加電圧の制御を行ってもよい。
上記の構成によれば、ソース電極に印加される検査用データ信号が、検査用トランジスタを介することなく、容量に直接充電され、かつ、抵抗の高い画素信号線を介することなく、容量から放電される。このため、ゲート電極への印加電圧の制御をより俊敏に行うことができる。また、ゲート電極と画素信号線との間に容量を形成しない場合には、画素容量への検査用データ信号の充電不足が発生する可能性を低減できる。
本発明の態様４に係る画素検査装置は、複数の画素ごとに複数の画素信号線を備えた表示装置の検査において、各前記画素信号線への検査用データ信号の入力を行う画素検査装置であって、ドレイン電極が前記画素信号線に接続された検査用トランジスタと、前記検査用トランジスタのゲート電極と接続されたスイッチ信号線と、前記検査用トランジスタのソース電極と接続された検査信号線とを備え、前記スイッチ信号線に印加されるスイッチ信号と、前記検査信号線に印加される前記検査用データ信号とによって、前記ゲート電極への印加電圧の制御を行う。
上記の構成によれば、態様１と同様の効果を奏する。
本発明の態様５に係る画素検査装置は、上記態様４において、前記ゲート電極と前記画素信号線との間にキャパシタを備える。
上記の構成によれば、態様２と同様の効果を奏する。
本発明の態様６に係る画素検査装置は、上記態様４において、前記ゲート電極と前記ソース電極との間にキャパシタを備える。
上記の構成によれば、態様３と同様の効果を奏する。
本発明の態様７に係る表示装置は、上記態様４から６における画素検査装置を備える。
上記の構成によれば、製造時の消費電力を低減した表示装置を提供できる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
２ 表示装置
４、２８ 画素検査装置
１４ スイッチ信号線
１６ ゲート線用検査信号線
１８ ソース線用検査信号線
２０ ゲート信号線（画素信号線）
２２ ソース信号線（画素信号線）
２４ 検査用トランジスタ
２６ キャパシタ
Ｄ ドレイン電極
Ｇ ゲート電極
Ｓ ソース電極

Claims (7)

  1. 複数の画素ごとに複数の画素信号線を備えた表示装置において、各前記画素信号線に接続された検査用トランジスタを制御して、各前記画素信号線への検査用データ信号の入力を行う画素検査方法であって、
    前記検査用トランジスタのゲート電極にスイッチ信号を印加するスイッチ信号印加工程と、
    前記検査用トランジスタのソース電極に前記検査用データ信号を印加する検査用データ信号印加工程とを備え、
    前記スイッチ信号と前記検査用データ信号とによって、前記ゲート電極への印加電圧の制御を行う画素検査方法。
  2. 前記ゲート電極と前記画素信号線との間に容量を形成することにより、前記印加電圧の制御を行う請求項１に記載の画素検査方法。
  3. 前記ゲート電極と前記ソース電極との間に容量を形成することにより、前記印加電圧の制御を行う請求項１に記載の画素検査方法。
  4. 複数の画素ごとに複数の画素信号線を備えた表示装置の検査において、各前記画素信号線への検査用データ信号の入力を行う画素検査装置であって、
    ドレイン電極が前記画素信号線に接続された検査用トランジスタと、
    前記検査用トランジスタのゲート電極と接続されたスイッチ信号線と、
    前記検査用トランジスタのソース電極と接続された検査信号線とを備え、
    前記スイッチ信号線に印加されるスイッチ信号と、前記検査信号線に印加される前記検査用データ信号とによって、前記ゲート電極への印加電圧の制御を行う画素検査装置。
  5. 前記ゲート電極と前記画素信号線との間にキャパシタを備えた請求項４に記載の画素検査装置。
  6. 前記ゲート電極と前記ソース電極との間にキャパシタを備えた請求項４に記載の画素検査装置。
  7. 請求項４から６の何れか１項に記載の画素検査装置を備えた表示装置。
JP2017220101A 2017-11-15 2017-11-15 画素検査方法、画素検査装置、表示装置 Pending JP2019090940A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017220101A JP2019090940A (ja) 2017-11-15 2017-11-15 画素検査方法、画素検査装置、表示装置
CN201811270687.5A CN109949724B (zh) 2017-11-15 2018-10-29 像素检查方法、像素检查装置、显示装置
US16/182,534 US10885820B2 (en) 2017-11-15 2018-11-06 Pixel inspection method, pixel inspection device, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017220101A JP2019090940A (ja) 2017-11-15 2017-11-15 画素検査方法、画素検査装置、表示装置

Publications (1)

Publication Number Publication Date
JP2019090940A true JP2019090940A (ja) 2019-06-13

Family

ID=66433578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017220101A Pending JP2019090940A (ja) 2017-11-15 2017-11-15 画素検査方法、画素検査装置、表示装置

Country Status (3)

Country Link
US (1) US10885820B2 (ja)
JP (1) JP2019090940A (ja)
CN (1) CN109949724B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200133079A (ko) * 2019-05-16 2020-11-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 검사 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918147B2 (ja) * 2001-06-22 2007-05-23 株式会社日立製作所 液晶表示装置および携帯情報機器
JP3879668B2 (ja) * 2003-01-21 2007-02-14 ソニー株式会社 液晶表示装置とその検査方法
JP4262521B2 (ja) * 2003-05-28 2009-05-13 シャープ株式会社 表示装置及びその検査方法
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
US20050258867A1 (en) * 2004-05-21 2005-11-24 Seiko Epson Corporation Electronic circuit, electro-optical device, electronic device and electronic apparatus
KR100623813B1 (ko) * 2004-12-10 2006-09-19 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 구동방법
JP2008241780A (ja) * 2007-03-26 2008-10-09 Sony Corp 表示装置及び電子機器
CN100561552C (zh) * 2007-03-28 2009-11-18 中国科学院微电子研究所 用于有机电致发光显示器或照明器件的容错电路
JP5116359B2 (ja) * 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
CN101673511B (zh) * 2009-10-27 2011-09-07 友达光电股份有限公司 具有省电功能的有机发光显示装置
CA2687631A1 (en) * 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
KR101859470B1 (ko) * 2011-05-27 2018-06-28 엘지디스플레이 주식회사 발광표시장치
JP2013178176A (ja) * 2012-02-28 2013-09-09 Sharp Corp 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法
GB2533951A (en) * 2015-01-08 2016-07-13 Sharp Kk Active matrix device and method of driving
WO2016185642A1 (ja) * 2015-05-21 2016-11-24 パナソニック液晶ディスプレイ株式会社 表示パネル
JP6653593B2 (ja) * 2016-02-29 2020-02-26 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の検査方法

Also Published As

Publication number Publication date
CN109949724A (zh) 2019-06-28
US10885820B2 (en) 2021-01-05
US20190147780A1 (en) 2019-05-16
CN109949724B (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
US8923472B2 (en) Flip flop, shift register, driver circuit, and display device
KR100608191B1 (ko) 액정 표시 장치
KR20130131332A (ko) 게이트 구동 회로 및 방법, 및 액정 디스플레이
TW201500829A (zh) 電泳顯示器及操作電泳顯示器的方法
TWI462082B (zh) 一電泳顯示裝置之穩定期控制
JP2005292831A (ja) 液晶表示装置
KR102281814B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
TWI657424B (zh) 主動矩陣基板、及包含其之顯示裝置
TWI661416B (zh) 主動矩陣基板、及包含其之顯示裝置
KR20180110705A (ko) 표시 장치
JP2005114952A (ja) 液晶表示装置、電源回路および液晶表示装置の制御方法
JP2005121911A (ja) 表示装置の駆動回路及びその駆動方法
JP2008299941A (ja) シフトレジスタ回路及び表示装置
JP2005049849A (ja) 表示装置
CN106023911B (zh) 半导体装置以及半导体装置的控制方法
KR20070095585A (ko) 게이트 구동회로 및 이를 갖는 표시 장치
KR20200137817A (ko) 게이트 구동회로 및 이의 수리 방법
WO2013021623A1 (ja) 画像表示装置の駆動方法
JP2019090940A (ja) 画素検査方法、画素検査装置、表示装置
US7948278B2 (en) Load capacity driving circuit
JP2005266342A (ja) Ｔｆｔアレイ試験方法
JP2017068117A (ja) 表示装置及びその駆動方法
JP2015060216A (ja) 表示装置
CN107437396B (zh) 显示装置
US20160365060A1 (en) Display device and production method thereof