JP2017068117A - 表示装置及びその駆動方法 - Google Patents

Abstract

【課題】グループ毎にゲート線を走査する駆動方式の表示装置における表示ムラを低減する。【解決手段】表示装置は、データ線と、複数のグループに分けられたゲート線と、一方の導通電極がゲート線の端部に接続されたセレクタトランジスタと、グループごとに設けられ、セレクタトランジスタの制御電極に接続された選択信号供給配線と、互いに異なるグループに対応する複数のセレクタトランジスタそれぞれの他方の導通電極に共通して接続された複数のゲート電圧供給配線と、選択信号供給配線に制御電圧を供給するとともに、ゲート電圧供給配線に順次ゲート電圧を供給するゲートドライバと、を含み、ゲートドライバは、各グループにおいて、ゲート電圧供給配線に、画素トランジスタをオンする第１ゲート電圧を供給する前に、第１ゲート電圧よりも電圧レベルが低い第２ゲート電圧を供給する。【選択図】図７

Description

本発明は、表示装置及びその駆動方法に関する。

近年、表示パネルは、高精細化に伴いゲート線の本数が増加している。ゲート線の本数が増加すると、ゲート線の引き出し線の本数も増加し、額縁領域の面積が増大する。この問題を解決し得る構成として、例えば特許文献１には、ゲート線を複数のブロック（グループ）に分け、ブロック毎にゲート線を走査する駆動方式が開示されている。この駆動方式によれば、ゲート線の引き出し線の本数を少なくできるため、額縁領域の面積を縮小できる。

特開２００８−７７００７号公報

しかし、上記従来の技術では、以下の問題が生じる。一般的に薄膜トランジスタ（ＴＦＴ）は、ゲートオン電圧が印加されてから時間の経過に従って、ドレイン電流が減少する特性を有している。この特性により、上記駆動方式の表示装置において、画素に設けられる薄膜トランジスタのゲートオン電圧となる、選択スイッチの薄膜トランジスタの出力電圧は、ブロック内の先頭ライン（１番目）のゲート線に供給される出力電圧が最も高く、ブロック内の最終ライン（例えば３０番目）のゲート線に供給される出力電圧が最も低くなる。このため、隣り合う２つのブロックにおいて、先に走査されるブロックの最終ラインのゲート線に供給される出力電圧と、後に走査されるブロックの先頭ラインのゲート線に供給される出力電圧との差が大きくなる。これにより、特に選択スイッチに経時劣化が生じると、表示画像におけるブロックの境界に対応する領域に、段差等の表示ムラが視認されやすくなるという問題が生じる。

本発明は、上記問題点に鑑みてなされたものであり、その目的は、グループ毎にゲート線を走査する駆動方式の表示装置における表示ムラを低減することにある。

上記課題を解決するために、本発明に係る表示装置は、第１方向に延在する複数のデータ線と、第２方向に延在するとともに、第１方向に隣り合う複数本ずつが１つのグループに分けられた複数のゲート線と、それぞれの一方の導通電極が前記複数のゲート線それぞれの端部に接続された複数のセレクタトランジスタと、前記グループごとに設けられ、該グループに対応する複数の前記セレクタトランジスタそれぞれの制御電極に接続された複数の選択信号供給配線と、互いに異なる前記グループに対応する複数の前記セレクタトランジスタそれぞれの他方の導通電極に共通して接続された複数のゲート電圧供給配線と、前記複数の選択信号供給配線それぞれに、前記セレクタトランジスタをオン又はオフする制御電圧を供給するとともに、前記複数のゲート電圧供給配線それぞれに、順次、ゲート電圧を供給するゲートドライバと、を含み、前記ゲートドライバは、前記各グループにおいて、複数の前記ゲート電圧供給配線のうち少なくとも１本に、前記データ線及び前記ゲート線の交差部に配置された画素トランジスタをオンする第１ゲート電圧を供給する前に、前記第１ゲート電圧よりも電圧レベルが低い第２ゲート電圧を供給する、ことを特徴とする。

本発明に係る表示装置では、前記ゲートドライバは、全ての前記ゲート電圧供給配線に、前記第１ゲート電圧を供給する前に前記第２ゲート電圧を供給してもよい。

本発明に係る表示装置では、前記ゲートドライバは、隣り合う前記グループの境界の近傍に配置される前記ゲート線に接続された前記ゲート電圧供給配線に、前記第１ゲート電圧を供給する前に前記第２ゲート電圧を供給してもよい。

本発明に係る表示装置では、走査方向に隣り合う第１ゲート線と第２ゲート線とにおいて、前記ゲートドライバは、前記第１ゲート線に接続された前記ゲート電圧供給配線に、前記第１ゲート電圧を供給している期間に、前記第２ゲート線に接続された前記ゲート電圧供給配線に、前記第２ゲート電圧を供給してもよい。

本発明に係る表示装置では、前記第１ゲート電圧をＶｇｈ１とし、前記第２ゲート電圧をＶｇｈ２としたとき、前記第２ゲート電圧Ｖｇｈ２は、（Ｖｇｈ１）／３≦Ｖｇｈ２＜Ｖｇｈ１を満たすように設定されてもよい。

本発明に係る表示装置では、前記第２ゲート電圧の電源ラインに抵抗が設けられてもよい。

本発明に係る表示装置では、前記ゲート電圧供給配線に供給される前記ゲート電圧の信号波形は、前半から後半に向かって上昇する階段形状を含んでもよい。

本発明に係る表示装置では、前記ゲート電圧供給配線に供給される前記ゲート電圧の信号波形は、前半から後半に向かって徐々に上昇するスロープ形状を含んでもよい。

本発明に係る表示装置では、前記第２ゲート電圧は、前記画素トランジスタをオンする電圧レベルを有してもよい。

また上記課題を解決するために、本発明に係る表示装置の駆動法は、第１方向に延在する複数のデータ線と、第２方向に延在するとともに、第１方向に隣り合う複数本ずつが１つのグループに分けられた複数のゲート線と、それぞれの一方の導通電極が前記複数のゲート線それぞれの端部に接続された複数のセレクタトランジスタと、前記グループごとに設けられ、該グループに対応する複数の前記セレクタトランジスタそれぞれの制御電極に接続された複数の選択信号供給配線と、互いに異なる前記グループに対応する複数の前記セレクタトランジスタそれぞれの他方の導通電極に共通して接続された複数のゲート電圧供給配線と、前記複数の選択信号供給配線それぞれに、前記セレクタトランジスタをオン又はオフする制御電圧を供給するとともに、前記複数のゲート電圧供給配線それぞれに、順次、ゲート電圧を供給するゲートドライバと、を含む表示装置の駆動方法であって、前記ゲートドライバは、前記各グループにおいて、複数の前記ゲート電圧供給配線のうち少なくとも１本に、前記データ線及び前記ゲート線の交差部に配置された画素トランジスタをオンする第１ゲート電圧を供給する前に、前記第１ゲート電圧よりも電圧レベルが低い第２ゲート電圧を供給する、ことを特徴とする。

本発明に係る表示装置及びその駆動方法によれば、グループ毎にゲート線を走査する駆動方式の表示装置における表示ムラを低減することができる。

本実施形態に係る液晶表示装置の概略構成を示す平面図及び側面図である。 本実施形態に係る表示パネルの概略構成を示す平面図である。 本実施形態に係る表示パネルの詳細な構成を示す平面図である。 一般的なゲートセレクタ方式における表示パネルの動作を示すタイミングチャートである。 セレクタＴＦＴにおいて、図４に示すゲートオン電圧Ｖｇｈを印加してから経過した時間ｔ（ｓ）と、出力電圧Ｖｇ（Ｖ）との関係を示すグラフである。 表示画像の段差（表示ムラ）を示す図である。 本実施形態に係るゲートセレクタ方式における表示パネルの動作を示すタイミングチャートである。 本実施形態に係る表示パネルの動作方法における、セレクタＴＦＴにおいて、図７に示すゲートオン電圧Ｖｇｈを印加してから経過した時間ｔ（ｓ）と、出力電圧Ｖｇ（Ｖ）との関係を示すグラフである。 本実施形態に係る表示パネルの他の動作方法における、時間ｔ（ｓ）と出力電圧Ｖｇ（Ｖ）との関係を示すグラフである。 本実施形態に係る表示パネルの他の動作方法における、時間ｔ（ｓ）と出力電圧Ｖｇ（Ｖ）との関係を示すグラフである。 本実施形態に係るゲートセレクタ方式における表示パネルの他の動作を示すタイミングチャートである。

本発明の一実施形態について、図面を用いて以下に説明する。本発明の実施形態では、表示装置として、液晶表示装置を例に挙げるが、本発明はこれに限定されず、例えば有機ＥＬ表示装置等であってもよい。また、本発明の実施形態では、ＣＯＧ（Chip On Glass）方式の液晶表示装置を例に挙げるが、これに限定されず、例えばＣＯＦ（Chip On Film）方式又はＴＣＰ（Tape Carrier Package）方式の液晶表示装置であってもよい。

図１は、本実施形態に係る液晶表示装置の概略構成を示す平面図及び側面図である。液晶表示装置１００は、表示パネル１０、ソースドライバＩＣ２、ゲートドライバＩＣ３、及び、バックライト装置（図示せず）を含んで構成されている。表示パネル１０は、薄膜トランジスタ基板４（ＴＦＴ基板）、カラーフィルタ基板５（ＣＦ基板）、及び、両基板間に挟持された液晶層６を含んでいる。ソースドライバＩＣ２及びゲートドライバＩＣ３は、ＴＦＴ基板４を構成するガラス基板上に直接搭載されている。ソースドライバＩＣ２及びゲートドライバＩＣ３は、表示パネル１０の一辺に沿って一列に並んで配置されている。なお、ソースドライバＩＣ及びゲートドライバＩＣの数は限定されない。また、表示パネル１０は、画像を表示する表示領域１０ａと、表示領域１０ａの周囲の額縁領域１０ｂとを含んでいる。

図２は、表示パネル１０における表示領域１０ａの概略構成を示す平面図である。表示パネル１０には、第１方向（例えば行方向）に延在する複数のデータ線１１と、第２方向（例えば列方向）に延在する複数のゲート線１２とが設けられている。各データ線１１と各ゲート線１２との各交差部には、薄膜トランジスタ（以下、画素ＴＦＴという。）１３が設けられている。各データ線１１は対応するソースドライバＩＣ（図１参照）に電気的に接続されており、各ゲート線１２はゲートドライバＩＣ（図１参照）に電気的に接続されている。なお、符号Ｄ１は、列方向の最端部に配置される１番目のデータ線１１を示し、符号Ｄ２は、１番目のデータ線１１の列方向に隣り合う２番目のデータ線１１を示している。符号Ｇ１は、行方向の最端部に配置される１番目のゲート線１２を示し、符号Ｇ２は、２番目のゲート線１２の行方向に隣り合う２番目のゲート線１２を示している。

表示パネル１０には、各データ線１１と各ゲート線１２との各交差部に対応して、複数の画素１４がマトリクス状（行方向及び列方向）に配置されている。ＴＦＴ基板４には、画素１４ごとに配置される複数の画素電極１５と、複数の画素１４に共通する共通電極１６とが設けられている。なお、共通電極１６はＣＦ基板５に設けられてもよい。

各データ線１１には、対応するソースドライバＩＣ２からデータ信号（データ電圧）が供給される。各ゲート線１２には、ゲートドライバＩＣ３からゲート信号（後述する、ゲートオン電圧、プリゲート電圧、ゲートオフ電圧）が供給される。共通電極１６には、コモンドライバ（図示せず）から共通配線１７を介して共通電圧Ｖｃｏｍが供給される。ゲート信号のオン電圧（ゲートオン電圧）がゲート線１２に供給されると、ゲート線１２に接続された画素ＴＦＴ１３がオンし、画素ＴＦＴ１３に接続されたデータ線１１を介して、データ電圧が画素電極１５に供給される。画素電極１５に供給されたデータ電圧と、共通電極１６に供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトの光の透過率を制御することによって画像表示を行う。なお、カラー表示を行う場合は、ストライプ状のカラーフィルタで形成された赤色、緑色、青色に対応するそれぞれの画素１４の画素電極１５に接続されたそれぞれのデータ線１１に、所望のデータ電圧を供給することにより実現される。

図３は、表示パネル１０の詳細な構成を示す平面図である。表示パネル１０の額縁領域１０ｂの周縁部（図３では、左辺側）には、各データ線１１の一端が電気的に接続されるソースドライバＩＣ２（ＳＤ−ＩＣ）と、各ゲート線１２の一端が電気的に接続されるゲートドライバＩＣ３（ＧＤ−ＩＣ）と、共通配線１７の一端が接続される端子Ｖｃｏｍとが配置されている。ゲート線１２の一端は、ゲートセレクタ用の薄膜トランジスタ（以下、セレクタＴＦＴという。）２１の一方の導通電極（ソース電極）に接続されており、セレクタＴＦＴ２１の他方の導通電極（ドレイン電極）はゲート電圧供給配線３１に電気的に接続されている。セレクタＴＦＴ２１は、対応するゲート線１２を選択するためのスイッチとして機能する。１本のゲート電圧供給配線３１には、複数本のゲート線１２が電気的に接続されている。具体的には、例えば、ゲート線１２の本数が１９２０本の場合、１番目，３１番目，６１番目，…，１８９１番目のゲート線Ｇ１，Ｇ３１，Ｇ６１，…，Ｇ１８９１が、それぞれに対応するセレクタＴＦＴ２１を介してゲート電圧供給配線ＶＧ１に接続されており、２番目，３２番目，６２番目，…，１８９２番目のゲート線Ｇ２，Ｇ３２，Ｇ６２，…，Ｇ１８９２が、それぞれに対応するセレクタＴＦＴ２１を介してゲート電圧供給配線ＶＧ２に接続されている。同様に、３０番目，６０番目，９０番目，…，１９２０番目のゲート線Ｇ３０，Ｇ６０，Ｇ９０，…，Ｇ１９２０が、それぞれに対応するセレクタＴＦＴ２１を介してゲート電圧供給配線ＶＧ３０に接続されている。すなわち、図３の例では、ゲート線１２は、３０本おきに同一のゲート電圧供給配線３１に接続されている。１本のゲート電圧供給配線３１には、６４本のゲート線１２が電気的に接続されている。ゲート電圧供給配線ＶＧ１〜ＶＧ３０に接続される隣り合う３０本のゲート線１２は１つのグループを構成している。例えば、ゲート線Ｇ１〜Ｇ３０が１つのグループ（第１グループ）を構成し、ゲート線Ｇ３１〜Ｇ６０が１つのグループ（第２グループ）を構成し、ゲート線Ｇ１８９１〜Ｇ１９２０が１つのグループ（第６４グループ）を構成している。図３の例では、ゲート線１２は、６４個のグループで構成されている。

１つのグループに対応する３０個のセレクタＴＦＴ２１は、各制御電極（ゲート電極）が同一の選択信号供給配線３２に接続されている。例えば、ゲート線Ｇ１〜Ｇ３０を含む第１グループにおいて、ゲート線Ｇ１〜Ｇ３０のそれぞれに接続される３０個のセレクタＴＦＴ２１は、各制御電極が選択信号供給配線ＣＬＫ１に接続されている。また、ゲート線Ｇ３１〜Ｇ６０を含む第２グループにおいて、ゲート線Ｇ３１〜Ｇ６０のそれぞれに接続される３０個のセレクタＴＦＴ２１は、各制御電極が選択信号供給配線ＣＬＫ２に接続されている。同様に、ゲート線Ｇ１８９１〜Ｇ１９２０を含む第６４グループにおいて、ゲート線Ｇ１８９１〜Ｇ１９２０のそれぞれに接続される３０個のセレクタＴＦＴ２１は、各制御電極が選択信号供給配線ＣＬＫ６４に接続されている。すなわち、各グループに対して、互いに異なる選択信号供給配線３２が設けられている。

ここで、一般的なゲートセレクタ方式における表示パネルの動作について説明する。図４は、一般的なゲートセレクタ方式における表示パネルの動作を示すタイミングチャートである。ここでは、ゲートドライバＩＣが、通常のゲートオン電圧Ｖｇｈ及びゲートオフ電圧Ｖｇｌを、各ゲート電圧供給配線ＶＧ１〜ＶＧ３０に供給する場合の表示パネル（図３参照）の動作について説明する。図４に示すＣＫ１，ＣＫ２は、制御回路（図示せず）からゲートドライバＩＣ３に入力されるクロックを示し、ＣＬＫ１，ＣＬＫ２は、選択信号供給配線ＣＬＫ１，ＣＬＫ２に供給される電圧を示し、ＶＧ１〜ＶＧ３０は、ゲート電圧供給配線ＶＧ１〜ＶＧ３０に供給される電圧を示す。

先ず、ゲートドライバＩＣ３は、クロックＣＫ１の立ち上がりのタイミングで、選択信号供給配線ＣＬＫ１にセレクタＴＦＴ２１をオンする電圧Ｖｓｈを供給する。これにより、第１グループのゲート線Ｇ１〜Ｇ３０に接続されたセレクタＴＦＴ２１がオン状態になる。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１に、画素ＴＦＴ１３（図２参照）をオンする電圧（ゲートオン電圧Ｖｇｈ）を供給する。これにより、ゲート線Ｇ１に接続された１列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、１列目の画素電極１５に供給される。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１に、画素ＴＦＴ１３をオフする電圧（ゲートオフ電圧Ｖｇｌ）を供給するとともに、ゲート電圧供給配線ＶＧ２にゲートオン電圧Ｖｇｈを供給する。これにより、ゲート線Ｇ１に接続された１列目の画素ＴＦＴ１３がオフし、ゲート線Ｇ２に接続された２列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、２列目の画素電極１５に供給される。このように、表示パネル１０は、第１グループのゲート線Ｇ１〜Ｇ３０を順次駆動して、対応する画素電極１５にデータ電圧を供給する。

続いて、ゲートドライバＩＣ３は、クロックＣＫ１の立ち上がりのタイミングで、選択信号供給配線ＣＬＫ１にセレクタＴＦＴ２１をオフする電圧Ｖｓｌを供給するとともに、選択信号供給配線ＣＬＫ２に電圧Ｖｓｈを供給する。これにより、第１グループのゲート線Ｇ１〜Ｇ３０に接続されたセレクタＴＦＴ２１がオフし、第２グループのゲート線Ｇ３１〜Ｇ６０に接続されたセレクタＴＦＴ２１がオン状態になる。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１にゲートオン電圧Ｖｇｈを供給する。これにより、ゲート線Ｇ３１に接続された３１列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、３１列目の画素電極１５に供給される。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１にゲートオフ電圧Ｖｇｌを供給するとともに、ゲート電圧供給配線ＶＧ２にゲートオン電圧Ｖｇｈを供給する。これにより、ゲート線Ｇ３１に接続された３１列目の画素ＴＦＴ１３がオフし、ゲート線Ｇ３２に接続された３２列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、３２列目の画素電極１５に供給される。このように、表示パネル１０は、第２グループのゲート線Ｇ３１〜Ｇ６０を順次駆動して、対応する画素電極１５にデータ電圧を供給する。

以降、表示パネル１０は、各グループを順次駆動して、対応する画素電極１５にデータ電圧を供給する。

上記構成によれば、ゲートドライバＩＣ３に接続される配線の本数を、ゲート線１２の本数に比べて少なくすることができるため、全てのゲート線１２をゲートドライバＩＣに引き回す構成と比較して、列方向の額縁領域の面積を縮小することができる。

しかし、上記動作方法によれば、上述した通り、表示画像における、ブロック（グループ）の境界に対応する領域に段差等の表示ムラが視認されるという問題が生じる。図５は、セレクタＴＦＴにおいて、図４に示すゲートオン電圧Ｖｇｈを印加してから経過した時間ｔ（ｓ）と、出力電圧Ｖｇ（Ｖ）との関係を示すグラフである。薄膜トランジスタの特性に起因して、図５に示すように、ゲートオン電圧Ｖｇｈが印加されてから時間の経過に従って、出力電圧が低下する。このため、例えばブロック内の先頭（１番目）のゲート線Ｇ１に供給される出力電圧（最大出力電圧Ｖｇｍａｘ）と、最終（３０番目）のゲート線Ｇ３０に供給される出力電圧（最小出力電圧Ｖｇｍｉｎ）との差が大きくなる。例えば、図５において、左端のグラフはブロック内の１番目のゲート線Ｇ１に供給される出力電圧の変化に対応し、右端のグラフはブロック内の３０番目のゲート線Ｇ３０に供給される出力電圧の変化に対応している。上記ブロックの隣のブロックでは、３１番目のゲート線Ｇ３１に供給される出力電圧は、１番目のゲート線Ｇ１に供給される出力電圧と同じ値となる。よって、隣り合うブロックの境界には、１つのブロック内の最大電圧差と同じ電圧差が生じる。この電圧差が、図６に示すように、表示画像におけるブロックの境界に対応する領域に段差（表示ムラ）となって表れる。

本実施形態に係る液晶表示装置１００は、上記表示ムラを低減し得る構成を備えている。以下、この構成の詳細について説明する。

図７は、本実施形態に係るゲートセレクタ方式における表示パネル１０の動作を示すタイミングチャートである。図７に示すＣＫ１，ＣＫ２は、制御回路（図示せず）からゲートドライバＩＣ３に入力されるクロックを示し、ＣＬＫ１，ＣＬＫ２は、選択信号供給配線ＣＬＫ１，ＣＬＫ２に供給される電圧を示し、ＶＧ１〜ＶＧ３０は、ゲート電圧供給配線ＶＧ１〜ＶＧ３０に供給される電圧を示す。また図７において、Ｖｇｈ１は、画素ＴＦＴ１３（図２参照）をオンする電圧（第１ゲート電圧）を示し、例えば図４のＶｇｈと同一の電圧レベル（電位）である。Ｖｇｈ２は、Ｖｇｈ１よりも電圧レベルが低い電圧（プリゲート電圧）（第２ゲート電圧）を示している。なお、Ｖｇｈ２は、画素ＴＦＴ１３をオンする電圧レベルを有していてもよい。

先ず、ゲートドライバＩＣ３は、クロックＣＫ１の立ち上がりのタイミングで、選択信号供給配線ＣＬＫ１にセレクタＴＦＴ２１をオンする電圧Ｖｓｈを供給する。これにより、第１グループのゲート線Ｇ１〜Ｇ３０に接続されたセレクタＴＦＴ２１がオン状態になる。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち下がりのタイミングで、ゲート電圧供給配線ＶＧ１にプリゲート電圧Ｖｇｈ２を供給する。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１に、電圧Ｖｇｈ１を供給する。これにより、ゲート線Ｇ１に接続されたセレクタＴＦＴ２１の出力電圧がＶｇｈ２からＶｇｈ１に上昇する。そして、ゲート線Ｇ１に接続された１列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、１列目の画素電極１５に供給される。また、ゲートドライバＩＣ３は、ゲート電圧供給配線ＶＧ１に電圧Ｖｇｈ１を供給している期間において、クロックＣＫ２の立ち下がりのタイミングで、ゲート電圧供給配線ＶＧ２に、プリゲート電圧Ｖｇｈ２を供給する。

次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１にゲートオフ電圧Ｖｇｌを供給するとともに、ゲート電圧供給配線ＶＧ２に電圧Ｖｇｈ１を供給する。これにより、ゲート線Ｇ１に接続されたセレクタＴＦＴ２１の出力電圧がＶｇｈ１からＶｇｈｌに低下し、ゲート線Ｇ２に接続されたセレクタＴＦＴ２１の出力電圧がＶｇｈ２からＶｇｈ１に上昇する。そして、ゲート線Ｇ１に接続された１列目の画素ＴＦＴ１３がオフし、ゲート線Ｇ２に接続された２列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、２列目の画素電極１５に供給される。このように、表示パネル１０は、第１グループのゲート線Ｇ１〜Ｇ３０を順次駆動して、対応する画素電極１５にデータ電圧を供給する。また、各ゲート線Ｇ１〜Ｇ３０には、電圧Ｖｇｈ１が供給される前に、電圧Ｖｇｈ１よりも電圧レベルが低いプリゲート電圧Ｖｇｈ２が供給される。

続いて、ゲートドライバＩＣ３は、クロックＣＫ１の立ち上がりのタイミングで、選択信号供給配線ＣＬＫ１にセレクタＴＦＴ２１をオフする電圧Ｖｓｌを供給するとともに、選択信号供給配線ＣＬＫ２に電圧Ｖｓｈを供給する。これにより、第１グループのゲート線Ｇ１〜Ｇ３０に接続されたセレクタＴＦＴ２１がオフし、第２グループのゲート線Ｇ３１〜Ｇ６０に接続されたセレクタＴＦＴ２１がオン状態になる。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち下がりのタイミングで、ゲート電圧供給配線ＶＧ１にプリゲート電圧Ｖｇｈ２を供給する。次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１に電圧Ｖｇｈ１を供給する。これにより、ゲート線Ｇ３１に接続されたセレクタＴＦＴ２１の出力電圧がＶｇｈ２からＶｇｈ１に上昇する。そして、ゲート線Ｇ３１に接続された３１列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、３１列目の画素電極１５に供給される。また、ゲートドライバＩＣ３は、ゲート電圧供給配線ＶＧ１に電圧Ｖｇｈ１を供給している期間において、クロックＣＫ２の立ち下がりのタイミングで、ゲート電圧供給配線ＶＧ２に、プリゲート電圧Ｖｇｈ２を供給する。

次に、ゲートドライバＩＣ３は、クロックＣＫ２の立ち上がりのタイミングで、ゲート電圧供給配線ＶＧ１にゲートオフ電圧Ｖｇｌを供給するとともに、ゲート電圧供給配線ＶＧ２に電圧Ｖｇｈ１を供給する。これにより、ゲート線Ｇ３１に接続されたセレクタＴＦＴ２１の出力電圧がＶｇｈ１からＶｇｈｌに低下し、ゲート線Ｇ３２に接続されたセレクタＴＦＴ２１の出力電圧がＶｇｈ２からＶｇｈ１に上昇する。そして、ゲート線Ｇ３１に接続された３１列目の画素ＴＦＴ１３がオフし、ゲート線Ｇ３２に接続された３２列目の画素ＴＦＴ１３がオン状態になり、ソースドライバＩＣ２から出力されたデータ電圧が、画素ＴＦＴ１３に接続されたデータ線１１を介して、３２列目の画素電極１５に供給される。このように、表示パネル１０は、第２グループのゲート線Ｇ３１〜Ｇ６０を順次駆動して、対応する画素電極１５にデータ電圧を供給する。また、各ゲート線Ｇ３１〜Ｇ６０には、電圧Ｖｇｈ１が供給される前に、電圧Ｖｇｈ１よりも電圧レベルが低いプリゲート電圧Ｖｇｈ２が供給される。

以降、表示パネル１０は、各グループを順次駆動して、対応する画素電極１５にデータ電圧を供給する。

本実施形態に係る表示パネル１０の動作方法では、セレクタＴＦＴ２１の出力電圧を、ゲートオフ電圧Ｖｇｌから一旦プリゲート電圧Ｖｇｈ２に上げて、その後に電圧Ｖｇｈ１に上げている。すなわち、セレクタＴＦＴ２１の出力電圧を、段階的に高くする。図８は、本実施形態に係る表示パネル１０の動作方法における、セレクタＴＦＴ２１において、図７に示すゲートオン電圧Ｖｇｈを印加してから経過した時間ｔ（ｓ）と、出力電圧Ｖｇ（Ｖ）との関係を示すグラフである。図７に示すように、本実施形態に係る上記動作方法によれば、経過時間に対する出力電圧の最大値（最大出力電圧Ｖｇｍａｘ）と最小値（最小出力電圧Ｖｇｍｉｎ）との差（電圧差）が、図５に示す電圧差よりも小さくなる。すなわち、例えばブロック内の１番目のゲート線Ｇ１に供給される出力電圧Ｖｇｍａｘと、３０番目のゲート線Ｇ３０に供給される出力電圧Ｖｇｍｉｎとの差が小さくなる。よって、隣り合うブロックの境界における電圧差が小さくなるため、表示画像におけるブロックの境界に対応する領域に段差（表示ムラ）を低減することができる。

ここで、上記電圧差は、プリゲート電圧Ｖｇｈ２の電圧値に応じて変動する。例えば、図８は、電圧Ｖｇｈ１が１５Ｖの場合に、プリゲート電圧Ｖｇｈ２を１０Ｖに設定したときのグラフである。すなわち、図８では、プリゲート電圧Ｖｇｈ２は、電圧Ｖｇｈ１の２／３の値に設定されている。また、図９は、電圧Ｖｇｈ１が１５Ｖの場合に、プリゲート電圧Ｖｇｈ２を５Ｖに設定したときのグラフである。すなわち、図９では、プリゲート電圧Ｖｇｈ２は、電圧Ｖｇｈ１の１／３の値に設定されている。プリゲート電圧Ｖｇｈ２を５Ｖに設定した場合でも、本実施形態に係る上記動作方法によれば、上記電圧差を図５に示す電圧差よりも小さくすることができるため、上記表示ムラを低減することができる。

プリゲート電圧Ｖｇｈ２の設定値について考察した結果によれば、プリゲート電圧Ｖｇｈ２は、Ｖｇｈ１が１５Ｖの場合、５（Ｖ）≦Ｖｇｈ２＜１５（Ｖ）を満たすことが好ましい。すなわち、プリゲート電圧Ｖｇｈ２は、（Ｖｇｈ１）／３≦Ｖｇｈ２＜Ｖｇｈ１を満たすことが好ましい。

以上のように、ゲートドライバＩＣ３は、ゲートオフ電圧Ｖｇｌ、プリゲート電圧Ｖｇｈ２、電圧Ｖｇｈ１を選択的に出力する。なお、ゲートオフ電圧Ｖｇｌは、例えば、−５．５Ｖに設定される。ゲートドライバＩＣ３は、これらＶｇｌ、Ｖｇｈ２、Ｖｇｈ１の３値のゲート電圧を切り替えて選択的に出力する。また、ゲート電圧供給配線３１に供給されるゲート電圧の信号波形は、図７に示すように、前半から後半に向かって上昇する階段形状を含んでいる。

本実施形態に係る液晶表示装置１００は、上記構成に限定されない。例えば、プリゲート電圧Ｖｇｈ２の電源ラインに抵抗が設けられていてもよい。これにより、図１１に示すように、ゲート電圧供給配線３１に供給されるゲート電圧は、徐々に上昇していく。すなわち、ゲート電圧供給配線３１に供給されるゲート電圧の信号波形は、前半から後半に向かって徐々に上昇するスロープ形状（傾斜）を含んでいる。

また、ゲートドライバＩＣ３がプリゲート電圧Ｖｇｈ２をゲート電圧供給配線３１に供給するタイミングは、電圧Ｖｇｈ１をゲート電圧供給配線３１に供給する前であればよい。例えば、ゲートドライバＩＣ３は、電圧Ｖｇｈ１をゲート電圧供給配線３１に供給する１水平走査期間（１Ｈ）前に、プリゲート電圧Ｖｇｈ２をゲート電圧供給配線３１に供給してもよいし、１／２Ｈ前に供給してもよいし、２Ｈ前に供給してもよい。

また、上記構成では、ゲートドライバＩＣ３は、全てのゲート電圧供給配線ＶＧ１〜ＶＧ３０に、プリゲート電圧Ｖｇｈ２を供給しているが、本発明はこれに限定されない。例えば、ゲートドライバＩＣ３は、ブロックの境界の近傍に配置されるゲート線１２に接続されるゲート電圧供給配線３１だけにプリゲート電圧Ｖｇｈ２を供給してもよい。

また、各ブロックにおいて、ブロック内におけるゲート線１２の位置に応じてプリゲート電圧Ｖｇｈ２の電圧値を異ならせてもよい。例えば、ブロック内において走査順が後のゲート線１２に接続されるゲート電圧供給配線３１に供給するプリゲート電圧Ｖｇｈ２の電圧値を、走査順が先のゲート線１２に接続されるゲート電圧供給配線３１に供給するプリゲート電圧Ｖｇｈ２の電圧値よりも高くしてもよい。すなわち、各ブロックにおいて、ゲート線１２の走査方向にいくに従って、対応するプリゲート電圧Ｖｇｈ２を徐々に高くなるように設定してもよい。

以上、本発明の一実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。

１００ 液晶表示装置、２ ソースドライバＩＣ、３ ゲートドライバＩＣ、４ 薄膜トランジスタ基板、５ カラーフィルタ基板、６ 液晶層、１０ 表示パネル、１０ａ 表示領域、１０ｂ 額縁領域、１１ データ線、１２ ゲート線、１３ 画素ＴＦＴ、１４ 画素、１５ 画素電極、１６ 共通電極、１７ 共通配線、２１ セレクタＴＦＴ、３１ ゲート電圧供給配線、３２ 選択信号供給配線。

Claims (10)

1. 第１方向に延在する複数のデータ線と、
   第２方向に延在するとともに、第１方向に隣り合う複数本ずつが１つのグループに分けられた複数のゲート線と、
   それぞれの一方の導通電極が前記複数のゲート線それぞれの端部に接続された複数のセレクタトランジスタと、
   前記グループごとに設けられ、該グループに対応する複数の前記セレクタトランジスタそれぞれの制御電極に接続された複数の選択信号供給配線と、
   互いに異なる前記グループに対応する複数の前記セレクタトランジスタそれぞれの他方の導通電極に共通して接続された複数のゲート電圧供給配線と、
   前記複数の選択信号供給配線それぞれに、前記セレクタトランジスタをオン又はオフする制御電圧を供給するとともに、前記複数のゲート電圧供給配線それぞれに、順次、ゲート電圧を供給するゲートドライバと、
   を含み、
   前記ゲートドライバは、前記各グループにおいて、複数の前記ゲート電圧供給配線のうち少なくとも１本に、前記データ線及び前記ゲート線の交差部に配置された画素トランジスタをオンする第１ゲート電圧を供給する前に、前記第１ゲート電圧よりも電圧レベルが低い第２ゲート電圧を供給する、
   ことを特徴とする表示装置。
2. 前記ゲートドライバは、全ての前記ゲート電圧供給配線に、前記第１ゲート電圧を供給する前に前記第２ゲート電圧を供給する、
   ことを特徴とする請求項１に記載の表示装置。
3. 前記ゲートドライバは、隣り合う前記グループの境界の近傍に配置される前記ゲート線に接続された前記ゲート電圧供給配線に、前記第１ゲート電圧を供給する前に前記第２ゲート電圧を供給する、
   ことを特徴とする請求項１に記載の表示装置。
4. 走査方向に隣り合う第１ゲート線と第２ゲート線とにおいて、前記ゲートドライバは、前記第１ゲート線に接続された前記ゲート電圧供給配線に、前記第１ゲート電圧を供給している期間に、前記第２ゲート線に接続された前記ゲート電圧供給配線に、前記第２ゲート電圧を供給する、
   ことを特徴とする請求項１に記載の表示装置。
5. 前記第１ゲート電圧をＶｇｈ１とし、前記第２ゲート電圧をＶｇｈ２としたとき、前記第２ゲート電圧Ｖｇｈ２は、
   （Ｖｇｈ１）／３≦Ｖｇｈ２＜Ｖｇｈ１
   を満たすように設定されている、
   ことを特徴とする請求項１に記載の表示装置。
6. 前記第２ゲート電圧の電源ラインに抵抗が設けられている、
   ことを特徴とする請求項１に記載の表示装置。
7. 前記ゲート電圧供給配線に供給される前記ゲート電圧の信号波形は、前半から後半に向かって上昇する階段形状を含む、
   ことを特徴とする請求項１に記載の表示装置。
8. 前記ゲート電圧供給配線に供給される前記ゲート電圧の信号波形は、前半から後半に向かって徐々に上昇するスロープ形状を含む、
   ことを特徴とする請求項６に記載の表示装置。
9. 前記第２ゲート電圧は、前記画素トランジスタをオンする電圧レベルを有する、
   ことを特徴とする請求項１に記載の表示装置。
10. 第１方向に延在する複数のデータ線と、
    第２方向に延在するとともに、第１方向に隣り合う複数本ずつが１つのグループに分けられた複数のゲート線と、
    それぞれの一方の導通電極が前記複数のゲート線それぞれの端部に接続された複数のセレクタトランジスタと、
    前記グループごとに設けられ、該グループに対応する複数の前記セレクタトランジスタそれぞれの制御電極に接続された複数の選択信号供給配線と、
    互いに異なる前記グループに対応する複数の前記セレクタトランジスタそれぞれの他方の導通電極に共通して接続された複数のゲート電圧供給配線と、
    前記複数の選択信号供給配線それぞれに、前記セレクタトランジスタをオン又はオフする制御電圧を供給するとともに、前記複数のゲート電圧供給配線それぞれに、順次、ゲート電圧を供給するゲートドライバと、
    を含む表示装置の駆動方法であって、
    前記ゲートドライバは、前記各グループにおいて、複数の前記ゲート電圧供給配線のうち少なくとも１本に、前記データ線及び前記ゲート線の交差部に配置された画素トランジスタをオンする第１ゲート電圧を供給する前に、前記第１ゲート電圧よりも電圧レベルが低い第２ゲート電圧を供給する、
    ことを特徴とする表示装置の駆動方法。