KR20070120809A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20070120809A
KR20070120809A KR1020060055563A KR20060055563A KR20070120809A KR 20070120809 A KR20070120809 A KR 20070120809A KR 1020060055563 A KR1020060055563 A KR 1020060055563A KR 20060055563 A KR20060055563 A KR 20060055563A KR 20070120809 A KR20070120809 A KR 20070120809A
Authority
KR
South Korea
Prior art keywords
gate
lines
signal
display panel
clock signal
Prior art date
Application number
KR1020060055563A
Other languages
English (en)
Inventor
최민성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060055563A priority Critical patent/KR20070120809A/ko
Publication of KR20070120809A publication Critical patent/KR20070120809A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시장치는 표시패널 및 게이트 구동부를 갖는다. 표시패널은 다수의 게이트 라인, 상기 다수의 게이트 라인과 교차하는 다수의 데이터 라인을 구비한다. 표시패널은 상기 게이트 라인들을 통해 입력되는 스캔 신호에 응답하여 상기 데이터 라인들을 통해 제공되는 데이터 신호를 영상으로 표시한다. 게이트 구동부는 외부 클럭 신호에 응답하여 상기 스캔 신호를 상기 표시 패널의 상기 게이트 라인들로 제공한다. 이때, 상기 게이트 라인들 각각에 제공되는 상기 스캔 신호의 전압 레벨은 점차 증가한다. 그러므로, 게이트 구동신호의 지연에 의해 발생하는 휘도의 불균일성을 개선할 수 있다.
게이트 라인, 신호지연, 균일성, 삼각파

Description

표시장치{DISPLAY APPARTUS}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 게이트 라인의 신호지연을 설명하기 위한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 내부에서 발생되는 신호들을 나타내는 파형도이다.
도 4는 각 게이트 라인으로 제공되는 본 발명에 따른 스캔 신호를 나타내는 파형도이다.
도 5는 본 발명에 따른 게이트 구동 펄스의 파형의 다른 예를 나타내는 파형도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 표시장치 110: 표시 패널
120: 타이밍 제어부 130: 게이트 구동부
140: 데이터 구동부 150: 전압발생부
CPV: 게이트 클럭 신호
VON: 게이트 구동 펄스
본 발명은 표시장치에 관한 것으로서, 특히 신호 지연에 따른 표시 불량을 감소할 수 있는 표시장치에 관한 것이다.
일반적으로 대형 표시장치의 경우, 표시 패널의 크기가 커짐에 따라 표시 패널 상에 배선되는 데이터 라인과 게이트 라인의 배선길이가 증가된다. 이와 같이 증가된 데이터 라인과 게이트 라인의 배선길이는 각 라인들의 저항성분을 증가시킨다. 이 증가된 저항성분은 각 라인들을 통해 전송되는 신호들(게이트 구동 신호, 데이터 신호 등)의 딜레이를 유발시킨다. 특히 게이트 라인에서의 신호 지연이 더 심해지는 문제가 있다.
도 1은 종래의 게이트 라인의 신호지연에 따른 문제점을 나타내는 도면이다.
도 1을 참조하면, 예를 들어, 게이트 구동부(20)가 표시패널(10)의 왼쪽에 배치될 때, 어느 임의의 게이트 라인에 스캔 신호가 인가되면, 게이트 라인의 가장 오른쪽 지점(B)에서 실제로 측정되는 스캔 신호의 전압레벨은 게이트 라인의 가장 왼쪽 지점(A)에서 실제로 측정되는 스캔 신호의 전압레벨보다 훨씬 더 지연된 파형을 가진다. 따라서, 동일한 계조의 데이터 신호 (또는 데이터 전압)가 한 라인의 화소들에 인가되더라도, 게이트 구동부(20)에서 가까운 가장 왼쪽(A)과 게이트 구동부(20)에서 먼 가장 오른쪽 지점(B)의 화소 사이에는 충전되는 전압이 달라진다.
이러한 충전 전압의 차이는 어느 정도의 한도까지는 용인되지만, 하나의 계 조 레벨 간격을 넘어서는 정도에 이르면, 동일한 계조(gray)에 대한 표시패널의 좌우 표시 차이가 눈으로 식별될 수 있다.
이와 같이, 게이트 라인에서의 신호 지연으로 인해 표시 패널의 좌우 화소에서 충전전압의 차이가 유발되는 현상은 표시장치의 표시 품질을 저하시킨다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명은 게이트 구동 펄스의 지연에 의해 발생하는 휘도의 불균일성을 개선할 수 있는 표시장치를 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면에 표시장치는 다수의 데이터 라인들 및 상기 데이터 라인들에 각각 절연되어 교차하는 다수의 게이트 라인들로 이루어진 표시패널과 외부 클럭 신호에 응답하여 상기 스캔 신호를 상기 표시 패널 상의 게이트 라인들로 제공하는 게이트 구동부를 포함한다. 여기서, 상기 게이트 라인들 각각에 제공되는 상기 스캔 신호의 전압 레벨은 점차 증가한다.
또한, 상기 표시장치는 상기 외부 클럭 신호를 포함하는 다수의 타이밍 신호들을 출력하여 상기 게이트 구동부로 제공하는 타이밍 제어부 및 상기 게이트 구동부의 스캔 신호를 출력하도록 상기 게이트 구동부에 게이트 구동 펄스를 생성하여 제공하는 전압 발생부를 더 포함한다. 여기서, 상기 게이트 구동펄스는 상기 외부 클럭 신호에 동기되어 상기 게이트 구동부로 제공된다.
상기 외부 클럭 신호의 1 주기에 해당하는 상기 스캔 신호는 게이트 라인에 연결된 모든 박막 트랜지스터들을 '턴 온'시킨다. 그리고, 상기 전압 발생부는 상기 외부 클럭 신호의 1주기 동안 점차적으로 증가되는 전압 레벨을 갖는 게이트 구동펄스를 상기 게이트 구동부로 제공한다. 바람직하게는, 상기 게이트 구동 펄스는 상기 외부 클럭 신호의 로우 레벨에서 하이 레벨로 천이되는 시점에서 피크 레벨에 도달한다. 또한 바람직하게는, 상기 게이트 구동 펄스는 삼각파, 사다리꼴파 및 계단파 중에서 어느 하나의 파형으로 구현될 수 있다.
본 발명의 표시장치에 의하면, 게이트 라인의 신호지연에 의해 게이트 구동부로부터 먼 쪽의 표시패널 상의 영역과 상기 게이트 구동부로부터 가까운 쪽의 표시패널 상의 영역의 충전전압의 차이를 줄일 수 있다. 이에 따라, 상기 표시패널 상에서 나타날 수 있는 불균일성을 개선할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 또한, 하기의 설명에서, 구체적인 처리흐름과 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 기술된다. 그러나, 이들 특정 상세들 없이도, 본 발명의 실시될 수 있다는 것은 당해 기술분야에서 통상의 지식을 가진 자에게는 자명한 사실이다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 표시장치(100)를 나타내는 블록도이다.
도 2를 참조하면, 본 발명에 따른 표시장치는 표시패널(110), 타이밍 제어부(120), 게이트 구동부(130), 데이터 구동부(140) 및 전압 발생부(150)를 포함한다.
상기 표시패널은 제 1 방향으로 연장된 다수의 게이트 라인(GL)들, 제 1 방향과 직교하는 제 2 방향으로 연장된 다수의 데이터 라인(DL)들, 게이트 라인(GL)들과 데이터 라인(DL)들에 연결된 박막 트랜지스터(이하, 'TFT'라 칭함) 및 TFT에 연결된 화소전극으로 이루어진다.
구체적으로, 표시 패널은 두 개의 전극층과 그 사이에 주입된 액정 물질로 이루어지며, 다수의 화소가 매트릭스(matrix) 형태로 배열된 구조를 가진다. 상기 전극층 중 하부 전극, 즉 화소 전극에는 액정 캐패시터(C LC)와 스토리지 캐패시터(C ST)의 한쪽 전극을 구성하는 전극 패턴, TFT 및 서로 직교하는 다수의 게이트 라인(GL)과 데이터 라인(DL)이 형성되어 있다. 상기 전극층 중 상부 전극, 즉 공통 전극에는 상기 액정 캐패시터(C LC)와 스토리지 캐패시터(C st)의 다른 쪽 전극을 구성하는 전극 패턴이 형성된다.
상기 구조에서, TFT의 게이트는 게이트 라인(GL)에 연결되어 있고, 소스는 데이터 라인(DL)에 연결되어 있으며, 드레인은 액정 캐패시터(C LC)와 스토리지 캐 패시터(C st)의 한쪽 전극에 동시에 연결되어 있다.
상기 게이트 라인(GL)에 인가되는 스캔신호은 주기적으로 반복되는 '온(ON)' 구간과 '오프(OFF)' 구간을 가지며, 온 구간 동안에 상기 TFT가 '턴 온'된다. 이때, 데이터 라인을 통해 인가된 데이터 전압은 TFT를 거쳐 화소전극에 인가되며, 이 전압을 화소 전압이라고도 한다.
한편, 액정 캐패시터(C LC)와 스토리지 캐패시터(C st)의 다른쪽 전극에는 공통전압과 스토리지 전압이 인가된다. 결과적으로, 상기 화소전압과 공통전압의 차이에 해당하는 전압이 액정 캐패시터(C LC)에 가해지며, 이 전압에 따라 액정 물질의 투과율이 결정되어 소정의 디스플레이가 이루어진다.
타이밍 제어부(120)는 외부의 그래픽 제어기(도시되지 않음)로부터 R G B 각각의 데이터 신호(DATA), 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE) 등을 입력받는다. 상기 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)를 근거로 제 1 및 제 2 타이밍 신호(TS1, TS2)를 생성한다.
제 1 타이밍 신호(TS1)는 게이트 구동부(130)에 인가되고, 제 2 타이밍 신호(TS2)는 데이터 구동부(140)로 인가된다. 상기 제 1 타이밍 신호(TS1)는 게이트 구동 전압의 출력을 제어하는 게이트 클럭 신호(CPV), 첫번째 게이트 라인의 선택을 위한 수직 동기 시작신호(STV) 및 출력 인에이블 신호(OE)를 포함한다. 상기 제 2 타이밍 신호는 상기 데이터 신호(DATA)와 게이트 라인(GL)들의 시작을 알리는 수평 동기 시작 신호(STH)를 포함한다.
상기 게이트 구동부(130)는 상기 타이밍 제어부(120)로부터 제공되는 제 1 타이밍 신호(TS1)를 입력받아 상기 제 2 타이밍 신호(TS2)에 동기하는 게이트 온 전압을 게이트 라인(GL)에 순차적으로 제공한다.
상기 데이터 구동부(140)는 상기 타이밍 제어부(120)에서 출력되는 상기 제 2 타이밍 신호(TS2)에 의해 구동하여 상기 게이트 구동부(130)의 구동에 동기하여 데이터 신호를 모든 데이터 라인(DL)에 제공한다.
상기 전압 발생부(150)는 표시 패널(110)의 구동에 필요한 전압, 예컨대, 게이트 구동 펄스(VON/VOFF), 계조전압, 공통전압 등을 생성한다. 상기 게이트 구동 펄스(VON/VOFF)는 상기 게이트 구동부로 제공되며, 상기 계조전압은 상기 데이터 구동부로 제공되며, 상기 공통 전압은 상기 표시패널로 각각 제공된다.
한편, 종래에는 상기 게이트 구동 펄스(VON)로서 일정한 직류 전압이 인가되었으나, 본 발명에서는, 삼각파, 사다리꼴파, 계단파 중에서 어느 하나의 파형을 갖는 게이트 구동 펄스(VON)가 상기 게이트 구동부(130)에 제공된다. 바람직하게는 상기 삼각파의 게이트 구동 펄스(VON)가 게이트 구동부(130)에 인가된다.
이와 같이, 상기 게이트 구동 펄스(VON)로서 상기와 같은 펄스(VON)를 인가함으로써 게이트 라인(GL1~GLn)의 신호 지연에 의해 표시 패널의 좌우 화면상의 충전전압의 차이를 극복할 수 있다.
이에 대한 구체적인 설명이 도 3 내지 도 5를 참조하여 하기에서 기술된다.
도 3은 본 발명의 일실시예에 따른 표시장치의 내부에서 발생되는 신호들을 나타내는 도면이다.
도 3을 참조하면, a는 게이트 클럭 신호(CPV), b는 수직 동기 신호(STV), c는 게이트 온 인에이블 신호(OE)를 나타낸다. 그리고, d는 전압 발생부(150)에서 발생되는 게이트 구동 펄스(VON)를 나타낸다.
도 3에 도시된 바와 같이, 게이트 클럭 신호(CPV)는 일정 주기를 가지고 시간 축을 따라 진행한다. 상기 수직동기신호(STV)는 게이트 클럭 신호(CPV)의 최초 라이징 에지에 동기하여 폴링 에지가 발생하고 다음 게이트 클럭 신호(CPV)의 폴링 에지에 동기하여 폴링 에지가 발생하는 한 주기의 신호로 되어 있다. 이 신호(STV)는 게이트 구동부(130)가 스캔 신호의 출력을 시작하도록 하는 신호로서, 이 신호 이후부터 상기 게이트 클럭 신호(CPV)의 라이징 에지에서 다음 라이징 에지까지 게이트 구동부(130)가 스캔 신호를 출력한다.
그리고, 게이트 온 인에이블 신호(OE)는 게이트 클럭(CPV)의 라이징 에지에 동기하여 각 인에이블 구간이 끝난다. 즉, 게이트 온 인에이블 신호의 폴링 에지가 게이트 클럭(CPV)의 라이징 에지에 동기한다.
한편, 전압발생부(150)는 상기 1 주기(1H)의 상기 게이트 클럭 신호(CPV)에 동기하여 반복되는 삼각파의 게이트 구동 펄스(VON)를 생성한다. 종래의 게이트 구동 펄스(VON)는 일정한 전압레벨을 갖는 직류전압이었으나, 도 3에 도시된 바와 같이, 본 발명에 따른 게이트 구동 펄스(VON)는 일정 전압레벨 이상(20V)에서 상기 게이트 클럭 신호(CPV)의 1 주기(1H) 동안 점차 증가하는 펄스 형태를 갖는다. 또한 이 펄스 형태는 상기 게이트 클럭 신호(CPV)의 1 주기(1H)씩 반복되어 진행된다. 즉, 상기 게이트 구동 펄스(VON)는 상기 게이트 클럭 신호(CPV)의 라이징 에지 에서 점차 증가되어 상기 게이트 클럭 신호(CPV)의 다음 라이징 에지에서 피크 레벨에 도달한 후 급격히 하강한다.
이후, 상기 게이트 구동 펄스(VON)는 상기 게이트 클럭 신호(CPV)의 1 주기(1H)에 동기되어 상기 게이트 라인(GL1 ~ GLn)에 순차적으로 제공된다.
도 4는 각 게이트 라인으로 제공되는 본 발명에 따른 스캔 신호를 나타내는 도면이다.
도 4를 참조하면, 전압 발생부(150)로부터 생성된 상기 게이트 구동 펄스(VON)는 게이트 구동부(130)로 입력되고, 게이트 구동부(130)는 1주기(1H)에 해당하는 상기 게이트 클럭 신호(CPV)에 동기되어 게이트 구동 펄스(VON)를 스캔 신호로 가공하여 게이트 라인들(GL1~GLn) 각각에 순차적으로 제공한다. 여기서, 게이트 클럭 신호(CPV)의 1 주기 동안 점차적으로 증가되는 스캔 신호가 상기 게이트 라인들(GL1~GLn)로 순차적으로 제공된다.
이와 같이, 게이트 클럭 신호(CPV)의 1 주기 동안 점차적으로 증가되는 스캔 신호가 상기 게이트 라인들 각각으로 제공됨으로써, 종래의 게이트 라인의 신호지연에 의해 발생되는 표시패널의 좌우측(A, B; 도 1을 참조)의 충전 전압의 차이를 줄일수 있다. 즉, 상기 게이트 클럭 신호의 1 주기에 해당하는 선택된 게이트 라인의 모든 TFT를 충분히 '턴 온' 시킴으로써, 상기 충전 전압의 차이로 인하여 발생되는 게이트 구동부(130)로부터 가까운 표시패널의 영역과 게이트 구동부(130)로부터 먼 표시패널의 영역 간의 휘도 불균일성이 충분히 개선될 수 있다.
도 5는 본 발명에 따른 게이트 구동 펄스의 파형의 다른 예를 나타내는 도면 이다.
도 4에 도시된 본 발명의 일실시예에 따른 게이트 구동 펄스(VON)는 삼각파를 예로 들었으나, 이에 한정되지 않고 다른 형태의 파형에서도 충분히 본 발명에 따른 효과를 얻을 수 있다.
예컨대, 도 5에 도시된 바와 같이, 사다리꼴파, 계단파와 같은 게이트 구동 펄스로도 상기 삼각파의 게이트 구동 펄스에서 얻을 수 있는 동일한 효과를 얻을 수 있다. 결과적으로, 상기 게이트 클럭 펄스(CPV)의 1 주기(1H) 동안 상기 게이트 구동 펄스의 전압 레벨이 점차 증가되는 파형이라면 그 어떠한 파형이라도 무방하다.
한편, 상기 삼각파, 사다리꼴파 및 계단파의 게이트 구동 펄스(VON)는 본 발명의 기술 분야에 속하는 당업자면 충분히 구현할 수 있는 일반적인 내용이므로, 상기한 게이트 구동펄스들을 생성하는 전압 발생부(150)의 구체적인 회로구성은 생략한다.
이상에서와 같이, 본 발명에 따른 표시장치에서는, 게이트 클럭 펄스의 1 주기 동안 점차적으로 증가되는 게이트 구동 펄스를 게이트 구동부에 제공한다. 상기 게이트 구동 펄스를 입력받은 게이트 구동부는 상기 1주기동안 점차적으로 증가되는 스캔신호를 각 게이트 라인에 순차적으로 제공한다.
그러므로, 게이트 라인의 신호지연에 의해 발생되는 표시패널의 좌/우측의 충전 전압의 차이를 줄일 수 있다. 따라서, 상기 충전 전압의 차이로 인하여 발생 되는 상기 표시패널의 좌우측 간의 휘도 불균일성을 충분히 개선할 수 있다.
이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (6)

  1. 다수의 게이트 라인, 상기 다수의 게이트 라인과 교차하는 다수의 데이터 라인 및 상기 게이트 라인들과 데이터 라인들에 연결되는 다수의 박막 트랜지스터를 구비하고, 상기 게이트 라인들을 통해 입력되는 스캔 신호에 응답하여 상기 데이터 라인들을 통해 제공되는 데이터 신호를 영상으로 표시하는 표시패널; 및
    상기 게이트 라인들의 길이 방향의 일측에서 상기 표시패널에 인접하여 배치되고, 외부 클럭 신호에 응답하여 상기 스캔 신호를 상기 표시 패널의 상기 게이트 라인들로 제공하는 게이트 구동부를 포함하고,
    상기 게이트 라인들 각각에 제공되는 상기 스캔 신호의 전압 레벨은 점차 증가하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 외부 클럭 신호를 포함하는 다수의 타이밍 신호들을 출력하여 상기 게이트 구동부로 제공하는 타이밍 제어부; 및
    상기 게이트 구동부의 스캔 신호를 출력하도록 상기 게이트 구동부에 게이트 구동 펄스를 생성하여 제공하는 전압 발생부를 더 포함하며,
    상기 게이트 구동 펄스는
    상기 외부 클럭 신호에 동기되어 상기 게이트 구동부로 제공되는 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 외부 클럭 신호의 1 주기 동안 해당되는 게이트 라인에 연결된 모든 박막 트랜지스터들이 '턴 온'되는 것을 특징으로 하는 표시장치.
  4. 제 3 항에 있어서,
    상기 게이트 구동 펄스의 전압 레벨은 상기 해당되는 게이트 라인이 선택되는 상기 외부 클럭 신호의 1주기 동안 점차적으로 증가되는 것을 특징으로 하는 표시장치.
  5. 제 1 항에 있어서,
    상기 게이트 구동 펄스는 상기 외부 클럭 신호의 로우 레벨에서 하이 레벨로 천이되는 시점에서 피크 레벨에 도달하는 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    상기 게이트 구동 펄스는 삼각파, 사다리꼴파 및 계단파 중에서 어느 하나인 것을 특징으로 하는 표시장치.
KR1020060055563A 2006-06-20 2006-06-20 표시장치 KR20070120809A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060055563A KR20070120809A (ko) 2006-06-20 2006-06-20 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060055563A KR20070120809A (ko) 2006-06-20 2006-06-20 표시장치

Publications (1)

Publication Number Publication Date
KR20070120809A true KR20070120809A (ko) 2007-12-26

Family

ID=39138442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055563A KR20070120809A (ko) 2006-06-20 2006-06-20 표시장치

Country Status (1)

Country Link
KR (1) KR20070120809A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128408A (zh) * 2016-09-18 2016-11-16 深圳市华星光电技术有限公司 一种液晶显示面板的驱动电路及液晶显示面板
JP2017068117A (ja) * 2015-09-30 2017-04-06 パナソニック液晶ディスプレイ株式会社 表示装置及びその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017068117A (ja) * 2015-09-30 2017-04-06 パナソニック液晶ディスプレイ株式会社 表示装置及びその駆動方法
CN106128408A (zh) * 2016-09-18 2016-11-16 深圳市华星光电技术有限公司 一种液晶显示面板的驱动电路及液晶显示面板
WO2018049741A1 (zh) * 2016-09-18 2018-03-22 深圳市华星光电技术有限公司 一种液晶显示面板的驱动电路及液晶显示面板

Similar Documents

Publication Publication Date Title
US9548031B2 (en) Display device capable of driving at low speed
US10332466B2 (en) Method of driving display panel and display apparatus for performing the same
US20100253668A1 (en) Liquid crystal display, liquid crystal display driving method, and television receiver
KR101285054B1 (ko) 액정표시장치
JP2007323041A (ja) 液晶表示装置及びその駆動方法
US8614697B2 (en) Display apparatus and method of driving the same
KR101953805B1 (ko) 표시 장치
KR101265333B1 (ko) 액정표시장치 및 그의 구동 방법
US20150015564A1 (en) Display device
KR101296641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR102028587B1 (ko) 표시 장치
US20160217754A1 (en) Display device and driving method thereof
KR102198250B1 (ko) 표시 장치 및 그것의 구동 방법
US20060132422A1 (en) Method of driving liquid crystal display and liquid crystal display
US20100118016A1 (en) Video voltage supplying circuit, electro-optical apparatus and electronic apparatus
KR20080049329A (ko) 액정표시장치 및 그의 구동 방법
KR20090019106A (ko) 액정 패널 및 이를 이용한 액정 표시장치
KR20070120809A (ko) 표시장치
KR101662839B1 (ko) 액정표시장치
KR20180014337A (ko) 액정표시장치
JP2012168277A (ja) 液晶表示パネルの駆動装置および液晶表示装置
KR100853215B1 (ko) 액정 표시 장치
WO2013008771A1 (ja) 液晶表示装置、液晶表示装置の駆動方法、およびパルス波形信号調整方法
KR101706233B1 (ko) 액정 표시장치 및 그의 구동방법
KR20120116682A (ko) 액정 표시장치의 구동장치와 그 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination