JP2013178176A - 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 - Google Patents
欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2013178176A JP2013178176A JP2012042509A JP2012042509A JP2013178176A JP 2013178176 A JP2013178176 A JP 2013178176A JP 2012042509 A JP2012042509 A JP 2012042509A JP 2012042509 A JP2012042509 A JP 2012042509A JP 2013178176 A JP2013178176 A JP 2013178176A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor substrate
- wirings
- defect
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims abstract description 140
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 238000001514 detection method Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000002950 deficient Effects 0.000 claims abstract description 46
- 238000009826 distribution Methods 0.000 claims abstract description 35
- 238000007689 inspection Methods 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 33
- 238000003860 storage Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 52
- 239000000523 sample Substances 0.000 description 32
- 238000010586 diagram Methods 0.000 description 14
- 238000005259 measurement Methods 0.000 description 10
- 230000020169 heat generation Effects 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 5
- 238000013500 data storage Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/0096—Radiation pyrometry, e.g. infrared or optical thermometry for measuring wires, electrical contacts or electronic systems
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Abstract
【課題】半導体基板の欠陥を検出するのに必要な電流量が制限される場合でも、欠陥を検出できる欠陥検出方法を提供する。
【解決手段】複数の配線に電圧を印加中の半導体基板の温度分布を示す赤外線画像を取得し、発熱した半導体素子の位置を特定し、予め判明している複数の半導体素子の位置と複数の配線との電気的接続関係の情報から、複数の配線のうち発熱した半導体素子と電気的接続する配線を短絡欠陥のある欠陥配線と判定する。
【選択図】図4
【解決手段】複数の配線に電圧を印加中の半導体基板の温度分布を示す赤外線画像を取得し、発熱した半導体素子の位置を特定し、予め判明している複数の半導体素子の位置と複数の配線との電気的接続関係の情報から、複数の配線のうち発熱した半導体素子と電気的接続する配線を短絡欠陥のある欠陥配線と判定する。
【選択図】図4
Description
本発明は、液晶パネルおよび太陽電池パネル等の半導体基板に形成された配線の欠陥検出に好適な欠陥検出方法、欠陥検出装置、および半導体基板の製造方法に関する。
従来から、半導体基板における配線の欠陥を検出するために、赤外線画像を用いて欠陥の発熱を観測する技術がある。例えば、特許文献1では、発熱パターン、欠陥の位置や数量などに応じて、印加電圧、検出位置、レンズ、赤外線検出器等を切り換え、欠陥位置を特定する技術が開示されている。
ここで、半導体基板へ検査用の電圧を印加するための検査用配線(検査パターン)を有さない半導体基板では、図6(a)に示すように、短絡欠陥がある場合、それに繋がるゲート線(走査線)用パッド51とソース線(信号線)用パッド52とに電圧印加されると、短絡欠陥部分が発熱する。よって、電圧印加時に発熱を検知することで、短絡欠陥を検出できる。そのため、検査パターンを有さない半導体基板では、特許文献1の技術を用いて短絡欠陥を検出することができた。
しかしながら、特許文献1の技術を用いても、検査パターンを有する半導体基板においては、欠陥を検出することが困難となる。それは、図6(b)に示すように、欠陥のある配線が、検査パターンに接続したトランジスタである検査用トランジスタ(以下では、ASL−TFTと称する)と電気的接続していると、欠陥が発熱しない(発熱し難い)ので、赤外線画像から発熱している欠陥を検出できないからである。欠陥が発熱しない(発熱し難い)理由は、ASL−TFTは抵抗が高いため、ASL−TFTによりバスライン(半導体基板における画素部を印加するための縦横の配線)に流れる電流量が制限され、欠陥を検出するのに必要な電流量が確保できないためである。なお、検査パターンは、半導体基板をパネルとして組み立てた後の通常使用時には使用されない配線パターンである。検査パンターンは実装工程前にカットされるか、あるいは、通常使用時に検査パターンに印加されないようにパネルが構成される。
本発明は、上記の課題に鑑みて為されたものであり、その目的は、半導体基板の欠陥を温度分布図から検出するのに必要な電流量が制限される場合でも、半導体基板(リーク欠陥基板)上の欠陥を高精度に検出することができる方法および装置、並びに半導体基板の製造方法を提供することにある。
本発明に係る欠陥検出方法は、上記の課題を解決するために、複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、前記電圧印加工程中の前記半導体基板の温度分布情報を取得する工程と、前記温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、を含むことを特徴としている。
上記の方法によれば、複数の配線への電圧印加により発熱した半導体素子の位置を特定し、予め判明している複数の半導体素子の位置と複数の配線との電気的接続関係の情報から、複数の配線のうち発熱した半導体素子と電気的接続する配線を短絡欠陥のある欠陥配線と判定することができる。よって、上記方法によれば、半導体基板の欠陥を温度分布図から検出するのに(半導体基板の欠陥を発熱させるのに)必要な電流量が制限される(確保できない)場合であっても、欠陥配線に電気的に接続する半導体素子の発熱が観測できれば、その位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量(赤外線画像の強度)に関わらず、半導体基板上の短絡欠陥を検出することができる。
また、本発明に係る欠陥検出方法は、さらに、前記半導体基板の画像検査を実行して異物の位置を特定する画像検査工程と、前記画像検査工程にて特定された異物の位置が、前記欠陥配線判定工程にて欠陥配線と判定された配線上にある場合に、当該異物のある位置を短絡欠陥がある位置と判定する短絡欠陥位置判定工程と、を含むことが好ましい。
上記方法によると、画像検査を行うことで異物の位置を特定でき、異物の位置が、欠陥配線と判定された配線上にある場合に、当該異物のある位置を短絡欠陥がある位置と判定する。よって、欠陥配線上の欠陥の位置を特定することができる。
また、本発明に係る欠陥検出方法は、上記の方法に加えて、前記複数の半導体素子は、前記半導体基板の駆動回路部に形成された、前記半導体基板へ検査用の電圧を印加するための検査用配線である検査パターンに接続した検査用ランジスタであってもよい。
半導体基板へ検査用の電圧を印加するための検査用配線である検査パターンに接続した検査用ランジスタは抵抗が高いため、半導体基板に含まれていると、半導体基板の配線に電圧を印加しても、欠陥が発熱し難く、赤外線画像による温度分布図から欠陥を検出することが困難である。しかしながら、本発明の方法を用いることで、検査用トランジスタが含まれている半導体基板であっても、検査用トランジスタが発熱しているなら、その位置を特定することで、発熱した検査用ランジスタに電気的接続する配線に欠陥があると判定することができる。
また、本発明に係る欠陥検出方法は、上記の方法に加えて、前記複数の配線は、並列配置された第1の配線群と、当該第1の配線群と交差するよう並列配置された第2の配線群と、から成り、前記位置特定工程にて、発熱した前記第1の配線群用の検査用ランジスタの位置と、発熱した前記第2の配線群用の検査用トランジスタの位置と、が判定された場合、前記欠陥配線判定工程では、さらに、発熱した前記第1の配線群用の検査用トランジスタが電気的接続する配線と、発熱した前記第2の配線群用の検査用ランジスタが電気的接続する配線と、の交点を短絡欠陥がある位置と判定してもよい。
このように、第1の配線群(例えば、ゲート配線)用の検査用トランジスタが電気的接続する配線と、発熱した第2の配線群(例えば、ソース配線)用の検査用トランジスタが電気的接続する配線と、の交点を短絡欠陥がある位置と判定することで、容易に短絡欠陥の位置を判定することができる。
また本発明の係る欠陥検出装置は、上記の課題を解決するために、複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加手段と、前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得手段と、前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定手段と、前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報を記憶する記憶手段と、前記記憶手段に記憶された前記電気的接続関係の情報を基に、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定手段と、を備えていることを特徴としている。
上記の構成によれば、複数の配線への電圧印加により発熱した半導体素子の位置を特定し、予め判明している複数の半導体素子の位置と複数の配線との電気的接続関係の情報から、複数の配線のうち発熱した半導体素子と電気的接続する配線を短絡欠陥のある欠陥配線と判定することができる。よって、上記方法によれば、半導体基板の欠陥を温度分布図から検出するのに必要な電流量が制限される場合であっても、欠陥配線に電気的に接続する半導体素子の発熱が観測できれば、その位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量に関わらず、半導体基板上の短絡欠陥を検出することができる。
本発明に係る半導体基板の製造方法は、上記の課題を解決するために、複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得工程と、前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、を含むことを特徴としている。
上記方法によると、半導体基板の欠陥を温度分布図から検出するのに必要な電流量が制限される場合であっても、短絡欠陥のある欠陥配線を検出することができる。そして、その欠陥配線を修正することで、欠陥の無い、高品位の半導体基板を製造することができる。
以上のように、本発明に係る欠陥検出方法または欠陥検出装置によると、半導体基板の欠陥を温度分布図から検出するのに(半導体基板の欠陥を発熱させるのに)必要な電流量が制限される(確保できない)場合であっても、欠陥配線に電気的に接続する半導体素子の発熱が観測できれば、その位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量(赤外線画像の強度)に関わらず、半導体基板上の短絡欠陥を検出することができる。
本発明に係る欠陥検出装置および欠陥検出方法の一実施形態について、図1〜図5を参照して説明する。
(1)欠陥検出装置の構成
図1の(a)は、本実施形態における欠陥検出装置100の構成を示すブロック図であり、図1の(b)は、欠陥検出装置100を用いて配線欠陥が検出される対象であるマザー基板(半導体基板)1の斜視図である。マザー基板1には複数の液晶パネル(半導体基板)2が形成されており、液晶パネル2には、並列配置された走査線(複数の配線、第1の配線群)、走査線と交差するように並列配置された信号線(複数の配線、第2の配線群)、および、走査線と信号線とが交差する各交点にTFTが形成されている。
図1の(a)は、本実施形態における欠陥検出装置100の構成を示すブロック図であり、図1の(b)は、欠陥検出装置100を用いて配線欠陥が検出される対象であるマザー基板(半導体基板)1の斜視図である。マザー基板1には複数の液晶パネル(半導体基板)2が形成されており、液晶パネル2には、並列配置された走査線(複数の配線、第1の配線群)、走査線と交差するように並列配置された信号線(複数の配線、第2の配線群)、および、走査線と信号線とが交差する各交点にTFTが形成されている。
さらに、液晶パネル2には、液晶パネル2へ検査用の電圧を印加するための検査用配線(検査パターン)と、この検査パンターンに接続する複数の検査用トランジスタ(半導体素子)が形成されている。検査用トランジスタは、走査線または信号線に電気的接続する。この検査用トランジスタを、以下では、ASL−TFTと称する。
なお、検査パターンは、液晶パネル2を組み立てた後の通常使用時には使用されない配線パターンである。検査パンターンは実装工程前にカットされるか、あるいは、通常使用時に検査パターンに印加されないようにパネルが構成される。
欠陥検出装置100は、図1の(b)に示すマザー基板1上に形成された複数の液晶パネル2において配線等の欠陥を検出することができる。そのため、欠陥検出装置100は、図1の(a)に示すように、液晶パネル2と導通させるためのプローブ3、および、プローブ3を各液晶パネル2上に移動させるプローブ移動手段4を備えている。また欠陥検出装置100は、液晶パネル2の温度分布を示す赤外線画像(温度分布図情報)を取得するための赤外線カメラ5、および、赤外線カメラ5を液晶パネル2上において移動させるカメラ移動手段6を備えている。更に欠陥検出装置100は、プローブ移動手段4およびカメラ移動手段6を制御する制御部7(位置特定手段、欠陥配線判定手段)を備えている。
プローブ3には、液晶パネル2の配線間に電圧を印加するための電圧印加部9(電圧印加手段)が接続されている。これら抵抗測定部8および電圧印加部9は、制御部7により制御されている。
制御部7は、液晶パネル2が有するASL−TFTの位置と複数の配線との電気的接続関係の情報である接続関係情報と、画像データとを記憶するデータ記憶部10に接続されている。
図2は、本実施形態における欠陥検出装置100の構成を示す斜視図である。欠陥検出装置100は、図2に示すように、基台上にアライメントステージ11が設置されており、アライメントステージ11にはマザー基板1が載置できるように構成されている。マザー基板1が載置されたアライメントステージ11は、プローブ移動手段4およびカメラ移動手段6のXY座標軸と平行に位置調整される。このとき、アライメントステージ11の位置調整には、アライメントステージ11の上方に設けられた、マザー基板1の位置を確認するための光学カメラ12が用いられる。
上記プローブ移動手段4は、アライメントステージ11の外側に配置されたガイドレール13aにスライド可能に設置されている。また、プローブ移動手段4の本体側にもガイドレール13bおよび13cが設置されており、マウント部14aがこれらのガイドレール13に沿ってXYZの各座標方向に移動できるように設置されている。このマウント部14aには、液晶パネル2に対応したプローブ3が搭載されている。
カメラ移動手段6は、プローブ移動手段4の外側に配置されたガイドレール13dにスライド可能に設置されている。また、カメラ移動手段6の本体にもガイドレール13eおよび13fが設置されており、3箇所のマウント部14b、14c、および14dがこれらのガイドレール13に沿ってXYZの各座標方向に別々に移動することができる。
本実施形態において、欠陥検出装置100に備えられている赤外線カメラ5は2種類ある。一方は、マクロ測定用の赤外線カメラ5aであり、もう一方はミクロ測定用の赤外線カメラ5bである。
欠陥検出装置100のマウント部14cにはマクロ測定用の赤外線カメラ5aが搭載され、マウント部14bにはミクロ測定用の赤外線カメラ5bが搭載され、また、マウント部14dには光学カメラ16が搭載されている。
マクロ測定用の赤外線カメラ5aは、視野が520×405mm程度まで広げられたマクロ測定が可能な赤外線カメラである。マクロ測定用の赤外線カメラ5aは、視野を広げるため、例えば、4台の赤外線カメラを組み合わせて構成されている。すなわち、マクロ測定用の赤外線カメラ1台当たりの視野は、マザー基板1の概ね1/4になっている。
また、ミクロ測定用の赤外線カメラ5bは、視野が32×24mm程度と小さいが高分解能の撮影が行えるミクロ測定が可能な赤外線カメラである。
なお、カメラ移動手段6には、マウント部を追加して、欠陥箇所を修正するためのレーザ照射装置を搭載することもできる。レーザ照射装置を搭載することにより、欠陥部の位置を特定した後、欠陥部にレーザを照射することにより連続して欠陥修正を行うことができる。
プローブ移動手段4およびカメラ移動手段6は、それぞれが別々のガイドレール13aおよび13dに設置されている。そのため、アライメントステージ11の上方をX座標方向に、互いに干渉されずに移動することができる。これにより、液晶パネル2にプローブ3を接触させた状態のまま、赤外線カメラ5a、5b、および光学カメラ16を液晶パネル2上に移動させることができる。
図3(a)は、マザー基板1に形成されている複数の液晶パネル2のうちの1つの液晶パネル2の平面図である。各液晶パネル2には、図3(a)に示すように、走査線および信号線が交差する各交点にTFTが形成された画素部17、および、走査線および信号線をそれぞれ駆動する駆動回路部18が形成されている。液晶パネル2の縁部には、端子部19a〜19dが設置されており、端子部19a〜19dは画素部17または駆動回路部18の配線と繋がっている。
ここで、ASL−TFTの配置位置は、画素部17の外側の駆動回路部18である。
図3(b)は、液晶パネル2に設置された端子部19a〜19dと導通させるためのプローブ3(電圧印加手段)の一例を示す平面図である。プローブ3は、図3(a)に示す液晶パネル2の大きさとほぼ同じ大きさの枠状の形状を成しており、液晶パネル2に設置された端子部19a〜19dに対応した複数のプローブ針21a〜21dを備えている。
図2に示す欠陥検出装置100では、液晶パネル2毎に欠陥検出検査を行うが、1つのマザー基板1当たりの液晶パネル2の面取り数が多くなると、面取り数毎に検査を行う回数が増えいきタクトが長くなる。そこで、プローブ3は複数の液晶パネル2をまとめて検査できるように構成されていてもよい。このように、まとめて検査できるように構成されていると、複数の液晶パネル2を短時間で検査が可能となる。
複数のプローブ針21a〜21dは、スイッチングリレー(図示なし)を介して、プローブ針21の一本ずつを個別に図1(a)に示す電圧印加部9に接続することができる。このため、プローブ3は、端子部19a〜19dに繋がる複数の配線を選択的に接続させたり、複数の配線をまとめて接続させたりすることができる。
また、プローブ3は、液晶パネル2とほぼ同じ大きさの枠の形状を成している。そのため、端子部19a〜19dと、プローブ針21a〜21dとの位置を合わせる際に、プローブ3の枠の内側から光学カメラ16を用いて該位置を確認することができる。
上記のように、本実施形態に係る欠陥検出装置100は、プローブ3、プローブ3と接続された電圧印加部9、および、赤外線カメラ5を備えている。そして、プローブ3を介して液晶パネル2の配線または配線間への電圧印加時に、赤外線カメラ5を用いて液晶パネル2の温度を測定する。
具体的には、電圧印加時に赤外線カメラ5を用いて液晶パネル2を動画で撮像する。撮像して得られた赤外線画像(温度分布図、温度分布情報)は、データ記憶部10に保存される。赤外線画像により液晶パネルの温度分布情報を取得できるが、これは、従来公知の方法を利用できる。
以下では、上記の構成を具備する本実施形態の欠陥検出装置100を用いて実施される欠陥検出について詳述する。
(2)欠陥検出方法
図4は、本実施形態に係る欠陥検出方法のフローチャートである。
図4は、本実施形態に係る欠陥検出方法のフローチャートである。
本実施形態の欠陥検出方法は、図1の(b)に示すマザー基板1に形成された複数の液晶パネル2について、以下のステップにて、順次、欠陥検出が実施される。
ます、プローブ移動手段4によりプローブ3が、位置調整がされたマザー基板1の検出対象となる液晶パネル2の上部に移動され、プローブ針21a〜21dが液晶パネル2の端子部19a〜19dと接触する。そして、端子部19a〜19dから液晶パネル2の配線に電圧を印加する(ステップS1:電圧印加工程)。
次に、赤外線カメラ5により、電圧印加工程中の液晶パネル2の赤外線画像(温度分布情報)を取得する(ステップS2:温度分布情報取得工程)と、制御部7は、この赤外線画像に基づき発熱したASL−TFTの液晶パネル2における位置を特定する(ステップS3:位置特定工程)。
そして、制御部7は、データ記憶部10に記憶された接続関係情報から、複数の配線のうちステップS3の位置特定工程にて特定された発熱した半導体素子と電気的接続する配線を、短絡欠陥のある欠陥配線と判定する(ステップS4:欠陥配線判定工程)。
以上の本実施形態に係る欠陥検出装置100または欠陥検出方法を用いれば、液晶パネル2の複数の配線への電圧印加により発熱したASL−TFTの位置を特定し、データ記憶部10に記憶された接続関係情報から、複数の配線のうち発熱したASL−TFTと電気的接続する配線を短絡欠陥のある欠陥配線と判定することができる。
よって、本実施形態に係る欠陥検出装置100または欠陥検出方法によれば、液晶パネル2の欠陥を赤外線画像から検出するのに(液晶パネル2の欠陥を発熱させるのに)必要な電流量が制限される(確保できない)場合であっても、欠陥配線に電気的に接続するASL−TFTの発熱が観測できれば、そのASL−TFTの位置を特定し、短絡欠陥のある欠陥配線を検出することができる。言い換えれば、欠陥の発熱量(赤外線画像の強度)に関わらず、液晶パネル2上の短絡欠陥配線を検出することができる。このように、発熱している半導体素子の配置位置がわかれば、その半導体に繋がっている配線のどこかに欠陥があることがわかる。
さらに、本実施形態に係る欠陥検出方法は以下のステップを含むのが好ましい。ステップS4の後、液晶パネル2の画像検査を実行して異物の位置を特定し(ステップS5:画像検査工程)、ステップS5の画像検査工程にて特定された異物の位置が、S4の欠陥配線判定工程にて欠陥配線と判定された配線上にあるかを判定する(ステップS6:異物位置判定工程)。そして、異物の位置がステップS4の欠陥配線判定工程にて欠陥配線と判定された配線上にあると判定された場合に(ステップS6においてYES)、異物のある位置を短絡欠陥がある位置と判定する(S7:短絡欠陥位置判定工程)。これらステップS5からステップS7を行うことで、欠陥配線上の欠陥の位置を特定することができる。これらステップS5からステップS7は、主に制御部7にて実行される。
ステップS5の画像検査では、半導体基板の可視画像(実画像)を認識する。可視画像による異物の検出は、公知の方法を利用することができる。
また、ステップS5からステップS7を実行せず、次のように、欠陥配線上の欠陥の位置を特定してもよい。
ステップS3の位置判定工程にて、図5(a)に赤外線画像の模式図を示すように、発熱した走査線(第1の配線群)用のASL−TFTの位置と、発熱した信号線(第2の配線群)用のASL−TFTの位置と、が判定された場合、ステップS4の欠陥配線判定工程では、次のように判定する。なお、図5(a)の黒丸の位置が発熱している位置である。
ステップS4では、図5(b)に示すように、発熱した走査線用のASL−TFTが電気的接続する配線と、発熱した信号線用のASL−TFTが電気的接続する配線との交点を求め、この交点(図5(b)の○の位置)を、短絡欠陥がある位置と判定する。このように、上記交点を短絡欠陥がある位置と判定することで、容易に液晶パネル2における短絡欠陥の位置を判定することができる。このような欠陥配線上の欠陥の位置を特定するのも、制御部7にて行われる。また、このように上記交点を短絡欠陥がある位置と判定する方法と、ステップS5からステップS7のように画像検査から短絡欠陥がある位置を判定する方法とを組み合わせて、短絡欠陥の位置を判定してもよい。
また、本実施の形態に係る欠陥検出装置100または欠陥検出方法を用いて、マザー基板1あるいは液晶パネル2を製造する方法も本発明の範疇に入る。本実施の形態に係る欠陥検出装置100または欠陥検出方法を用いて、マザー基板1あるいは液晶パネル2を製造することで、適切に短絡欠陥のある欠陥配線を検出することができ、その欠陥配線を修正することで、欠陥の無い、高品位のマザー基板1または液晶パネル2を製造することができる。
以上、本発明に係る実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、種々の変更が可能であり、実施形態に開示された各技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、液晶パネルなどの配線を有する半導体基板の配線の短絡欠陥の検出に用いることができる。
1 マザー基板(半導体基板)
2 液晶パネル(半導体基板)
3 プローブ(電圧印加手段)
4 プローブ移動手段
5、5a、5b 赤外線カメラ(温度分布情報取得手段)
6 カメラ移動手段
7 制御部(位置特定手段、欠陥配線判定手段)
9 電圧印加部(電圧印加手段)
10 データ記憶部(記憶手段)
11 アライメントステージ
12、16 光学カメラ
13a、13b、13c、13d、13e、13f ガイドレール
14a、14b、14d、14d マウント部
17 画素部
18 駆動回路部
19a、19b、19c、19d 端子部
21a、21b、21c、21d プローブ部
51 ゲード線用パッド
52 ソース線用パッド
53 ASL−TFTのSWパッド
100 欠陥検出装置
2 液晶パネル(半導体基板)
3 プローブ(電圧印加手段)
4 プローブ移動手段
5、5a、5b 赤外線カメラ(温度分布情報取得手段)
6 カメラ移動手段
7 制御部(位置特定手段、欠陥配線判定手段)
9 電圧印加部(電圧印加手段)
10 データ記憶部(記憶手段)
11 アライメントステージ
12、16 光学カメラ
13a、13b、13c、13d、13e、13f ガイドレール
14a、14b、14d、14d マウント部
17 画素部
18 駆動回路部
19a、19b、19c、19d 端子部
21a、21b、21c、21d プローブ部
51 ゲード線用パッド
52 ソース線用パッド
53 ASL−TFTのSWパッド
100 欠陥検出装置
Claims (6)
- 複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、
前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得工程と、
前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、
予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、
を含むことを特徴とする欠陥検出方法。 - さらに、
前記半導体基板の画像検査を実行して異物の位置を特定する画像検査工程と、
前記画像検査工程にて特定された異物の位置が、前記欠陥配線判定工程にて欠陥配線と判定された配線上にある場合に、当該異物のある位置を短絡欠陥がある位置と判定する短絡欠陥位置判定工程と、
を含むことを特徴とする請求項1に記載の欠陥検出方法。 - 前記複数の半導体素子は、前記半導体基板の駆動回路部に形成された、前記半導体基板へ検査用の電圧を印加するための検査用配線である検査パターンに接続した検査用トランジスタであることを特徴とする請求項1または2に記載の欠陥検出方法。
- 前記複数の配線は、並列配置された第1の配線群と、当該第1の配線群と交差するよう並列配置された第2の配線群と、から成り、
前記位置特定工程にて、発熱した前記第1の配線群用の検査用ランジスタの位置と、発熱した前記第2の配線群用の検査用トランジスタの位置と、が判定された場合、前記欠陥配線判定工程では、さらに、発熱した前記第1の配線群用の検査用トランジスタが電気的接続する配線と、発熱した前記第2の配線群用の検査用トランジスタが電気的接続する配線と、の交点を短絡欠陥がある位置と判定する、ことを特徴とする請求項3に記載の欠陥検出方法。 - 複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加手段と、
前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得手段と、
前記温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定手段と、
前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報を記憶する記憶手段と、
前記記憶手段に記憶された前記電気的接続関係の情報を基に、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定手段と、を備えていることを特徴とする欠陥検出装置。 - 複数の配線と当該配線に電気的接続する複数の半導体素子とが形成された半導体基板の、前記配線に電圧を印加する電圧印加工程と、
前記電圧印加工程中の前記半導体基板の温度分布情報を取得する温度分布情報取得工程と、
前記取得した温度分布情報に基づき発熱した前記半導体素子の位置を特定する位置特定工程と、
予め判明している前記複数の半導体素子の位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した半導体素子と電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程と、
を含むことを特徴とする半導体基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012042509A JP2013178176A (ja) | 2012-02-28 | 2012-02-28 | 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 |
PCT/JP2012/081077 WO2013128738A1 (ja) | 2012-02-28 | 2012-11-30 | 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 |
CN201280061054.8A CN103988070B (zh) | 2012-02-28 | 2012-11-30 | 缺陷检测方法以及缺陷检测装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012042509A JP2013178176A (ja) | 2012-02-28 | 2012-02-28 | 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013178176A true JP2013178176A (ja) | 2013-09-09 |
Family
ID=49081959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012042509A Pending JP2013178176A (ja) | 2012-02-28 | 2012-02-28 | 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2013178176A (ja) |
CN (1) | CN103988070B (ja) |
WO (1) | WO2013128738A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103558249A (zh) * | 2013-11-05 | 2014-02-05 | 福州大学 | 基于脉冲电流电磁热效应的金属构件缺陷红外检测方法 |
CN107807270A (zh) * | 2017-11-29 | 2018-03-16 | 曲阜师范大学 | 一种基于人工智能的电流检测装置及其检测方法 |
CN109949724A (zh) * | 2017-11-15 | 2019-06-28 | 夏普株式会社 | 像素检查方法、像素检查装置、显示装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105790711A (zh) * | 2014-12-26 | 2016-07-20 | 国家电网公司 | 一种光伏电站硅基组件缺陷的检测方法及系统 |
CN104569722A (zh) * | 2014-12-31 | 2015-04-29 | 江苏武进汉能光伏有限公司 | 一种薄膜电池微短路的测试方法 |
CN111429426B (zh) * | 2020-03-20 | 2023-06-02 | 上海集成电路研发中心有限公司 | 一种检测对象缺陷图案的提取装置、提取方法及存储介质 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0472552A (ja) * | 1990-07-13 | 1992-03-06 | Hitachi Ltd | 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法 |
JPH06207914A (ja) * | 1993-01-11 | 1994-07-26 | Hitachi Ltd | 欠陥検出方法と装置および赤外線検出方法と装置 |
JPH0862625A (ja) * | 1994-08-16 | 1996-03-08 | Hitachi Ltd | 液晶表示基板の製造方法 |
JPH08233559A (ja) * | 1995-02-27 | 1996-09-13 | Sharp Corp | 配線基板の検査装置 |
JP2001265248A (ja) * | 2000-03-14 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | アクティブ・マトリックス表示装置、及び、その検査方法 |
JP2003086645A (ja) * | 2001-09-13 | 2003-03-20 | Hitachi Ltd | 検査装置および検査システム並びに半導体デバイスの製造方法 |
JP2003294579A (ja) * | 2002-03-29 | 2003-10-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板の検査方法及びレスキュー方法 |
JP2009194016A (ja) * | 2008-02-12 | 2009-08-27 | Orbotech Ltd | 半導体基板の検査装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1242273C (zh) * | 2001-05-30 | 2006-02-15 | 株式会社萌利克 | 半导体电路的检测方法和检测装置 |
CN101958262B (zh) * | 2009-07-16 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 失效检测方法以及失效检测装置 |
CN101614688B (zh) * | 2009-07-24 | 2011-01-12 | 北京卫星制造厂 | 一种印制电路板虚焊点的红外检测方法 |
-
2012
- 2012-02-28 JP JP2012042509A patent/JP2013178176A/ja active Pending
- 2012-11-30 CN CN201280061054.8A patent/CN103988070B/zh not_active Expired - Fee Related
- 2012-11-30 WO PCT/JP2012/081077 patent/WO2013128738A1/ja active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0472552A (ja) * | 1990-07-13 | 1992-03-06 | Hitachi Ltd | 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法 |
JPH06207914A (ja) * | 1993-01-11 | 1994-07-26 | Hitachi Ltd | 欠陥検出方法と装置および赤外線検出方法と装置 |
JPH0862625A (ja) * | 1994-08-16 | 1996-03-08 | Hitachi Ltd | 液晶表示基板の製造方法 |
JPH08233559A (ja) * | 1995-02-27 | 1996-09-13 | Sharp Corp | 配線基板の検査装置 |
JP2001265248A (ja) * | 2000-03-14 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | アクティブ・マトリックス表示装置、及び、その検査方法 |
JP2003086645A (ja) * | 2001-09-13 | 2003-03-20 | Hitachi Ltd | 検査装置および検査システム並びに半導体デバイスの製造方法 |
JP2003294579A (ja) * | 2002-03-29 | 2003-10-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板の検査方法及びレスキュー方法 |
JP2009194016A (ja) * | 2008-02-12 | 2009-08-27 | Orbotech Ltd | 半導体基板の検査装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103558249A (zh) * | 2013-11-05 | 2014-02-05 | 福州大学 | 基于脉冲电流电磁热效应的金属构件缺陷红外检测方法 |
CN103558249B (zh) * | 2013-11-05 | 2015-11-18 | 福州大学 | 基于脉冲电流电磁热效应的金属构件缺陷红外检测方法 |
CN109949724A (zh) * | 2017-11-15 | 2019-06-28 | 夏普株式会社 | 像素检查方法、像素检查装置、显示装置 |
US10885820B2 (en) | 2017-11-15 | 2021-01-05 | Sharp Kabushiki Kaisha | Pixel inspection method, pixel inspection device, and display device |
CN109949724B (zh) * | 2017-11-15 | 2022-03-29 | 夏普株式会社 | 像素检查方法、像素检查装置、显示装置 |
CN107807270A (zh) * | 2017-11-29 | 2018-03-16 | 曲阜师范大学 | 一种基于人工智能的电流检测装置及其检测方法 |
CN107807270B (zh) * | 2017-11-29 | 2023-06-27 | 曲阜师范大学 | 一种基于人工智能的电流检测装置及其检测方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2013128738A1 (ja) | 2013-09-06 |
CN103988070B (zh) | 2015-11-25 |
CN103988070A (zh) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5705976B2 (ja) | 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法 | |
JP5628410B2 (ja) | 欠陥検査方法、欠陥検査装置、及び基板の製造方法 | |
JP5261540B2 (ja) | 欠陥検査装置及び欠陥検査方法 | |
TWI743067B (zh) | 便於檢測包括複數個面板之受測試裝置之系統及方法 | |
WO2013128738A1 (ja) | 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 | |
JP5628139B2 (ja) | 配線欠陥検査方法 | |
WO2013145839A1 (ja) | 欠陥検出装置 | |
JP5744212B2 (ja) | 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法 | |
JP5323906B2 (ja) | 配線欠陥検出方法および配線欠陥検出装置 | |
KR100822223B1 (ko) | 평판 디스플레이 기판 회로의 리페어 장치 | |
JP5590043B2 (ja) | Tft基板検査装置およびtft基板検査方法 | |
JP2013246158A (ja) | 欠陥検査装置、欠陥検査方法、欠陥検査プログラムおよび記録媒体 | |
JP2013250098A (ja) | 配線欠陥検出方法および配線欠陥検出装置、並びに配線基板の製造方法 | |
JP2014025902A (ja) | 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 | |
JP2014153177A (ja) | 検査装置および検査方法 | |
JP5893436B2 (ja) | 画像表示された線領域の先端位置を特定する先端位置特定方法および先端位置特定装置、並びに、短絡欠陥の位置を特定する位置特定方法および位置特定装置 | |
JP2013108854A (ja) | 配線欠陥検査方法および配線欠陥検査装置 | |
JPH04219790A (ja) | 短絡欠陥位置検出方法および短絡欠陥修繕装置 | |
JPH03259223A (ja) | 薄膜トランジスタ基板検査装置 | |
JP2014009965A (ja) | 配線欠陥検査装置、配線欠陥検査方法、及び半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160524 |