JP2014025902A - 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 - Google Patents

Abstract

【課題】半導体基板における短絡欠陥を、高精度に位置を特定して検出できる方法を提供する。
【解決手段】マクロ測定用カメラにて取得した検査パネルの第１の発熱情報に基づいて検査パネル上の各配線に印加する電圧値をそれぞれ決定し、決定した電圧値にて前記各配線に電圧を印加し、マクロ測定用カメラよりも高解像度のミクロ測定用カメラにて検査パネルの第２の発熱情報を取得し、この第２の発熱情報に基づいて配線の短絡位置を特定する。
【選択図】図４

Description

本発明は、液晶パネルおよび太陽電池パネル等の半導体基板に形成された配線の欠陥検出に好適な欠陥検出方法、欠陥検出装置、および半導体基板の製造方法に関する。

従来から、半導体基板における配線の短絡欠陥を検出するために、赤外線画像を用いて欠陥部の発熱を観測する技術がある。このような技術において、検出精度上げるため、半導体基板に印加する電圧を変更したり、赤外線カメラの解像度を変更したりすることが行われている。

例えば、特許文献１には、電圧印加状態、電圧印加停止状態各々の赤外画像検出タイミングを、事前の電圧印加状態での検出電流値あるいは検出画像以上での発熱量に基づいて定める技術が開示されている。また、特許文献２には、欠陥位置を特定するために、電圧を段々と上げていき、検出できなければ電圧を変え、低倍率でも高倍率でも検出できなければ高電圧で発熱増強して中間倍率で観測する技術が開示されている。また、特許文献３には、例えば欠陥検出用の比較的解像度の低い倍率のＩＲカメラと、欠陥検出及び解析用の高い倍率のＩＲカメラとを用いて欠陥位置を特定する技術が開示されている。

特開平０６−５１０１１号公報（公開日：１９９４年２月２５日） 特開平０６−２０７９１４号公報（公開日：１９９４年７月２６日） 特開２００９−８６８７（公開日：２００９年１月１５日）

ここで、従来の技術では、複数の配線に１回の印加では同条件で電圧を印加しているが、基板内で抵抗値の異なる短絡欠陥が複数存在する場合や、バスラインにスイッチとなるＴＦＴが存在する基板において、ソースとゲートでＴＦＴスイッチの抵抗値が異なる場合などでは、複数の発熱部の中で発熱量が大きく異なる。この場合、全ての欠陥を満足させる条件はなく、妥協した条件で印加を行った場合、欠陥のサイズが大きい場合には欠陥位置精度が低下したり、発熱が足りず未検出が発生したりするなど、さまざまな問題が発生する。このように、従来の技術では、検出精度や位置精度にばらつきが発生し、短絡欠陥位置の詳細な特定は困難である。

本発明は、上記の課題に鑑みて為されたものであり、その目的は、半導体基板における短絡欠陥を、より高精度に位置を特定して検出することができる方法および装置、並びに半導体基板の製造方法を提供することにある。

本発明に係る欠陥検出方法は、上記の課題を解決するために、半導体基板に設けられた複数の配線に電圧を印加し、当該半導体基板の発熱の状態を第１の撮像手段にて撮影することで、前記半導体基板の第１の発熱情報を取得する第１発熱情報取得工程と、前記取得した第１の発熱情報に基づいて、前記半導体基板上の各配線に印加する電圧値をそれぞれ決定する印加電圧決定工程と、前記決定した電圧値にて前記各配線に電圧を印加し、前記半導体基板の発熱の状態を前記第１の撮像手段よりも高解像度の第２の撮像手段にて撮影することで、前記半導体基板の第２の発熱情報を取得する第２発熱情報取得工程と、前記取得した第２の発熱情報に基づいて、上記配線の短絡位置を特定する短絡位置特定工程と、を含むことを特徴としている。

上記の方法によれば、第１の撮像手段にて取得した電圧印加された半導体基板の発熱の状態を示す第１の発熱情報を基に、第１の撮像手段よりも高解像度の第２の撮像手段にて撮影する際に、各配線に印加する電圧値を決定する。そして決定した電圧値で印加した際の第２の発熱情報を第２の撮像手段にて取得し、第２の発熱情報を基に配線の短絡位置を特定する。このように、第１の撮像手段にて大まかに第１の発熱情報を取得し、この第１の発熱情報を基に各配線の電圧値を決定することで、各配線に対して異なる電圧値を決定することができる。つまり、検出精度や位置精度にばらつきが発生しないような電圧値に決定することができる。そして、この決定した電圧値で各配線に電圧を印加して高解像度の第２の撮像手段にて詳細に撮影して第２の発熱情報を取得し、この第２の発熱情報から配線の短絡位置を特定する。よって、高精度に位置を特定して半導体基板の配線の短絡欠陥を検出することができる。

なお、各配線のそれぞれの電圧値を決定するとは、配線１つ１つについて電圧値を決定するだけでなく、いくつかの配線をまとめて決定する場合も、あるいは、電圧を印加しないと決定する場合も、含まれるものとする。

ここで、欠陥配線のレーザ修正は、目視にて欠陥の有無を判断する必要があるため、欠陥検出する際の欠陥座標は正確でなければ修正作業員が欠陥を見つけることができず流出に繋がったり、発見に時間がかかりタクト増の原因となる可能性があったりする。しかし、上記方法によると、最適な条件で第２の発熱情報を取得して短絡欠陥を検出できるので、欠陥座標位置精度の向上に繋がり、タクト増、または流出を抑えることになる。

ここで、前記印加電圧決定工程では、発熱が大きい検査用トランジスタに接続された配線には低電圧を、発熱が小さい検査用トランジスタに接続された配線には高電圧が印加されるように、印加電圧を決定するのが好ましい。

上記方法によると、より好適に、検出精度や位置精度にばらつきが発生しないような電圧値に決定することができる。

また、本発明に係る欠陥検出方法は、上記の方法に加えて、前記複数の配線には、前記半導体基板の駆動回路部に形成された、前記半導体基板へ検査用の電圧を印加するための検査パターンに接続した検査用トランジスタが接続されており、前記第１及び第２発熱情報取得工程では、前記検査用トランジスタの発熱の状態を取得し、前記短絡位置特定工程は、予め判明している前記複数の検査用トランジスタの位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した検査用トランジスタと電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程を、含んでもよい。

ここで、検査用トランジスタは繋がっている配線により異なる特性のものが用いられ、異なる特性のために同じ電圧をかけても全く違う発熱量となる。そのため、短絡配線に繋がっている検査用トランジスタが発熱し、この発熱を観測する場合に、本発明に係る欠陥検出方法を用いることで、効果的に短絡欠陥を検出することが可能となる。

なお、検査用ランジスタは抵抗が高いため、半導体基板に含まれていると半導体基板の画素領域の配線に電圧を印加しても欠陥が発熱し難く、欠陥を検出することが困難である。しかしながら、本発明に係る欠陥検出方法を用いることで、検査用トランジスタが含まれている半導体基板であっても、検査用トランジスタが発熱しているなら、その位置を特定することで、発熱した検査用ランジスタに電気的接続する配線に欠陥があると判定することができる。

また、本発明に係る欠陥検出方法は、上記の方法に加えて、前記複数の配線は、並列配置された第１の配線群と、当該第１の配線群と交差するよう並列配置された第２の配線群と、から成り、前記短絡位置特定工程では、前記第２の発熱情報に基づき、発熱した前記第１の配線群用の検査用トランジスタが電気的接続する配線と、発熱した前記第２の配線群用の検査用トランジスタが電気的接続する配線との交点を短絡位置と決定してもよい。

上記のように、第１の配線群（例えば、ゲート配線）用の検査用トランジスタが電気的接続する配線と、発熱した第２の配線群（例えば、ソース配線）用の検査用トランジスタが電気的接続する配線と、の交点を、短絡欠陥がある短絡位置と決定することで、容易に短絡位置を見つけ出すことができる。

また、本発明に係る欠陥検出方法は、上記の方法に加えて、前記第１発熱情報取得工程の前に、前記各配線の抵抗値を測定することにより、配線短絡部の有無を判定する抵抗値検査工程を含み、前記第１発熱情報取得工程では、少なくとも前記抵抗値検査工程において配線短絡部を有すると判定された配線に、前記抵抗値検査工程で測定された抵抗値に基づいて特定された電圧を印加して、前記第１の発熱情報を取得してもよい。

上記方法によると、抵抗検査によって事前に取得された抵抗値に基づいて特定された電圧を、第１発熱情報取得工程で半導体基板に印加することにより、半導体基板における発熱量が一定になり、赤外線カメラを用いる赤外線検査により温度上昇を確実に確認することができ、配線短絡部を特定することができる。また、印加電圧が高すぎて欠陥部を焼き切ってしまうことがないため、配線短絡部を安定して特定することができる。

また、本発明に係る欠陥検出装置は、上記の課題を解決するために、半導体基板に設けられた複数の配線に電圧を印加する電圧印加手段と、前記電圧印加手段により各配線に電圧が印加された前記半導体基板の発熱の状態を撮影する第１の撮像手段と、前記第１の撮像手段で撮影された前記半導体基板の発熱の状態を示す第１の発熱情報に基づいて、前記半導体基板上の各配線に印加する電圧値をそれぞれ決定する印加電圧決定手段と、前記印加電圧決定手段が決定した電圧値にて前記電圧印加手段により各配線に電圧が印加された前記半導体基板の発熱の状態を撮影する撮像手段であり、前記第１の撮像手段よりも高解像度の第２の撮像手段と、前記第２の撮像手段で撮影された前記半導体基板の発熱の状態を示す第２の発熱情報に基づいて、上記配線の短絡位置を特定する短絡位置特定手段と、を備えていることを特徴としている。

上記の構成によれば、第１の撮像手段が電圧印加手段で印加された半導体基板の発熱の情報を示す第１の発熱情報を大まかに取得し、印加電圧決定手段が第１の発熱情報を基に各配線の電圧値を決定することで、各配線に対して異なる電圧値を決定することができる。つまり、検出精度や位置精度にばらつきが発生しないような電圧値に決定することができる。そして、この決定した電圧値で電圧印加手段が各配線に電圧を印加して、高解像度の第２の撮像手段にて詳細に撮影して第２の発熱情報を取得する。そして、この第２の発熱情報から配線の短絡位置を特定する。よって、高精度に位置を特定して半導体基板の配線の短絡欠陥を検出することができる。

本発明に係る半導体基板の製造方法は、上記の課題を解決するために、半導体基板に設けられた複数の配線に電圧を印加し、当該半導体基板の発熱の状態を第１の撮像手段にて撮影することで、前記半導体基板の第１の発熱情報を取得する第１発熱情報取得工程と、前記取得した第１の発熱情報に基づいて、前記半導体基板上の各配線に印加する電圧値をそれぞれ決定する印加電圧決定工程と、前記決定した電圧値にて前記各配線に電圧を印加し、前記半導体基板の発熱の状態を前記第１の撮像手段よりも高解像度の第２の撮像手段にて撮影することで、前記半導体基板の第２の発熱情報を取得する第２発熱情報取得工程と、前記取得した第２の発熱情報に基づいて、上記配線の短絡位置を特定する短絡位置特定工程と、を含むことを特徴としている。

上記方法によると、高精度に位置を特定して半導体基板の配線の短絡欠陥を検出することができる。そして、その欠陥配線を修正することで、欠陥の無い、高品位の半導体基板を製造することができる。

以上のように、本発明に係る欠陥検出方法または欠陥検出装置によると、第１の撮像手段にて大まかに第１の発熱情報を取得し、この第１の発熱情報を基に各配線の電圧値を決定することで、各配線に対して異なる電圧値を決定することができる。つまり、検出精度や位置精度にばらつきが発生しないような電圧値に決定することができる。そして、この決定した電圧値で各配線に電圧を印加して高解像度の第２の撮像手段にて詳細に撮影して第２の発熱情報を取得する。よって、高精度に位置を特定して半導体基板の配線の短絡欠陥を検出することができる。

（ａ）は、本発明の実施形態に係る欠陥検出装置の構成を示すブロック図、（ｂ）は、検査パネルを有するマザー基板の構成を示す斜視図である。 上記欠陥検出装置の構成を示す斜視図である。 （ａ）は、検査パネル、（ｂ）は、上記欠陥検出装置の有するプローブの平面図である。 本発明の実施形態に係る欠陥検出方法を示すフローチャートである。 （ａ）および（ｂ）は、検査パネルの温度分布画像を示す模式図である。 第１の発熱情報からミクロ撮影時の電圧値（ミクロ電圧）を決定する流れを説明する図である。 （ａ）および（ｂ）は、検査パネルの別の温度分布画像を示す模式図である。

本発明に係る欠陥検出装置および欠陥検出方法の一実施形態について、図１〜図７を参照して説明する。

（１）欠陥検出装置の構成
図１の（ａ）は、本実施形態における欠陥検出装置１００の構成を示すブロック図であり、図１の（ｂ）は、欠陥検出装置１００を用いて配線欠陥が検出される対象であるマザー基板（半導体基板）１の斜視図である。マザー基板１には複数の検査パネル（半導体基板）２が形成されており、検査パネル２には、並列配置された走査線（複数の配線、第１の配線群）、走査線と交差するように並列配置された信号線（複数の配線、第２の配線群）、および、走査線と信号線とが交差する各交点にＴＦＴが形成されている。

さらに本実施形態では、検査パネル２には、検査パネル２へ検査用の電圧を印加するための検査用配線（検査パターン）と、この検査パンターンに接続する複数の検査用トランジスタが形成されている。検査用トランジスタは、走査線または信号線に電気的接続する。この検査用トランジスタを、以下では、ＡＳＬ−ＴＦＴと称する。

なお、検査パターンは、検査パネル２を液晶パネルとして組み立てた後の通常使用時には使用されない配線パターンである。検査パンターンは実装工程前にカットされるか、あるいは、通常使用時には検査パターンに電圧が印加されないように、パネルが構成される。

欠陥検出装置１００は、図１の（ｂ）に示すマザー基板１上に形成された複数の検査パネル２において配線等の欠陥を検出する装置である。欠陥検出装置１００は、図１の（ａ）に示すように、検査パネル２と導通させるためのプローブ３、および、プローブ３を各検査パネル２上に移動させるプローブ移動手段４を備えている。また、欠陥検出装置１００は、検査パネル２の温度分布を示す赤外線画像（発熱情報）を取得するための赤外線カメラ５、および、赤外線カメラ５を検査パネル２上において移動させるカメラ移動手段６を備えている。さらに、欠陥検出装置１００は、欠陥検出装置１００を統括的に制御する制御部７（印加電圧決定手段、短絡位置特定手段）、各種データを記憶するデータ記憶部１０を備えている。

プローブ３には、検査パネル２の配線間に電圧を印加するための電圧印加部（電圧印加手段）９が接続される。欠陥検出装置１００が備える各ブロックは、制御部７により制御される。

本実施形態において、欠陥検出装置１００に備えられている赤外線カメラ５は２種類ある。一方は、マクロ測定用の赤外線カメラであるマクロ測定用カメラ（第１の撮像手段）５ａであり、もう一方はミクロ測定用の赤外線カメラであるミクロ測定用カメラ（第２の撮像手段）５ｂである。

マクロ測定用カメラ５ａは、視野が例えば５２０×４０５ｍｍ程度まで広げられたマクロ測定が可能な赤外線カメラである。マクロ測定用カメラ５ａは、視野を広げるため、例えば、４台の赤外線カメラを組み合わせて構成されている。すなわち、組み合わされたカメラ１台当たりの視野は、マザー基板１の概ね１／４になっている。

また、ミクロ測定用カメラ５ｂは、視野が例えば３２×２４ｍｍ程度と小さいが高分解能の撮影が行えるミクロ測定が可能な赤外線カメラである。ミクロ測定用カメラ５ｂはマクロ測定用カメラ５ａよりも高解像度である。

制御部７は、後段で詳細に説明するが、検査パネル２の第１の発熱情報に基づいて、検査パネル２上の各配線に印加する電圧値をそれぞれ決定する印加電圧決定手段と、第２の発熱情報に基づいて配線の短絡位置を特定する短絡位置特定手段としての機能を有する。

データ記憶部１０は、欠陥検出装置１００の動作や処理等に係る各種データを記憶する。また、データ記憶部１０は、マクロ測定用カメラ５ａが撮影した検査パネル２の温度分布を示す赤外線画像である第１の発熱情報と、ミクロ測定用カメラ５ｂが撮影した検査パネル２の温度分布を示す赤外線画像である第２の発熱情報とを記憶する。また、制御部７が決定した各配線に印加する電圧値を記憶する。さらに、さらに、検査パネル２が有するＡＳＬ−ＴＦＴの位置と複数の配線との電気的接続関係の情報である接続関係情報を記憶する。

図２は、本実施形態における欠陥検出装置１００の構成を示す斜視図である。欠陥検出装置１００は、図２に示すように、基台上にアライメントステージ１１が設置されており、アライメントステージ１１にはマザー基板１が載置できるように構成されている。マザー基板１が載置されたアライメントステージ１１は、プローブ移動手段４およびカメラ移動手段６のＸＹ座標軸と平行に位置調整される。このとき、アライメントステージ１１の位置調整には、アライメントステージ１１の上方に設けられた、マザー基板１の位置を確認するための光学カメラ１２が用いられる。

上記プローブ移動手段４は、アライメントステージ１１の外側に配置されたガイドレール１３ａにスライド可能に設置されている。また、プローブ移動手段４の本体側にもガイドレール１３ｂおよび１３ｃが設置されており、マウント部１４ａがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に移動できるように設置されている。このマウント部１４ａには、検査パネル２に対応したプローブ３が搭載されている。

カメラ移動手段６は、プローブ移動手段４の外側に配置されたガイドレール１３ｄにスライド可能に設置されている。また、カメラ移動手段６の本体にもガイドレール１３ｅおよび１３ｆが設置されており、３箇所のマウント部１４ｂ、１４ｃ、および１４ｄがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に別々に移動することができる。

欠陥検出装置１００のマウント部１４ｃにはマクロ測定用カメラ５ａが搭載され、マウント部１４ｂにはミクロ測定用カメラ５ｂが搭載され、また、マウント部１４ｄには光学カメラ１６が搭載されている。

なお、カメラ移動手段６には、マウント部を追加して、欠陥箇所を修正するためのレーザ照射装置を搭載することもできる。レーザ照射装置を搭載することにより、欠陥部の位置を特定した後、欠陥部にレーザを照射することにより連続して欠陥修正を行うことができる。

プローブ移動手段４およびカメラ移動手段６は、それぞれが別々のガイドレール１３ａおよび１３ｄに設置されている。そのため、アライメントステージ１１の上方をＸ座標方向に、互いに干渉されずに移動することができる。これにより、検査パネル２にプローブ３を接触させた状態のまま、マクロ測定用カメラ５ａ、ミクロ測定用カメラ５ｂ、および光学カメラ１６を検査パネル２上に移動させることができる。

図３の（ａ）は、マザー基板１に形成されている複数の検査パネル２のうちの１つの検査パネル２の平面図である。各検査パネル２には、図３の（ａ）に示すように、走査線および信号線が交差する各交点にＴＦＴが形成された画素部１７、および、走査線および信号線をそれぞれ駆動する駆動回路部１８が形成されている。検査パネル２の縁部には、端子部１９ａ〜１９ｄが設置されており、端子部１９ａ〜１９ｄは画素部１７または駆動回路部１８の配線と繋がっている。また、画素部１７の外側の駆動回路部１８には、検査パネル２へ検査用の電圧を印加するための検査パターンと、検査用トランジスタであるＡＳＬ−ＴＦＴが形成される。

図３の（ｂ）は、検査パネル２に設置された端子部１９ａ〜１９ｄと導通させるためのプローブ３（電圧印加手段）の一例を示す平面図である。プローブ３は、図３の（ａ）に示す検査パネル２の大きさとほぼ同じ大きさの枠状の形状を成しており、検査パネル２に設置された端子部１９ａ〜１９ｄに対応した複数のプローブ針２１ａ〜２１ｄを備えている。

図２に示す欠陥検出装置１００では、検査パネル２毎に欠陥検出検査を行うが、１つのマザー基板１当たりの検査パネル２の面取り数が多くなると、面取り数毎に検査を行う回数が増えていき、タクトが長くなる。そこで、プローブ３は複数の検査パネル２をまとめて検査できるように構成されていてもよい。このように、まとめて検査できるように構成されていると、複数の検査パネル２を短時間で検査が可能となる。

複数のプローブ針２１ａ〜２１ｄは、スイッチングリレー（図示なし）を介して、プローブ針２１の一本ずつを個別に図１の（ａ）に示す電圧印加部９に接続することができる。このため、プローブ３は、端子部１９ａ〜１９ｄに繋がる複数の配線を選択的に接続させたり、複数の配線をまとめて接続させたりすることができる。

また、プローブ３は、検査パネル２とほぼ同じ大きさの枠の形状を成している。そのため、端子部１９ａ〜１９ｄと、プローブ針２１ａ〜２１ｄとの位置を合わせる際に、プローブ３の枠の内側から光学カメラ１６を用いて該位置を確認することができる。

上記のように、本実施形態の欠陥検出装置１００は、プローブ３、プローブ３と接続された電圧印加部９、マクロ測定用カメラ５ａおよびマクロ測定用カメラ５ａより高解像度のミクロ測定用カメラ５ｂを備えている。そして、プローブ３を介して検査パネル２の配線または配線間への電圧印加時に、マクロ測定用カメラ５ａまたはミクロ測定用カメラ５ｂを用いて検査パネル２の発熱情報（温度情報）を測定する。

具体的には、検査パネル２に設けられた複数の配線に電圧を印加し、検査パネル２の発熱の状態をマクロ測定用カメラ５ａにて撮影（マクロ撮影）することで、検査パネル２の第１の発熱情報を取得し、データ記憶部１０に記憶する。

この取得した第１の発熱情報に基づいて、制御部７は、検査パネル２上の各配線に印加する電圧値をそれぞれ決定し、データ記憶部１０に記憶する。

制御部７による制御の下、電圧印加部９はプローブを介して、決定された電圧値にて検査パネル上の各配線に電圧を印加する。このときの発熱の状態をミクロ測定用カメラ５ｂにて撮影（ミクロ撮影）することで、検査パネル２の第２の発熱情報を取得し、データ記憶部１０に記憶する。制御部７は、この第２の発熱情報に基づいて、検査パネル２上の配線の短絡位置を特定する。

以上のように、マクロ測定用カメラ５ａにて大まかに第１の発熱情報を取得し、この第１の発熱情報を基に各配線の電圧値を決定することで、各配線に対して異なる電圧値を決定することができる。つまり、検出精度や位置精度にばらつきが発生しないような電圧値に決定することができる。そして、この決定した電圧値で各配線に電圧を印加して高解像度のミクロ測定用カメラ５ｂにて詳細に撮影して第２の発熱情報を取得し、この第２の発熱情報から配線の短絡位置を特定する。よって、高精度に位置を特定して半導体基板の配線の短絡欠陥を検出することができる。

なお、各配線のそれぞれの電圧値を決定するとは、配線１つ１つについて電圧値を決定するだけでなく、いくつかの配線をまとめて決定する場合も、あるいは、電圧を印加しないと決定する場合も、含まれるものとする。

ここで、欠陥配線のレーザ修正は、目視にて欠陥の有無を判断する必要があるため、欠陥検出する際の欠陥座標は正確でなければ修正作業員が欠陥を見つけることができず流出に繋がったり、発見に時間がかかりタクト増の原因となる可能性があったりする。しかし、上記方法によると、最適な条件で第２の発熱情報を取得して短絡欠陥を検出できるので、欠陥座標位置精度の向上に繋がり、タクト増、または流出を抑えることになる。

以下では、上記の構成を具備する本実施形態の欠陥検出装置１００を用いて実施される欠陥検出について詳述する。

（２）欠陥検出方法
図４は、本実施形態に係る欠陥検出方法のフローチャートである。本実施形態の欠陥検出方法は、図１の（ｂ）に示すマザー基板１に形成された複数の検査パネル２について、以下のステップにて、順次、短絡欠陥検出が実施される。

ます、プローブ移動手段４によりプローブ３が、位置調整がされたマザー基板１の検出対象となる検査パネル２の上部に移動され、抵抗検査するための配線または配線間が選択される。そして、導通させるプローブ針２１ａ〜２１ｄが検査パネル２の端子部１９ａ〜１９ｄと接触する。そして、端子部１９ａ〜１９ｄから検査パネル２の配線に電圧を印加して、抵抗値の測定が行われる（ステップＳ１：抵抗値検査工程）。ステップＳ１では、選択された配線または配線間の抵抗値が測定され、該抵抗値と、欠陥が無い場合の抵抗値との比較により欠陥の有無が判定される（ステップＳ２：欠陥判定工程）。ここで、測定された抵抗値はデータ記憶部１０に記憶される。

ステップＳ２の判定結果において欠陥が有る場合には（ステップＳ２においてＹＥＳ）、抵抗値検査にて測定された抵抗値に基づいて電圧値を設定し、この電圧値の電圧を電圧印加部９からプローブ３を介して検査パネル２に印加し、マクロ測定用カメラ５ａにて撮影（マクロ撮影）する。マクロ撮影により、検査パネル２の赤外線画像である第１の発熱情報が取得され、データ記憶部１０に記憶される（ステップＳ３：第１発熱情報取得工程）。なお、ステップＳ２の判定結果において欠陥が無い場合は（ステップＳ２においてＮＯ）、終了する。

マクロ撮影により取得された第１の発熱情報の一例を図５の（ａ）に示す。この第１の発熱情報は、ＡＳＬ−ＴＦＴが発熱している状態を示している。本実施形態では、ＡＳＬ−ＴＦＴの発熱状態を取得（撮影）するが、この利点については後術する。

マクロ撮影後には、取得された第１の発熱情報から、ミクロ測定用カメラ５ｂにて撮影（ミクロ撮影）する際の電圧値を決定し、データ記憶部１０に記憶する（ステップＳ４：印加電圧決定工程）。図５の（ａ）および（ｂ）において、上部の発熱部が、ソース線用のＡＳＬ−ＴＦＴの発熱部であり、左の発熱部が、ゲート線用のＡＳＬ−ＴＦＴの発熱部である。図５の（ａ）に示すマクロ撮影で得られた第１の発熱情報では、ソース線用のＡＳＬ−ＴＦＴの発熱部が大きく、どのＡＳＬ−ＴＦＴで発熱しているのか不明である。そこで、ミクロ撮影時に各配線に印加する電圧値をそれぞれ決定する。図５の（ａ）に示すマクロ撮影で得られた第１の発熱情報から、ソース線用のＡＳＬ−ＴＦＴの発熱部が大きく、ゲート線用のＡＳＬ−ＴＦＴの発熱部が小さいことがわかるので、図６に示すように、ソース線用のＡＳＬ−ＴＦＴに印加する電圧値Ｓ（Ｖ）は、ゲート線用のＡＳＬ−ＴＦＴに印加する電圧値ｓ（Ｖ）よりも小さくなるよう決定する。

このように決定した電圧値にて、電圧印加部９がプローブを介して検査パネル２の配線に電圧印加する。そして、この電圧が印加された状態の検査パネル２を、ミクロ測定用カメラ５ｂにて撮影（ミクロ撮影）する。ミクロ撮影により、検査パネル２の赤外線画像である第２の発熱情報が取得され、データ記憶部１０に記憶される（ステップＳ５：第２発熱情報取得工程）。

図５の（ｂ）に示すミクロ撮影で得られた第２の発熱情報の一例を示す。図５の（ｂ）に示すミクロ撮影では、信号線用のＡＳＬ−ＴＦＴの発熱部が小さくなっており、どのＡＳＬ−ＴＦＴが発熱しているのか、つまり、発熱しているＡＳＬ−ＴＦＴの位置が特定されているのがわかる。このように、通常であれば発熱量が多く、欠陥位置の特定が困難なものに関しても電圧等条件を変更することにより欠陥位置を精度よく特定可能になる。

そして、制御部７は、第２の発熱情報に基づき配線の短絡位置を特定する（ステップＳ６：短絡位置特定工程）。

ステップＳ６の短絡位置特定工程では、まず、第２の発熱情報から発熱したＡＳＬ−ＴＦＴの位置を特定し、データ記憶部１０に記憶された複数のＡＳＬ−ＴＦＴの位置と複数の配線との電気的接続関係情報から、複数の配線のうち発熱したＡＳＬ−ＴＦＴと電気的接続する配線を短絡欠陥のある欠陥配線と判定する。そして、次のように短絡位置を特定する。図５の（ｂ）に示す第２の発熱情報から、発熱した走査線（第１の配線群）用のＡＳＬ−ＴＦＴの位置と、発熱した信号線（第２の配線群）用のＡＳＬ−ＴＦＴの位置とが特定された場合、発熱した走査線用のＡＳＬ−ＴＦＴが電気的接続する配線と、発熱した信号線用のＡＳＬ−ＴＦＴが電気的接続する配線との交点を求め、この交点を、短絡欠陥がある短絡位置と判定する。このように、上記交点を短絡欠陥がある位置と判定することで、容易に検査パネル２における短絡欠陥の位置を決定することができる。欠陥配線上の欠陥位置の特定は、制御部７にて行われる。

ここで、検査パネル２の欠陥を赤外線画像から検出するのに（検査パネル２の欠陥を発熱させるのに）必要な電流量が制限される（確保できない）場合であっても、欠陥配線に電気的に接続するＡＳＬ−ＴＦＴの発熱情報を取得できれば、そのＡＳＬ−ＴＦＴの位置を特定し、短絡欠陥のある欠陥配線を検出し、短絡位置を特定することができる。言い換えれば、欠陥の発熱量（赤外線画像の強度）に関わらず、検査パネル２上の短絡欠陥配線を検出し、短絡位置を特定することができる。このように、発熱しているＡＳＬ−ＴＦＴの配置位置がわかれば、その半導体に繋がっている配線のどこかに欠陥があることがわかる。

なお、上記の交点を短絡欠陥がある位置と判定する方法と、画像検査から短絡欠陥がある位置を判定する方法とを組み合わせて、短絡欠陥の位置を判定してもよい。

ここで、欠陥のある配線が、ＡＳＬ−ＴＦＴと称すると電気的接続していると、欠陥が発熱しない（発熱し難い）ので、画素部１７領域の発熱情報から発熱している欠陥を検出できない。欠陥が発熱しない（発熱し難い）理由は、ＡＳＬ−ＴＦＴは抵抗が高いため、ＡＳＬ−ＴＦＴによりバスライン（検査パネル２における画素部１７を印加するための縦横の配線）に流れる電流量が制限され、欠陥を検出するのに必要な電流量が確保できないためである。しかし、上記方法によると、ＡＳＬ−ＴＦＴの発熱情報を取得することで、画素部１７領域の配線の短絡欠陥を検出することができる。

なお、上記では、マクロ測定用カメラ５ａを用いたマクロ撮影およびミクロ測定用カメラ５ｂを用いたミクロ撮影において、ＡＳＬ−ＴＦＴの発熱情報を取得する場合を説明した。しかし、画素部１７領域の欠陥そのものが発熱する場合には、マクロ撮影およびミクロ撮影において画素部１７領域の発熱情報を取得してもよい。マクロ撮影において図７（ａ）に例を示すような画素部１７が発熱している第１の発熱情報を取得した場合、印加電圧決定工程では、ソース配線への電圧が小さくなるよう決定する。そして決定した電圧値で電圧印加してミクロ撮影すると、図７の（ｂ）に例を示すような第２の発熱情報を取得することができる。この第２の発熱情報から、高精度に位置を特定して短絡を検出することができる。

上記では、第１の発熱情報に基づきミクロ撮影時の印加電圧値を決定したが、第１の発熱情報に基づき、ミクロ撮影時の印加時間を決定してもよい。この決定された印加時間を用いてミクロ撮影を行うことで、短絡欠陥位置を精度よく特定することが可能になる。

また、本実施の形態に係る欠陥検出装置１００または欠陥検出方法を用いて、マザー基板１あるいは検査パネル２を製造する方法も本発明の範疇に入る。本実施の形態に係る欠陥検出装置１００または欠陥検出方法を用いて、マザー基板１あるいは検査パネル２を製造することで、高精度に位置を特定して短絡欠陥を検出することができ、その欠陥を修正することで、欠陥の無い、高品位のマザー基板１または検査パネル２を製造することができる。

以上、本発明に係る実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、種々の変更が可能であり、実施形態に開示された各技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、複数の配線が形成された半導体基板の短絡欠陥の検出に用いることができる。

１ マザー基板（半導体基板）
２ 検査パネル（半導体基板）
３ プローブ
４ プローブ移動手段
５ 赤外線カメラ
５ａ マクロ測定用カメラ（第１の撮像手段）
５ｂ ミクロ測定用カメラ（第２の撮像手段）
６ カメラ移動手段
７ 制御部（印加電圧決定手段、短絡位置特定手段）
９ 電圧印加部（電圧印加手段）
１０ データ記憶部（記憶手段）
１１ アライメントステージ
１２、１６ 光学カメラ
１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ ガイドレール
１４ａ、１４ｂ、１４ｄ、１４ｄ マウント部
１７ 画素部
１８ 駆動回路部
１９ａ、１９ｂ、１９ｃ、１９ｄ 端子部
２１ａ、２１ｂ、２１ｃ、２１ｄ プローブ針

Claims (7)

1. 半導体基板に設けられた複数の配線に電圧を印加し、当該半導体基板の発熱の状態を第１の撮像手段にて撮影することで、前記半導体基板の第１の発熱情報を取得する第１発熱情報取得工程と、
   前記取得した第１の発熱情報に基づいて、前記半導体基板上の各配線に印加する電圧値をそれぞれ決定する印加電圧決定工程と、
   前記決定した電圧値にて前記各配線に電圧を印加し、前記半導体基板の発熱の状態を前記第１の撮像手段よりも高解像度の第２の撮像手段にて撮影することで、前記半導体基板の第２の発熱情報を取得する第２発熱情報取得工程と、
   前記取得した第２の発熱情報に基づいて、上記配線の短絡位置を特定する短絡位置特定工程と、を含むことを特徴とする欠陥検出方法。
2. 前記印加電圧決定工程では、発熱が大きい検査用トランジスタに接続された配線には低電圧を、発熱が小さい検査用トランジスタに接続された配線には高電圧が印加されるように印加電圧を決定する、ことを特徴とする請求項１に記載の欠陥検出方法。
3. 前記複数の配線には、前記半導体基板の駆動回路部に形成された、前記半導体基板へ検査用の電圧を印加するための検査パターンに接続した検査用トランジスタが接続されており、
   前記第１及び第２発熱情報取得工程では、前記検査用トランジスタの発熱の状態を取得し、
   前記短絡位置特定工程は、予め判明している前記複数の検査用トランジスタの位置と前記複数の配線との電気的接続関係の情報から、前記複数の配線のうち前記発熱した検査用トランジスタと電気的接続する前記配線を短絡欠陥のある欠陥配線と判定する欠陥配線判定工程を含む、ことを特徴とする請求項１または２に記載の欠陥検出方法。
4. 前記複数の配線は、並列配置された第１の配線群と、当該第１の配線群と交差するよう並列配置された第２の配線群と、から成り、
   前記短絡位置特定工程では、前記第２の発熱情報に基づき、発熱した前記第１の配線群用の検査用トランジスタが電気的接続する配線と、発熱した前記第２の配線群用の検査用トランジスタが電気的接続する配線との交点を短絡位置と決定する、ことを特徴とする請求項３に記載の欠陥検出方法。
5. 前記第１発熱情報取得工程の前に、前記各配線の抵抗値を測定することにより、配線短絡部の有無を判定する抵抗値検査工程を含み、
   前記第１発熱情報取得工程では、少なくとも前記抵抗値検査工程において配線短絡部を有すると判定された配線に、前記抵抗値検査工程で測定された抵抗値に基づいて特定された電圧を印加して、前記第１の発熱情報を取得する、ことを特徴とする請求項１から４のいずれか１項に記載の欠陥検出方法。
6. 半導体基板に設けられた複数の配線に電圧を印加する電圧印加手段と、
   前記電圧印加手段により各配線に電圧が印加された前記半導体基板の発熱の状態を撮影する第１の撮像手段と、
   前記第１の撮像手段で撮影された前記半導体基板の発熱の状態を示す第１の発熱情報に基づいて、前記半導体基板上の各配線に印加する電圧値をそれぞれ決定する印加電圧決定手段と、
   前記印加電圧決定手段が決定した電圧値にて前記電圧印加手段により各配線に電圧が印加された前記半導体基板の発熱の状態を撮影する撮像手段であり、前記第１の撮像手段よりも高解像度の第２の撮像手段と、
   前記第２の撮像手段で撮影された前記半導体基板の発熱の状態を示す第２の発熱情報に基づいて、上記配線の短絡位置を特定する短絡位置特定手段と、を備えていることを特徴とする欠陥検出装置。
7. 半導体基板に設けられた複数の配線に電圧を印加し、当該半導体基板の発熱の状態を第１の撮像手段にて撮影することで、前記半導体基板の第１の発熱情報を取得する第１発熱情報取得工程と、
   前記取得した第１の発熱情報に基づいて、前記半導体基板上の各配線に印加する電圧値をそれぞれ決定する印加電圧決定工程と、
   前記決定した電圧値にて前記各配線に電圧を印加し、前記半導体基板の発熱の状態を前記第１の撮像手段よりも高解像度の第２の撮像手段にて撮影することで、前記半導体基板の第２の発熱情報を取得する第２発熱情報取得工程と、
   前記取得した第２の発熱情報に基づいて、上記配線の短絡位置を特定する短絡位置特定工程と、を含むことを特徴とする半導体基板の製造方法。

Images