JP2005114952A - 液晶表示装置、電源回路および液晶表示装置の制御方法 - Google Patents

Abstract

【課題】 消費電力の少ない液晶表示装置を提供する。
【解決手段】 本発明の液晶表示装置は、液晶パネル１１と、液晶パネル１１に電圧を印加することにより階調を制御するソースドライバ１２と、ソースドライバ１２に電流を供給することによりソースドライバ１２を駆動するＤＣ−ＤＣ電源１３と、ソースドライバ１２に階調を制御する信号を供給するコントローラ１４と、コントローラ１４からの信号の変化量を算出する変化量算出部１５とを備えている。ＤＣ−ＤＣ電源１３では、変化量算出部１５で算出された信号の変化量に応じて、ソースドライバ１２に供給する電流が変化する。
【選択図】 図１

Description

本発明は、液晶表示装置、液晶表示装置等に用いる電源回路、および液晶表示装置の制御方法に関するものであり、特に、アクティブマトリクス駆動型の液晶表示装置に関するものである。

液晶表示装置は、ＴＶやパーソナルコンピュータ用ディスプレイ、携帯機器用のパネルなどに幅広く用いられている。

図８は、従来の液晶表示装置の構成を示す模式図である。ここでは、アクティブマトリックス駆動の液晶表示装置について説明する。

図８に示すように、従来の液晶駆動装置は、マトリックス状に配置された画素（図示せず）を有する液晶パネル１０１と、液晶パネル１０１における各画素の階調を制御するソースドライバ１０２と、ソースドライバ１０２に電流を供給することによりソースドライバ１０２を駆動するＤＣ−ＤＣ電源１０３とを備えている。また、図示を省略するが、液晶パネル１０１の各画素のスイッチングを行うためのゲートドライバや、ソースドライバ１０２に制御信号を供給するためのコントローラなども設けられている。

液晶パネル１０１では、対向する２枚の電極の間に液晶が挟まれている。２枚の電極のうちのいずれか一方は、画素ごとに、ＴＦＴ（Thin-Film-Transistor）に接続されている。ＴＦＴのゲートには、ゲートドライバから電圧が印加される。ゲートに印加する電圧を制御することにより、画素ごとのスイッチング動作が可能となる。ＴＦＴのソースには、ソースドライバ１０２から電圧が印加される。ソースに印加する電圧を制御することにより、画素ごとの階調を変化させることができる。ソースドライバ１０２には、コントローラからの信号とＤＣ−ＤＣ電源１０３からの電流とが供給される。ＴＦＴのドレイン（対向電極）には、ＤＣ−ＤＣ電源１０３から電圧が印加されている場合もある。

ＤＣ−ＤＣ電源１０３内には、入力電圧を増幅するためのオペアンプ１０４が設けられている。オペアンプ１０４は、昇圧回路（図示せず）に接続されていることもある。この昇圧回路は、外部供給電源電圧から作られた基準電圧を昇圧してオペアンプ１０４に供給するためのものである。
特開平８−９６９６１号公報 榎原淳,「駆動用回路および液晶用駆動回路」, 株式会社リコー,

しかしながら、従来の液晶表示装置では次のような不具合が生じていた。

ＤＣ−ＤＣ電源１０３は、一定量の電流Ｉｍａｘをソースドライバ１０２に供給している。この電流Ｉｍａｘは、ソースドライバ１０２が最大出力で動作するのに十分な量である。このように十分な量の電流を供給することにより、液晶パネル１０１に安定した画像を表示することが可能になると考えられている。しかしながら、液晶パネル１０１の表示パターンに関わらず、常に多量の電流が発生するため、ＤＣ−ＤＣ電源１０３やソースドライバ１０２で消費される電力が大きくなってしまう。

このような不具合は、液晶パネル１０１における電極に電圧を与える電源に共通するものである。

本発明の目的は、液晶パネルの表示の変化の度合いによってＤＣ−ＤＣ電源などの電源の出力を変化させる手段を講ずることにより、画面表示の安定性を低下させることなく、消費電力の少ない液晶表示装置を提供することにある。

本発明の第１の液晶表示装置は、画像を表示することができる表示部と、上記表示部に電圧を供給するための駆動回路と、上記駆動回路に、上記電圧を制御するための信号を供給する制御回路と、上記信号の変化量を算出する変化量算出部と、上記変化量に基づいた値の電源を、上記駆動回路に供給する電源回路とを備える。

これにより、表示部の画像の変化によって電源回路が供給する電源の大きさを変化させることができる。したがって、常に一定の値の電源を供給していた従来と比較して、表示部の画像の質を低下させることなく消費電力を削減することができる。

上記電源回路は、上記信号の変化量の大小によって、上記駆動回路に供給する電流の量の大小を調整してもよい。

上記表示部には複数の画素が設けられており、上記駆動回路は、上記複数の画素に電圧を印加し、上記変化量算出部は、上記複数の画素のそれぞれに対応する上記信号の変化量を算出し、上記電源回路は、上記信号の変化量に比例する量の電流を上記駆動回路に供給してもよい。この場合には、複数の画素のそれぞれにおいて、画像が変化する時間を均一にすることができるので、表示をより安定させることができる。

本発明の第１の電源回路は、演算増幅器と、上記演算増幅器の出力に接続された複数段の出力トランジスタからなる出力トランジスタ部と、上記出力トランジスタとカレントミラーを構成するトランジスタを有するＩ−Ｖ変換回路と、上記Ｉ−Ｖ変換回路と上記出力トランジスタ部とに接続され、上記Ｉ−Ｖ変換回路の出力信号に基づいて、上記出力トランジスタのＯＮ／ＯＦＦを制御するスイッチング回路とを備える。

これにより、同じ段数の出力トランジスタとＩ−Ｖ変換回路におけるトランジスタとには同じ量の電流が流れる。この電流の量に応じて、スイッチング回路が出力トランジスタのＯＮ／ＯＦＦを制御するので、その時点の電流を流すために必要な段数分の出力トランジスタを駆動することができる。つまり、表示が変化するたびに駆動する駆動する出力トランジスタの段数を調整することができるので、画像の質を低下させることなく、消費電力を削減することができる。

上記Ｉ−Ｖ変換回路は、上記トランジスタおよび接地線に接続された抵抗体と、上記トランジスタと上記抵抗体との間に入力部が接続され、上記スイッチング回路に出力部が接続された、複数のインバータからなるインバータ部とをさらに備えることにより、好ましく動作することができる。

上記出力トランジスタ部は、上記出力トランジスタとして、ゲートが上記演算増幅器の出力に接続され、ソースが電源線に接続された複数段のＰＭＩＳトランジスタと、ゲートが上記演算増幅器の出力に接続され、ドレインが上記ＰＭＩＳトランジスタのドレインに接続され、ソースが接地線に接続された複数段のＮＭＩＳトランジスタとを備え、上記Ｉ−Ｖ変換回路における上記トランジスタは、上記出力トランジスタ部における同じ段数の上記ＰＭＩＳトランジスタと同じサイズを有するＰＭＩＳトランジスタであってもよい。

上記出力トランジスタ部は、上記出力トランジスタとして、ベースが上記演算増幅器の出力に接続され、エミッタが電源線に接続された複数段のｐｎｐバイポーラトランジスタと、ベースが上記演算増幅器の出力に接続され、コレクタが上記ｐｎｐトランジスタのコレクタに接続され、エミッタが接地線に接続された複数段のｎｐｎバイポーラトランジスタとを備え、上記Ｉ−Ｖ変換回路における上記トランジスタは、上記出力トランジスタ部における同じ段数の上記ｐｎｐトランジスタのエミッタと同じサイズのエミッタを有するｐｎｐトランジスタであってもよい。

上記出力トランジスタ部には電流源が接続されていることにより、出力トランジスタに起因する容量が充電されるのを待つことなく、電流を発生させることができる。よって、高速動作が可能となる。

この電源回路は、液晶表示装置の電源であることが好ましい。

本発明の第２の液晶表示装置は、画像を表示することができる表示部と、上記表示部の上記画像を制御するための電源を供給することができ、オペアンプを有する電源回路と、
上記オペアンプの出力を規格値と比較する比較器と、上記比較器からの出力信号に基づいて、上記オペアンプのＯＮ／ＯＦＦを制御するスイッチング部とを備える。

これにより、オペアンプからの出力が十分に大きい時には一時的にオペアンプを停止して、出力が小さくなってくると再度オペアンプを駆動することができるので、表示部の画質を低下させることなく、消費電力を低減することができる。

上記オペアンプは、（＋）側入力部、（−）側入力部および出力部を有し、上記比較器は、（＋）側入力部、（−）側入力部および出力部を有し、上記比較器の上記（＋）側入力部は、上記オペアンプの上記出力部と接続され、上記比較器の上記（−）側入力部は、上記オペアンプの上記（＋）側入力部と接続され、上記比較器の上記出力部は、上記スイッチング部と接続され、上記比較器の上記（−）側入力部と、上記オペアンプの上記（＋）側入力部との間には、抵抗が介在していてもよい。

本発明の第３の液晶表示装置は、画像を表示することができる表示部と、上記表示部の上記画像を制御するための電源を供給することができ、オペアンプを有する電源回路とを備え、ブランキング期間には、上記オペアンプが停止する。

これにより、表示部に書き込みが行われないブランキング期間にのみオペアンプを停止させ、表示部に書き込みが行われる有効な書き込み期間中にはオペアンプを駆動させることができるので、表示部の画質を低下させることなく、消費電力を削減することができる。

上記表示部の上記画像を制御するための信号を生成する制御回路をさらに備え、上記ブランキング期間には、上記制御回路からの信号に基づいて、上記オペアンプが停止してもよい。

上記電源回路は、上記オペアンプに供給する電圧を昇圧することができる昇圧回路をさらに有し、上記昇圧回路には、上記制御回路からクロック信号が供給され、上記クロック信号の発信周波数は、有効な書き込み期間よりも上記ブランキング期間において低減されることにより、さらに消費電力を削減することができる。

上記表示部は、上部電極と、上記上部電極と対向する下部電極と、上記上部電極と接続されるソース線と、上記上部電極と接続されるゲート線と、上記ソース線および上記ゲート線に接続されるトランジスタとを有し、上記トランジスタに接続され、上記ソース線を駆動するためのソースドライバと、上記トランジスタに接続され、上記ゲート線を駆動するためのゲートドライバとをさらに備えていてもよい。

上記電源回路は、上記ソースドライバか、または上記ゲートドライバに上記電源を供給してもよい。

上記電源回路は、上記下部電極に上記電源を供給してもよい。

本発明の液晶表示装置の駆動方法は、表示部と、上記表示部に電圧を供給するための駆動回路と、上記駆動回路に上記電圧を制御するための信号を供給する制御回路と、上記駆動回路に電源を供給する電源回路とを備える液晶表示装置の制御方法であって、上記制御回路からの上記信号の変化量を算出するステップ（ａ）と、上記変化量に基づいて、上記電源回路から上記駆動回路に電源を供給するステップ（ｂ）とを備える。

これにより、表示部の画像の変化によって電源回路が供給する電源の大きさを変化させることができる。したがって、常に一定の値の電源を供給していた従来と比較して、表示部の画像の質を低下させることなく消費電力を削減することができる。

上記ステップ（ｂ）では、上記変化量の大小によって、上記駆動回路に供給する電流の量の大小を調整してもよい。

上記表示部には複数の画素が設けられており、上記ステップ（ａ）では、上記複数の画素のそれぞれに対応する上記信号の上記変化量を算出し、上記ステップ（ｂ）では、上記変化量に比例する量の電流を上記駆動回路に供給してもよい。この場合には、複数の画素のそれぞれにおいて、画像が変化する時間を均一にすることができるので、表示をより安定させることができる。

本発明では、画面表示の安定性を低下させることなく、消費電力の少ない液晶表示装置を得ることができる。

（第１の実施形態）
以下に、第１の実施形態における液晶駆動装置とその制御方法について、図面を参照しながら説明する。図１は、第１の実施形態における液晶駆動装置の構成を示す模式図である。

図１に示すように、本実施形態の液晶駆動装置は、マトリックス状に配置された画素（図示せず）を有する液晶パネル１１と、液晶パネル１１に電圧を印加することにより各画素の階調を制御するソースドライバ１２と、ソースドライバ１２に電流を供給することによりソースドライバを駆動するＤＣ−ＤＣ電源１３と、ソースドライバ１２に階調を制御する信号を供給するコントローラ１４と、コントローラ１４からの信号の変化量を算出する変化量算出部１５とを備えている。

液晶パネル１１では、図示は省略しているが、対向する２枚の電極の間に液晶が挟まれている。２枚の電極のうちのいずれか一方は、ＴＦＴ（Thin-Film-Transistor）に接続されている。ＴＦＴのソースには、画素ごとに、ソースドライバ１２からの電圧が印加される。

ソースドライバ１２には、コントローラ１４からの信号と、ＤＣ−ＤＣ電源１３からの電流とが供給される。コントローラ１４からの信号には、各画素ごとの階調が示されている。このとき、例えば、ある画素で白が表示される場合には、その画素に対応する信号の階調表示ビットは「Ａｌｌ Ｌｏｗ」であり、他の画素で黒が表示される場合には、その画素に対応する信号の階調表示ビットが「Ａｌｌ Ｈｉｇｈ」である。ソースドライバ１２は、これらの信号を電圧に変換して液晶パネル１１に印加する。

コントローラ１４には、外部から画像データの信号が入力する。コントローラ１４はその信号をデコーダし、ソースドライバ１２の各画素がどのようなタイミングでどの階調を表示するかを指示する信号をソースドライバ１２に供給する。

変化量算出部１５では、コントローラ１４からソースドライバ１２に供給する信号の変化量を算出する。つまり、ｔフレーム目（ｔ＝１, ２, ３・・・）の信号ＸＮ（ｔ）がコントローラ１４から出力されると、あらかじめ保持しておいた（ｔ−１）フレーム目の信号ＸＮ（ｔ−１）とｔフレーム目の信号ＸＮ（ｔ）とを比較し、ビット数の変化量を算出する。この変化量を、ＤＣ−ＤＣ電源１３に供給する。

ＤＣ−ＤＣ電源１３は、変化量算出部１５からの信号を受けて、液晶パネル１１の表示が（ｔ−１）フレームからｔフレームに変化するのに必要な電流を決定し、ソースドライバ１２に供給する。

次に、本実施形態における液晶駆動装置の制御方法について、図１および図２を参照しながら説明する。図２は、第１の実施形態において、画像パターンに基づいて、液晶パネルに画像が表示されるステップを示すフローチャート図である。

本実施形態の制御方法では、図２に示すように、まずステップＳＴ１で、コントローラ１４から、ビット数がＮｂｉｔの、ｔフレーム目の信号ＸＮ（ｔ）が発信される。この信号ＸＮ（ｔ）は、コントローラ１４において、画像データをデコーダすることにより生成されたものである。

信号ＸＮ（ｔ）は、ソースドライバ１２と変化量算出部１５とに出力される。信号ＸＮ（ｔ）がソースドライバ１２に到達すると、ステップＳＴ２ａにおいて、各画素の階調電
圧が決定される。その後、ステップＳＴ３ａで、ソースドライバ１２において、各画素ごとに、液晶パネルの階調を変化させるのに必要な能力が決定される。つまり、液晶パネル１１の表示を（ｔ−１）フレーム目の階調からｔフレームの階調に変化させるために、ソースドライバ１２が液晶パネル１１に新たに印加する必要のある電圧が決定される。なお、液晶パネル１１のうちには、階調が変化しない画素が含まれる場合もある。この場合には、その画素の電極間に同じ量の電荷を保持することができるだけの電圧を印加すればよい。

一方、コントローラ１４から発せられた信号ＸＮ（ｔ）が変化量算出部１５に到達すると、ステップＳＴ２ｂにおいて、信号ＸＮ（ｔ）と１フレーム前の信号ＸＮ（ｔ−１）とが比較され、変化量が算出される。信号ＸＮ（ｔ−１）は、変化量算出部１５においてあらかじめバッファ（図示せず）に保存されていたものである。このとき、（ｔ＋１）フレーム目の信号ＸＮ（ｔ＋１）が出力されたときの比較のために、信号ＸＮ（ｔ）をバッファに保存しておく。

その後、ステップＳＴ３ｂで、ＤＣ−ＤＣ電源１３において、信号の変化量に基づいて、ソースドライバ１２を駆動するのに必要なＤＣ−ＤＣ電源１３の能力が決定される。具体的にいうと、液晶パネルの階調を（ｔ−１）フレーム目からｔフレーム目に変化させるためにソースドライバ１２に供給する必要のある電流の値を算出する。

次に、ステップＳＴ４で、ＤＣ−ＤＣ電源１３内のオペアンプ１４を制御することにより、ソースドライバ１２に電流を供給する。このときに供給する電流には、ソースドライバ１２の充放電に必要な量だけでなく、ソースドライバ１２を定常状態に保つための量も含まれる。

次に、ステップＳＴ５においてソースドライバ１２が動作する。

次に、ステップＳＴ６において、液晶パネル１１にｔフレーム目の画面が表示される。

以下に、本実施形態で得られる効果について、従来と比較しながら説明する。

従来では、ＤＣ−ＤＣ電源からソースドライバには、大電流Ｉｍａｘが一定の量で供給されていた。ここで、大電流Ｉｍａｘとは、ソースドライバを最大出力で駆動するのに必要な量の電流をいう。つまり、ＤＣ−ＤＣ電源は、全ての画素において階調が大きく変化するような場合にも対応できる量の電流を、常にソースドライバに供給していた。従来では、このような大電流Ｉｍａｘは、液晶パネルの画像を安定させるために必要であると考えられていた。

それに対し、本実施形態では、変化量算出部１５において、フレームごとの階調の変化量を算出する。そして、ＤＣ−ＤＣ電源１３では、その変化量に応じた量の電流をソースドライバ１２に供給する。これにより、画面パターンの変化が小さい場合には、ＤＣ−ＤＣ電源１３のオペアンプ１４やソースドライバ１２のオペアンプ（図示せず）の消費電力を低減できる。一方、画像パターンの変化が大きい場合にも、十分な量の電流をソースドライバ１２に供給することができるようになる。つまり、ソースドライバ１２では、常に必要な値の電圧を液晶パネル１１に印加することができる。以上のことから、本実施形態では、画質を低下させることなく、消費電力を削減することができる。

なお、本実施形態のように信号の変化量を算出する方法は、以下のような方法に応用することができる。

液晶パネル１１において、フレームが変化するときにかかる時間は、下記（１）式に示すように、液晶パネル１１の２枚の電極の間に蓄積する容量を、供給される電流で割った値となる。

ｔ＝Ｑ／Ｉ ・・・（１）式
（ｔ：時間 , Ｑ：電荷, Ｉ：電流）
フレームが変化するときに、階調の変化量が大きい画素では電荷の変化も大きく、階調の変化量が小さい画素では電荷の変化も小さい。そのため、従来のようにＤＣ−ＤＣ電源から一定の電流をソースドライバに供給した場合には、階調の変化量が大きいほど、フレームが変化するのに長い時間がかかってしまう。画素によって時間が異なると、均一な画質が得られない。

このような不具合への対策として、階調を制御する信号の変化量を監視して、フレームの変化にかかる時間の差が少なくなるように電流の量を調整する方法をとることができる。具体的には、各画素に、階調の変化量に比例する量の電流を供給する。この方法によると、各画素におけるフレームの変化時間を一定にすることができるので、液晶パネルの表示をより安定させることができる。また、従来と比較して、消費電力を削減することもできる。

なお、本実施形態は、Ａ級、Ｂ級およびＡＢ級のいずれのオペアンプを用いた場合にも適用することができる。

（第２の実施形態）
以下に、第２の実施形態における液晶駆動装置とその動作について、図面を参照しながら説明する。図３は、第２の実施形態における液晶駆動装置の構成を示す模式図であり、図４は、図３に示す液晶駆動装置のうちＤＣ−ＤＣ電源内の構成を詳細に示す回路図である。

図３に示すように、本実施形態の液晶駆動装置は、マトリックス状に配置された画素（図示せず）を有する液晶パネル１１と、液晶パネル１１の電圧を印加することにより各画素の階調を制御するソースドライバ１２と、ソースドライバ１２に電流を供給することに
よりソースドライバを駆動するＤＣ−ＤＣ電源１３とを備えている。

図４に示すように、ＤＣ−ＤＣ電源１３は、演算増幅器２１と、演算増幅器２１の出力に接続され、１段からｎ段までのＰＭＩＳトランジスタ２２（１）〜２２（ｎ）およびＮＭＩＳトランジスタ２３（１）〜２３（ｎ）が並列に配置する出力トランジスタ部２４と、出力トランジスタ部２４における各ＰＭＩＳトランジスタ２２（１）〜２２（ｎ）のゲートと接続されるｎ段のＰＭＩＳトランジスタ２６（１）〜２６（ｎ）を有するＩ−Ｖ変換回路２５とを備えている。

演算増幅器２１は、オペアンプ（図示せず）を有している。

出力トランジスタ部２４では、ｎ段のＰＭＩＳトランジスタ２２（１）〜２２（ｎ）のゲート電極とＮＭＩＳトランジスタ２３（１）〜２３（ｎ）のゲート電極とが、それぞれ演算増幅器２１の出力と接続されている。ＰＭＩＳトランジスタ２２（１）〜２２（ｎ）のソース電極は電源線ＶＣＣに接続され、ドレイン電極は、同じ段数におけるＮＭＩＳトランジスタ２３（１）〜２３（ｎ）のドレイン電極に接続されている。ＮＭＩＳトランジスタ２３（１）〜２３（ｎ）のソース電極は、接地線ＶＳＳに接続されている。

ところで、下記の（２）式に示すように、トランジスタサイズＷと、ソース・ドレイン間に流れる電流Ｉ_DS とは比例する。

Ｉ_DS ＝（１／２）μＣ_OX（Ｗ／Ｌ）（Ｖ_GS−Ｖ_T）² ・・・（２）式
（μ：キャリアの移動度
Ｃ_OX：ゲート酸化膜容量
Ｗ：トランジスタサイズ
Ｌ：ゲート長
Ｖ_GS：ゲート−ソース間電圧
Ｖ_T：しきい値電圧）
そのため、１段からｎ段のトランジスタのサイズ比を、１：２：・・・・：ｎとすることにより、出力トランジスタ部２４の１段からｎ段において流れる電流の比も、１：２：・・・・：ｎとすることができる。

Ｉ−Ｖ変換回路２５は、出力トランジスタ部２４における各段のトランジスタのＯＮ、ＯＦＦを制御するために設けられている。Ｉ−Ｖ変換回路２５は、ＰＭＩＳトランジスタ２２（１）〜２２（ｎ）と同じサイズを有するＰＭＩＳトランジスタ２６（１）〜２６（ｎ）と、一端がＰＭＩＳトランジスタ２６（１）〜２６（ｎ）のドレインに接続され、他端が接地線ＶＳＳに接続された抵抗２７（１）〜２７（ｎ）と、２つのインバータが直列に接続されるインバータ部２８（１）〜２８（ｎ）とを備えている。

ＰＭＩＳトランジスタ２６（１）〜２６（ｎ）のゲートは、同じ段数におけるＰＭＩＳトランジスタ２２（１）〜２２（ｎ）のゲートに接続されている。ＰＭＩＳトランジスタ２６（１）〜２６（ｎ）とＰＭＩＳトランジスタ２２（１）〜２２（ｎ）とは、それぞれの段数においてカレントミラー回路となっている。ＰＭＩＳトランジスタ２６（１）〜２６（ｎ）のソースは電源線ＶＣＣに接続され、ドレインは抵抗２７（１）〜２７（ｎ）とインバータ部２８（１）〜２８（ｎ）の入力とに接続されている。

抵抗２７（１）〜２７（ｎ）は、それぞれ、ＶＣＣ／（Ｉ／Ｎ）, ＶＣＣ／（２Ｉ／Ｎ）・・・ＶＣＣ／（ｎＩ／Ｎ)の値の抵抗値を有している。

インバータ部２８（１）〜２８（ｎ）では、１つ目のインバータ２９（１）〜２９（ｎ）と２つ目のインバータ３０（１）〜３０（ｎ）とが直列に接続されている。インバータ部２８（１）〜２８（ｎ）では、入力が、ＰＭＩＳトランジスタ２６（１）〜２６（ｎ）のドレイン電極と抵抗２７（１）〜２７（ｎ）との間に接続されている。１つ目のインバータ２９（１）〜２９（ｎ）の出力はスイッチ３２（１）〜３２（ｎ）に接続され、２つ目のインバータ３０（１）〜３０（ｎ）の出力はスイッチ３１（１）〜３１（ｎ）に接続されている。

次に、本実施形態の液晶駆動装置の動作について、図４を参照しながら説明する。

演算増幅器２１からの電流は、出力トランジスタ部２４とＩ−Ｖ変換回路２５とにおいて、１段目からｎ段目に順に流れていく。このとき、Ｉ−Ｖ変換回路２５は、電流の量に応じて１段目からｎ段目までのうちどの段数まで電流が流れるかを制御する。

具体的にいうと、１段からｎ段までにおけるある段数（段数ａとする）のＰＭＩＳトランジスタ２２（ａ）とＮＭＩＳトランジスタ２３（ａ）とに電流が流れると、同時に、Ｉ−Ｖ変換回路２５の段数ａにおけるＰＭＩＳトランジスタ２６（ａ）にも電流が流れ込む。このとき、ＰＭＩＳトランジスタ２２（ａ）とＰＭＩＳトランジスタ２６（ａ）とのトランジスタサイズは同じであり、これらはカレントミラー回路であるので、２つのトランジスタには同じ量の電流が流れる。ＰＭＩＳトランジスタ２６（ａ）に流れた電流は、インバータ部２８（ａ）の入力部に達する。このときの電流量が多い場合には、インバータ部２８（ａ）における１つめのインバータ２９（ａ）への入力信号はＨｉｇｈとなり、出力信号はＬｏｗとなる。２つ目のインバータ３０（ａ）の出力信号はＨｉｇｈとなる。１つ目のインバータ２９（ａ）のＬｏｗの出力は、スイッチ３２（ａ）をＯＦＦにし、２つ目のインバータ３０（ａ）のＨｉｇｈの出力は、スイッチ３１（ａ）をＯＮの状態に保つので、ＰＭＩＳトランジスタ２２（ａ）およびＮＭＩＳトランジスタ２３（ａ）には電流が流れ続ける。

一方、段数ａにおいて、インバータ部２８に流れこむ電流の量が少ない場合には、１つ目のインバータ２９（ａ）への入力信号はＬｏｗとなり、出力信号はＨｉｇｈとなる。２つ目のインバータ３０（ａ）の出力信号はＬｏｗとなる。１つ目のインバータ２９（ａ）のＨｉｇｈの出力は、スイッチ３２（ａ）をＯＮにし、２つ目のインバータ３０（ａ）のＬｏｗの出力は、スイッチ３１（ａ）をＯＦＦにするので、ＰＭＩＳトランジスタ２２（ａ）およびＮＭＩＳトランジスタ２３（ａ）に電流は流れない。

以下に、本実施形態で得られる効果について、従来と比較しながら説明する。

従来から、ＤＣ−ＤＣ電源の出力部には、大きな電力を発生させることができるトランジスタ（出力トランジスタ）が設けられていた。そして、必要な電流の値にかかわらず、常にそのトランジスタを駆動させていた。トランジスタが複数設けられている場合には、全てのトランジスタを駆動させていた。

それに対し、本実施形態では、ＤＣ−ＤＣ電源の出力部に出力トランジスタ部２４およびＩ−Ｖ変換回路２５（１）〜２５（ｎ）を設け、出力トランジスタ部２４における各段のトランジスタのＯＮ／ＯＦＦを制御する。これにより、ソースドライバに供給する電流の量を最適な値に調整することができる。

ここで、ソースドライバに供給する電流Ｉ_S は、ソースドライバ自体が消費する電流と、液晶パネルの充放電に必要な電流との和である。電流Ｉ_S は、液晶パネルの充放電があるときには（３）式、ないときには（４）式に示す分だけ必要となる。

Ｉ_S ＝Ｉ_SO＋Ｉ_PA ・・・（３）式
（Ｉ_S ：ソースドライバに供給する必要のある電流
Ｉ_SO ：ソースドライバの静止電流
Ｉ_PA ：パネルの充放電電流）
Ｉ_S ＝Ｉ_SO ・・・（４）式
ここで、パネルの充放電電流Ｉ_PAは、下記の（５）式で表される。

Ｉ_PA ＝Ｃ_SO×｜Ｖ（ｔ）−Ｖ（ｔ−１）｜／Ｔ ・・・（５）式
（Ｃ_SO：ソース線の負荷容量
Ｖ（ｔ）：ｔフレーム目の出力電圧
Ｔ：収束時間）
例えば、ＴＦＴパネルでは、パネルの充放電電流Ｉ_PAの最大値は３〜４ｍＡ程度である。一方、ソースドライバの静止電流Ｉ_SOは１ｍＡ以下である。つまり、パネルの充放電の有無によって、ソースドライバに必要な電流Ｉ_S の量は大きく異なることが分かる。また、パネルの充放電がある場合にも、パネルの表示の変化の大小によって、必要な充放電電流Ｉ_PAの値も逐次変化する。

そのため、本実施形態のように、フレームが変化するたびに電流の量を調整することができると、大幅な消費電力の削減が可能となる。また、本実施形態では、同じ種類の電流源（ＭＩＳトランジスタ）からソースドライバに電流を供給するので、安定した画像を得ることができる。

なお、上述の説明では、出力トランジスタ部２４およびＩ−Ｖ変換回路２５のトランジスタがＭＩＳＦＥＴである場合について説明した。しかし、本発明では、ＭＩＳＦＥＴの代わりにバイポーラトランジスタを用いてもよい。この場合には、出力トランジスタ部２４が１段からｎ段までの段で構成されているとすると、エミッタ面積が全体の１／ｎのバイポーラトランジスタをｎ個設ける。

具体的にいうと、ＰＭＩＳトランジスタ２２（１）〜２２（ｎ）のかわりとして、ｐｎｐバイポーラトランジスタを設ける。ｐｎｐバイポーラトランジスタのベースは演算増幅器２１の出力に接続され、エミッタは電源線ＶＣＣに接続されている。そして、ＮＭＩＳトランジスタ２３（１）〜２３（ｎ）のかわりとして、ｎｐｎバイポーラトランジスタを設ける。ｎｐｎバイポーラトランジスタのベースは演算増幅器２１の出力に接続され、コレクタはｐｎｐバイポーラトランジスタのコレクタに接続され、エミッタは接地線ＶＳＳに接続される。

Ｉ−Ｖ変換回路２５のＰＭＩＳトランジスタ２６（１）〜２６（ｎ）のかわりとして、ｐｎｐバイポーラトランジスタを設ける。ｐｎｐバイポーラトランジスタのベースを、出力トランジスタ部２４におけるｐｎｐバイポーラトランジスタのベースと接続する。Ｉ−Ｖ変換回路２５におけるｐｎｐバイポーラトランジスタのエミッタと、出力トランジスタ部におけるｐｎｐバイポーラトランジスタのエミッタとを、同じサイズに設定する。つまり、これらのトランジスタによってカレントミラー回路を形成する。

そして、１段目のバイポーラトランジスタのベースにはＩ_S ／ｎの論理信号を供給し、ｎ段目のバイポーラトランジスタのベースには（ｎ／Ｎ）Ｉ_S （＝Ｉ_S ）の論理信号を供供給する。このようにバイポーラトランジスタを用いた場合にも、ＭＩＳトランジスタを用いた場合と同様の効果を得ることができる。

なお、本実施形態は、Ａ級、Ｂ級およびＡＢ級のいずれのオペアンプを用いた場合にも適用することができる。

（第３の実施形態）
以下に、第３の実施形態における液晶駆動装置とその動作について、図面を参照しながら説明する。図５は、第３の実施形態における液晶駆動装置のうちＤＣ−ＤＣ電源内の構成を詳細に示す回路図である。なお、本実施形態の構成のうちで第２の実施形態と同様の構成については詳細な説明を省略する。

図５に示すように、本実施形態のＤＣ−ＤＣ電源は、演算増幅器２１と、１段からｎ−１段までのＰＭＩＳトランジスタ２２（１）〜２２（ｎ−１）およびＮＭＩＳトランジスタ２３（１）〜２３（ｎ−１）が並列に配置する出力トランジスタ部２４と、ｎ個のＰＭＩＳトランジスタ２６（１）〜２６（ｎ）を有するＩ−Ｖ変換回路２５とを備えている。そして、第２の実施形態と異なるのは、出力トランジスタ部２４におけるｎ段目に、ＰＭＩＳトランジスタ２２（ｎ）およびＮＭＩＳトランジスタ２３（ｎ）（図４に示す）の代わりに電流源３３が設けられている点である。電流源３３は、スイッチ３４を介して、ＰＭＩＳトランジスタ２６（ｎ）のゲートに接続されている。

次に、本実施形態の液晶駆動装置の動作について、図５を参照しながら説明する。

出力トランジスタ部２４とＩ−Ｖ変換回路２５とにおいて、演算増幅器２１からの電流は１段目からｎ−１段目に順に流れていく。このとき、Ｉ−Ｖ変換回路２５は、電流の量に応じて１段目からｎ段目までのうちどの段数まで電流が流れるかを制御する。

ここで、１段からｎ−１段まででは、ある段数（段数ａとする）のＰＭＩＳトランジスタ２２（ａ）とＮＭＩＳトランジスタ２３（ａ）とに電流が流れると、同時に、Ｉ−Ｖ変換回路２５における段数（ａ）のＰＭＩＳトランジスタ２６（ａ）にも電流が流れ込む。このとき、ＰＭＩＳトランジスタ２２（ａ）とＰＭＩＳトランジスタ２６（ａ）とのトランジスタサイズは同じであるので、２つのトランジスタには同じ量の電流が流れて、インバータ部２８（ａ）の入力部に達する。このときの電流量が多い場合には、インバータ部２８（ａ）における１つめのインバータ２９（ａ）への入力信号はＨｉｇｈとなり、出力信号はＬｏｗとなる。２つ目のインバータ３０（ａ）の出力信号はＨｉｇｈとなる。１つ目のインバータ２９（ａ）のＬｏｗの出力は、スイッチ３２（ａ）をＯＦＦにし、２つ目のインバータ３０（ａ）のＨｉｇｈの出力は、スイッチ３１（ａ）をＯＮの状態に保つので、ＰＭＩＳトランジスタ２２（ａ）およびＮＭＩＳトランジスタ２３（ａ）には電流が流れ続ける。

一方、段数ａにおいて、インバータ部２８に流れこむ電流の量が少ない場合には、１つ目のインバータ２９（ａ）への入力信号はＬｏｗとなり、出力信号はＨｉｇｈとなる。２つ目のインバータ３０（ａ）の出力信号はＬｏｗとなる。１つ目のインバータ２９（ａ）のＨｉｇｈの出力は、スイッチ３２（ａ）をＯＮにし、２つ目のインバータ３０（ａ）のＬｏｗの出力は、スイッチ３１（ａ）をＯＦＦにするので、ＰＭＩＳトランジスタ２２（ａ）およびＮＭＩＳトランジスタ２３（ａ）に電流は流れない。

出力トランジスタ部２４におけるｎ段目では、インバータ２９（ｎ）の出力がＨｉｇｈになると、スイッチ３４がＯＮになり、電流源３３からソースドライバ（図示せず）の方に電流が供給される。これにより、１段からｎ−１段までのトランジスタでは十分な電流を得ることができない場合には、電流源３３が動作してソースドライバに電流が供給される。

本実施形態では、第２の実施形態と同様に、フレームが変化するたびに電流の量を調整することができるので、大幅な消費電力の削減が可能となる。

さらに、電流源３３が設けられていることにより、以下の効果を得ることができる。

例えば、第２の実施形態のＤＣ−ＤＣ電源（図４に示す）から電流を発生させるためには、出力部に設けられた大電力のトランジスタのゲート容量（Ｃ_OX）を充電する必要がある。具体的にいうと、１段からｎ段までのＰＭＩＳトランジスタ２２（１）〜２２（ｎ）およびＮＭＩＳトランジスタ２３（１）〜２３（ｎ）のゲート容量を充電する必要がある。このゲート容量を充電するためには、下記（６）式に示す時間τが必要となる。

τ＝ＣＲ ・・・（６）式
（Ｃ：出力トランジスタ近傍の容量
Ｒ：時定数）
なお、出力トランジスタの近傍の容量Ｃは、下記（７）式で示される。

Ｃ＝Ｃ_OX＋Ｃ_C ・・・（７）式
（Ｃ_OX ：出力トランジスタのゲート容量
Ｃ_C ：電源ラインおよび出力トランジスタの寄生容量）
それに対し、本実施形態のＤＣ−ＤＣ電源では、ｎ段目に電流源３３が設けられている。これにより、出力トランジスタ部２４において１段からｎ段までが駆動する場合には、電流源３３から電流が与えられる。電流源３３からの電流は、１段目からｎ−１段目までのトランジスタのゲート容量が充電される時間を待つことなく放出される。これにより、ソースドライバに早く電流を供給することができるので、液晶パネルにおける高速動作が可能となる。高速動作が可能になるので、液晶パネルの画像が急激に変化する場合に特に有効である。

なお、本実施形態は、Ａ級、Ｂ級およびＡＢ級のいずれのオペアンプを用いた場合にも適用することができる。

（第４の実施形態）
以下に、第４の実施形態における液晶駆動装置とその動作について、図面を参照しながら説明する。図６（ａ）は、第４の実施形態の液晶駆動装置のうちＤＣ−ＤＣ電源とその
周辺の構成を示す回路図であり、（ｂ）は、ＤＣ−ＤＣ電源内のオペアンプの構成を詳細に示す回路図である。

図６（ａ）に示すように、本実施形態の液晶駆動装置は、ＤＣ−ＤＣ電源１３と、ＤＣ−ＤＣ電源１３内に設けられたオペアンプ４１と並列に設けられたコンパレータ４４とを有している。

オペアンプ４１の出力は、オペアンプ４１と出力端子４２との間の節点４３を介して負帰還されている。そして、オペアンプ４１の（＋）側入力部は、可変抵抗４５を介して、コンパレータ４４の（−）側入力と接続されている。可変抵抗４５のうちオペアンプ４１と接続されていない側の端部は接地されている。 コンパレータ４４の（＋）側入力は、出力端子４２に接続されている。

図６（ｂ）に示すように、オペアンプ４１内には、演算増幅器４６と、演算増幅器４６の出力トランジスタであるＰＭＩＳトランジスタ４７およびＮＭＩＳトランジスタ４８と、ＰＭＩＳトランジスタ４７のゲート電極にＨｉｇｈ／Ｌｏｗの信号を供給するＰＭＩＳトランジスタ４９とが設けられている。ＰＭＩＳトランジスタ４９のゲート電極は、コンパレータの出力部に接続されている。

次に、本実施形態の液晶駆動装置の動作について、図６（ａ）, （ｂ）を参照しながら説明する。

通常、正の電源を有する回路では、演算増幅器４６からの出力電圧として所望の値（規格値）の下限はＶｘ−αに設定される。ここで、Ｖｘは理論的な所望の出力電圧であり、αは、駆動温度や素子ばらつきを考慮して設定された値である。オペアンプからの出力がＶｘ−α以上であるときには、ソースドライバ（図示せず）が正常に動作することができる。

本実施形態では、コンパレータ４４の（−）側入力にＶｘ−αが印加される。このＶｘ−αの値は、オペアンプ４１の（＋）側入力とコンパレータ４４の（−）側入力との間に可変抵抗４５を介在させて、可変抵抗４５の値を調整することにより得られる。一方、コンパレータ４４の（＋）側入力は出力端子４２と接続されているので、コンパレータ４４の（＋）側入力にはオペアンプ４１の出力電圧が印加される。

コンパレータ４４は、Ｖｘ−αとオペアンプの出力電圧とを比較する。そして、比較結果の信号Ｓｉｇ４をオペアンプ４１におけるＰＭＩＳトランジスタ４９に出力する。ＰＭＩＳトランジスタ４９は、信号Ｓｉｇ４に基づいてオペアンプの動作を制御する。つまり、オペアンプ４１の出力電圧がＶｘ−α以上である場合にはオペアンプの動作を停止させ、オペアンプ４１の出力電圧がＶｘ−α未満になるとオペアンプの動作を再開させる。

以下に、本実施形態で得られる効果について、従来と比較しながら説明する。

従来では、ソースドライバにどの程度の電流が供給されているかにかかわらず、オペアンプが常に動作していた。そのため、オペアンプの自己消費電力が大きいものとなっていたが、オペアンプの動作を停止させると、出力電圧がドロップしてしまうと考えられていた。

それに対し、本実施形態では、オペアンプ４１からの出力が規格値の範囲内にある場合には一時的にオペアンプを停止させることにより、消費電力を削減することができる。また、オペアンプ４１からの出力が規格値未満になると、再度オペアンプを動作させるので、ソースドライバに供給される電流が不足することはない。したがって、ソースドライバの動作の特性が低下することなく、安定した画像を維持することができる。

なお、上述の説明では、ソースドライバを駆動するための電源を例に用いて説明した。しかし、本発明は対向電極や共通電極に用いる電源などの他の電源にも適用することができる。その場合にも、表示等の特性を劣化させることなく消費電力を削減することができる。

また、上述の説明では、電源が正である場合について説明した。しかし、本発明は負電源にも適用することができる。その場合には、コンパレータにおいて、規格値の最大値Ｖｘ＋αと、オペアンプの出力電圧とを比較する。そして、オペレータの出力電圧がＶｘ＋α以下である場合にはオペアンプを停止させ、出力電圧がＶｘ＋αより大きくなるとオペアンプを動作させる。この場合にも、表示等の特性を劣化させることなく消費電力を削減することができる。

なお、本実施形態は、Ａ級、Ｂ級およびＡＢ級のいずれのオペアンプを用いた場合にも適用することができる。

（第５の実施形態）
以下に、第５の実施形態における液晶駆動装置とその動作について、図面を参照しながら説明する。図７（ａ）は、第５の実施形態の液晶表示装置の構成を示す模式図であり、（ｂ）は、図７（ａ）に示す液晶駆動装置の動作を示すタイムチャート図である。

図７（ａ）に示すように、本実施形態の液晶表示装置は、ＴＦＴタイプの液晶パネル５１と、液晶パネル５１のゲートライン（図示せず）に接続されるＤＣ／ＤＣ電源内蔵ゲートドライバ５２と、液晶パネル５１のソースライン（図示せず）に接続されるＲＡＭコントローラ内蔵ソースドライバ５３とを備えている。

液晶パネル５１では、上部電極５４, 下部電極５５が互いに対向してコンデンサを形成している。上部電極５４は、薄膜トランジスタ（ＴＦＴ）５６のドレインに接続されている。薄膜トランジスタ５６のソースにはＲＡＭコントローラ内蔵ソースドライバ５３のソースドライバから電圧が供給され、薄膜トランジスタ５６のゲートにはＤＣ／ＤＣ電源内蔵ゲートドライバ５２のゲートドライバから電圧が供給される。一方、下部電極５５には、ＤＣ／ＤＣ電源内蔵ゲートドライバ５２のＤＣ−ＤＣ電源から電圧が印加される。

液晶パネル５１は、例えば、１３２のＲＧＢに接続されるソースライン（図示せず）と、１７６本のゲートラインとを有している。

なお、図示は省略するが、ＤＣ／ＤＣ電源内には、入力電圧を増幅するためのオペアンプと、オペアンプに接続された昇圧回路とが設けられている。昇圧回路は、外部からの基準電圧を昇圧してオペアンプに供給するために設けられている。

次に、本実施形態の液晶駆動装置の動作について、図７（ｂ）を参照しながら説明する。

図７（ｂ）に示すように、ＲＡＭコントローラ内蔵ソースドライバ５３内のＲＡＭコントローラからＤＣ−ＤＣ電源内には、常にクロック信号ＣＫＶが供給される。ＤＣ−ＤＣ電源には、１フレームごとに３００のクロックが供給される。３００のクロックのうち、１クロック目から、１７６本のゲートラインに対応する１７６個目までのクロックが供給される間、液晶パネルでは画像が書き込まれる。このように、実際に書き込みが行われる期間を有効な書き込み時間と呼ぶこととする。次に、１７７クロック目から３００クロック目になると、液晶パネルでは画像が書き込まれない。このように実際には書き込みが行われない期間をブランキング期間と呼ぶ。

ブランキング期間では、ＤＣ−ＤＣ電源内の昇圧回路に供給されるクロック周波数が、有効な書き込み時間におけるクロック周波数の１／Ｎ倍（Ｎ＝２、３、４・・・）になる。

信号ＳＴＶは、１クロック目のクロックが入力されるタイミングを制御するための信号である。つまり、１つのフレームにおけるブランキング期間が終了し、次のフレームに表示か変化するときに、コントローラからゲートドライバに、信号ＳＴＶが供給される。

信号ＮＯＥＶは、それぞれのゲートラインに対応するクロックの入力するタイミングが重複しないようにするための信号である。信号ＮＯＥＶは、１クロック目から１７６クロック目までのクロックに対応してゲートドライバに供給される。

そして、ブランキング期間には、コントローラからＤＣ−ＤＣ電源に、電源制御信号ＰＳＡＶＥが供給される。電源制御信号ＰＳＡＶＥは、１つのフレームにおける１７７ライン目のクロックの立ち上がりから、次のフレームにおける１ライン目のクロックの立ち上がりまでの間に供給される。電源制御信号ＰＳＡＶＥによって、ＤＣ−ＤＣ電源におけるオペアンプは停止され、Ｈｉｇｈ−Ｚ状態となる。

本実施形態では、ブランキング期間にはＤＣ−ＤＣ電源におけるオペアンプを停止させ、昇圧回路に供給するクロックのクロック周波数を小さくする。これにより、ブランキング期間にも一定の電源を供給していた従来と比較して、消費電力を低減することができる。以下に、具体的に説明する。

従来では、ＤＣ−ＤＣ電源の消費電力Ｐは、下記（８）式で示す値となる。

Ｐ＝Ｐ_opa＋Ｐ_ch＋Ｐ_etc＋Ｐ_icd ・・・（８）式
（Ｐ_opa：オペアンプの消費電力
Ｐ_ch：昇圧回路の消費電力
Ｐ_etc：その他の回路における消費電力
Ｐ_icd：液晶パネルの充放電に必要な消費電力）
なお、この消費電力Ｐ_icdは、下記（９）式で示される。

Ｐ_icd＝ＣＶｆ ・・・（９式）
（Ｃ：パネル容量
Ｖ：パネルに印加する電圧
ｆ：パネルに供給されるクロック周波数
それに対し、本実施形態では、ＤＣ−ＤＣ電源の消費電力Ｐは、下記（１０）式で示す値となる。

Ｐ＝（Ｔ−ｔ₁）／Ｔ×Ｐ_opa＋（Ｔ−ｔ₁）／Ｔ×Ｐ_ch
＋ｔ₁／Ｔ１×１／Ｎ×Ｐ_ch＋Ｐ_etc＋（Ｔ−ｔ１）／Ｔ×Ｐ_icd ・・・（１０）式
（Ｔ：全体の期間（有効な書き込み期間とブランキング期間との合計の期間）
ｔ₁：ブランキング期間
１／Ｎ：有効な書き込み期間における昇圧回路のクロック周波数に対するブランキング期間の昇圧回路のクロック周波数の分周比）
このように、オペアンプと昇圧回路とにおいて、ブランキング期間の消費電力を削減できる。オペアンプと昇圧回路は共にアナログ回路であり、従来では、オペアンプの消費電力Ｐ_opa 、昇圧回路の消費電力Ｐ_chおよびパネルの充放電電流に必要な消費電力Ｐ_chは、ＤＣ−ＤＣ電源の全体の消費電力Ｐのうちの大きな割合を占めていた。本実施形態では、このように消費電力の大きなオペアンプ、昇圧回路およびパネルにおける充放電電流の消費電力を削減できるので、その効果は大きい。また、オペアンプの動作を停止させるのはブランキング期間であるため、画質に問題は生じない。

なお、上述の説明では、対向電極や共通電極を駆動するための電源を例に用いて説明した。しかし、本発明はゲートドライバを駆動するために用いる電源などの他の電源にも適用することができる。その場合にも、表示等の特性を劣化させることなく消費電力を削減することができる。

以上説明したように、本発明は、液晶パネルにおける画面表示の変化量によって、ＤＣ−ＤＣ電源などの出力を変化させることができるので、液晶パネルの画面表示の特性を劣化させることなく消費電力を削減できる点で産業上の利用可能性は高い。

第１の実施形態における液晶駆動装置の構成を示す模式図である。 第１の実施形態において、画像パターンに基づいて、液晶パネルに画像が表示されるステップを示すフローチャート図である。 第２の実施形態における液晶駆動装置の構成を示す模式図である。 図３に示す液晶駆動装置のうちＤＣ−ＤＣ電源内の構成を詳細に示す回路図である。 第３の実施形態における液晶駆動装置のうちＤＣ−ＤＣ電源内の構成を詳細に示す回路図である。 （ａ）は、第４の実施形態の液晶駆動装置のうちＤＣ−ＤＣ電源とその周辺の構成を示す回路図であり、（ｂ）は、ＤＣ−ＤＣ電源内のオペアンプの構成を詳細に示す回路図である。 （ａ）は、第５の実施形態の液晶表示装置の構成を示す模式図であり、（ｂ）は、図７（ａ）に示す液晶駆動装置の動作を示すタイムチャート図である。 従来の液晶表示装置の構成を示す模式図である。

符号の説明

１１ 液晶パネル
１２ ソースドライバ
１３ ＤＣ−ＤＣ電源
１４ コントローラ
１５ 変化量算出部
２１ 演算増幅器
２２（１）〜２２（ｎ） ＰＭＩＳトランジスタ
２３（１）〜２３（ｎ） ＮＭＩＳトランジスタ
２４ 出力トランジスタ部
２５ Ｉ−Ｖ変換回路
２６（１）〜２６（ｎ） ＰＭＩＳトランジスタ
２７（１）〜２７（ｎ） 抵抗
２８（１）〜２８（ｎ） インバータ部
２９（１）〜２９（ｎ） インバータ
３０（１）〜３０（ｎ） インバータ
３１（１）〜３１（ｎ） スイッチ
３２（１）〜３２（ｎ） スイッチ
３３ 電流源
３４ スイッチ
４１ オペアンプ
４２ 出力端子
４３ 節点
４４ コンパレータ
４５ 可変抵抗
４６ 演算増幅器
４７ ＰＭＩＳトランジスタ
４８ ＮＭＩＳトランジスタ
４９ ＰＭＩＳトランジスタ
５１ 液晶パネル
５２ ＤＣ／ＤＣ電源内蔵ゲートドライバ
５３ ＲＡＭコントローラ内蔵ソースドライバ
５４ 上部電極
５５ 下部電極
５６ 薄膜トランジスタ

Claims (20)

1. 画像を表示することができる表示部と、
   上記表示部に電圧を供給するための駆動回路と、
   上記駆動回路に、上記電圧を制御するための信号を供給する制御回路と、
   上記信号の変化量を算出する変化量算出部と、
   上記変化量に基づいた値の電源を、上記駆動回路に供給する電源回路と
   を備える、液晶表示装置。
2. 請求項１に記載の液晶表示装置であって、
   上記電源回路は、上記信号の変化量の大小によって、上記駆動回路に供給する電流の量の大小を調整する、液晶表示装置。
3. 請求項１に記載の液晶表示装置であって、
   上記表示部には複数の画素が設けられており、
   上記駆動回路は、上記複数の画素に電圧を印加し、
   上記変化量算出部は、上記複数の画素のそれぞれに対応する上記信号の変化量を算出し、
   上記電源回路は、上記信号の変化量に比例する量の電流を上記駆動回路に供給する、液晶表示装置。
4. 演算増幅器と、
   上記演算増幅器の出力に接続された複数段の出力トランジスタからなる出力トランジスタ部と、
   上記出力トランジスタとカレントミラーを構成するトランジスタを有するＩ−Ｖ変換回路と、
   上記Ｉ−Ｖ変換回路と上記出力トランジスタ部とに接続され、上記Ｉ−Ｖ変換回路の出力信号に基づいて、上記出力トランジスタのＯＮ／ＯＦＦを制御するスイッチング回路と
   を備える、電源回路。
5. 請求項４に記載の電源回路であって、
   上記Ｉ−Ｖ変換回路は、
   上記トランジスタおよび接地線に接続された抵抗体と、
   上記トランジスタと上記抵抗体との間に入力部が接続され、上記スイッチング回路に出力部が接続された、複数のインバータからなるインバータ部と
   をさらに備える、電源回路。
6. 請求項５に記載の電源回路であって、
   上記出力トランジスタ部は、上記出力トランジスタとして、ゲートが上記演算増幅器の出力に接続され、ソースが電源線に接続された複数段のＰＭＩＳトランジスタと、ゲートが上記演算増幅器の出力に接続され、ドレインが上記ＰＭＩＳトランジスタのドレインに接続され、ソースが接地線に接続された複数段のＮＭＩＳトランジスタとを備え、
   上記Ｉ−Ｖ変換回路における上記トランジスタは、上記出力トランジスタ部における同じ段数の上記ＰＭＩＳトランジスタと同じサイズを有するＰＭＩＳトランジスタである、電源回路。
7. 請求項５に記載の電源回路であって、
   上記出力トランジスタ部は、上記出力トランジスタとして、ベースが上記演算増幅器の出力に接続され、エミッタが電源線に接続された複数段のｐｎｐバイポーラトランジスタと、ベースが上記演算増幅器の出力に接続され、コレクタが上記ｐｎｐトランジスタのコレクタに接続され、エミッタが接地線に接続された複数段のｎｐｎバイポーラトランジスタとを備え、
   上記Ｉ−Ｖ変換回路における上記トランジスタは、上記出力トランジスタ部における同じ段数の上記ｐｎｐトランジスタのエミッタと同じサイズのエミッタを有するｐｎｐトランジスタである、電源回路。
8. 請求項４〜７のうちいずれか１項に記載の電源回路であって、
   上記出力トランジスタ部には電流源が接続されている、電源回路。
9. 請求項４〜８のうちいずれか１項に記載の電源回路であって、
   液晶表示装置の電源である、電源回路。
10. 画像を表示することができる表示部と、
    上記表示部の上記画像を制御するための電源を供給することができ、オペアンプを有する電源回路と、
    上記オペアンプの出力を規格値と比較する比較器と、
    上記比較器からの出力信号に基づいて、上記オペアンプのＯＮ／ＯＦＦを制御するスイッチング部と
    を備える、液晶表示装置。
11. 請求項１０に記載の液晶表示装置であって、
    上記オペアンプは、（＋）側入力部、（−）側入力部および出力部を有し、
    上記比較器は、（＋）側入力部、（−）側入力部および出力部を有し、
    上記比較器の上記（＋）側入力部は、上記オペアンプの上記出力部と接続され、
    上記比較器の上記（−）側入力部は、上記オペアンプの上記（＋）側入力部と接続され、
    上記比較器の上記出力部は、上記スイッチング部と接続され、
    上記比較器の上記（−）側入力部と、上記オペアンプの上記（＋）側入力部との間には、抵抗が介在している、液晶表示装置。
12. 画像を表示することができる表示部と、
    上記表示部の上記画像を制御するための電源を供給することができ、オペアンプを有する電源回路とを備え、
    ブランキング期間には、上記オペアンプが停止する、液晶表示装置。
13. 請求項１２に記載の液晶表示装置であって、
    上記表示部の上記画像を制御するための信号を生成する制御回路をさらに備え、
    上記ブランキング期間には、上記制御回路からの信号に基づいて、上記オペアンプが停止する、液晶表示装置。
14. 請求項１３に記載の液晶表示装置であって、
    上記電源回路は、上記オペアンプに供給する電圧を昇圧することができる昇圧回路をさらに有し、
    上記昇圧回路には、上記制御回路からクロック信号が供給され、
    上記クロック信号の発信周波数は、有効な書き込み期間よりも上記ブランキング期間において低減される、液晶表示装置。
15. 請求項１２〜１４のうちいずれか１項に記載の液晶表示装置であって、
    上記表示部は、上部電極と、上記上部電極と対向する下部電極と、上記上部電極と接続されるソース線と、上記上部電極と接続されるゲート線と、上記ソース線および上記ゲート線に接続されるトランジスタとを有し、
    上記トランジスタに接続され、上記ソース線を駆動するためのソースドライバと、
    上記トランジスタに接続され、上記ゲート線を駆動するためのゲートドライバとをさらに備える、液晶表示装置。
16. 請求項１５に記載の液晶表示装置であって、
    上記電源回路は、上記ソースドライバか、または上記ゲートドライバに上記電源を供給する、液晶表示装置。
17. 請求項１５または１６に記載の液晶表示装置であって、
    上記電源回路は、上記下部電極に上記電源を供給する、液晶表示装置。
18. 表示部と、上記表示部に電圧を供給するための駆動回路と、上記駆動回路に上記電圧を制御するための信号を供給する制御回路と、上記駆動回路に電源を供給する電源回路とを備える液晶表示装置の制御方法であって、
    上記制御回路からの上記信号の変化量を算出するステップ（ａ）と、
    上記変化量に基づいて、上記電源回路から上記駆動回路に電源を供給するステップ（ｂ）と
    を備える、液晶表示装置の制御方法。
19. 請求項１８に記載の液晶表示装置の制御方法であって、
    上記ステップ（ｂ）では、上記変化量の大小によって、上記駆動回路に供給する電流の量の大小を調整する、液晶表示装置の制御方法。
20. 請求項１８または１９に記載の液晶表示装置の制御方法であって、
    上記表示部には複数の画素が設けられており、
    上記ステップ（ａ）では、上記複数の画素のそれぞれに対応する上記信号の上記変化量を算出し、
    上記ステップ（ｂ）では、上記変化量に比例する量の電流を上記駆動回路に供給する、液晶表示装置の制御方法。

Images