JPWO2015163305A1 - アクティブマトリクス基板、及びそれを備えた表示装置 - Google Patents
アクティブマトリクス基板、及びそれを備えた表示装置 Download PDFInfo
- Publication number
- JPWO2015163305A1 JPWO2015163305A1 JP2016514937A JP2016514937A JPWO2015163305A1 JP WO2015163305 A1 JPWO2015163305 A1 JP WO2015163305A1 JP 2016514937 A JP2016514937 A JP 2016514937A JP 2016514937 A JP2016514937 A JP 2016514937A JP WO2015163305 A1 JPWO2015163305 A1 JP WO2015163305A1
- Authority
- JP
- Japan
- Prior art keywords
- gate driver
- gate
- tft
- signal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 239000011159 matrix material Substances 0.000 title claims abstract description 53
- 239000004973 liquid crystal related substance Substances 0.000 claims description 9
- 101100392125 Caenorhabditis elegans gck-1 gene Proteins 0.000 abstract description 65
- 238000000034 method Methods 0.000 abstract description 15
- 241001181114 Neta Species 0.000 description 101
- 238000010586 diagram Methods 0.000 description 74
- RMXUFBPORJBBEZ-HPFNVAMJSA-N 5-methyl-1-[(2r,3r,4s,5s,6r)-3,4,5-trihydroxy-6-(hydroxymethyl)oxan-2-yl]pyrimidine-2,4-dione Chemical compound O=C1NC(=O)C(C)=CN1[C@H]1[C@H](O)[C@@H](O)[C@H](O)[C@@H](CO)O1 RMXUFBPORJBBEZ-HPFNVAMJSA-N 0.000 description 48
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 230000007704 transition Effects 0.000 description 16
- 230000006866 deterioration Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 101100392126 Caenorhabditis elegans gck-3 gene Proteins 0.000 description 2
- -1 GCK2 Proteins 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
ゲート線ごとに設けられた駆動回路におけるスイッチング素子の特性変動のばらつきを抑制し、表示性能の低下を低減する技術を提供する。アクティブマトリクス基板は、表示領域において、ゲート線ごとに、ゲート線を選択状態に切り替える複数の駆動回路(11)と、ゲート線ごとの複数の駆動回路の各々に対し、制御信号(GCK1,GCK2,CLR,VSS)を供給する信号供給部(12g)とを備える。駆動回路(11)は、制御信号に応じて、オン又はオフの状態に切り替わる複数のスイッチング素子を含む。信号供給部(12g)は、所定時間ごとに、複数の駆動回路のうちいずれかの駆動回路における複数のスイッチング素子の少なくとも一部に対し、当該スイッチング素子をオフの状態に維持する停止信号を供給する。一方、当該駆動回路における他のスイッチング素子及び他の駆動回路の前記複数のスイッチング素子に対し、オンの状態に切り替わる動作を行わせる駆動信号を供給する。
Description
本発明は、アクティブマトリクス基板、及びそれを備えた表示装置に関する。
特開2010−193434号公報には、表示領域の外側において、ゲート線として機能する配線ごとに、複数の駆動回路を接続した表示装置が開示されている。各駆動回路は、複数のスイッチング素子を含む。この表示装置は、所定期間ごとに、動作させる駆動回路を順番に切り替え、各駆動回路におけるスイッチング素子の動作期間を短くすることにより、スイッチング素子の劣化を抑制する。
特開2010−193434号公報のように、ゲート線ごとに複数の駆動回路を設置し、所定期間ごとに、動作させる駆動回路を切り替えることにより、各駆動回路におけるスイッチング素子の劣化をある程度抑制することができる。しかしながら、駆動回路を額縁領域に配置する場合、表示領域から離れた位置に配置される駆動回路ほど外気等の影響を受けやすく、スイッチング素子が劣化しやすい。駆動回路が配置される位置によってスイッチング素子の特性の変動にばらつきが生じると、ゲート線を選択状態に切り替える信号の出力波形が駆動回路ごとに異なり、表示性能が低下する。
本発明は、ゲート線ごとに設けられた駆動回路におけるスイッチング素子の特性変動のばらつきを抑制し、表示性能の低下を低減する技術を提供することを目的とする。
本発明に係るアクティブマトリクス基板は、複数のソース線と、前記複数のソース線と交差する複数のゲート線とを有し、前記ソース線と前記ゲート線とで規定される表示領域を有するアクティブマトリクス基板であって、前記表示領域においてゲート線ごとに複数の駆動回路を有し、供給される制御信号に応じて、前記複数の駆動回路によって前記ゲート線を選択状態に切り替える駆動部と、前記駆動部に対して前記制御信号を供給する信号供給部と、を備え、前記複数の駆動回路の各々は、前記制御信号に応じて、オン又はオフの状態に切り替わる複数のスイッチング素子を含み、前記信号供給部は、所定時間ごとに、前記複数の駆動回路のうち少なくとも1つの駆動回路における前記複数のスイッチング素子の少なくとも一部に対し、前記制御信号として、当該スイッチング素子をオフの状態に維持する停止信号を供給し、当該駆動回路における他のスイッチング素子及び他の駆動回路の前記複数のスイッチング素子に対し、前記制御信号として、オンの状態に切り替わる動作を行わせる駆動信号を供給する。
本発明の構成によれば、ゲート線ごとに設けられた駆動回路におけるスイッチング素子の特性変動のばらつきを抑制し、表示性能の低下を低減する。
本発明の一実施形態に係るアクティブマトリクス基板は、複数のソース線と、前記複数のソース線と交差する複数のゲート線とを有し、前記ソース線と前記ゲート線とで規定される表示領域を有するアクティブマトリクス基板であって、前記表示領域においてゲート線ごとに複数の駆動回路を有し、供給される制御信号に応じて、前記複数の駆動回路によって前記ゲート線を選択状態に切り替える駆動部と、前記駆動部に対して前記制御信号を供給する信号供給部と、を備え、前記複数の駆動回路の各々は、前記制御信号に応じて、オン又はオフの状態に切り替わる複数のスイッチング素子を含み、前記信号供給部は、所定時間ごとに、前記複数の駆動回路のうち少なくとも1つの駆動回路における前記複数のスイッチング素子の少なくとも一部に対し、前記制御信号として、当該スイッチング素子をオフの状態に維持する停止信号を供給し、当該駆動回路における他のスイッチング素子及び他の駆動回路の前記複数のスイッチング素子に対し、前記制御信号として、オンの状態に切り替わる動作を行わせる駆動信号を供給する(第1の構成)。
第1の構成によれば、アクティブマトリクス基板の表示領域内に、ゲート線を選択状態に切り替えるための複数の駆動回路がゲート線ごとに配置されるため、額縁領域に複数の駆動回路が配置される場合と比べて、駆動回路が外気等の影響を受けにくい。また、所定時間ごとに、ゲート線ごとに設けられた少なくとも1つの駆動回路における複数のスイッチング素子の少なくとも一部に、スイッチング素子をオフの状態に維持する停止信号が供給される。一方、当該駆動回路の他のスイッチング素子、及び他の駆動回路のスイッチング素子には、オンの状態に切り替わる動作を行わせる駆動信号が供給される。これにより、一のゲート線に設けられた全ての駆動回路のスイッチング素子に駆動信号が供給される場合と比べ、少なくとも一部のスイッチング素子は、オンにされている期間が短くなる。その結果、各駆動回路におけるスイッチング素子の劣化が分散され、スイッチング素子の特性変動による表示性能の低下を低減することができる。
第2の構成は、第1の構成において、前記信号供給部は、一の前記ゲート線に設けられた複数の駆動回路のうち、前記停止信号を供給する駆動回路を切り替えることとしてもよい。
第2の構成によれば、一のゲート線に設けられた複数の駆動回路におけるスイッチング素子がオンにされる期間が分散され、駆動回路ごとのスイッチング素子の劣化のばらつきを軽減することができる。
第3の構成は、第1の構成において、前記複数のゲート線の各々には、N個(N≧3、Nは自然数)の駆動回路が設けられ、前記信号供給部は、前記所定時間ごとに、前記N個の駆動回路のうち、n個(nは自然数、2≦n<N)の駆動回路の各々における前記複数のスイッチング素子に対して前記駆動信号を供給することとしてもよい。
第3の構成によれば、所定時間ごとに、一のゲート線は、n個の駆動回路によって選択状態に切り替えられるため、一のゲート線を選択状態に切り替えるための駆動回路の負荷を軽減することができる。
第4の構成は、第1から第3のいずれかの構成において、前記駆動信号は、2m水平走査期間(mは自然数、m≧1)ごとに、当該駆動信号の電位がHレベルとLレベルとを繰り返す信号であり、一のゲート線に設けられた前記複数の駆動回路に対する前記駆動信号と、隣接する他のゲート線に設けられた前記複数の駆動回路に対する前記駆動信号は、位相が1/4m周期ずれていることとしてもよい。
第4の構成によれば、2m水平走査期間ごとにHレベルとLレベルの電位を繰り返す駆動信号が一のゲート線に設けられた複数の駆動回路のいずれかの駆動回路に供給される。一のゲート線と隣接する他のゲート線に設けられた複数の駆動回路には、一のゲート線に設けられた複数の駆動回路に対する駆動信号と位相が1/4m周期ずれた駆動信号が供給される。一のゲート線に設けられた複数の駆動回路に、一水平走査期間ごとにHレベルとLレベルの電位を繰り返す駆動信号が供給される場合と比べ、駆動信号の周波数を低くすることができ、消費電力を低減することができる。
第5の構成は、第1の構成において、前記複数のスイッチング素子は、デューティ比が所定値以上のスイッチング素子と、前記デューティ比が所定値未満のスイッチング素子とを含み、前記信号供給部は、一のゲート線に設けられた前記複数の駆動回路の各々における前記複数のスイッチング素子のうち、前記デューティ比が所定値以上のスイッチング素子に対して前記停止信号を供給し、前記デューティ比が所定値未満のスイッチング素子に対して前記駆動信号を供給することとしてもよい。
第5の構成によれば、複数のスイッチング素子は、デューティ比が所定値以上のスイッチング素子と、デューティ比が所定値未満のスイッチング素子とを含む。一のゲート線に設けられた各駆動回路におけるデューティ比が所定値以上のスイッチング素子は所定時間ごとにオフ状態となり、デューティ比が所定値未満のスイッチング素子はオンに切り替わる。そのため、一のゲート線に設けられた各駆動回路において、デューティ比が所定値以上のスイッチング素子がオンにされる期間が調整され、このスイッチング素子の劣化を抑制することができる。
第6の構成は、第1から第5のいずれかの構成において、前記複数のスイッチング素子は、前記ゲート線を選択状態に切り替える選択電圧を前記ゲート線に出力する特定のスイッチング素子を含み、前記駆動回路は、前記特定のスイッチング素子のゲート端子と、前記ゲート線とに接続された内部配線と、前記内部配線と接続され、供給される電位制御信号に応じて、前記内部配線の電圧を制御する回路部とをさらに有し、前記停止信号が供給される駆動回路における前記回路部は、前記内部配線の電圧が前記特定のスイッチング素子の閾値電圧よりも低くなるように制御し、前記他の駆動回路における前記回路部は、前記内部配線の電圧の制御を行わないこととしてもよい。
第6の構成によれば、複数のスイッチング素子は、選択電圧をゲート線に出力する特定のスイッチング素子を含む。駆動回路は、特定のスイッチング素子のゲート端子とゲート線とに接続された内部配線と、内部配線と接続され、供給される電位制御信号に応じて、内部配線の電圧を制御する回路部とを有する。停止信号が供給される駆動回路における回路部は、内部配線の電圧が特定のスイッチング素子の閾値電圧よりも低くなるように制御する。また、他の駆動回路、すなわち、駆動信号が供給される駆動回路の回路部は、内部配線の電圧の制御を行わない。そのため、ゲート線が選択状態に切り替えられ、動作を停止中の駆動回路における内部配線にゲート線の電位が入力されても、特定のスイッチング素子はオンに切り替わらず、その駆動回路が誤動作することを防止することができる。
第7の構成は、第6の構成において、前記回路部は、ドレイン端子が前記内部配線に接続された第1スイッチング素子を含み、前記信号供給部は、前記電位制御信号として、前記他の駆動回路における前記第1スイッチング素子のゲート端子に、当該第1スイッチング素子をオフにする第1電圧信号を供給し、前記停止信号が供給される前記駆動回路における前記第1スイッチング素子のゲート端子に、当該第1スイッチング素子をオンにする第2電圧信号を供給するとともに、当該第1スイッチング素子のソース端子に前記第1電圧信号を供給することとしてもよい。
第7の構成によれば、他の駆動回路、すなわち駆動信号が供給された駆動回路において、内部配線に接続された第1スイッチング素子はオフになる。また、停止信号が供給された駆動回路において、内部配線に接続された第1スイッチング素子はオンになり、第1スイッチング素子のソース端子に供給される第1電圧信号の電圧が内部配線に印加される。そのため、停止信号が供給される駆動回路の第1スイッチング素子のソース端子に電圧信号を別途供給する場合と比べて、第1スイッチング素子に電圧信号を供給するための配線を削減できる。
第8の構成は、第7の構成において、前記複数のスイッチング素子は、ドレイン端子が前記ゲート線に接続され、前記ゲート線を非選択状態にする電圧を前記ゲート線に出力する第2スイッチング素子を含み、前記第1電圧信号の電圧は、前記ゲート線が非選択状態となる電圧であり、前記信号供給部は、さらに、前記他の駆動回路における前記第2スイッチング素子のゲート端子に、当該第2スイッチング素子をオンにする電圧信号を供給し、当該第2スイッチング素子のソース端子に前記第1電圧信号を供給するとともに、前記停止信号が供給される前記駆動回路における前記第2スイッチング素子のゲート端子に、当該第2スイッチング素子をオフにする電圧信号を供給することとしてもよい。
第8の構成によれば、他の駆動回路、すなわち駆動信号が供給された駆動回路において、ゲート線に接続された第2スイッチング素子はオンになり、第2スイッチング素子のソース端子に供給される第1電圧信号の電圧がゲート線に印加される。第1電圧信号の電圧はゲート線が非選択状態となる電圧であり、他の駆動回路の第2スイッチング素子を介してゲート線は非選択状態となる。また、停止信号が供給された駆動回路における第2スイッチング素子はオフとなる。そのため、駆動信号が供給された駆動回路の第2スイッチング素子のソース端子に、ゲート線が非選択状態となる電圧信号を別途供給する場合と比べ、第2スイッチング素子に電圧信号を供給するための配線を削減できる。
第9の構成は、第1から第8のいずれかの構成において、前記信号供給部は、前記表示領域の外側において、前記ソース線の延伸方向の一端側に設けられ、前記制御信号が入力される制御信号配線と、前記ゲート線ごとに設けられた複数の駆動回路の各々と前記制御信号配線とを接続する駆動回路接続配線と、入力されるスイッチ信号に応じて、前記制御信号配線と導通させる前記駆動回路接続配線を切り替えるスイッチ部とを有することとしてもよい。
第9の構成において、信号供給部は、制御信号配線と駆動回路接続配線とスイッチ部とを有する。制御信号配線は、表示領域の外側においてソース線の延伸方向の一端側に設けられ、制御信号が入力される。駆動回路接続配線は、ゲート線ごとの複数の駆動回路の各々と制御信号配線とを接続する。スイッチ部は、入力されるスイッチ信号に応じて、制御信号と導通させる駆動回路接続配線を切り替える。この構成によれば、複数の駆動回路の各々に対して制御信号配線を設ける場合と比べ、制御信号配線の数を減らすことができるので、信号供給部が設けられる額縁領域を小さくすることができる。
本発明の一実施形態に係る表示装置は、第1から第9のいずれかのアクティブマトリクス基板と、カラーフィルタを有する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層とを有する(第10の構成)。
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
<第1実施形態>
(液晶表示装置の構成)
図1は、本実施形態に係る液晶表示装置の概略構成を示した模式図である。液晶表示装置1は、表示パネル2、ソースドライバ3、表示制御回路4、及び電源5を有する。表示パネル2は、アクティブマトリクス基板20aと、対向基板20bと、これら基板に挟持された液晶層(図示略)とを有する。図1において図示を省略しているが、アクティブマトリクス基板20aと対向基板20bとを挟むように、一対の偏光板が設けられている。対向基板20bには、ブラックマトリクスと、赤(R)、緑(G)、青(B)の3色のカラーフィルタと、共通電極(いずれも図示略)が形成されている。
(液晶表示装置の構成)
図1は、本実施形態に係る液晶表示装置の概略構成を示した模式図である。液晶表示装置1は、表示パネル2、ソースドライバ3、表示制御回路4、及び電源5を有する。表示パネル2は、アクティブマトリクス基板20aと、対向基板20bと、これら基板に挟持された液晶層(図示略)とを有する。図1において図示を省略しているが、アクティブマトリクス基板20aと対向基板20bとを挟むように、一対の偏光板が設けられている。対向基板20bには、ブラックマトリクスと、赤(R)、緑(G)、青(B)の3色のカラーフィルタと、共通電極(いずれも図示略)が形成されている。
図1に示すように、アクティブマトリクス基板20aは、フレキシブル基板に形成されたソースドライバ3と電気的に接続されている。表示制御回路4は、表示パネル2、ソースドライバ3、及び電源5と電気的に接続されている。表示制御回路4は、ソースドライバ3と、アクティブマトリクス基板20aに設けられた後述の駆動回路(以下、ゲートドライバと称する)とに制御信号を出力する。電源5は、表示パネル2、ソースドライバ3、及び表示制御回路4と電気的に接続されており、各々に電源電圧信号を供給する。
(アクティブマトリクス基板の構成)
図2は、アクティブマトリクス基板20aの概略構成を示す模式図である。アクティブマトリクス基板20aにおいて、X軸方向の一端から他端までM(M:自然数)本のゲート線13G(1)〜13G(M)が一定の間隔で略平行に形成されている。以下、ゲート線を区別しないときは、ゲート線13Gと称する。アクティブマトリクス基板20aには、各ゲート線13Gと交差するように複数のソース線15Sが形成されている。ゲート線13Gとソース線15Sとで囲まれる領域が1つの画素を形成し、各画素は、カラーフィルタのいずれかの色に対応している。
図2は、アクティブマトリクス基板20aの概略構成を示す模式図である。アクティブマトリクス基板20aにおいて、X軸方向の一端から他端までM(M:自然数)本のゲート線13G(1)〜13G(M)が一定の間隔で略平行に形成されている。以下、ゲート線を区別しないときは、ゲート線13Gと称する。アクティブマトリクス基板20aには、各ゲート線13Gと交差するように複数のソース線15Sが形成されている。ゲート線13Gとソース線15Sとで囲まれる領域が1つの画素を形成し、各画素は、カラーフィルタのいずれかの色に対応している。
図3は、ソース線15Sの図示を省略したアクティブマトリクス基板20aと、アクティブマトリクス基板20aと接続されている各部の概略構成を示す模式図である。図3の例に示すように、ゲートドライバ11は、表示領域201におけるゲート線13Gとゲート線13Gの間に配置されている。この例では、ゲート線13Gごとに、2つのゲートドライバ11が設けられている。2つのゲートドライバ11の一方は、表示領域201の領域201aに配置され、他方は領域201bに配置されている。以下、領域201aに配置されたゲートドライバ11からなるゲートドライバ群をゲートドライバ群11Aと称し、領域201bに配置されたゲートドライバ11からなるゲートドライバ群をゲートドライバ群11Bと称する。
図3に示すアクティブマトリクス基板20aにおいて、ソースドライバ3が設けられている辺の額縁領域202には、端子部12gが設けられている。端子部12gは、表示制御回路4及び電源5と接続されている。端子部12gは、表示制御回路4及び電源5から出力される制御信号や電源電圧信号等の信号を受け取る。端子部12gに入力された制御信号及び電源電圧信号等の信号は、配線15Lを介して各ゲートドライバ11に供給される。ゲートドライバ11は、供給される信号に応じて、接続されているゲート線13Gに対し、選択状態と非選択状態の一方を示す電圧信号(選択電圧)を出力する。以下の説明において、ゲート線13Gが選択されている状態をゲート線13Gの駆動と呼ぶ。
また、アクティブマトリクス基板20aにおける額縁領域202には、ソースドライバ3とソース線15S(図2参照)とを接続する端子部12sが設けられている。ソースドライバ3は、表示制御回路4から入力される制御信号に応じて、各ソース線15Sにデータ信号を出力する。
ここで、端子部12gについて説明する。図4は、端子部12gの構成を模式的に表した図である。図4に示すように、端子部12gは、表示制御回路4と接続され、制御信号GCK1_a,GCK2_a、GCK1_b,GCK2_b,CLRの各々が入力される配線121a、122a、121b、122b、123を有する。また、端子部12gは、電源5と接続され、電源電圧信号(VSS)が入力される配線124を有する。
ゲートドライバ群11Aは、配線15Lを介して、配線121a、122a、123、124と接続されている。また、ゲートドライバ群11Bは、配線15Lを介して、配線121b、122b、123、124と接続されている。なお、この例において、領域201a及び領域201bは、表示領域200をソース線15Sの延伸方向に沿って分割した領域である。
表示制御回路4は、配線121a、122a、121b、122bに、制御信号GCK1_a及びGCK2_aと、制御信号GCK1_b及びGCK2_bとして、一水平期間ごとにHレベルとLレベルとを繰り返す駆動信号(以下、クロック信号)CKA及びCKB、又は、クロック信号のLレベルと同じ電位の信号(以下、動作停止信号)を供給する。また、表示制御回路4は、配線123に、制御信号CLRとして、クロック信号のHレベルと同じ電位の制御信号(以下、リセット信号)を供給する。
図5は、クロック信号CKA、及びクロック信号CKBの波形を例示した図である。図5に示すように、クロック信号CKAとクロック信号CKBは、一水平走査期間(1H)毎に位相が反転する2相のクロック信号である。
次に、本実施形態におけるゲートドライバ11の構成について説明する。図6は、ゲート線13G(n−1)とゲート線13G(n)の間に配置され、ゲート線13G(n)を駆動するゲートドライバ11(以下、ゲートドライバ11(n))の等価回路の一例を示す図である。ゲートドライバ群11Aとゲートドライバ群11Bにおけるゲートドライバ11は同じ構成であるため、以下の説明では、ゲートドライバ群11Aにおけるゲートドライバ11(n)を例に説明を行う。
図6に示すように、ゲートドライバ11(n)は、スイッチング素子として、アルファベットA〜Eで示す薄膜トランジスタ(TFT:Thin Film Transistor)(以下、TFT−A〜TFT−E)と、キャパシタCbstとを有する。図6において、netAは、ゲートドライバ11(n)の内部配線である。netAは、TFT−Bのソース端子と、TFT−Aのドレイン端子と、TFT−Eのゲート端子と、キャパシタCbstの一方の電極とを接続する。
TFT−Aのゲート端子は、リセット信号CLRが供給され、ドレイン端子はnetAと接続され、ソース端子は電源電圧信号VSSが供給される。
TFT−Bのゲート端子は、制御信号GCK2_aが供給され、ドレイン端子は前段のゲート線13G(n−1)と接続され、ソース端子はnetAに接続されている。TFT−Bは、ゲート線13G(n−1)からセット信号Sを受け取る。なお、ゲート線13G(1)を駆動するゲートドライバ11におけるTFT−Bは、セット信号Sとして、表示制御回路4から出力されるゲートスタートパルス信号を受け取る。
キャパシタCbstは、一方の電極がnetAと接続され、他方の電極はゲート線13G(n)と接続されている。つまり、ゲートドライバ11における内部配線(netA)は、キャパシタCbstを介して一のゲート線13Gに接続されている。
TFT−Cのゲート端子は、制御信号GCK2_aが供給され、ドレイン端子はゲート線13G(n)と接続され、ソース端子は電源電圧信号VSSが供給される。
TFT−Dのゲート端子は、リセット信号CLRが供給され、ドレイン端子はゲート線13G(n)と接続され、ソース端子は電源電圧信号VSSが供給される。
TFT−Eのゲート端子は、netAと接続され、ドレイン端子は制御信号GCK1_aが供給され、ソース端子はゲート線13G(n)に接続されている。
(ゲートドライバの全体レイアウト)
次に、ゲートドライバ11の各素子の配置について説明する。図7は、領域201aに配置されたゲートドライバ群11Aの一部のゲートドライバ11を表した模式図である。なお、図7では、便宜上、アルファベットA〜Eのみ記載し、”TFT−”の表記を省略しているが、A〜Eは、図6に示したTFT−A〜TFT−Eに対応している。
次に、ゲートドライバ11の各素子の配置について説明する。図7は、領域201aに配置されたゲートドライバ群11Aの一部のゲートドライバ11を表した模式図である。なお、図7では、便宜上、アルファベットA〜Eのみ記載し、”TFT−”の表記を省略しているが、A〜Eは、図6に示したTFT−A〜TFT−Eに対応している。
図7に示すように、隣接するゲート線13Gの間には、1つのゲートドライバ11を構成する各素子が分散して配置されている。この図において、ゲート線13G(n−3)とゲート線13G(n−2)の間に配置されたゲートドライバ11(以下、ゲートドライバ11(n−2))の各素子と、ゲート線13G(n−1)とゲート線13G(n)の間に配置されたゲートドライバ11(n)の各素子は、同じ列の画素PIXに配置されている。
ゲートドライバ11(n)とゲートドライバ11(n−2)のTFT−A〜TFT−Eは、配線15Lを介して接続されている。これらゲートドライバ11のTFT−B及びTFT−Cは、配線15Lを介して、端子部12gの配線122aと接続され、制御信号GCK2_aが供給される。また、ゲートドライバ11(n)とゲートドライバ11(n−2)のTFT−Eは、配線15Lを介して、端子部12gの配線121aと接続され、制御信号GCK1_aが供給される。
なお、配線15Lは、アクティブマトリクス基板20aにおけるソース線15Sが形成されたソース層において、ソース線15Sと略平行に形成されている。また、ゲートドライバ11におけるnetAの配線は、ゲート線13Gが形成されたゲート層において、ゲート線13Gと略平行に形成されている。
ゲートドライバ11(n−2)は、制御信号GCK1_a、GCK2_aに応じて、ゲート線13G(n−2)を駆動する。ゲートドライバ11(n)は、制御信号GCK1_a、GCK2_aに応じて、ゲート線13G(n)を駆動する。
また、ゲート線13G(n−2)とゲート線13G(n−1)の間に配置されたゲートドライバ11(以下、ゲートドライバ11(n−1))の各素子と、ゲート線13G(n)とゲート線13G(n+1)の間に各々配置されたゲートドライバ11(以下、ゲートドライバ11(n+1))の各素子は、同じ列の画素PIXに配置されている。
ゲートドライバ11(n−1)とゲートドライバ11(n+1)のTFT−A〜TFT−Eは、配線15Lを介して接続されている。ゲートドライバ11(n−1)とゲートドライバ11(n+1)のTFT−B及びTFT−Cは、配線15Lを介して、端子部12gの配線121aと接続され、制御信号GCK1_aが供給される。ゲートドライバ11(n−1)とゲートドライバ11(n+1)のTFT−Eは、配線15Lを介して、端子部12gの配線122aと接続され、制御信号GCK2_aが供給される。
ゲートドライバ11(n−1)は、制御信号GCK1_a及びGCK2_aに応じて、ゲート線13G(n−1)を駆動し、ゲートドライバ11(n+1)は、制御信号GCK1_a及びGCK2_aに応じて、ゲート線13G(n+1)を駆動する。
上述のように、ゲートドライバ11(n)及びゲートドライバ11(n−2)と、ゲートドライバ11(n−1)及びゲートドライバ11(n+1)とは、動作期間において、互いに逆位相のクロック信号が供給される。つまり、同じ領域201aに配置され、隣接する行に配置されたゲートドライバ11は、動作期間において、互いに逆位相のクロック信号が供給される。
なお、ゲートドライバ群11Bにおけるゲートドライバ11は、制御信号GCK1_a、GCK2_aに替えて、制御信号GCK1_b、GCK2_bが供給される点でゲートドライバ群11Aにおけるゲートドライバ11と異なるが、素子の配置は図7と同様である。
(ゲートドライバ11の動作)
次に、図6及び図8を参照しつつ、1つのゲートドライバ11の動作について説明する。図8は、ゲートドライバ11(n)がゲート線13G(n)を駆動する際のタイミングチャートである。以下の例では、ゲートドライバ群11Aにおけるゲートドライバ11(n)の動作について説明する。
次に、図6及び図8を参照しつつ、1つのゲートドライバ11の動作について説明する。図8は、ゲートドライバ11(n)がゲート線13G(n)を駆動する際のタイミングチャートである。以下の例では、ゲートドライバ群11Aにおけるゲートドライバ11(n)の動作について説明する。
表示制御回路4から供給される、一水平走査期間(1H)毎に位相が反転するクロック信号CKA、CKBがゲートドライバ11(n)に入力される。また、図8では図示を省略しているが、一垂直走査期間毎に一定期間H(High)レベルとなるリセット信号CLRが表示制御回路4から各ゲートドライバ11に入力される。リセット信号CLRが入力されると、各ゲートドライバ11におけるnetAとゲート線13Gの電位はL(Low)レベルに遷移する。
図8の時刻t1〜t2の期間は、ゲート線13G(n−1)が選択されている期間である。時刻t1からt2において、ゲートドライバ11(n)におけるTFT−Bのドレイン端子に、セット信号Sとして、ゲート線13G(n−1)が選択状態に切り替えられたときのHレベルの電位が入力される。
このとき、ゲートドライバ11(n)におけるTFT−Bのゲート端子には、クロック信号CKBのHレベルの電位が入力される。これにより、このTFT−Bはオンに切り替えられ、ゲートドライバ11(n)におけるnetA(以下、netA(n))が(Hレベルの電位−TFT−Bの閾値電圧)の電位にプリチャージされる。このとき、ゲートドライバ11(n)におけるTFT−Eのドレイン端子には、クロック信号CKAのLレベルの電位が入力される。そのため、このTFT−Eはオン状態となり、クロック信号CKAのLレベルの電位がゲート線13G(n)に出力される。また、ゲートドライバ11(n)におけるTFT−Cのドレイン端子には、クロック信号CKBのHレベルの電位が入力される。これにより、このTFT−Cがオンに切り替えられる。そのため、ゲート線13G(n)には、電源電圧VSSの電位(Lレベル)が出力される。
次に、時刻t2において、ゲートドライバ11(n)におけるTFT−Bのドレイン端子には、ゲート線13G(n−1)のLレベルの電位が入力される。また、TFT−Bのゲート端子にはクロック信号CKBのLレベルの電位が入力され、TFT−Bはオフ状態となる。また、ゲートドライバ11(n)におけるTFT−Eのドレイン端子には、クロック信号CKAのHレベルの電位が入力される。このTFT−Eを介したゲート線13G(n)の電位の上昇に伴い、netA(n)とゲート線13G(n)の間に接続されたキャパシタCbstによって、netA(n)は、クロック信号CKAのHレベルの電位よりも高い電位まで充電される。
このとき、ゲートドライバ11(n)におけるTFT−Cのゲート端子には、クロック信号CKBのLレベルの電位が入力され、TFT−Cはオフ状態となる。これにより、ゲート線13G(n)に、クロック信号CKAのHレベルの電位(選択電圧)が出力されてゲート線13G(n)が選択状態に切り替えられる。そして、ゲート線13G(n)の電位が、セット信号Sとして、ゲートドライバ11(n+1)に入力される。
次に、時刻t3において、ゲートドライバ11(n)におけるTFT−Bのゲート端子には、クロック信号CKBのHレベルの電位が入力され、このTFT−Bのドレイン端子には、ゲート線13G(n−1)のLレベルの電位が入力される。これにより、netA(n)は、Lレベルの電位に充電される。
また、このとき、ゲートドライバ11(n)におけるTFT−Eのドレイン端子には、クロック信号CKAのLレベルの電位が入力される。また、ゲートドライバ11(n)におけるTFT−Cのゲート端子には、クロック信号CKBのHレベルの電位が入力される。これにより、ゲート線13G(n)は、Lレベルの電位に充電され、非選択の状態に切り替えられる。
次に、本実施形態におけるゲート線13Gの駆動方法について説明する。本実施形態では、ゲート線13G(1)〜13G(M)の各々に接続されたゲートドライバ群11Aとゲートドライバ群11Bのいずれか一方のゲートドライバ群を用いてゲート線13Gを駆動する。つまり、所定期間ごとに、ゲートドライバ群11Aとゲートドライバ群11Bを交互に動作させる。これにより、一方のゲートドライバ群のゲートドライバ11によってゲート線13Gが選択状態に切り替えられる。
具体的には、例えば、図9に示すように、表示制御回路4は、第1動作期間において、ゲートドライバ群11Aに対し、制御信号GCK1_a及びGCK2_aとしてクロック信号CKA及びCKBを供給する。一方、表示制御回路4は、第1動作期間の間、ゲートドライバ群11Bに対し、制御信号GCK1_b及びGCK2_bとして、電位がLレベルの動作停止信号を各々供給する。
次に、第2動作期間では、表示制御回路4は、ゲートドライバ群11Aに対し、制御信号GCK1_a及びGCK2_aとして、電位がLレベルの動作停止信号を各々供給し、ゲートドライバ群11Bに対しては、制御信号GCK1_b及びGCK2_bとしてクロック信号CKA及びCKBを供給する。第3動作期間以降は説明を省略するが、第3動作期間以降についても、第1動作期間、第2動作期間と同様である。すなわち、ゲートドライバ群11Aとゲートドライバ群11Bとが交互に動作するように、ゲートドライバ群11Aとゲートドライバ群11Bに制御信号が供給される。
このように、表示制御回路4は、動作期間ごとに、動作させるゲートドライバ群に対してクロック信号を供給し、動作を停止させるゲートドライバ群に対して動作停止信号を供給する。つまり、動作期間ごとに、動作させるゲートドライバには、TFTをオンの状態に切り替える動作を行わせる制御信号を供給し、他のゲートドライバには、TFTをオフの状態に維持し、動作を停止させる制御信号を供給する。
なお、動作期間は、1フレーム又は複数のフレームの期間であってもよいし、任意に定められた時間であってもよい。また、液晶表示装置1の電源がオン状態になっている期間であってもよい。
図10は、1フレームを動作期間として、1フレームごとに、ゲートドライバ群11Aとゲートドライバ群11Bを交互に切り替えて動作させる場合のタイミングチャートを示している。この例では、第jフレームにおいて、ゲート線13G(1)〜13G(M)をゲートドライバ群11Aによって駆動する。そして、第j+1フレームでは、ゲート線13G(1)〜13G(M)をゲートドライバ群11Bによって駆動する場合について説明する。
なお、この例において、ゲート線13G(M)を駆動するゲートドライバ11(以下、ゲートドライバ11(M))のTFT−B及びTFT−Cは、図4に示す配線122a又は122bと接続され、制御信号GCK2_a又はGCK2_bが供給される。ゲートドライバ11(M)のTFT−Eは、配線121a又は121bと接続され、制御信号GCK1_a又はGCK1_bが供給される。また、ゲート線13G(1)を駆動するゲートドライバ11(以下、ゲートドライバ11(1))のTFT−B及びTFT−Cは、図4に示す配線121a又は121bと接続され、制御信号GCK1_a又はGCK1_bが供給される。ゲートドライバ11(1)のTFT−Eは、図4に示す配線122a又は122bと接続され、制御信号GCK2_a又はGCK2_bが供給される。
第jフレームにおいて、表示制御回路4は、ゲートドライバ群11Aに対し、制御信号GCK1_a及びGCK2_aとして、クロック信号CKA及びCKBを各々供給する。また、ゲートドライバ群11Bに対し、制御信号GCK1_b及びGCK2_bとして、電位がLレベルの動作停止信号を各々供給する。
これにより、ゲートドライバ群11Aによって、各ゲート線13Gは、ゲート線13G(1)から順に選択状態に切り替えられる。時刻t1からt2において、ゲート線13G(M−1)が選択状態に切り替えられると、ゲートドライバ群11Aにおけるゲートドライバ11(M)(以下、ゲートドライバ11(A_M))のTFT−Bに、セット信号Sとして、ゲート線13G(M−1)のHレベルの電位が入力される。これにより、ゲートドライバ11(A_M)のnetA(以下、netA(A_M))は、(Hレベルの電位−TFT−Bの閾値電圧)の電位にプリチャージされる。
次に、時刻t2において、ゲート線13G(M−1)が非選択状態に切り替えられる。そして、ゲートドライバ11(A_M))におけるTFT−Bのゲート端子に、制御信号GCK2_a(CKB)のLレベルの電位が入力され、ドレイン端子にゲート線13G(M−1)のLレベルの電位が入力される。これにより、TFT−Bはオフ状態となる。また、ゲートドライバ11(A_M)におけるTFT−Eのドレイン端子には、制御信号GCK1_a(CKA)のHレベルの電位が入力される。そして、netA(A_M)とゲート線13G(M)の間に接続されたキャパシタCbstによって、netA(A_M)は、クロック信号CKAのHレベルの電位よりも高い電位まで充電される。このとき、ゲートドライバ11(A_M)におけるTFT−Cのゲート端子には、制御信号GCK2(1)(CKB)のLレベルの電位が入力されるため、TFT−Cはオフ状態となる。これにより、ゲート線13G(M)は、選択された状態に切り替えられる。
表示制御回路4は、時刻t3のタイミングで、ゲートドライバ群11A及びゲートドライバ群11Bに対し、配線123を介して、Hレベルのリセット信号CLRを供給する。これにより、各ゲートドライバ11におけるTFT−A及びTFT−Dのゲート端子にリセット信号CLRが入力される。そして、各ゲートドライバ11におけるnetA及びゲート線13G(1)〜13G(M)の電位は電源電圧VSS(Lレベル)に遷移する。
表示制御回路4は、第j+1フレームの開始時刻t4のタイミングで、ゲートドライバ群11Aに対し、制御信号GCK1_a及びGCK2_aとして、電位がLレベルの動作停止信号の供給を開始する。一方、表示制御回路4は、時刻t4のタイミングで、ゲートドライバ群11Bに対し、制御信号GCK1_b、GCK2_bとして、クロック信号CKA及びCKBの供給を開始する。また、表示制御回路4は、時刻t4において、ゲートドライバ群11Bのゲートドライバ11(1)(以下、ゲートドライバ11(B_1))に対し、セット信号Sとして、ゲートスタートパルス信号GSPを供給する。
これにより、ゲートドライバ11(B_1)におけるTFT−Bのゲート端子に、HレベルのGCK1_b(CKA)、ドレイン端子にゲートスタートパルス信号GSPが各々入力される。ゲートドライバ11(B_1)におけるnetA(以下、netA(B_1))は、(Hレベルの電位−TFT−Bの閾値電圧)の電位にプリチャージされる。
次に、時刻t5において、ゲートドライバ11(B_1)におけるTFT−Bのドレイン端子には、Lレベルのゲートスタートパルス信号GSP、ゲート端子にはクロック信号CKAのLレベルの電位が各々入力され、TFT−Bはオフ状態となる。また、ゲートドライバ11(B_1)におけるTFT−Eのドレイン端子には、制御信号GCK2_bのHレベルの電位が入力され、netA(B_1)は、キャパシタCbstによってクロック信号CKBのHレベルの電位よりも高い電位まで充電される。
このとき、ゲートドライバ11(B_1)におけるTFT−Cのゲート端子には、クロック信号CKAのLレベルの電位が入力されるため、TFT−Cはオフ状態となる。これにより、ゲート線13G(1)は選択された状態に切り替えられ、ゲート線13G(1)の電位が、ゲート線13G(2)を駆動するゲートドライバ群11Bのゲートドライバ11にセット信号Sとして入力される。第j+1フレームにおいて、ゲート線13G(1)を駆動後、ゲート線13G(2)〜13G(M)についても上記と同様にして、ゲートドライバ群11Bによって順次駆動される。
このようにして、液晶表示装置1は、所定期間ごとに、ゲート線13G(1)〜13G(M)に接続されているゲートドライバ群11A又はゲートドライバ群11Bによって、ゲート線13G(1)〜13G(M)を順次駆動する。そして、ゲート線13G(1)〜13G(M)が選択されている期間において、ソースドライバ3によって各ソース線15Sにデータ信号を供給することにより表示パネル2に画像を表示する。
図11は、ゲートドライバ11におけるTFTのゲート−ソース間電圧Vgsと、ドレイン電流Idとの関係を示す図である。例えば、図11に示す(a)の特性を有するTFTのゲート−ソース間に、閾値電圧Vthを超える電圧を印加する時間が長くなるほど、図11に示す(b)の特性に変化する。つまり、TFTの閾値電圧Vthは、正方向側へシフトし、TFTが劣化する。上記ゲートドライバ11の場合、特に、クロック信号がゲート端子に入力されるTFT−B及びTFT−Cは、正バイアスがデューティ比50%で印加されるため、TFTが劣化しやすい。
上述した第1実施形態では、所定期間ごとに、ゲート線13Gに接続された複数のゲートドライバ11のいずれか1つを動作させてゲート線13を駆動し、他のゲートドライバ11の動作を停止させる。このように構成することにより、全てのゲートドライバ11を動作させてゲート線13を駆動する場合と比べ、ゲートドライバ11におけるTFTがオンにされる期間が短くなり、TFTの劣化を抑制することができる。
また、図12の(a)に示すように、アクティブマトリクス基板20a’の額縁領域202’にゲートドライバを配置する従来の場合、領域S1、S2、S3にゲートドライバを配置すると、対向基板(図示略)とアクティブマトリクス基板20a’とを貼り合せるシール材が設けられるシール領域203から近い位置に配置されるゲートドライバほど外気等の影響を受けやすくなる。その結果、ゲートドライバが配置される位置によって、ゲートドライバの劣化にばらつきが生じる。
図12の(b)は、領域S1、S2、S3に配置された各ゲートドライバによるゲート線の駆動波形を模式的に表した図である。図12の(b)における各駆動波形のHレベルの期間は、ゲート線が選択されている期間である。図12の(b)に示すように、領域S3に配置されたゲートドライバによるゲート線の駆動波形ほどなまった波形となっている。所定期間ごとに、領域S1、S2、S3に配置されたゲートドライバを交代で動作させると、ゲートドライバごとにゲート線に印加される選択電圧に差が生じ、表示領域内の明るさが所定期間ごとに変化する。
上述した第1実施形態では、表示領域201内にゲートドライバ11が設けられており、対向基板20bとアクティブマトリクス基板20aとを貼り合せるシール領域(図示略)からゲートドライバ11は離れている。そのため、ゲートドライバ11におけるTFTは、外気等の影響による劣化が起こりにくい。その結果、上述したように、所定期間ごとに、ゲート線13Gに接続されたいずれかのゲートドライバ11を動作させ、他のゲートドライバ11の動作を停止させても、各ゲートドライバ11におけるTFTの特性の変動は略均一となり、TFTの特性変動による表示性能の低下を軽減することができる。
<第2実施形態>
上述した第1実施形態では、2つのゲートドライバ群の各々に、2相のクロック信号(CKA,CKB)を供給する例を説明した。本実施形態では、2つのゲートドライバ群の各々に、4相のクロック信号を供給する例を説明する。なお、以下の説明において、第1実施形態と同様の構成には、第1実施形態と同じ符号を用いて説明する。
上述した第1実施形態では、2つのゲートドライバ群の各々に、2相のクロック信号(CKA,CKB)を供給する例を説明した。本実施形態では、2つのゲートドライバ群の各々に、4相のクロック信号を供給する例を説明する。なお、以下の説明において、第1実施形態と同様の構成には、第1実施形態と同じ符号を用いて説明する。
本実施形態では、表示制御回路4により、ゲートドライバ群11Aとゲートドライバ群11Bの各々に対し、制御信号GCK1、GCK2、GCK3、及びGCK4として、2水平期間(2H)ごとにHレベルとLレベルと繰り返すクロック信号CKA[1]、CKA[2]、CKB[1]、及びCKB[2]、又は電位がLレベルの動作停止信号が供給される。
図13は、クロック信号CKA[1]、CKA[2]、CKB[1]、CKB[2]の波形を示す図である。クロック信号CKA[1]とCKB[1]、クロック信号CKA[2]とCKB[2]は、互いに逆位相となるが、クロック信号CKA[1]とCKA[2]、クロック信号CKB[1]とCKB[2]は、位相が1/4周期ずれている。
本実施形態では、端子部12gにおいて、ゲートドライバ群11Aとゲートドライバ群11Bの各々に、制御信号GCK1、GCK2、GCK3、GCK4を供給するための配線が4本ずつ設けられる。
以下の説明において、ゲートドライバ群11Aとゲートドライバ群11Bに供給される制御信号を区別する場合、ゲートドライバ群11Aに対する制御信号を、制御信号GCK1_a、GCK2_a、GCK3_a、GCK4_aとし、ゲートドライバ群11Bに対する制御信号を、制御信号GCK1_b、GCK2_b、GCK3_b、GCK4_bと表す。また、ゲートドライバ群11Aとゲートドライバ群11Bに供給されるクロック信号を区別する場合、ゲートドライバ群11Aに対するクロック信号を、クロック信号CKA[1]_a、CKA[2]_a、CKB[1]_a、CKB[2]_aとし、ゲートドライバ群11Bに対するクロック信号を、クロック信号CKA[1]_b、CKA[2]_b、CKB[1]_b、CKB[2]_bと表す。
図14は、本実施形態におけるゲートドライバ11(n)の等価回路を示す図である。上述した第1実施形態では、TFT−Bのドレイン端子には、セット信号Sとして、ゲート線13G(n−1)の電位が入力されているが、本実施形態では、ゲート線13G(n−2)の電位が入力される点で第1実施形態と異なっている。
次に、本実施形態におけるゲートドライバ群11A及びゲートドライバ群11Bの表示領域内の配置例について説明する。図15A及び15Bは、本実施形態におけるゲートドライバ群11Aの配置例を示す模式図である。ゲートドライバ群11Aは、2つのサブゲートドライバ群111a及び112aを有する。サブゲートドライバ群111aの各ゲートドライバ11は、ゲート線13G(n)とゲート線13G(n+2)を各々駆動する。サブゲートドライバ群112aの各ゲートドライバ11は、ゲート線13G(n+1)とゲート線13G(n+3)の各々を駆動する。
具体的には、図15Aにおいて、ゲート線13G(n)を駆動するゲートドライバ11(n)におけるTFT−Bのドレイン端子は、図示しないゲート線13G(n−2)に接続され、ゲート線13G(n−2)からセット信号Sを受け取る。また、ゲート線13G(n+2)を駆動するゲートドライバ11(n+2)におけるTFT−Bのドレイン端子は、ゲート線13G(n)に接続され、ゲート線13G(n)からセット信号Sを受け取る。ゲートドライバ11(n)におけるTFT−B及びTFT−Cのゲート端子には、制御信号GCK3_a(CKB[1])が供給される。ゲートドライバ11(n+2)におけるTFT−Bのゲート端子及びTFT−Cのゲート端子には、制御信号GCK1_a(CKA[1])が供給される。クロック信号CKA[1]及びCKB[1]は、互いに逆位相となるクロック信号である。
また、図15Bにおいて、ゲート線13G(n+1)を駆動するゲートドライバ11(n+1)におけるTFT−Bのドレイン端子は、ゲート線13G(n−1)に接続され、ゲート線13G(n−1)からセット信号Sを受け取る。また、ゲート線13G(n+3)を駆動するゲートドライバ11(n+3)におけるTFT−Bのドレイン端子は、ゲート線13G(n+1)に接続され、ゲート線13G(n+1)からセット信号Sを受け取る。ゲートドライバ11(n+1)におけるTFT−B及びTFT−Cのゲート端子には、制御信号GCK4_a(CKB[2])が供給される。ゲートドライバ11(n+3)におけるTFT−Bのゲート端子及びTFT−Cのゲート端子には、制御信号GCK2_a(CKA[2])が供給される。クロック信号CKA[2]及びCKB[2]は互いに逆位相となるクロック信号である。
本実施形態では、隣接する行に配置されたゲートドライバは、位相が1/4周期ずれたクロック信号が供給される。サブゲートドライバ群111a及びサブゲートドライバ群112aは、動作期間において、2段前のゲート線13Gからセット信号Sを受け取り、供給されるクロック信号CKA[1]_a及びCKB[1]_aに応じて、ゲート線13Gを選択状態に切り替える。
図15C及び15Dは、本実施形態におけるゲートドライバ群11Bの配置例を示す模式図である。本実施形態では、ゲートドライバ群11Bは、2つのサブゲートドライバ群111b及び112bを有する。サブゲートドライバ群111bは、上述したサブゲートドライバ群111aと同様、ゲート線13G(n)とゲート線13G(n+2)を各々駆動する。サブゲートドライバ群112bは、上述したサブゲートドライバ群112aと同様、ゲート線13G(n+1)とゲート線13G(n+3)の各々を駆動する。以下、ゲートドライバ群11Aと異なる点について説明する。
図15Cに示すサブゲートドライバ群111bは、サブゲートドライバ群111aとは異なる配線を介して、サブゲートドライバ群111aと同様の制御信号GCK1_b及びGCK3_b(CKA[1]及びCKB[1])が供給される。また、図15Dに示すサブゲートドライバ群112bは、サブゲートドライバ群112aとは異なる配線を介して、サブゲートドライバ群112aと同様の制御信号GCK2_b及びGCK4_b(CKA[2]及びCKB[2])が供給される。
なお、ゲートドライバ群11A及びゲートドライバ群11Bにおける各ゲートドライバ11(1)のTFT−Bのゲート端子は、第1実施形態と同様、ゲートスタートパルス信号GSP(以下、GSP(1))がセット信号Sとして供給される。また、本実施形態では、ゲート線13G(2)を駆動するゲートドライバ11(2)におけるTFT−Bのゲート端子に対しては、表示制御回路4からゲートスタートパルス信号GSP(2)が供給される。
次に、ゲート線13Gの駆動方法について説明する。本実施形態においては、第1実施形態と同様、所定期間ごとに、ゲートドライバ群11Aとゲートドライバ群11Bを交互に切り替えて動作させ、各ゲート線13を駆動する。
図16A及び図16Bは、1フレームごとに、ゲートドライバ群11Aとゲートドライバ群11Bを交互に動作させ、ゲート線13G(1)〜ゲート線13(M)を駆動するタイミングチャートを示している。
なお、この例において、ゲートドライバ群11A及びゲートドライバ群11Bのゲートドライバ11(1)におけるTFT−BとTFT−Cの各ゲート端子には、動作期間において、クロック信号CKB[1]が供給され、TFT−Eのドレイン端子にはクロック信号CKA[1]が供給されるものとする。また、ゲートドライバ群11A及びゲートドライバ群11Bのゲート線13G(M)を駆動するゲートドライバ11(M)におけるTFT−BとTFT−Cの各ゲート端子には、動作期間において、クロック信号CKA[2]が供給され、TFT−Eのドレイン端子にはクロック信号CKB[2]が供給されるものとする。
第jフレームの開始時刻t1より前に、表示制御回路4からゲートドライバ群11A及びゲートドライバ群11Bに対し、Hレベルのリセット信号CLRが供給され、各ゲートドライバ11におけるnetA及び各ゲート線13Gの電位がLレベルに遷移する。続いて、時刻t1のタイミングで、表示制御回路4は、ゲートドライバ群11Aの各ゲートドライバ11におけるTFT−B、TFT−C、及びTFT−Eに対し、制御信号として、クロック信号CKA[1]_a、CKA[2]_a、CKB[1]_a、CKB[2]_aの供給を開始する。また、ゲートドライバ群11Aのゲートドライバ11(1)のTFT−Bのゲート端子に、ゲートスタートパルス信号GSP(1)が表示制御回路4から供給される。
ゲートドライバ群11Aのゲートドライバ11(1)は、ゲートスタートパルス信号GSP(1)、Hレベルの制御信号GCK3_a(CKB[1]_a)の入力により、時刻t2において、ゲートドライバ11(1)におけるnetA(A_1)をプリチャージする。また、時刻t2において、ゲートドライバ群11Aにおけるゲートドライバ11(2)のTFT−Bのゲート端子に、ゲートスタートパルス信号GSP(2)が表示制御回路4から供給される。ゲートドライバ群11Aのゲートドライバ11(2)には、ゲートスタートパルス信号GSP(2)、Hレベルの制御信号GCK4_a(CKB[2]_a)が入力され、ゲートドライバ11(2)におけるnetA(A_2)がプリチャージされる。
次に、時刻t3において、ゲートドライバ群11Aのゲートドライバ11(1)のTFT−Eのゲート端子に、クロック信号CKA[1]_aのHレベルの電位が入力されると、netA(A_1)は、制御信号GCK1_a(CKA[1]_a)よりも高い電位まで充電される。このとき、制御信号GCK3_a(CKB[1]_a)はLレベルのため、ゲートドライバ11(1)のTFT−Cはオフ状態となり、ゲート線13G(1)は選択状態に切り替えられる。そして、ゲート線13G(3)を駆動するゲートドライバ11(図示略)のTFT−Bのゲート端子には、セット信号Sとして、ゲート線13G(1)のHレベルの電位が入力される。
続いて、時刻t4において、ゲートドライバ11(2)のTFT−Eのドレイン端子に、制御信号GCK2_a(CKA[2]_a)のHレベルの電位が入力されると、ゲートドライバ11(2)におけるnetA(A_2)はクロック信号CKA[2]_aよりも高い電位まで充電される。このとき、制御信号GCK4_a(CKB[2]_a)はLレベルのため、ゲートドライバ11(2)のTFT−Cはオフ状態となり、ゲート線13G(2)は選択状態に切り替えられる。そして、ゲート線13G(4)を駆動するゲートドライバ11(図示略)のTFT−Bのゲート端子には、セット信号Sとして、ゲート線13G(2)のHレベルの電位が入力される。
次に、時刻t5において、制御信号GCK1_a(CKA[1]_a)がLレベル、制御信号GCK3_a(CKB[1]_a)がHレベルに遷移する。ゲートドライバ群11Aのゲートドライバ11(1)のTFT−Bのドレイン端子にはLレベルのセット信号Sが入力され、netA(A_1)は、Lレベルの電位に充電される。また、ゲートドライバ11(1)のTFT−Cはオン状態となり、ゲート線13G(1)は非選択状態に切り替えられる。
続いて、時刻t6において、制御信号GCK2_a(CKA[2]_a)がHレベル、制御信号GCK4_a(CKB[2]_a)がLレベルに遷移する。ゲートドライバ群11Aのゲートドライバ11(2)のTFT−Bのドレイン端子にはLレベルのセット信号Sが入力され、netA(A_2)は、Lレベルの電位に充電される。また、ゲートドライバ11(2)のTFT−Cはオン状態となり、ゲート線13G(2)は非選択状態に切り替えられる。
このようにして、ゲート線13G(3)〜13G(M−1)についても、2段前のゲート線13Gの駆動タイミングでプリチャージされ、前段のゲート線13Gの駆動タイミングから1/4周期遅れて順次駆動される。
そして、ゲート線13G(M−2)が選択状態に切り替えられる時刻t7のタイミングで、ゲートドライバ群11Aのゲートドライバ11(M)のTFT−Bに対し、ゲート線13G(M−2)のHレベルの電位、及びHレベルの制御信号GCK2_a(CKA[2]_a)が入力される。これにより、ゲートドライバ11(M)におけるnetA(A_M)がプリチャージされる。
次に、時刻t8において、ゲートドライバ11(M)のTFT−Eのドレイン端子に、制御信号GCK4_a(CKB[2]_a)のHレベルの電位が入力されると、ゲートドライバ11(M)におけるnetA(A_M)はクロック信号CKB[2]_aよりも高い電位まで充電される。このとき、制御信号GCK2_a(CKA[2]_a)はLレベルのため、ゲート線13G(M)は選択状態に切り替えられる。
続いて、時刻t9において、制御信号GCK2_a(CKA[2]_a)がHレベル、制御信号GCK4_a(CKB[2]_a)がLレベルに遷移する。このとき、ゲート線13G(M−2)は非選択状態である。そのため、ゲートドライバ11(M)のTFT−Bのドレイン端子には、Lレベルのセット信号Sが入力され、netA(A_M)は、Lレベルの電位に充電される。また、ゲートドライバ11(M)のTFT−Cはオン状態となり、ゲート線13G(M)は非選択状態に切り替えられる。
表示制御回路4は、ゲート線13G(M)が非選択状態に切り替えられた後、時刻t10において、リセット信号CLRをゲートドライバ群11A及びゲートドライバ群11Bに対して供給し、第j+1フレームの処理を開始する。
図16Bは、第j+1フレームにおけるゲート線13Gを駆動する際のタイミングチャートを示している。第j+1フレームにおける時刻t11において、ゲートドライバ群11A(図15A、15B参照)に対し、表示制御回路4は、制御信号として、電位がLレベルの動作停止信号を供給する。一方、ゲートドライバ群11B(図15C、15D参照)に対し、表示制御回路4は、制御信号として、クロック信号CKA[1]_b、CKA[2]_b、CKB[1]_b、CKB[2]_bの供給を開始する。
図16Bに示すように、第j+1フレームは、上述した第jフレームと同様、時刻t11において、ゲートスタートパルス信号GSP(1)が、ゲートドライバ群11Bにおけるゲートドライバ11(1)に入力され、このゲートドライバ11(1)におけるnetA(B_1)がプリチャージされる。そして、時刻t12において、ゲートスタートパルス信号GSP(2)が、ゲートドライバ群11Bにおけるゲートドライバ11(2)に入力され、このゲートドライバ11(2)におけるnetA(B_2)がプリチャージされる。
時刻t13以降のゲートドライバ群11Bによるゲート線13Gの駆動タイミングは、図16Aに示した時刻t3以降のゲートドライバ11Aによるゲート線13Gの駆動タイミングと同様である。つまり、図16Bに示すように、ゲート線13G(1)〜ゲート線13G(M)は、図16Aと同様、2段前のゲート線13Gの駆動タイミングでプリチャージされ、前段のゲート線13Gの駆動タイミングから1/4周期遅れて駆動される。
上述した第2実施形態では、所定期間ごとに、ゲートドライバ群11Aとゲートドライバ群11Bの一方に対し、2水平期間ごとにHレベルとLレベルとを繰り返す4相のクロック信号を供給する。そして、前段のゲート線13Gの駆動開始から1/4周期ずれたタイミングでゲート線13Gを順次駆動する。第2実施形態では、第1実施形態よりもクロック信号の周波数を低くすることができる。そのため、各動作期間におけるゲート線13Gの充放電時間を長くすることができ、ゲートドライバ11の動作マージンを向上させることができる。
<第3実施形態>
上述した第1実施形態及び第2実施形態では、一のゲート線13Gに接続された2つのゲートドライバ11のうち、いずれか1つのゲートドライバ11を動作させてゲート線13Gを駆動する例を説明した。本実施形態では、一のゲート線13Gに3つ以上のゲートドライバ11を接続し、少なくとも2つ以上のゲートドライバ11を同期して動作させ、一のゲート線13Gを駆動する例について説明する。
上述した第1実施形態及び第2実施形態では、一のゲート線13Gに接続された2つのゲートドライバ11のうち、いずれか1つのゲートドライバ11を動作させてゲート線13Gを駆動する例を説明した。本実施形態では、一のゲート線13Gに3つ以上のゲートドライバ11を接続し、少なくとも2つ以上のゲートドライバ11を同期して動作させ、一のゲート線13Gを駆動する例について説明する。
図17は、本実施形態におけるアクティブマトリクス基板20aに配置されたゲートドライバ11を表す模式図である。この図の例では、ソース線15S及び端子部12sの図示は省略されている。以下、第1実施形態と異なる構成について説明する。
図17に示すように、本実施形態では、第1実施形態と同様、表示領域201における領域201a、201bにゲートドライバ群11A、11B(図18参照)が各々配置され、さらに、領域201cに、ゲート線13G(1)〜13G(M)を駆動するゲートドライバ群11C(図18参照)が配置されている。つまり、図17の例では、一のゲート線13Gを駆動するためのゲートドライバ11が3つ設けられている。
図18は、図17に示す端子部12gの構成例を示す模式図である。図18に示すように、端子部12gには、配線121a〜122bに加え、制御信号GCK1_c、GCK2_cを供給する配線121c、122cが設けられている。ゲートドライバ群11Cは、配線15Lを介して、配線121c、122cと接続されている。また、ゲートドライバ群11Cは、端子部12gにおいて、リセット信号CLRが供給される配線123、及び電源電圧信号VSSが供給される配線124の各々と配線15Lを介して接続されている。
配線121cは、制御信号GCK1_cとして、図5に示したクロック信号CKA又は電位がLレベルの動作停止信号が供給される。配線122cは、制御信号GCK2_cとして、図5に示したクロック信号CKB又は電位がLレベルの動作停止信号が供給される。
なお、以下の説明において、ゲートドライバ群11A〜11Cに供給される制御信号GCK1_a及びGCK2_aと、GCK1_b及びGCK2_bと、GCK1_c及びGCK2_cとを区別しないときは、制御信号GCK1及びGCK2と称する。
次に、本実施形態におけるゲート線13Gの駆動方法について説明する。本実施形態では、所定期間ごとに、ゲートドライバ群11A〜11Cのうち、2つのゲートドライバ群を動作させてゲート線13Gを駆動し、1つのゲートドライバ群の動作を停止させる。
具体的には、例えば、表示制御回路4は、図19に示すように、第1動作期間において、ゲートドライバ群11Aとゲートドライバ群11Cに対し、制御信号としてクロック信号CKA及びCKBを供給する。また、表示制御回路4は、第1動作期間の間、ゲートドライバ群11Bに対し、制御信号として電位がLレベルの動作停止信号を供給する。次に、第2動作期間において、表示制御回路4は、ゲートドライバ群11Aとゲートドライバ群11Bに対し、制御信号としてクロック信号CKA及びCKBを供給する。また、表示制御回路4は、第2動作期間は、ゲートドライバ群11Cに対し、制御信号として電位がLレベルの動作停止信号を供給する。次に、第3動作期間では、表示制御回路4は、ゲートドライバ群11Aに対し、制御信号として電位がLレベルの動作停止信号を供給する。また、表示制御回路4は、ゲートドライバ群11Bとゲートドライバ群11Cに対し、制御信号としてクロック信号CKA及びCKBを供給する。このように、本実施形態では、1動作期間に2つのゲートドライバ群が同期して動作し、各ゲートドライバ群は、2動作期間ごとに動作を停止する。
図20は、動作期間として1フレームごとに、2つのゲートドライバ群を動作させてゲート線13Gを駆動する場合のタイミングチャートを示している。この例では、第jフレームにおいて、ゲートドライバ群11A及び11Bによってゲート線13G(1)〜13G(M)を駆動し、ゲートドライバ群11Cの動作を停止させる。次の第j+1フレームでは、ゲートドライバ群11B及び11Cによってゲート線13G(1)〜13G(M)を駆動し、ゲートドライバ群11Aの動作を停止させる。
なお、この例において、ゲートドライバ群11A〜11Cにおけるゲートドライバ11(M)のTFT−B及びTFT−Cは、動作期間において、制御信号GCK2としてクロック信号CKBが供給される。そして、このゲートドライバ11(M)のTFT−Eは、制御信号GCK1としてクロック信号CKAが供給される。また、ゲートドライバ群11A〜11Cにおけるゲートドライバ11(1)のTFT−B及びTFT−Cは、動作期間において、制御信号GCK1としてクロック信号CKAが供給される。そして、このゲートドライバ11(1)のTFT−Eは、制御信号GCK2としてクロック信号CKBが供給される。
第jフレームにおいて、表示制御回路4は、ゲートドライバ群11A及び11Bに対し、制御信号として、クロック信号CKA及びCKBを供給する。また、表示制御回路4は、ゲートドライバ群11Cに対し、電位がLレベルの動作停止信号を供給する。
これにより、ゲートドライバ群11A及び11Bによって、各ゲート線13Gは、ゲート線13G(1)から順に選択状態に切り替えられる。時刻t1からt2において、ゲート線13G(M−1)が選択状態に切り替えられると、ゲートドライバ群11Aと11Bにおけるゲートドライバ11(M)(以下、ゲートドライバ11(A_M)、ゲートドライバ11(B_M))のTFT−Bに、セット信号Sとして、ゲート線13G(M−1)のHレベルの電位が入力される。これにより、ゲートドライバ11(A_M)におけるnetA(A_M)と、ゲートドライバ11(B_M)におけるnetA(B_M)は、(Hレベルの電位−TFT−Bの閾値電圧)の電位にプリチャージされる。
次に、時刻t2において、ゲート線13G(M−1)が非選択状態に切り替えられ、ゲートドライバ11(A_M)とゲートドライバ11(B_M)におけるTFT−Bのゲート端子に、クロック信号CKBのLレベルの電位が入力され、ドレイン端子にゲート線13G(M−1)のLレベルの電位が入力される。これにより、各ゲートドライバにおけるTFT−Bは、オフ状態となる。また、ゲートドライバ11(A_M)とゲートドライバ11(B_M)におけるTFT−Eのドレイン端子には、クロック信号CKAのHレベルの電位が入力され、ゲートドライバ11(A_M)とゲートドライバ11(B_M)における各キャパシタCbstによって、netA(A_M)及びnetA(B_M)は、クロック信号CKAのHレベルの電位よりも高い電位まで充電される。このとき、ゲートドライバ11(A_M)及びゲートドライバ11(B_M)におけるTFT−Cのゲート端子には、クロック信号CKBのLレベルの電位が入力され、ゲート線13G(M)は選択状態に切り替えられる。
表示制御回路4は、時刻t3のタイミングで、ゲートドライバ群11A〜11Cに対し、Hレベルのリセット信号CLRを供給する。これにより、ゲートドライバ群11A〜11Cの各ゲートドライバ11におけるnetA及びゲート線13G(1)〜13G(M)の電位は電源電圧VSS(Lレベル)に遷移する。
続いて、表示制御回路4は、第j+1フレームの開始時刻t4のタイミングで、ゲートドライバ群11Aに対し、電位がLレベルの動作停止信号の供給を開始するとともに、ゲートドライバ群11B及び11Cに対し、クロック信号CKA、CKBを供給する。また、表示制御回路4は、時刻t4において、ゲートドライバ群11B及びゲートドライバ群11Cにおけるゲートドライバ11(1)(以下、ゲートドライバ11(B_1)、ゲートドライバ11(C_1))に対し、セット信号Sとして、ゲートスタートパルス信号GSPを供給する。
これにより、ゲートドライバ11(B_1)及びゲートドライバ11(C_1)におけるTFT−Bのゲート端子に、クロック信号CKAのHレベルの電位、ドレイン端子にゲートスタートパルス信号GSPが各々入力される。これにより、ゲートドライバ11(B_1)及びゲートドライバ11(C_1)におけるnetA(以下、netA(B_1)、netA(C_1))は、(Hレベルの電位−TFT−Bの閾値電圧)の電位にプリチャージされる。
次に、時刻t5において、ゲートドライバ11(B_1)及びゲートドライバ11(C_1)におけるTFT−Bのドレイン端子には、Lレベルのゲートスタートパルス信号GSPが入力される。さらに、そのゲート端子にはクロック信号CKAのLレベルの電位が入力され、TFT−Bはオフ状態となる。また、ゲートドライバ11(B_1)及びゲートドライバ11(C_1)におけるTFT−Eのドレイン端子には、クロック信号CKBのHレベルの電位が入力される。そして、キャパシタCbstによって、netA(B_1)及びnetA(C_1)は、クロック信号CKB(2)のHレベルの電位よりも高い電位まで充電される。
このとき、ゲートドライバ11(B_1)及びゲートドライバ11(C_1)におけるTFT−Cのゲート端子には、クロック信号CKAのLレベルの電位が入力されるため、TFT−Cはオフ状態となる。これにより、ゲート線13G(1)は選択状態に切り替えられ、ゲート線13G(1)の電位が、ゲートドライバ群11B及びゲートドライバ群11Cにおけるゲート線13G(2)を駆動するゲートドライバ11にセット信号Sとして入力される。
第j+1フレームにおいて、ゲート線13G(1)を駆動後、ゲート線13G(2)〜13G(M)についても上記と同様にして、ゲートドライバ群11B及びゲートドライバ群11Cによって順次駆動される。
上述した第3実施形態では、一のゲート線13Gに接続されたN(N:自然数、N≧3)個のゲートドライバ11のうち、2以上N個未満のゲートドライバ11を同期して動作させて一のゲート線13Gを駆動し、他のゲートドライバ11におけるTFTの動作を停止させる。ゲートドライバ11におけるTFTのうち、特に、TFT−Eは、ゲート線13Gに対し、選択電圧を出力する出力バッファとして機能する。出力バッファは、特に、他のTFTよりもチャネル幅を大きくする必要があり、複数のTFTで構成されることが望ましい。上記した第3実施形態では、一のゲート線13Gを駆動する出力バッファの負荷が分散される。そのため、1つのゲートドライバ11によってゲート線13Gを駆動する場合と比べ、出力バッファとして機能するTFTの数を少なくすることができる。
<第4実施形態>
上述した第1実施形態〜第3実施形態において、ゲートドライバ11における各TFTは、1つのTFTで構成されている例について説明した。本実施形態では、ゲートドライバ11における一部のTFTを複数のTFTで構成する場合について説明する。
上述した第1実施形態〜第3実施形態において、ゲートドライバ11における各TFTは、1つのTFTで構成されている例について説明した。本実施形態では、ゲートドライバ11における一部のTFTを複数のTFTで構成する場合について説明する。
図21は、本実施形態におけるゲートドライバの等価回路を例示した図である。図21に示すように、本実施形態におけるゲートドライバ110は、B1及びB2で示すTFT(以下、TFT−B1、TFT−B2)が並列に接続されて構成されている点で、ゲートドライバ11におけるTFT−Bと異なっている。以下、第1実施形態と異なる構成について説明する。
ゲートドライバ110におけるTFT−B1とTFT−B2の各ゲート端子には、制御信号GCK2又はGCK1が供給される。以下、TFT−B1とTFT−B2に供給される制御信号GCK1、GCK2を区別する場合、TFT−B1の制御信号をGCK1(1)、GCK2(1)とし、TFT−B2の制御信号をGCK1(2)、GCK2(2)と表す。
図22A及び22Bは、ゲートドライバ110の表示領域内の配置例を示す模式図である。なお、図22A及び22Bにおいて、便宜上、”TFT−”の表記を省略しているが、A〜Eは、図21に示したTFT−A〜TFT−Eに対応している。
図22Aは、ゲート線13G(n)、13G(n+2)を各々駆動するゲートドライバ110(以下、ゲートドライバ110(n)、ゲートドライバ110(n+2))の配置例を示している。また、図22Bは、ゲート線13G(n+1)、13G(n+3)を各々駆動するゲートドライバ110(以下、ゲートドライバ110(n+1)、ゲートドライバ110(n+3))の配置例を示している。本実施形態では、図22A及び図22Bに示すように、一のゲート線13Gを駆動するためのゲートドライバ110は、少なくとも1つ設けられていればよい。
図22A及び図22Bに示すように、端子部12gには、電源電圧信号VSSが供給される配線123と、リセット信号CLRが供給される配線123に加え、配線221〜226が設けられている。
配線221、222は、表示制御回路4(図3参照)から、図5に示すクロック信号CKA及びCKBが供給される。また、配線223〜226は、表示制御回路4(図3参照)から、制御信号GCK1(1)、GCK1(2)、GCK2(1)、GCK2(2)が各々供給される。具体的には、配線223、224には、図5に示すクロック信号CKA、又は、電位がLレベルの動作停止信号が供給される。配線225、226には、図5に示すクロック信号CKB、又は、電位がLレベルの動作停止信号が供給される。
図22A及び図22Bに示すように、ゲートドライバ110を構成する各素子は、隣接するゲート線13Gの間に分散して配置されている。図22Aにおいて、ゲートドライバ110(n)とゲートドライバ110(n+2)のTFT−B1、B2のゲート端子には、配線15Lを介して、制御信号GCK2(1)、GCK2(2)が各々供給される。また、ゲートドライバ110(n)とゲートドライバ110(n+2)における、TFT−Cのゲート端子には、配線15Lを介してクロック信号CKBが供給される。また、これらゲートドライバにおけるTFT−Eのドレイン端子には、配線15Lを介してクロック信号CKAが供給される。
一方、図22Bにおいて、ゲートドライバ110(n+1)とゲートドライバ110(n+3)のTFT−B1、B2のゲート端子には、配線15Lを介して制御信号GCK1(1)及びGCK1(2)が供給される。また、ゲートドライバ110(n+1)とゲートドライバ110(n+3)における、TFT−Cのゲート端子には、配線15Lを介してクロック信号CKAが供給される。また、これらゲートドライバにおけるTFT−Eのドレイン端子には、配線15Lを介してクロック信号CKBが供給される。このように、各ゲートドライバ110は、ゲートドライバ11の各素子が配置された行に隣接する行に配置されたゲートドライバ11と逆位相となるクロック信号が供給される。
次に、本実施形態におけるゲート線13Gの駆動方法について説明する。図23A及び23Bは、ゲートドライバ110によってゲート線13Gを駆動する際のタイミングチャートを示している。本実施形態では、1フレームごとに、ゲート線13G(1)〜13G(M)を各々駆動するゲートドライバ110におけるTFT−B1とTFT−B2のいずれか一方と他のTFTとを動作させて一のゲート線13Gを駆動する。つまり、本実施形態では、ゲートドライバ110におけるTFT−B1とTFT−B2をフレームごとに交互に動作させることにより、TFT−B1とTFT−B2の劣化を抑制する。
表示制御回路4(図3参照)は、図23Aに示すように、第jフレームの開始時刻t1において、制御信号GCK1(1)及びGCK2(1)として、クロック信号CKA、CKBを供給する。そして、表示制御回路4(図3参照)は、制御信号GCK1(2)及びGCK2(2)として、電位がLレベルの動作停止信号を供給する。
これにより、ゲート線13G(1)〜13G(M)の各々を駆動するゲートドライバ110におけるTFT−C及びTFT−Eには、クロック信号CKA及びCKBが各々供給され、TFT−B1には、クロック信号CKB又はCKAが供給される。
そして、ゲート線13G(1)を駆動するゲートドライバ110(以下、ゲートドライバ110(1))のTFT−B1のドレイン端子に、ゲートスタートパルス信号GSPが表示制御回路4から供給されると、ゲートドライバ110(1)におけるTFT−B1がオン状態となる。そして、ゲートドライバ110(1)におけるnetA(1)がプリチャージされる。
次に、時刻t2において、制御信号GCK2(1)(CKB)がLレベル、制御信号GCK1(1)(CKA)がHレベルに遷移すると、ゲートドライバ110(1)におけるTFT−B1はオフ状態となる。また、ゲートドライバ11(1)におけるTFT−Eのドレイン端子に、クロック信号CKAのHレベルの電位が入力され、netA(1)は、クロック信号CKAのHレベルの電位よりも高い電位まで充電される。このとき、ゲートドライバ110(1)におけるTFT−Cはオフ状態となり、ゲート線13G(1)は、選択された状態に切り替えられる。そして、ゲート線13G(2)を駆動するゲートドライバ110(以下、ゲートドライバ110(2))のTFT−B1のドレイン端子に、セット信号Sとして、ゲート線13G(1)のHレベルの電位が入力される。時刻t2において、ゲートドライバ110(2)のTFT−B1のゲート端子には、制御信号GCK1(1)(CKA)のHレベルの電位が入力される。そして、ゲートドライバ110(2)におけるnetA(2)がプリチャージされる。
続いて、時刻t3において、制御信号GCK2(1)(CKB)がHレベル、クロック信号CKAがLレベルに遷移する。これにより、ゲートドライバ110(1)におけるTFT−B1のゲート端子とドレイン端子に、制御信号GCK2(1)(CKB)のHレベルの電位とゲートスタートパルス信号GSPのLレベルの電位が各々入力され、netA(1)はLレベルの電位に充電される。また、ゲートドライバ110(1)におけるTFT−Cはオン状態となり、ゲート線13G(1)は、Lレベルの電位に充電されて非選択の状態に切り替えられる。時刻t3において、ゲートドライバ110(2)のTFT−Eのドレイン端子には、クロック信号CKBのHレベルの電位が入力される。また、ゲートドライバ110(2)のTFT−Cのゲート端子には、クロック信号CKAのLレベルの電位が入力される。これにより、ゲートドライバ110(2)におけるnetA(2)は、クロック信号CKBのHレベルの電位よりも高い電位まで充電され、ゲート線13G(2)は選択状態に切り替えられる。そして、ゲート線13G(2)のHレベルの電位が、ゲート線13G(3)を駆動するゲートドライバ110(以下、ゲートドライバ110(3))のTFT−B1のドレイン端子に、セット信号Sとして入力される。このようにして、時刻t4〜t8において、ゲート線13G(3)〜13G(M)は、上記と同様にして順次駆動される。
ゲート線13G(M)が選択状態に切り替えられた後、表示制御回路4(図3参照)は、時刻t9から図23Bに示す第j+1フレームの開始時刻t10まで、リセット信号CLRを配線123に供給する。これにより、各ゲートドライバ110におけるnetA、及びゲート線13G(1)〜13G(M)の電位はLレベルに遷移する。また、時刻t10において、表示制御回路4は、制御信号GCK1(1)及びGCK2(1)として電位がLレベルの動作停止信号を供給する。また、表示制御回路4は、制御信号GCK1(2)及びGCK2(2)としてクロック信号CKA、CKBを供給する。そして、表示制御回路4は、ゲートドライバ110(1)のTFT−B2のドレイン端子に、ゲートスタートパルス信号GSPを供給する。これにより、ゲートドライバ11(1)におけるTFT−B2がオン状態となり、netA(1)がプリチャージされる。
時刻t10以降は、各ゲートドライバ110におけるTFT−B1に替えてTFT−B2を動作させる点を除き、上記した第jフレームと同様であるため、時刻t10以降の詳細な動作の説明を省略する。第j+1フレームでは、各ゲートドライバ110におけるTFT−B2にクロック信号CKA、CKBが供給され、TFT−B1に電位がLレベルの動作停止信号が供給される。よって、第j+1フレームは、各ゲートドライバ110におけるTFT−B2が動作し、時刻t10〜t16においてゲート線13G(1)〜13G(M)が順次駆動される。
上述した第4実施形態では、各ゲートドライバ110においてTFT−B1、TFT−B2を並列に接続し、1フレームごとに、各ゲートドライバ110におけるTFT−B1とTFT−B2を交互に動作させる例を説明したが、TFT−Cを複数のTFTで構成してもよい。第1実施形態におけるゲートドライバ11におけるTFT−BとTFT−Cは、1フレームにおいてオンに切り替わるデューティ比が50%であり、他のTFTと比べて大きいため、劣化しやすい。そのため、このようなデューティ比が所定値以上のTFTについては複数のTFTを並列化して構成し、所定期間ごとに、並列化されたTFTを交互に動作させる。その結果、一のゲートドライバにおける各TFTのデューティ比が調整され、TFTの劣化のばらつきを低減することができる。
<第5実施形態>
上述した第4実施形態において、一のゲート線13Gを駆動するためゲートドライバ110を複数設け、所定期間ごとに、一のゲート線13Gを駆動するためのゲートドライバ110を切り替えてもよい。以下、この場合の例について、第4実施形態と異なる構成を主に説明する。
上述した第4実施形態において、一のゲート線13Gを駆動するためゲートドライバ110を複数設け、所定期間ごとに、一のゲート線13Gを駆動するためのゲートドライバ110を切り替えてもよい。以下、この場合の例について、第4実施形態と異なる構成を主に説明する。
本実施形態では、ゲート線13G(1)〜13G(M)を各々駆動するためのゲートドライバ110は、図3に示すアクティブマトリクス基板20aにおいて、領域201aと領域201bに各々1つずつ設けられているものとする。以下、領域201aに配置されたゲートドライバ群をゲートドライバ群110A、領域201bに配置されたゲートドライバ群をゲートドライバ群110Bと称する。
図24Aは、ゲート線13G(n−1)〜13G(n+3)の各々を駆動するゲートドライバ群110Aの配置例と端子部12gの構成例を示している。また、図24Bは、ゲート線13G(n−1)〜13G(n+3)の各々を駆動するゲートドライバ群110Bの配置例と端子部12gの構成例を示している。なお、便宜上、ゲートドライバ群110Aのゲートドライバ110のTFT−Dと、ゲートドライバ群110Bのゲートドライバ110のTFT−Dとを図24Bに一緒に記載しているが、実際には、それぞれのゲートドライバ群が配置される領域にTFT−Dは配置されている。
図24A及び図24Bに示すように、端子部12gには、配線123、124に加え、配線221a〜226aと、配線221b〜226bが設けられている。配線221a〜226aは、配線15Lを介してゲートドライバ群110Aと接続されている。配線221b〜226bは、配線15Lを介してゲートドライバ群110Bと接続されている。
配線221a、221bは、表示制御回路4(図3参照)から、制御信号GCK1_a、GCK1_bとして、図5に示したクロック信号CKA、又は電位がLレベルの動作停止信号が供給される。配線222a、222bは、表示制御回路4から、制御信号GCK2_a、GCK2_bとして、図5に示したクロック信号CKB、又は電位がLレベルの動作停止信号が供給される。以下、配線221a、222aに供給されるクロックCKA、CKBを、クロック信号CKA_a、CKB_aと称し、配線221b、222bに供給されるクロック信号CKA、CKBを、クロック信号CKA_b、CKB_bと称する。
配線223a〜226a、及び配線223b〜226bの各々は、制御信号GCK1(1)、GCK1(2)、GCK2(1)、GCK2(2)が表示制御回路4から供給される。具体的には、配線223a、224a、223b、224bは、図5に示したクロック信号CKA、又は電位がLレベルの動作停止信号が供給される。また、配線225a、226a、225b、226bは、図5に示したクロック信号CKB、又は電位がLレベルの動作停止信号が供給される。以下、配線223a〜226aに供給される制御信号を、GCK1(1)_a、GCK1(2)_a、GCK2(1)_a、GCK2(2)_aとし、配線223b〜226bに供給される制御信号を、制御信号GCK1(1)_b、GCK1(2)_b、GCK2(1)_b、GCK2(2)_bと表す。
よって、ゲートドライバ群110Aの各ゲートドライバ110におけるTFT−B1のゲート端子には、制御信号GCK1(1)_aとGCK2(1)_aの一方が供給される。TFT−B2のゲート端子には、制御信号GCK1(2)_aとGCK2(2)_aの一方が供給される。また、ゲートドライバ群110Aの各ゲートドライバ110におけるTFT−Eのドレイン端子とTFT−Cのゲート端子には、制御信号GCK1_a又はGCK2_aが供給される。
ゲートドライバ群110Bの各ゲートドライバ110におけるTFT−B1のゲート端子には、制御信号GCK1(1)_bとGCK2(1)_bの一方が供給される。TFT−B2のゲート端子には、制御信号GCK1(2)_bとGCK2(2)_bの一方が供給される。また、ゲートドライバ群110Bの各ゲートドライバ110におけるTFT−Eのドレイン端子とTFT−Cのゲート端子には、制御信号GCK1_b又はGCK2_bが供給される。
次に、本実施形態におけるゲート線13Gの駆動方法について説明する。図25A〜25Dは、ゲート線13G(1)〜13G(M)を駆動する際のタイミングチャートである。表示制御回路4(図3参照)は、図25Aに示すように、第jフレームの開始時刻t1において、制御信号GCK1_a及びGCK2_aと、制御信号GCK1(1)_a及びGCK2(1)_aとして、クロック信号CKA、CKBを供給する。また、表示制御回路4は、時刻t1において、制御信号GCK1_b、GCK2_b、GCK1(2)_a、GCK2(2)_a、GCK1(1)_b、GCK2(1)_b、GCK1(2)_b、GCK2(2)_bとして、電位がLレベルの動作停止信号を供給する。さらに、表示制御回路4は、時刻t1において、ゲートドライバ群110Aにおけるゲートドライバ110(1)(以下、ゲートドライバ110(A_1))のTFT−B1のドレイン端子に、ゲートスタートパルス信号GSPを供給する。
これにより、第jフレームにおいて、ゲートドライバ群110Bにおける各ゲートドライバ110と、ゲートドライバ群110Aにおける各ゲートドライバ110のTFT−B2は動作を停止する。ゲートドライバ群110Aの各ゲートドライバ110にはクロック信号CKA、CKBが供給され、ゲートドライバ110(A_1)のTFT−B1のドレイン端子に、ゲートスタートパルス信号GSPが入力される。これにより、ゲートドライバ110(A_1)におけるnetA(A_1)がプリチャージされる。時刻t2以降、時刻t8まで、上述した第4実施形態と同様に、ゲートドライバ群110Aの各ゲートドライバ110におけるTFT−B1、TFT−E、TFT−Cの動作に応じて、ゲート線13G(1)〜13G(M)が順次駆動される。
第jフレームにおいて、ゲート線13G(M)が選択状態に切り替えられた後、表示制御回路4(図3参照)は、時刻t9のタイミングで、ゲートドライバ群110A及びゲートドライバ群110Bに対し、リセット信号CLRを供給する。これにより、ゲートドライバ群110A及びゲートドライバ群110Bの各々のゲートドライバ110におけるnetAと、ゲート線13G(1)〜13G(M)がLレベルに充電される。
続いて、図25Bに示すように、第j+1フレームの開始時刻t10において、表示制御回路4(図3参照)は、制御信号GCK1_a及びGCK2_aと、制御信号GCK1(2)_a及びGCK2(2)_aとして、クロック信号CKA、CKBを各々供給する。また、表示制御回路4は、時刻t10において、制御信号GCK1_b、GCK2_b、GCK1(1)_a、GCK2(1)_a、GCK1(1)_b、GCK2(1)_b、GCK1(2)_b、GCK2(2)_bとして、電位がLレベルの動作停止信号を供給する。さらに、表示制御回路4は、時刻t10において、ゲートドライバ110(A_1)のTFT−B2のドレイン端子に、ゲートスタートパルス信号GSPを供給する。
これにより、第j+1フレームにおいて、ゲートドライバ群110Bにおける各ゲートドライバ110と、ゲートドライバ群110Aにおける各ゲートドライバ110のTFT−B1は動作を停止する。ゲートドライバ群110Aの各ゲートドライバ110にはクロック信号CKA、CKBが供給される。そして、ゲートドライバ110(A_1)のTFT−B2のドレイン端子に、ゲートスタートパルス信号GSPが入力されると、ゲートドライバ110(A_1)におけるnetA(A_1)がプリチャージされる。
時刻t11以降、時刻t17まで、上述した第4実施形態と同様にして、ゲートドライバ群110Aの各ゲートドライバ110におけるTFT−B2、TFT−E、TFT−Cの動作に応じて、ゲート線13G(1)〜13G(M)が順次駆動される。
第j+1フレームにおいて、ゲート線13G(M)が選択状態に切り替えられた後、表示制御回路4(図3参照)は、時刻t18のタイミングで、ゲートドライバ群110A及びゲートドライバ群110Bに対し、リセット信号CLRを供給する。これにより、ゲートドライバ群110A及びゲートドライバ群110Bの各々のゲートドライバ110におけるnetAと、ゲート線13G(1)〜13G(M)がLレベルに充電される。
続いて、図25Cに示すように、第j+2フレームの開始時刻t19において、表示制御回路4(図3参照)は、制御信号GCK1_a及びGCK2_aとして、電位がLレベルの動作停止信号を供給する。そして、表示制御回路4(図3参照)は、制御信号GCK1_b及びGCK2_bとして、クロック信号CKA、CKBを供給する。また、表示制御回路4は、制御信号GCK1(1)_b及びGCK2(1)_bとして、クロック信号CKA、CKBを供給する。そして、表示制御回路4(図3参照)は、制御信号GCK1(1)_a、GCK2(1)_a、GCK1(2)_a、GCK2(2)_a、GCK1(2)_b、GCK2(2)_bとして、電位がLレベルの動作停止信号を供給する。さらに、表示制御回路4は、時刻t19において、ゲートドライバ群110Bにおけるゲートドライバ110(1)(以下、ゲートドライバ110(B_1))のTFT−B1のドレイン端子に、ゲートスタートパルス信号GSPを供給する。
これにより、第j+2フレームにおいて、ゲートドライバ群110Aと、ゲートドライバ群110Bにおける各ゲートドライバ110のTFT−B2は動作を停止する。ゲートドライバ群110Bの各ゲートドライバ110にはクロック信号CKA、CKBが供給され、ゲートドライバ110(B_1)のTFT−B1のドレイン端子に、ゲートスタートパルス信号GSPが入力されると、ゲートドライバ110(B_1)におけるnetA(B_1)がプリチャージされる。時刻t19以降、時刻t26まで、上述した第4実施形態と同様に、ゲートドライバ群110Bの各ゲートドライバ110におけるTFT−B1、TFT−E、TFT−Cの動作に応じて、ゲート線13G(1)〜13G(M)が順次駆動される。
第j+2フレームにおいて、ゲート線13G(M)が選択状態に切り替えられた後、表示制御回路4(図3参照)は、時刻t27のタイミングで、ゲートドライバ群110A及びゲートドライバ群110Bに対し、リセット信号CLRを供給する。これにより、ゲートドライバ群110A及びゲートドライバ群110Bの各々のゲートドライバ110におけるnetAと、ゲート線13G(1)〜13G(M)がLレベルに充電される。
続いて、図25Dに示すように、第j+3フレームの開始時刻t28において、表示制御回路4(図3参照)は、制御信号GCK1_a及びGCK2_aとして、電位がLレベルの動作停止信号を供給する。そして、表示制御回路4(図3参照)は、制御信号GCK1_b及びGCK2_bとして、クロック信号CKA及びCKBを供給する。また、表示制御回路4は、制御信号GCK1(2)_b及びGCK2(2)_bとして、クロック信号CKA及びCKBを供給する。そして、表示制御回路4(図3参照)は、制御信号GCK1(1)_a、GCK2(1)_a、GCK1(2)_a、GCK2(2)_a、GCK1(1)_b、GCK2(1)_b、として、電位がLレベルの動作停止信号を供給する。さらに、表示制御回路4は、時刻t28において、ゲートドライバ110(B_1)のTFT−B2のドレイン端子に、ゲートスタートパルス信号GSPを供給する。
これにより、第j+3フレームにおいて、ゲートドライバ群110Aと、ゲートドライバ群110Bにおける各ゲートドライバ110のTFT−B1は動作を停止する。ゲートドライバ群110Bの各ゲートドライバ110にはクロック信号CKA及びCKBが供給され、ゲートドライバ110(B_1)のTFT−B2のドレイン端子に、ゲートスタートパルス信号GSPが入力されると、ゲートドライバ110(B_1)におけるnetA(B_1)がプリチャージされる。時刻t28以降、時刻t35まで、上述した第4実施形態と同様に、ゲートドライバ群110Bの各ゲートドライバ110におけるTFT−B2、TFT−E、及びTFT−Cの動作に応じて、ゲート線13G(1)〜13G(M)が順次駆動される。
このように、上述した第5実施形態では、所定期間ごとに、一のゲート線13Gを駆動するいずれかのゲートドライバ110を動作させるとともに、動作させるゲートドライバ110において並列化されたTFT-B1とTFT-B2を交互に動作させる。そのため、第4実施形態と比べ、各ゲートドライバ110におけるTFTのデューティ比が小さくなり、TFTの劣化を低減することができる。
<第6実施形態>
上述した第1実施形態において、ゲート線13Gが駆動された際、動作を停止させたゲートドライバに、ゲート線13Gの電位がノイズとして入力され、そのゲートドライバが誤動作する場合がある。本実施形態では、ゲート線13Gの駆動によるノイズによって、動作を停止させたゲートドライバが誤動作することを防止する。
上述した第1実施形態において、ゲート線13Gが駆動された際、動作を停止させたゲートドライバに、ゲート線13Gの電位がノイズとして入力され、そのゲートドライバが誤動作する場合がある。本実施形態では、ゲート線13Gの駆動によるノイズによって、動作を停止させたゲートドライバが誤動作することを防止する。
図26は、本実施形態におけるゲートドライバが配置されたアクティブマトリクス基板20aを表す模式図である。この図の例では、ソース線15S及び端子部12sの図示は省略されている。以下、第1実施形態と異なる構成について説明する。
図26に示すように、本実施形態では、領域201a、201b、201cにおいて、ゲート線13G(1)〜13G(M)を各々駆動するゲートドライバ120が配置されている。以下、領域201aに配置されているゲートドライバ120からなるゲートドライバ群をゲートドライバ群120A、領域201bに配置されているゲートドライバ120からなるゲートドライバ群をゲートドライバ群120B、領域201cに配置されているゲートドライバ120からなるゲートドライバ群をゲートドライバ群120Cと称する。
図27は、図26に示す端子部12gの構成例を示す模式図である。図27において、図示を省略するが、端子部12gは、第1実施形態と同様、表示制御回路4及び電源5(図3参照)と接続されている。図27に示すように、端子部12gには、配線123、124に加え、制御信号GCK1_a、GCK2_aを各々供給する配線121a、122aと、制御信号GCK1_b、GCK2_bを各々供給する配線121b、122bと、制御信号GCK1_c、GCK2_cを各々供給する配線121c、122cとが設けられている。また、端子部12gには、制御信号ACLR(1)〜ACLR(3)を各々供給する配線331〜333が設けられている。
制御信号GCK1_a、GCK2_a、GCK1_b、GCK2_b、GCK1_c、及びGCK2_cと、制御信号ACLR(1)〜ACLR(3)は、表示制御回路4(図3参照)によって各配線に入力される。以下、制御信号ACLR(1)〜ACLR(3)を区別しないときは、制御信号ACLRと称する。
ゲートドライバ群120Aは、配線15Lを介して、配線121a及び122aと、配線332及び333とに接続されている。ゲートドライバ群120Bは、配線15Lを介して、配線121b及び122bと、配線331及び333とに接続されている。ゲートドライバ群120Cは、配線15Lを介して、配線121c及び122cと、配線331及び332とに接続されている。
配線121c及び122cには、制御信号GCK1_c及びGCK2_cとして、上述した制御信号GCK1及びGCK2と同様、図5に示したクロック信号CKA及びCKB、又は電位がLレベルの動作停止信号が供給される。
制御信号ACLR(1)〜ACLR(3)は、Lレベル又はHレベルの電位を示す制御信号である。具体的には、制御信号ACLR(1)は、ゲートドライバ群120Aの動作期間においてHレベルの電位となり、ゲートドライバ群120Aの非動作期間においてLレベルの電位となる信号である。また、制御信号ACLR(2)は、ゲートドライバ群120Bの動作期間においてHレベルの電位となり、ゲートドライバ群120Bの非動作期間においてLレベルの電位となる信号である。制御信号ACLR(3)は、ゲートドライバ群120Cの動作期間においてHレベルの電位となり、ゲートドライバ群120Cの非動作期間においてLレベルの電位となる信号である。
次に、ゲートドライバ120の構成について説明する。図28は、ゲートドライバ群120Aにおけるゲートドライバ120の等価回路を示す図である。この例では、ゲートドライバ群120Aにおけるゲート線13G(n)を駆動するゲートドライバ120(以下、ゲートドライバ120(A_n))を示している。
図28に示すように、ゲートドライバ120(A_n)は、上述した図6に示すゲートドライバ11の各素子に加え、ゲートドライバ120におけるnetA(以下、netA(A_n))に接続された回路部1201を有する。
回路部1201は、F及びGで表すTFT(以下、TFT−F、TFT−Gと称する)を含む。TFT−Fのドレイン端子は、netA(A_n)に接続されている。TFT−Fのゲート端子は、制御信号ACLR(2)が供給され、ソース端子は、電源電圧信号VSSが供給される。また、TFT−Gのドレイン端子は、netA(A_n)に接続されている。TFT−Gのゲート端子は、制御信号ACLR(3)が供給され、ソース端子は、電源電圧信号VSSが供給される。
第1実施形態のゲートドライバ11の場合、他のゲートドライバ11によってゲート線13G(n)が選択状態に切り替えられた際、ゲート線13G(n)の電位上昇によってキャパシタCbstを介してnetA(A_n)の電位が突き上げられる。そして、TFT−Eのドレイン端子に入力されるクロック信号のLレベルの電位がゲート線13G(n)に出力される。本実施形態では、netA(A_n)に回路部1201が接続され、ゲートドライバ120(A_n)の非動作期間において、Hレベルの制御信号ACLRが回路部1201に供給される。ゲートドライバ120(A_n)の非動作期間は、回路部1201におけるTFT−F及びTFT−Gの一方がオン状態となり、netA(A_n)は電源電圧VSS(Lレベル)に制御される。その結果、ゲートドライバ120(A_n)の非動作期間において、ゲートドライバ120(A_n)のTFT−Eのドレイン端子に入力されるクロック信号のLレベルの電位がゲート線13G(n)に出力されず、ゲートドライバ120(A_n)の誤動作を防止することができる。
図29A及び29Bは、ゲートドライバ群120Aの表示領域内の配置例を示す模式図である。図29A及び29Bにおいて、便宜上、アルファベットA〜Gのみ記載し、”TFT−”の表記を省略しているが、A〜Gは、図28に示したTFT−A〜TFT−Gに対応している。図29Aは、ゲート線13G(n−2)とゲート線13G(n)を各々駆動するゲートドライバ120の配置例を示している。図29Bは、ゲート線13G(n−1)とゲート線13G(n+3)を各々駆動するゲートドライバ120の配置例を示している。
図29Aに示すように、ゲート線13G(n−2)とゲート線13G(n)を各々駆動するゲートドライバ120のTFT−B及びTFT−Cのゲート端子は、制御信号GCK2_aが供給される。そして、このゲートドライバ120のTFT−Eのドレイン端子には、制御信号GCK1_aが供給される。また、図29Bに示すように、ゲート線13G(n−1)とゲート線13G(n+3)を各々駆動するゲートドライバ120のTFT−B及びTFT−Cのゲート端子は、制御信号GCK1_aが供給される。そして、このゲートドライバ120のTFT−Eのドレイン端子には、制御信号GCK2_aが供給される。図29A及び図29Bに示すゲートドライバ群120Aの各ゲートドライバ120のTFT−F及びTFT−Gのゲート端子は、制御信号ACLR(2)及びACLR(3)が各々供給される。
なお、ゲートドライバ群120B及びゲートドライバ群120Cの配置例はゲートドライバ群120Aと同様であるが、回路部1201に供給される制御信号が異なる。つまり、ゲートドライバ群120Bのゲートドライバ120におけるTFT−F、TFT−Gのゲート端子には、制御信号ACLR(1)、ACLR(3)が各々供給され、ゲートドライバ群120Cのゲートドライバ120におけるTFT−F、TFT−Gのゲート端子には、制御信号ACLR(1)、ACLR(2)が各々供給される。
次に、ゲート線13Gの駆動方法について説明する。図30は、本実施形態におけるゲート線13G(n)の駆動タイミングを示すタイミングチャートである。この例では、ゲートドライバ群120A〜120Cを、1フレームごとに、ゲートドライバ群120A、120B、120Cの順に動作させ、ゲート線13G(1)〜ゲート線13G(M)を順次駆動する。以下、ゲートドライバ120(A_n)の動作例について説明する。
図30において、表示制御回路4(図3参照)は、第jフレームの間、制御信号GCK1_a及びGCK2_aとして、クロック信号CKA及びCKBを供給する。そして、表示制御回路4(図3参照)は、制御信号GCK1_b及びGCK2_bと制御信号GCK1_c及びGCK2_cとして、電位がLレベルの動作停止信号を供給する。また、表示制御回路4は、Hレベルの制御信号ACLR(1)、Lレベルの制御信号ACLR(2)及び制御信号ACLR(3)を供給する。
これにより、ゲートドライバ群120B及び120Cの各ゲートドライバ120は動作を停止する。ゲートドライバ群120Aの各ゲートドライバ120のTFT−B、TFT−C、及びTFT−Eは、供給されるクロック信号CKA及びCKBに応じて動作し、TFT−F及びTFT−Gは、制御信号ACLR(2)及び制御信号ACLR(3)に応じて動作する。
第jフレームの時刻t1において、ゲートドライバ120(A_n)のTFT−Bのドレイン端子に、ゲート線13G(n−1)のHレベルの電位が入力され、ゲート端子に制御信号GCK2_a(CKB)のHレベルの電位が入力される。また、ゲートドライバ120(A_n)のTFT−Eのドレイン端子に、制御信号GCK1_a(CKA)のLレベルの電位が入力され、TFT−Cのゲート端子に、制御信号GCK2_a(CKB)のHレベルの電位が入力される。ゲートドライバ120(A_n)のTFT−F及びTFT−Gのゲート端子には制御信号ACLR(2)及び制御信号ACLR(3)のLレベルの電位が入力される。これによって、TFT−B及びTFT−Cがオン状態、TFT−F及びTFT−Gはオフ状態となり、ゲートドライバ120(A_n)のnetA(A_n)がプリチャージされる。
時刻t2において、ゲートドライバ120(A_n)のTFT−B及びTFT−Cのゲート端子に制御信号GCK2_a(CKB)のLレベルの電位が入力される。また、ゲートドライバ120(A_n)のTFT−Eのドレイン端子に制御信号GCK1_a(CKA)のHレベルの電位が入力される。ゲートドライバ120(A_n)のTFT−F及びTFT−Gのゲート端子には、制御信号ACLR(2)及び制御信号ACLR(3)のLレベルの電位が入力される。これによって、TFT−B及びTFT−Cがオフ状態、TFT−F及びTFT−Gはオフ状態となる。そして、netA(A_n)は制御信号GCK1_a(CKA)のHレベルの電位よりも高い電位に上昇し、ゲート線13G(n)が選択状態に切り替えられる。
時刻t3以降も上記と同様にして、ゲートドライバ群120Aのゲートドライバ120によってゲート線13Gが順次駆動される。
第jフレームの後、第j+1フレームの開始時刻t4において、表示制御回路4(図3参照)は、制御信号GCK1_a及びGCK2_aと制御信号GCK1_c及びGCK2_cとして、電位がLレベルの動作停止信号を供給する。そして、表示制御回路4(図3参照)は、制御信号GCK1_b及びGCK2_bとしてクロック信号CKA及びCKBを供給する。また、表示制御回路4は、Lレベルの制御信号ACLR(1)及び制御信号ACLR(3)と、Hレベルの制御信号ACLR(2)を供給する。
これによって、ゲートドライバ群120A及び120Cの各ゲートドライバ120は動作を停止し、ゲートドライバ群120Bの各ゲートドライバ120が動作してゲート線13Gを駆動する。図30に示すように、第j+1フレームの間は、ゲートドライバ120(A_n)のTFT−Fには、Hレベルの制御信号ACLR(2)が入力されるため、TFT−Fはオン状態となる。そのため、第j+1フレームの時刻t5においてゲート線13G(n)が選択状態に切り替えられた際、netA(A_n)の電位は電源電圧VSS(Lレベル)に制御される。
次に、第j+1フレームの後、第j+2フレームの開始時刻t6において、表示制御回路4(図3参照)は、制御信号GCK1_a及びGCK2_aと、制御信号GCK1_b及びGCK2_bとして、電位がLレベルの動作停止信号を供給する。そして、表示制御回路4(図3参照)は、制御信号GCK1_c及びGCK2_cとしてクロック信号CKA及びCKBを供給する。また、表示制御回路4は、Lレベルの制御信号ACLR(1)及び制御信号ACLR(2)と、Hレベルの制御信号ACLR(3)を供給する。
これによって、ゲートドライバ群120A及び120Bの各ゲートドライバ120は動作を停止し、ゲートドライバ群120Cの各ゲートドライバ120が動作してゲート線13Gを駆動する。図30に示すように、第j+2フレームの間は、ゲートドライバ120(A_n)のTFT−Fには、Hレベルの制御信号ACLR(3)が入力されるため、TFT−Gはオン状態となる。そのため、第j+2フレームの時刻t7においてゲート線13G(n)が選択状態に切り替えられた際、netA(A_n)の電位は電源電圧VSS(Lレベル)に制御される。
上述の第6実施形態では、ゲートドライバ120の動作期間では、ゲートドライバ120におけるTFT−F及びTFT−Gはいずれもオフ状態となる。そして、ゲートドライバ120の非動作期間において、TFT−F及びTFT−Gのいずれか一方がオン状態となるように、TFT−F及びTFT−Gに制御信号ACLRが供給される。そのため、ゲートドライバ120の非動作期間においてnetAはLレベルに制御され、TFT−Eのドレイン端子に供給されるクロック信号のLレベルの電位がゲート線13Gに出力されることを防止することができる。
<第6実施形態の応用例1>
上述した第6実施形態のゲートドライバ120は、netAの電位をLレベルに制御する回路部1201として、ソース端子が電源電圧VSSに接地されたTFT−F及びTFT−Gを設ける例を説明したが、回路部1201を以下のように構成してもよい。
上述した第6実施形態のゲートドライバ120は、netAの電位をLレベルに制御する回路部1201として、ソース端子が電源電圧VSSに接地されたTFT−F及びTFT−Gを設ける例を説明したが、回路部1201を以下のように構成してもよい。
図31は、本実施形態におけるゲートドライバ120(A_n)の等価回路を示す図である。図31に示すように、ゲートドライバ120(A_n)における回路部1201は、Hで表したTFT(以下、TFT−Hと称する)のみを含む。TFT−Hのゲート端子は、ゲート線13G(n)に接続され、ソース端子はnetA(A_n)に接続されている。また、TFT−Hのドレイン端子は、TFT−Eのドレイン端子と接続され、制御信号GCK1が供給される。
図32A及び図32Bは、本実施形態におけるゲートドライバ120の表示領域内の配置例を示す模式図である。図32A及び図32Bにおいて、便宜上、アルファベットA〜E、Hのみ記載し、”TFT−”の表記を省略しているが、A〜E、Hは、図31に示したTFT−A〜TFT−E、TFT−Hに対応している。
図32Aは、ゲート線13G(n−2)とゲート線13G(n)を各々駆動するゲートドライバ120の配置例を示しており、図32Bは、ゲート線13G(n−1)とゲート線13G(n+3)を各々駆動するゲートドライバ120の配置例を示している。図32Aに示すように、ゲート線13G(n−2)とゲート線13G(n)を各々駆動するゲートドライバ120のTFT−B及びTFT−Cのゲート端子は制御信号GCK2_aが供給される。そして、このゲートドライバ120のTFT−E及びTFT−Hのドレイン端子には制御信号GCK1_aが供給される。また、図32Bに示すように、ゲート線13G(n−1)とゲート線13G(n+3)を各々駆動するゲートドライバ120のTFT−B及びTFT−Cのゲート端子は制御信号GCK1_aが供給される。そして、このゲートドライバ120のTFT−E及びTFT−Hのドレイン端子には制御信号GCK2_aが供給される。
次に、ゲート線13Gの駆動方法について説明する。図33は、本実施形態におけるゲート線13G(n)の駆動タイミングを示すタイミングチャートである。この例では、ゲートドライバ群120A〜120Cを、1フレームごとに、ゲートドライバ群120A、120B、120Cの順に動作させてゲート線13Gを駆動する。以下、上述した第6実施形態と異なるゲートドライバ120(A_n)の動作について説明する。
図33に示すように、ゲートドライバ群120Aの動作期間、つまり、第jフレームにおいて、時刻t1のタイミングでゲートドライバ120(A_n)のnetA(A_n)がプリチャージされる。次に、時刻t2のタイミングで、ゲートドライバ120(A_n)のTFT−E及びTFT−Hのドレイン端子には制御信号GCK1_aのHレベルの電位が入力される。ゲートドライバ120(A_n)のTFT−Hのゲート端子には、ゲート線13G(n)の電位が入力される。
時刻t2のタイミングで、ゲート線13G(n)には、制御信号GCK1_a(CKA)のHレベルの電位が出力され、TFT−Hのソース端子にはnetA(A_n)の電位が入力される。netA(A_n)の電位は、TFT−Hのゲート端子及びドレイン端子に入力されるゲート線13G(n)及び制御信号GCK1_aのHレベルの電位よりも高いため、TFT−Hはオフ状態となる。
次に、ゲートドライバ群120Aの非動作期間である第j+1フレームにおいて、時刻t3のタイミングで、ゲート線13G(n)が選択状態に切り替えられる。そして、第jフレームと同様、ゲートドライバ120(A_n)TFT−Hのゲート端子にはゲート線13G(n)の電位が入力され、TFT−Hはオン状態となる。第j+1フレームの間、TFT−Hのドレイン端子には電位がLレベルの動作停止信号が入力される。そのため、ゲート線13G(n)が選択状態に切り替えられる時刻t3において、netA(A_n)はLレベルの電位が入力される。
第j+2フレームにおいても、第j+1フレームと同様、時刻t4のタイミングで、ゲート線13G(n)が選択状態に切り替えられ、TFT−Hはオン状態となる。第j+2フレームの間、TFT−Hのドレイン端子には電位がLレベルの動作停止信号が入力される。そのため、時刻t4において、netA(A_n)はLレベルの電位が入力される。
上述した第6実施形態では、3フレームのうちの2フレームの期間において、回路部1201のTFT−F及びTFT−Gはオン状態に切り替えられる。上述の応用例1の場合、TFT−Hは、3フレームに2回だけオン状態に切り替えられる。そのため、上述した第6実施形態と比べ、回路部1201のTFTの劣化が抑制され、より広い動作マージンで回路部1201を動作させることができる。
<応用例1の変形例>
上述した応用例1において、上述した第3実施形態と同様、1フレームごとに複数のゲートドライバ群を同期させて動作させてもよい。
上述した応用例1において、上述した第3実施形態と同様、1フレームごとに複数のゲートドライバ群を同期させて動作させてもよい。
図34は、本実施形態におけるゲート線13G(n)の駆動タイミングを示すタイミングチャートである。図34では、1フレームごとに、ゲートドライバ群120A及び120B、ゲートドライバ群120B及び120C、ゲートドライバ群120A及び120Cの各組のゲートドライバを同期して動作させる例を示している。以下、ゲートドライバ群120B及び120Cにおけるゲート線13G(n)を駆動するゲートドライバ120をゲートドライバ120(B_n)、及びゲートドライバ120(C_n)と称する。
図34に示すように、第jフレームでは、制御信号GCK1_a及びGCK2_aと、制御信号GCK1_b及びGCK2_bとしてクロック信号CKA及びCKBが供給される。そして、制御信号GCK1_c及びGCK2_cとして、電位がLレベルの動作停止信号が供給される。上述した応用例1と同様、時刻t1のタイミングで、ゲート線13G(n)は、制御信号GCK1(CKA)のHレベルの電位が出力される。そして、ゲートドライバ120(A_n)及びゲートドライバ120(B_n)におけるTFT−Hのソース端子には、netA(A_n)及びゲートドライバ120(B_n)におけるnetA(n)(以下、netA(B_n))の電位が各々入力される。netA(A_n)及びnetA(B_n)の電位は、このTFT−Hのゲート端子及びドレイン端子に入力されるゲート線13G(n)及びクロック信号CKAのHレベルの電位よりも高い。そのため、このTFT−Hはオフ状態となる。
第j+1フレームでは、制御信号GCK1_b及びGCK2_b、制御信号GCK1_c及びGCK2_cとしてクロック信号が供給される。そして、制御信号GCK1_a及びGCK2_aとして、電位がLレベルの動作停止信号が供給される。時刻t3のタイミングで、第jフレームと同様、ゲートドライバ120(A_n)におけるTFT−Hのゲート端子にはゲート線13G(n)のHレベルの電位が入力される。そして、このTFT−Hのドレイン端子には、電位がLレベルの動作停止信号が入力される。そのため、時刻t2において、netA(A_n)はLレベルの電位が入力される。
第j+2フレームでは、制御信号GCK1_a、GCK2_a、GCK1_c、GCK2_cとしてクロック信号CKA及びCKBが供給される。そして、制御信号GCK1_b、GCK2_bとして、電位がLレベルの動作停止信号が供給される。第jフレームと同様、時刻t3のタイミングで、ゲートドライバ120(A_n)及びゲートドライバ120(C_n)におけるTFT−Hのソース端子には、netA(A_n)及びゲートドライバ120(C_n)におけるnetA(n)(以下、netA(C_n))の電位が各々入力される。netA(A_n)及びnetA(C_n)の電位は、TFT−Hのゲート端子及びドレイン端子に入力されるゲート線13G(n)及び制御信号GCK1_a(CKA)のHレベルの電位よりも高い。これにより、netA(A_n)及びゲートドライバ120(C_n)におけるTFT−Hは、オフ状態となる。
上述した応用例1では、一のゲート線13Gを1つのゲートドライバ120によって駆動する。本変形例では、一のゲート線13Gを2つのゲートドライバ120によって駆動する。そのため、本変形例では、応用例1と比べて、ゲート線13Gを駆動する負荷を分散することができる。その結果、出力バッファとして機能するTFT−Eのチャネル幅を小さくすることができる。
<第6実施形態の応用例2>
上述した第6実施形態のゲートドライバ120は、2相のクロック信号CKA、CKBが供給される例を説明した。上述した第2実施形態のように4相のクロック信号(図13参照)が供給される場合には、ゲートドライバ120における回路部1201を以下のように構成してもよい。
上述した第6実施形態のゲートドライバ120は、2相のクロック信号CKA、CKBが供給される例を説明した。上述した第2実施形態のように4相のクロック信号(図13参照)が供給される場合には、ゲートドライバ120における回路部1201を以下のように構成してもよい。
図35は、本実施形態における、ゲートドライバ群120Aのゲートドライバ120の等価回路を示す図である。図35に示すように、ゲートドライバ120は、netA(A_n)に回路部1201が設けられている点を除いて上述した図14に示すゲートドライバ11と同様の構成となっている。回路部1201は、Iで表したTFT(以下、TFT−Iと称する)を含む。TFT−Iのゲート端子は、ゲート線13G(n−1)に接続され、ソース端子はnetA(A_n)に接続され、ドレイン端子には、制御信号GCK4_a(CKB[2])が供給される。
図36A〜36Dは、本実施形態におけるゲートドライバ120の表示領域内の配置例を示す模式図である。図36Aは、ゲート線13G(n)とゲート線13G(n+4)を各々駆動するゲートドライバ120(以下、ゲートドライバ120(n)、ゲートドライバ120(n+4))の配置例を示している。図36Aに示すように、ゲートドライバ120(n)とゲートドライバ120(n+4)のTFT−B、TFT−Cのゲート端子には、制御信号GCK3_aが供給される。そして、これらゲートドライバのTFT−Eのドレイン端子には、制御信号GCK1_aが供給される。また、これらゲートドライバのTFT−Iのドレイン端子には、制御信号GCK4_aが供給される。
図36Bは、ゲート線13G(n+1)とゲート線13G(n+5)を各々駆動するゲートドライバ120(以下、ゲートドライバ120(n+1)、ゲートドライバ120(n+5))の配置例を示している。図36Bに示すように、ゲートドライバ120(n+1)とゲートドライバ120(n+5)のTFT−B、TFT−Cのゲート端子には、制御信号GCK4_aが供給される。そして、これらゲートドライバのTFT−Eのドレイン端子には、制御信号GCK2_aが供給される。また、これらゲートドライバのTFT−Iのドレイン端子には、制御信号GCK1_aが供給される。
図36Cは、ゲート線13G(n+2)を駆動するゲートドライバ120(以下、ゲートドライバ120(n+2))の配置例を示している。図36Cに示すように、ゲートドライバ120(n+2)のTFT−B、TFT−Cのゲート端子には、制御信号GCK1_aが供給される。そして、このゲートドライバのTFT−Eのドレイン端子には、制御信号GCK3_aが供給される。また、このゲートドライバのTFT−Iのドレイン端子には、制御信号GCK2_aが供給される。
図36Dは、ゲート線13G(n+3)を駆動するゲートドライバ120(以下、ゲートドライバ120(n+3))の配置例を示している。図36Dに示すように、ゲートドライバ120(n+3)のTFT−B、TFT−Cのゲート端子には、制御信号GCK2_aが供給される。そして、このゲートドライバのTFT−Eのドレイン端子には、制御信号GCK4_aが供給される。また、このゲートドライバのTFT−Iのドレイン端子には、制御信号GCK3_aが供給される。
次に、ゲート線13Gの駆動方法について説明する。図37は、本実施形態におけるゲート線13G(n)の駆動タイミングを示すタイミングチャートである。この例では、第2実施形態と同様、1フレームごとに、ゲートドライバ群120Aとゲートドライバ群120Bを交互に動作させてゲート線13Gを駆動する。以下、上述した第6実施形態と異なるゲートドライバ120(A_n)(図35参照)の動作について説明する。
ゲートドライバ群120Aを動作させる第jフレームにおいて、時刻t1のタイミングでゲート線13G(n−2)が選択状態に切り替えられる。そして、ゲートドライバ120(A_n)におけるTFT−Bのドレイン端子に、ゲート線13G(n−2)のHレベルの電位が入力され、ゲート端子に制御信号GCK3_a(CKB[1])のHレベルの電位が入力される。このとき、制御信号GCK1_a(CKA[1])の電位はLレベル、制御信号GCK3_a(CKB[1])の電位ははHレベルである。そのため、netA(A_n)は、(Hレベルの電位−TFT−Bの閾値電圧)の電位にプリチャージされる。
次に、時刻t2において、ゲート線13G(n−1)が選択状態に切り替えられる。そして、ゲートドライバ120(A_n)におけるTFT−Iのゲート端子に、ゲート線13G(n−1)のHレベルの電位が入力される。また、ゲートドライバ120(A_n)におけるTFT−Iのドレイン端子に、制御信号GCK4_a(CKB[2])のHレベルの電位が入力される。そして、このTFT−Iのソース端子に、netA(A_n)の電位が入力される。このとき、制御信号GCK1_aの電位ははLレベル、制御信号GCK3_a(CKB[1])の電位はHレベルである。そのため、netA(A_n)は、(Hレベルの電位−TFT−Bの閾値電圧)の電位を維持する。
続いて、時刻t3において、制御信号GCK1_a(CKA[1])がHレベル、制御信号GCK3_a(CKB[1])がLレベルに遷移する。そして、ゲートドライバ120(A_n)のTFT−Eのドレイン端子に制御信号GCK1_aのHレベルの電位が入力される。これにより、netA(A_n)は、制御信号GCK1_aのHレベルよりも高い電位に充電される。このゲートドライバのTFT−Iのソース端子は、Hレベルよりも高いnetA(A_n)の電位が入力されるためオフ状態となる。そして、このゲートドライバのTFT−Cはオフ状態のため、ゲート線13G(n)に制御信号GCK1_aのHレベルの電位が出力される。
時刻t4〜t5において、TFT−Iはオフ状態となり、制御信号GCK1_a(CKA[1])の電位はHレベル、制御信号GCK3_a(CKB[1])の電位はLレベルを維持する。そのため、ゲート線13G(n)は、Hレベルの電位を維持する。
ゲートドライバ群120Aが非動作期間となる第j+1フレームの時刻t6において、ゲート線13G(n−2)が選択状態に切り替えられる。そして、ゲートドライバ120(A_n)には、制御信号GCK1_a〜GCK4_aとして、電位がLレベルの動作停止信号が供給されている。そのため、netA(A_n)はLレベルを維持する。
時刻t7において、ゲート線13G(n−1)が選択状態に切り替えられる。そして、TFT−Iのゲート端子に、Hレベルのゲート線13G(n−1)が入力され、TFT−Iはオン状態に切り替えられる。TFT−Iのドレイン端子には、制御信号GCK4_a(CKB[2])のLレベルの電位が入力される。そして、このLレベルの電位は、netA(A_n)に入力される。
時刻t7〜t9まで、TFT−Iはオン状態を維持する。第j+1フレームの間、TFT−Iのドレイン端子には、制御信号GCK4_a(CKB[2])のLレベルの電位が入力されている。そのため、ゲート線13G(n)の駆動期間において、netA(A_n)をLレベルの電位に維持することができる。
上述した応用例2では、1フレームごとに、4相のクロック信号をゲートドライバ群120Aとゲートドライバ群120Bに交互に供給する。そのため、第6実施形態と比べてクロック信号の周波数を小さくすることができる。また、回路部1201によって、非動作期間におけるゲートドライバ120のnetAの電位をLレベルに維持することができる。その結果、ゲート線13Gが駆動される際のゲートドライバ120の誤動作を防止することができる。
<第7実施形態>
上述した第1実施形態〜第6実施形態では、各ゲートドライバに入力する制御信号を供給するための配線をゲートドライバ群ごとに端子部12gに設ける例を説明した。例えば、図4に例示した端子部12gには、ゲートドライバ群11Aと11Bの各々に制御信号GCK1、GCK2を供給する配線が2本ずつ設けられている。つまり、ゲートドライバ群ごとの制御信号の配線数H(Hは自然数:H≧2)に、ゲートドライバ群の数K個(Kは自然数:K≧1)を乗算したH×K本の配線が必要となる。配線数が多くなるほど、端子部12gが配置される額縁領域が大きくなる。そのため、本実施形態では、配線をスイッチで分岐させることにより狭額縁化を図る。
上述した第1実施形態〜第6実施形態では、各ゲートドライバに入力する制御信号を供給するための配線をゲートドライバ群ごとに端子部12gに設ける例を説明した。例えば、図4に例示した端子部12gには、ゲートドライバ群11Aと11Bの各々に制御信号GCK1、GCK2を供給する配線が2本ずつ設けられている。つまり、ゲートドライバ群ごとの制御信号の配線数H(Hは自然数:H≧2)に、ゲートドライバ群の数K個(Kは自然数:K≧1)を乗算したH×K本の配線が必要となる。配線数が多くなるほど、端子部12gが配置される額縁領域が大きくなる。そのため、本実施形態では、配線をスイッチで分岐させることにより狭額縁化を図る。
ここで、このような例を図38Aに示す。図38Aに示すように、端子部22gにおいて、制御信号GCK1、GCK2、リセット信号CLR、電源電圧信号VSSを供給する配線121〜124と、スイッチ信号SW1、SW2を各々供給する配線311、312とを設ける。
図38Bは、図38Aに示すスイッチ部31,32の構成例を示す模式図である。図38Bに示すように、スイッチ部31は、ゲートドライバ群11A及び配線311,312と接続される。スイッチ部32は、ゲートドライバ群11B及び配線311,312と接続されている。スイッチ部31は、ゲートドライバ群11Aと配線121,122,124とを接続するためのスイッチング素子を有する。スイッチ部32は、ゲートドライバ群11Bと配線121,122,124とを接続するためのスイッチング素子T1〜T8,R1〜R8を有する。
スイッチ部31は、ゲートドライバ群11Aに制御信号GCK1,GCK2を供給する配線15Lと配線121,122との間を、Hレベルのスイッチ信号SW1が入力された場合に、スイッチング素子T1〜T4を介して導通状態に切り替える。また、Lレベルのスイッチ信号SW1が入力された場合に、スイッチング素子T1〜T4を介して非導通状態に切り替える。また、スイッチ部31は、ゲートドライバ群11Aに制御信号VSSを供給する配線15Lと配線124の間を、Hレベルのスイッチ信号SW2が入力された場合に、スイッチング素子T5〜T8を介して導通状態に切り替える。また、Lレベルのスイッチ信号SW2が入力された場合にスイッチング素子T5〜T8を介して非導通状態に切り替える。
一方、スイッチ部32は、ゲートドライバ群11Bに制御信号VSSを供給する配線15Lと配線124との間を、Hレベルのスイッチ信号SW1が入力された場合に、スイッチング素子R1〜R4を介して導通状態に切り替える。また、スイッチ部32は、Lレベルのスイッチ信号SW1が入力された場合、スイッチング素子R1〜R4を介して、配線15Lと配線124との間を非導通状態に切り替える。さらに、スイッチ部32は、ゲートドライバ群11Bに制御信号GCK1,GCK2を供給する配線15Lと配線121,122との間を、Hレベルのスイッチ信号SW2が入力された場合に、スイッチング素子R5〜R8を介して導通状態に切り替える。また、スイッチ部32は、Lレベルのスイッチ信号SW2が入力された場合、スイッチング素子R5〜R8を介して、配線15Lと配線121,122との間を非導通状態に切り替える。
表示制御回路24は、ゲートドライバ群11Aの動作期間では、Hレベルのスイッチ信号SW1を配線311に入力し、Lレベルのスイッチ信号SW2を配線312に入力する。また、ゲートドライバ群11Bの動作期間では、Lレベルのスイッチ信号SW1を配線311に入力し、Hレベルのスイッチ信号SW2を配線312に入力する。
図38A及び38Bの例では、2相のクロック信号を供給する例であるため、図4の例と同じ配線数となる。第2実施形態のように各ゲートドライバに対して4相のクロック信号を供給する場合には、ゲートドライバ群ごとに、4相のクロック信号を供給する4本の配線が必要となる。ゲートドライバ群が2つの場合、クロック信号を供給するための配線が計8本必要となるが、上記第7実施形態のように構成する場合、クロック信号を供給する4本の配線とスイッチ信号を供給する2本の配線を設けるだけでよい。その結果、アクティブマトリクス基板20aにおいて、端子部22gが設けられる額縁領域を小さくすることができる。
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形、又は組み合わせて実施することが可能である。以下、本発明の変形例について説明する。
<変形例>
(1)上述した第1実施形態及び第2実施形態、第5実施形態では、各ゲート線13Gを駆動するためのゲートドライバを2つずつ設ける例を説明したが、一のゲート線13Gを駆動するためのゲートドライバは3つ以上であってもよい。3つ以上のゲートドライバが設けられている場合、所定期間ごとに、3つのゲートドライバのいずれかのゲートドライバにおいて、スイッチング素子をオンの状態に切り替える動作を行わせる。そして、他のゲートドライバにおけるスイッチング素子をオフの状態に維持するように制御すればよい。
(1)上述した第1実施形態及び第2実施形態、第5実施形態では、各ゲート線13Gを駆動するためのゲートドライバを2つずつ設ける例を説明したが、一のゲート線13Gを駆動するためのゲートドライバは3つ以上であってもよい。3つ以上のゲートドライバが設けられている場合、所定期間ごとに、3つのゲートドライバのいずれかのゲートドライバにおいて、スイッチング素子をオンの状態に切り替える動作を行わせる。そして、他のゲートドライバにおけるスイッチング素子をオフの状態に維持するように制御すればよい。
(2)上述した第2実施形態では、4相のクロック信号を各ゲートドライバ群に供給する例を説明したが、例えば、互いに位相が異なる8相のクロック信号を各ゲートドライバ群に供給してもよい。この場合、隣接するゲート線13Gを駆動するゲートドライバの各々に供給されるクロック信号は、前段又は後段のゲート線13Gを駆動するゲートドライバに対するクロック信号と位相が1/8周期ずれたクロック信号が供給される。
(3)上述した第6実施形態では、3つのゲートドライバ群120A、120B、120Cが設けられている例を説明したが、2つのゲートドライバ群が設けられている場合、回路部1201は、TFT−F又はTFT−Gを備えていればよい。例えば、ゲートドライバ群120A、120Bが設けられ、回路部1201として、TFT-Fを設ける場合、ゲートドライバ120(A_n)におけるTFT−Fのゲート端子に制御信号ACLR(2)を供給すればよい。一方、ゲートドライバ群120Bにおけるゲートドライバ120(B_n)におけるTFT-Fのゲート端子には、制御信号ACLR(1)を供給すればよい。
(4)上述した第6実施形態等(第6実施形態、応用例1及びその変形例、応用例2)において、ゲートドライバ120は表示領域の外側に設けられていてもよい。ゲートドライバ120が表示領域内に設けられているか否かに関わらず、ゲート線13Gの駆動により、動作を停止させているゲートドライバ120のnetAにゲート線13Gの電位がノイズとして入力されると、ゲートドライバ120が誤動作する。例えば、ゲート線13Gの一端側の額縁領域において、ゲート線13Gごとに複数のゲートドライバ120を設ける場合、上述した第6実施形態等と比べ、額縁領域が大きくなり、TFTが外気等の影響を受けやすくなる。しかしながら、ゲート線13Gの駆動によるゲートドライバ120の誤動作を回路部1201によって防止することができる。
(5)上述した第1実施形態では、図4に示すように、端子部12gに配線124を介して電源電圧信号VSSを供給し、端子部12gから配線15Lを介してゲートドライバ11に電源電圧信号VSSを供給する例を説明したが、以下のように構成してもよい。
図39は、本変形例における端子部12gの概略構成を示す図である。図39に示すように、本変形例では、ゲートドライバ群11Aのゲートドライバ11は、配線124(図4参照)に替えて、配線121bと接続されている。また、ゲートドライバ群11Bのゲートドライバ11は、配線124に替えて、配線121aと接続されている。つまり、ゲートドライバ群11Aのゲートドライバ11は、電源電圧信号VSSに替えて、制御信号GCK1_bが供給される。ゲートドライバ群11Bのゲートドライバ11は、電源電圧信号VSSに替えて、制御信号GCK1_aが供給される。以下、具体的に説明する。
図40Aは、ゲートドライバ群11Aのゲートドライバ11(n)の等価回路を示している。また、図40Bは、ゲートドライバ群11Aにおける一部のゲートドライバ11の配置例を示す模式図である。図40A、40Bに示すように、ゲートドライバ群11Aのゲートドライバ11は、TFT−A、TFT−D、及びTFT−Cのソース端子に制御信号GCK1_bが供給される信号を除き、上述した図6及び図7に示すゲートドライバ群11Aのゲートドライバ11と同様である。
上述の図9に示すように、制御信号GCK1_a、GCK2_aとしてクロック信号が供給されている間(第1動作期間、第3動作期間)は、制御信号GCK1_b、GCK2_bとして、電位がLレベルの動作停止信号が供給される。従って、ゲートドライバ群11AのTFT−A、TFT−D及びTFT−Cのソース端子に制御信号GCK1_bを供給することで、ゲートドライバ群11Aの動作期間中、電源電圧信号VSSと同電位の信号をこれらTFTに供給することができる。
なお、制御信号GCK1_a、GCK2_aとして動作停止信号が供給されている間(第2動作期間、第4動作期間)は、制御信号GCK1_b、GCK2_bとしてクロック信号が供給される。しかしながら、この間、ゲートドライバ群11Aは動作しないため、制御信号GCK1_b、GCK2_bの電位変動の影響を受けない。
また、ゲートドライバ群11Bのゲートドライバ11のTFT−A、TFT−D、及びTFT−Cのソース端子に、ゲートドライバ群11Aとは逆に、制御信号GCK1_aを供給する。これによりゲートドライバ群11Bの動作期間中、電源電圧信号VSSと同電位の信号をこれらTFTに供給することができる。
この例では、ゲートドライバ群11Aのゲートドライバ11におけるTFT−A、TFT−D、及びTFT−Cのソース端子に対し、制御信号GCK1_bを供給する例を説明した。但し、上記制御信号GCK1_bと同様の理由から、制御信号GCK2_bがこれらTFTのソース端子に供給されてもよい。また、ゲートドライバ群11Bのゲートドライバ11におけるTFT−A、TFT−D及びTFT−Cのソース端子に対し、制御信号GCK1_aを供給する例を説明した。但し、上記制御信号GCK1_aと同様の理由から、制御信号GCK2_aがこれらTFTのソース端子に供給されてもよい。
すなわち、ゲートドライバ11におけるTFT−A、TFT−D及びTFT−Cのソース端子に、当該ゲートドライバ11の動作期間においてLレベルの電位となる制御信号が供給される配線と接続されていればよい。このように構成することで、動作中のゲートドライバ11によって、所定のタイミングで、ゲート線13Gを非選択の状態にすることができる。そして、端子部12gにおける配線を削減でき、端子部12gが配置される額縁領域の狭額縁化を図ることができる。
なお、本変形例では、ゲートドライバ11におけるTFT−A、TFT−D及びTFT−Cのすべてのソース端子に、当該ゲートドライバ11の動作期間にLレベルの電位となる制御信号が供給される例を説明したが、この構成に限定されない。つまり、これらTFTのうち少なくとも1つのTFTのソース端子に、当該ゲートドライバ11の動作期間にLレベルの電位となる制御信号が供給されていればよい。
(6)上述した第2実施形態において、上記変形例(5)と同様、ゲートドライバ11のTFT−Aのソース端子、TFT−Dのドレイン端子、及びTFT−Cのドレイン端子を、当該ゲートドライバ11の動作期間にLレベルの電位となる制御信号が供給される配線と接続してもよい。
具体的には、図41A及び図41Bに示すように、例えば、ゲートドライバ群11Aのゲートドライバ11におけるTFT−A、TFT−D及びTFT−Cのソース端子に、制御信号GCK1_bが供給されるように構成してもよい。上述の図16Aに示すように、ゲートドライバ群11Aの動作期間(第jフレーム)に、制御信号GCK1_b〜GCK4_bとして動作停止信号が供給される。従って、ゲートドライバ群11Aのゲートドライバ11におけるTFT−A、TFT−D及びTFT−Cのソース端子に、電源電圧信号VSSと同電位の信号を供給することができる。
一方、ゲートドライバ群11Bのゲートドライバ11におけるTFT−A、TFT−D及びTFT−Cのソース端子には、ゲートドライバ群11Aとは逆に、制御信号GCK1_aが供給されるように構成してもよい。上述の図16Bに示すように、ゲートドライバ群11Bの動作期間(第j+1フレーム)に、制御信号GCK1_a〜GCK4_aとして動作停止信号が供給される。そのため、このように構成することで、ゲートドライバ群11Bの動作期間中、これらTFTに電源電圧信号VSSと同電位の信号を供給することができる。
なお、ゲートドライバ群11Aのゲートドライバ11のTFT−A、TFT−D及びTFT−Cのソース端子は、制御信号GCK1_b〜GCK4_bのいずれかが供給されればよい。また、ゲートドライバ群11Bのゲートドライバ11のTFT−A、TFT−D及びTFT−Cのソース端子は、制御信号GCK1_a〜GCK4_aのいずれかが供給されればよい。
(7)上述した第3実施形態において、上記変形例(5)と同様、ゲートドライバ11のTFT−A、TFT−D、及びTFT−Cのソース端子を、当該ゲートドライバ11の動作期間にLレベルの電位となる制御信号が供給される配線と接続してもよい。
具体的には、ゲートドライバ群11Aのゲートドライバ11は、電源電圧信号VSSが供給される配線124(図18参照)に替えて、図42に示すように、制御信号GCK1_b又はGCK2_bが供給される配線121b又は122bと接続する。
また、ゲートドライバ群11Bのゲートドライバ11は、電源電圧信号VSSが供給される配線124(図18参照)に替えて、図42に示すように、制御信号GCK1_c又はGCK2_cが供給される配線121c又は122cと接続する。
また、ゲートドライバ群11Cのゲートドライバ11は、電源電圧信号VSSが供給される配線124(図18参照)に替えて、図42に示すように、制御信号GCK1_a又はGCK2_aが供給される配線121a又は122aと接続する。
上述した図19に示すように、ゲートドライバ群11Aとゲートドライバ群11Cの動作期間(第1動作期間)は、配線121b及び122bには、制御信号GCK1_b及びGCK2_bとして動作停止信号が供給される。また、ゲートドライバ群11Aとゲートドライバ群11Bの動作期間(第2動作期間)は、配線121c及び122cに、制御信号GCK1_c及びGCK2_cとして動作停止信号が供給される。また、ゲートドライバ群11Bとゲートドライバ群11Cの動作期間(第3動作期間)は、配線121a及び122aに、制御信号GCK1_a及びGCK2_aとして動作停止信号が供給される。
従って、図42に示すように構成することにより、各ゲートドライバ群の動作期間中、ゲートドライバ群におけるゲートドライバ11のTFT−A、TFT−D及びTFT−Cのソース端子に対し、電源電圧信号VSSと同電位の信号を供給することができる。
(8)上述した第5実施形態において、上記変形例(5)と同様、ゲートドライバ110A,110Bの各ゲートドライバ110におけるTFT−A、TFT−D及びTFT−Cのソース端子を、当該ゲートドライバ110の動作期間にLレベルの電位となる制御信号が供給される配線と接続してもよい。
具体的には、図43Aに示すように、例えば、ゲートドライバ群110Aのゲートドライバ110におけるTFT−A、TFT−D及びTFT−Cのソース端子に、制御信号GCK1(1)_bを供給する配線223bを接続してもよい。また、図43Bに示すように、例えば、ゲートドライバ群110Bのゲートドライバ110におけるTFT−A、TFT−D及びTFT−Cのソース端子に、制御信号GCK1(1)_aを供給する配線223aを接続してもよい。
上述の図25A、25Bに示すように、ゲートドライバ群110Aの動作期間(jフレーム及びj+1フレーム)において、制御信号GCK1(1)_bはLレベルの電位となる。従って、ゲートドライバ群110Aの動作期間中、ゲートドライバ群110Aのゲートドライバ110におけるTFT−A、TFT−D及びTFT−Cのソース端子に、電源電圧信号VSSと同電位の信号を供給することができる。
なお、上述の図25A、25Bに示すように、制御信号GCK1(1)_bと同様、制御信号GCK1(2)_b、GCK2(1)_b、GCK2(2)_bもゲートドライバ群110Aの動作期間中はLレベルの電位となる。よって、ゲートドライバ群110Aのゲートドライバ110におけるTFT−A、TFT−D及びTFT−Cのソース端子には、制御信号GCK1(1)_b、GCK1(2)_b、GCK2(1)_b、GCK2(2)_bのいずれかが供給されればよい。
また、上述の図25C、25Dに示すように、ゲートドライバ群110Bの動作期間(j+2フレーム及びj+3フレーム)において、制御信号GCK1(1)_a、GCK1(2)_a、GCK2(1)_a、GCK2(2)_aはLレベルの電位となる。従って、ゲートドライバ群110Bの動作期間中、ゲートドライバ群110Bのゲートドライバ110におけるTFT−A、TFT−D及びTFT−Cのソース端子に、電源電圧信号VSSと同電位の信号を供給することができる。
なお、上述の図25C、25Dに示すように、制御信号GCK1(1)_aと同様、制御信号GCK1(2)_a、GCK2(1)_a、GCK2(2)_aもゲートドライバ群110Bの動作期間中はLレベルの電位となる。よって、ゲートドライバ群110Bのゲートドライバ110におけるTFT−A、TFT−D及びTFT−Cのソース端子には、制御信号GCK1(1)_a、GCK1(2)_a、GCK2(1)_a、GCK2(2)_aのいずれかが供給されればよい。
(9)上述した第6実施形態において、変形例(5)と同様、ゲートドライバ120の電源電圧信号VSSが供給されるTFTの端子を、当該ゲートドライバ120の動作期間にLレベルの電位となる制御信号が供給される配線と接続してもよい。
具体的には、図44A〜44Cに示すように、例えば、ゲートドライバ群120Aのゲートドライバ120におけるTFT−A、TFT−D及びTFT−Cのソース端子に制御信号ACLR(2)が供給されるように構成してもよい。また、TFT−Fのドレイン端子に制御信号ACLR(3)、TFT−Gのドレイン端子に制御信号ACLR(1)が供給されるように構成してもよい。
上述の図30に示すように、ゲートドライバ群120Aの動作期間(第jフレーム)において、制御信号ACLR(1)はHレベルの電位となり、制御信号ACLR(2)とACLR(3)はLレベルの電位となる。また、ゲートドライバ群120Bの動作期間(第j+1フレーム)において、制御信号ACLR(2)はHレベルの電位となり、制御信号ACLR(1)とACLR(3)はLレベルの電位となる。また、ゲートドライバ群120Cの動作期間(第j+2フレーム)において、制御信号ACLR(3)はHレベルの電位となり、制御信号ACLR(1)とACLR(2)はLレベルの電位となる。
従って、ゲートドライバ群120Aの動作期間(第jフレーム)において、ゲートドライバ群120Aのゲートドライバ120におけるTFT−A、TFT−D及びTFT−Cのソース端子に、電源電圧信号VSSと同電位の信号を供給することができる。
また、上述の図30に示すように、ゲートドライバ群120Bの動作期間中、ゲートドライバ群120Aのゲートドライバ120のTFT−Fは、制御信号ACLR(2)によってオンになる。ゲートドライバ群120Cの動作期間中、ゲートドライバ群120Aのゲートドライバ120のTFT−Gは、制御信号ACLR(3)によってオンになる。これら動作期間において、制御信号ACLR(3)又は制御信号ACLR(1)はLレベルの電位となる。そのため、ゲートドライバ群120Bとゲートドライバ群120Cの動作期間において、ゲートドライバ群120Aのゲートドライバ120におけるTFT−FとTFT−Gのソース端子に、電源電圧信号VSSと同電位の信号を供給することができる。
なお、上述の図30に示すように、ゲートドライバ群120Aの動作期間において、制御信号ACLR(2)もLレベルの電位となる。そのため、ゲートドライバ群120Aのゲートドライバ120におけるTFT−A、TFT−D及びTFT−Cのソース端子に制御信号ACLR(3)を供給するようにしてもよい。また、図30に示すように、ゲートドライバ群120Bの動作期間、すなわち、制御信号ACLR(2)がHレベルの電位となる期間は、制御信号ACLR(1)もLレベルの電位となる。そのため、ゲートドライバ群120Aのゲートドライバ120におけるTFT−Fのドレイン端子に、制御信号ACLR(1)を供給するようにしてもよい。また、上述の図30に示すように、ゲートドライバ群120Cの動作期間、すなわち、制御信号ACLR(3)がHレベルの電位となる期間は、制御信号ACLR(2)もLレベルの電位となる。そのため、ゲートドライバ群120Aのゲートドライバ120におけるTFT−Gのソース端子に制御信号ACLR(2)を供給するようにしてもよい。
また、上述の図30に示すように、ゲートドライバ群120Aの動作期間において制御信号GCK1_b,GCK2_b,GCK1_c,GCK2_cのいずれもLレベルの電位となる。よって、ゲートドライバ群120Aのゲートドライバ120において、TFT−A、TFT−D、TFT−C、TFT−F、及びTFT−Gのソース端子に、これら制御信号のいずれかを供給するようにしてもよい。
なお、ゲートドライバ群120B、120Cのゲートドライバ120の図示を省略するが、ゲートドライバ群120Aと同様、ゲートドライバ群120B、120Cのゲートドライバ120におけるTFT−A、TFT−D、TFT−C、TFT−F、及びTFT−Gのソース端子に、当該ゲートドライバ120の動作期間にLレベルの電位となる制御信号が供給されるように構成すればよい。
また、本変形例では、ゲートドライバ120におけるTFT−A、TFT−D、TFT−C、TFT−F、及びTFT−Gの全てのソース端子に、当該ゲートドライバ120の動作期間にLレベルの電位となる制御信号を供給する例を示したが、少なくとも1つのTFTのソース端子に、このような制御信号が供給されていればよい。
Claims (10)
- 複数のソース線と、前記複数のソース線と交差する複数のゲート線とを有し、前記ソース線と前記ゲート線とで規定される表示領域を有するアクティブマトリクス基板であって、
前記表示領域においてゲート線ごとに複数の駆動回路を有し、供給される制御信号に応じて、前記複数の駆動回路によって前記ゲート線を選択状態に切り替える駆動部と、
前記駆動部に対して前記制御信号を供給する信号供給部と、を備え、
前記複数の駆動回路の各々は、前記制御信号に応じて、オン又はオフの状態に切り替わる複数のスイッチング素子を含み、
前記信号供給部は、所定時間ごとに、前記複数の駆動回路のうち少なくとも1つの駆動回路における前記複数のスイッチング素子の少なくとも一部に対し、前記制御信号として、当該スイッチング素子をオフの状態に維持する停止信号を供給し、当該駆動回路における他のスイッチング素子及び他の駆動回路の前記複数のスイッチング素子に対し、前記制御信号として、オンの状態に切り替わる動作を行わせる駆動信号を供給する、アクティブマトリクス基板。 - 前記信号供給部は、一の前記ゲート線に設けられた複数の駆動回路のうち、前記停止信号を供給する駆動回路を切り替える、請求項1に記載のアクティブマトリクス基板。
- 前記複数のゲート線の各々には、N個(Nは自然数、N≧3)の駆動回路が設けられ、前記信号供給部は、前記所定時間ごとに、前記N個の駆動回路のうち、n個(nは自然数、2≦n<N)の駆動回路の各々における前記複数のスイッチング素子に対して前記駆動信号を供給する、請求項1に記載のアクティブマトリクス基板。
- 前記駆動信号は、2m水平走査期間(mは自然数、m≧1)ごとに、当該駆動信号の電位がHレベルとLレベルとを繰り返す信号であり、
一のゲート線に設けられた前記複数の駆動回路に対する前記駆動信号と、隣接する他のゲート線に設けられた前記複数の駆動回路に対する前記駆動信号は、位相が1/4m周期ずれている、請求項1から3のいずれか一項に記載のアクティブマトリクス基板。 - 前記複数のスイッチング素子は、デューティ比が所定値以上のスイッチング素子と、前記デューティ比が所定値未満のスイッチング素子とを含み、
前記信号供給部は、一のゲート線に設けられた前記複数の駆動回路の各々における前記複数のスイッチング素子のうち、前記デューティ比が所定値以上のスイッチング素子に対して前記停止信号を供給し、前記デューティ比が所定値未満のスイッチング素子に対して前記駆動信号を供給する、請求項1に記載のアクティブマトリクス基板。 - 前記複数のスイッチング素子は、前記ゲート線を選択状態に切り替える選択電圧を前記ゲート線に出力する特定のスイッチング素子を含み、
前記駆動回路は、前記特定のスイッチング素子のゲート端子と前記ゲート線とに接続された内部配線と、前記内部配線と接続され、供給される電位制御信号に応じて、前記内部配線の電圧を制御する回路部とをさらに有し、
前記停止信号が供給される駆動回路における前記回路部は、前記内部配線の電圧が前記特定のスイッチング素子の閾値電圧よりも低くなるように制御し、前記他の駆動回路における前記回路部は、前記内部配線の電圧の制御を行わない、請求項1から5のいずれか一項に記載のアクティブマトリクス基板。 - 前記回路部は、ドレイン端子が前記内部配線に接続された第1スイッチング素子を含み、
前記信号供給部は、前記電位制御信号として、前記他の駆動回路における前記第1スイッチング素子のゲート端子に、当該第1スイッチング素子をオフにする第1電圧信号を供給し、前記停止信号が供給される前記駆動回路における前記第1スイッチング素子のゲート端子に、当該第1スイッチング素子をオンにする第2電圧信号を供給するとともに、当該第1スイッチング素子のソース端子に前記第1電圧信号を供給する、請求項6に記載のアクティブマトリクス基板。 - 前記複数のスイッチング素子は、ドレイン端子が前記ゲート線に接続され、前記ゲート線を非選択状態にする電圧を前記ゲート線に出力する第2スイッチング素子を含み、
前記第1電圧信号の電圧は、前記ゲート線が非選択状態となる電圧であり、
前記信号供給部は、さらに、前記他の駆動回路における前記第2スイッチング素子のゲート端子に、当該第2スイッチング素子をオンにする電圧信号を供給し、当該第2スイッチング素子のソース端子に前記第1電圧信号を供給するとともに、前記停止信号が供給される前記駆動回路における前記第2スイッチング素子のゲート端子に、当該第2スイッチング素子をオフにする電圧信号を供給する、請求項7に記載のアクティブマトリクス基板。 - 前記信号供給部は、
前記表示領域の外側において、前記ソース線の延伸方向の一端側に設けられ、前記制御信号が入力される制御信号配線と、
前記ゲート線ごとに設けられた複数の駆動回路の各々と前記制御信号配線とを接続する駆動回路接続配線と、
入力されるスイッチ信号に応じて、前記制御信号配線と導通させる前記駆動回路接続配線を切り替えるスイッチ部とを有する、請求項1から8のいずれか一項に記載のアクティブマトリクス基板。 - 請求項1から9のいずれか一項に記載のアクティブマトリクス基板と、
カラーフィルタを有する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を有する表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088426 | 2014-04-22 | ||
JP2014088426 | 2014-04-22 | ||
PCT/JP2015/062058 WO2015163305A1 (ja) | 2014-04-22 | 2015-04-21 | アクティブマトリクス基板、及びそれを備えた表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2015163305A1 true JPWO2015163305A1 (ja) | 2017-04-20 |
Family
ID=54332469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016514937A Pending JPWO2015163305A1 (ja) | 2014-04-22 | 2015-04-21 | アクティブマトリクス基板、及びそれを備えた表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10360864B2 (ja) |
JP (1) | JPWO2015163305A1 (ja) |
CN (1) | CN106233366A (ja) |
TW (1) | TWI657424B (ja) |
WO (1) | WO2015163305A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016035753A1 (ja) * | 2014-09-05 | 2016-03-10 | シャープ株式会社 | 表示装置 |
KR102481785B1 (ko) * | 2015-12-30 | 2022-12-26 | 엘지디스플레이 주식회사 | 액정표시장치 |
US10586495B2 (en) * | 2016-07-22 | 2020-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
KR102566296B1 (ko) * | 2016-09-07 | 2023-08-16 | 삼성디스플레이 주식회사 | 표시장치 |
KR102347796B1 (ko) * | 2017-05-31 | 2022-01-07 | 엘지디스플레이 주식회사 | 전계 발광 표시장치 |
WO2019017364A1 (ja) * | 2017-07-21 | 2019-01-24 | シャープ株式会社 | 表示装置 |
WO2019021878A1 (ja) * | 2017-07-24 | 2019-01-31 | シャープ株式会社 | 表示装置およびその駆動方法 |
TWI677864B (zh) * | 2018-06-28 | 2019-11-21 | 友達光電股份有限公司 | 顯示裝置 |
KR20220129703A (ko) * | 2021-03-16 | 2022-09-26 | 삼성디스플레이 주식회사 | 표시 장치와 그를 포함하는 타일형 표시 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11184406A (ja) * | 1997-12-24 | 1999-07-09 | Sony Corp | 液晶ディスプレイ装置 |
JP2008040327A (ja) * | 2006-08-09 | 2008-02-21 | Seiko Epson Corp | マトリクス型電気光学装置 |
JP2008276849A (ja) * | 2007-04-27 | 2008-11-13 | Mitsubishi Electric Corp | 画像表示装置および半導体装置 |
JP2009075542A (ja) * | 2007-04-05 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
WO2011055569A1 (ja) * | 2009-11-04 | 2011-05-12 | シャープ株式会社 | シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100010333A1 (en) * | 2005-07-29 | 2010-01-14 | Jorge Hernando Ordonez-Smith | Bipolar, Non-Vectorial Electrocardiography |
JP2002032048A (ja) * | 2000-05-09 | 2002-01-31 | Sharp Corp | 画像表示装置およびそれを用いた電子機器 |
US8367312B2 (en) * | 2006-01-11 | 2013-02-05 | Tokyo Ohka Kogyo Co., Ltd. | Detergent for lithography and method of forming resist pattern with the same |
KR101217177B1 (ko) * | 2006-06-21 | 2012-12-31 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시 장치 |
US8456583B2 (en) * | 2007-03-15 | 2013-06-04 | Sharp Kabushiki Kaisha | Liquid crystal display device |
JP2008233283A (ja) * | 2007-03-19 | 2008-10-02 | Sharp Corp | 液晶表示装置およびその駆動方法 |
US8976103B2 (en) * | 2007-06-29 | 2015-03-10 | Japan Display West Inc. | Display apparatus, driving method for display apparatus and electronic apparatus |
WO2010067639A1 (ja) * | 2008-12-10 | 2010-06-17 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
US9741309B2 (en) | 2009-01-22 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device including first to fourth switches |
JP5435481B2 (ja) * | 2010-02-26 | 2014-03-05 | 株式会社ジャパンディスプレイ | シフトレジスタ、走査線駆動回路、電気光学装置および電子機器 |
KR101374113B1 (ko) * | 2010-06-07 | 2014-03-14 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그 구동방법 |
JP5737893B2 (ja) * | 2010-09-27 | 2015-06-17 | 株式会社ジャパンディスプレイ | 駆動回路及び画像表示装置 |
TWI420457B (zh) * | 2010-09-30 | 2013-12-21 | Chunghwa Picture Tubes Ltd | 顯示面板閘極驅動電壓供給裝置及方法 |
EP2551607B1 (en) * | 2011-07-28 | 2018-10-17 | LG Electronics Inc. | Ventilation apparatus |
TWI455094B (zh) * | 2012-06-07 | 2014-10-01 | Au Optronics Corp | 顯示裝置的閘極驅動器及其運作方法 |
-
2015
- 2015-04-21 WO PCT/JP2015/062058 patent/WO2015163305A1/ja active Application Filing
- 2015-04-21 CN CN201580021137.8A patent/CN106233366A/zh active Pending
- 2015-04-21 US US15/305,795 patent/US10360864B2/en active Active
- 2015-04-21 JP JP2016514937A patent/JPWO2015163305A1/ja active Pending
- 2015-04-22 TW TW104112952A patent/TWI657424B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11184406A (ja) * | 1997-12-24 | 1999-07-09 | Sony Corp | 液晶ディスプレイ装置 |
JP2008040327A (ja) * | 2006-08-09 | 2008-02-21 | Seiko Epson Corp | マトリクス型電気光学装置 |
JP2009075542A (ja) * | 2007-04-05 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2008276849A (ja) * | 2007-04-27 | 2008-11-13 | Mitsubishi Electric Corp | 画像表示装置および半導体装置 |
WO2011055569A1 (ja) * | 2009-11-04 | 2011-05-12 | シャープ株式会社 | シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI657424B (zh) | 2019-04-21 |
US20170047032A1 (en) | 2017-02-16 |
WO2015163305A1 (ja) | 2015-10-29 |
US10360864B2 (en) | 2019-07-23 |
CN106233366A (zh) | 2016-12-14 |
TW201543436A (zh) | 2015-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2015163305A1 (ja) | アクティブマトリクス基板、及びそれを備えた表示装置 | |
WO2015163306A1 (ja) | アクティブマトリクス基板、及びそれを備えた表示装置 | |
US7636412B2 (en) | Shift register circuit and image display apparatus equipped with the same | |
KR101183431B1 (ko) | 게이트 드라이버 | |
US7289593B2 (en) | Shift register and image display apparatus containing the same | |
KR20230106558A (ko) | 게이트 구동 회로 및 이를 이용한 표시 장치 | |
EP3236459B1 (en) | Scanning drive circuit and display device | |
JP2007317288A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
US10878757B2 (en) | Shift register and time-sharing controlling method thereof, display panel and display apparatus | |
CN111179871B (zh) | 一种goa电路及其显示面板 | |
JP5496270B2 (ja) | ゲート線駆動回路 | |
US11263988B2 (en) | Gate driving circuit and display device using the same | |
WO2015033838A1 (ja) | アクティブマトリクス基板、表示パネル及びそれを備えた表示装置 | |
US11069274B2 (en) | Shift register unit, gate driving circuit, driving method and display apparatus | |
JP2008251094A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
US20180108309A1 (en) | Shift register circuit, and display device including same | |
US9672783B2 (en) | Gate signal line drive circuit and display device | |
US10565952B1 (en) | GOA circuit and liquid crystal display device | |
KR102218386B1 (ko) | 게이트 구동부 및 이를 포함하는 액정표시장치 | |
US9928809B2 (en) | Display panel | |
TWI415098B (zh) | 閘極驅動器及其運作方法 | |
CN114067712A (zh) | 栅极驱动电路及显示面板 | |
JP5184673B2 (ja) | シフトレジスタ回路 | |
KR101244597B1 (ko) | 게이트 드라이버 | |
KR20100070735A (ko) | 게이트 드라이버 및 이를 구비한 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180410 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191119 |