JPWO2015163305A1 - アクティブマトリクス基板、及びそれを備えた表示装置 - Google Patents

Abstract

ゲート線ごとに設けられた駆動回路におけるスイッチング素子の特性変動のばらつきを抑制し、表示性能の低下を低減する技術を提供する。アクティブマトリクス基板は、表示領域において、ゲート線ごとに、ゲート線を選択状態に切り替える複数の駆動回路（１１）と、ゲート線ごとの複数の駆動回路の各々に対し、制御信号（ＧＣＫ１，ＧＣＫ２，ＣＬＲ，ＶＳＳ）を供給する信号供給部（１２ｇ）とを備える。駆動回路（１１）は、制御信号に応じて、オン又はオフの状態に切り替わる複数のスイッチング素子を含む。信号供給部（１２ｇ）は、所定時間ごとに、複数の駆動回路のうちいずれかの駆動回路における複数のスイッチング素子の少なくとも一部に対し、当該スイッチング素子をオフの状態に維持する停止信号を供給する。一方、当該駆動回路における他のスイッチング素子及び他の駆動回路の前記複数のスイッチング素子に対し、オンの状態に切り替わる動作を行わせる駆動信号を供給する。

Description

本発明は、アクティブマトリクス基板、及びそれを備えた表示装置に関する。

特開２０１０−１９３４３４号公報には、表示領域の外側において、ゲート線として機能する配線ごとに、複数の駆動回路を接続した表示装置が開示されている。各駆動回路は、複数のスイッチング素子を含む。この表示装置は、所定期間ごとに、動作させる駆動回路を順番に切り替え、各駆動回路におけるスイッチング素子の動作期間を短くすることにより、スイッチング素子の劣化を抑制する。

特開２０１０−１９３４３４号公報のように、ゲート線ごとに複数の駆動回路を設置し、所定期間ごとに、動作させる駆動回路を切り替えることにより、各駆動回路におけるスイッチング素子の劣化をある程度抑制することができる。しかしながら、駆動回路を額縁領域に配置する場合、表示領域から離れた位置に配置される駆動回路ほど外気等の影響を受けやすく、スイッチング素子が劣化しやすい。駆動回路が配置される位置によってスイッチング素子の特性の変動にばらつきが生じると、ゲート線を選択状態に切り替える信号の出力波形が駆動回路ごとに異なり、表示性能が低下する。

本発明は、ゲート線ごとに設けられた駆動回路におけるスイッチング素子の特性変動のばらつきを抑制し、表示性能の低下を低減する技術を提供することを目的とする。

本発明に係るアクティブマトリクス基板は、複数のソース線と、前記複数のソース線と交差する複数のゲート線とを有し、前記ソース線と前記ゲート線とで規定される表示領域を有するアクティブマトリクス基板であって、前記表示領域においてゲート線ごとに複数の駆動回路を有し、供給される制御信号に応じて、前記複数の駆動回路によって前記ゲート線を選択状態に切り替える駆動部と、前記駆動部に対して前記制御信号を供給する信号供給部と、を備え、前記複数の駆動回路の各々は、前記制御信号に応じて、オン又はオフの状態に切り替わる複数のスイッチング素子を含み、前記信号供給部は、所定時間ごとに、前記複数の駆動回路のうち少なくとも１つの駆動回路における前記複数のスイッチング素子の少なくとも一部に対し、前記制御信号として、当該スイッチング素子をオフの状態に維持する停止信号を供給し、当該駆動回路における他のスイッチング素子及び他の駆動回路の前記複数のスイッチング素子に対し、前記制御信号として、オンの状態に切り替わる動作を行わせる駆動信号を供給する。

本発明の構成によれば、ゲート線ごとに設けられた駆動回路におけるスイッチング素子の特性変動のばらつきを抑制し、表示性能の低下を低減する。

図１は、第１実施形態に係る液晶表示装置の概略構成を示した模式図である。 図２は、図１に示すアクティブマトリクス基板の概略構成を示す模式図である。 図３は、図１に示すアクティブマトリクス基板の概略構成を示す模式図である。 図４は、図３に示すアクティブマトリクス基板における端子部の構成例を示す模式図である。 図５は、第１実施形態におけるクロック信号の波形例を示す模式図である。 図６は、第１実施形態におけるゲートドライバの等価回路の一例を示す図である。 図７は、図６に示すゲートドライバの表示領域内の配置と配線例を示す模式図である。 図８は、図６に示すゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図９は、第１実施形態におけるゲートドライバ群の駆動方法を説明する図である。 図１０は、図９に示す駆動方法を用いてゲート線を駆動する際のタイミングチャートである。 図１１は、ゲートドライバにおけるスイッチング素子の特性変動を説明する図である。 図１２は、従来のゲートドライバの配置例と出力波形例とを示す模式図である。 図１３は、第２実施形態におけるクロック信号の波形例を示す模式図である。 図１４は、第２実施形態におけるゲートドライバの等価回路の一例を示す図である。 図１５Ａは、図１４に示すゲートドライバの表示領域内の配置と配線例を示す模式図である。 図１５Ｂは、図１４に示すゲートドライバの表示領域内の配置と配線例を示す模式図である。 図１５Ｃは、図１４に示すゲートドライバの表示領域内の配置と配線例を示す模式図である。 図１５Ｄは、図１４に示すゲートドライバの表示領域内の配置と配線例を示す模式図である。 図１６Ａは、第２実施形態におけるゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図１６Ｂは、第２実施形態におけるゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図１７は、第３実施形態におけるアクティブマトリクス基板の概略構成を示す模式図である。 図１８は、図１７に示すアクティブマトリクス基板における端子部の構成例を示す図である。 図１９は、第３実施形態におけるゲートドライバ群の駆動方法を説明する図である。 図２０は、図１９に示す駆動方法を用いてゲート線を駆動する際のタイミングチャートである。 図２１は、第４実施形態におけるゲートドライバの等価回路の一例を示す図である。 図２２Ａは、図２１に示すゲートドライバの表示領域内の配置と配線例を示す模式図である。 図２２Ｂは、図２１に示すゲートドライバの配置と配線例を示す模式図である。 図２３Ａは、第４実施形態におけるゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図２３Ｂは、第４実施形態におけるゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図２４Ａは、第５実施形態におけるゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図２４Ｂは、第５実施形態におけるゲートドライバの表示領域内の配置と配線例を示す模式図である。 図２５Ａは、第５実施形態におけるゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図２５Ｂは、第５実施形態におけるゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図２５Ｃは、第５実施形態におけるゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図２５Ｄは、第５実施形態におけるゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図２６は、第６実施形態におけるアクティブマトリクス基板の概略構成を示す模式図である。 図２７は、図２６に示すアクティブマトリクス基板における端子部の構成例を示す模式図である。 図２８は、第６実施形態におけるゲートドライバの等価回路の一例を示す図である。 図２９Ａは、図２８に示すゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図２９Ｂは、図２８に示すゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図３０は、第６実施形態におけるゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図３１は、第６実施形態の応用例１におけるゲートドライバの等価回路の一例を示す図である。 図３２Ａは、図３１に示すゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図３２Ｂは、図３１に示すゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図３３は、図３１に示すゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図３４は、応用例１の変形例におけるゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図３５は、第６実施形態の応用例２におけるゲートドライバの等価回路の一例を示す図である。 図３６Ａは、図３５に示すゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図３６Ｂは、図３５に示すゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図３６Ｃは、図３５に示すゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図３６Ｄは、図３５に示すゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図３７は、図３５に示すゲートドライバによるゲート線の駆動タイミングを示すタイミングチャートである。 図３８Ａは、第７実施形態のアクティブマトリクス基板における端子部の構成例を示す模式図である。 図３８Ｂは、図８に示すスイッチ部の構成例を示す模式図である。 図３９は、変形例（５）における端子部の概略構成を示す図である。 図４０Ａは、変形例（５）におけるゲートドライバの等価回路を示す図である。 図４０Ｂは、図４０Ａに示すゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図４１Ａは、変形例（６）におけるゲートドライバの等価回路を示す図である。 図４１Ｂは、図４１Ａに示すゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図４２は、変形例（７）のアクティブマトリクス基板における端子部の構成例を示す図である。 図４３Ａは、変形例（８）におけるゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図４３Ｂは、変形例（８）におけるゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図４４Ａは、変形例（９）におけるゲートドライバの等価回路を示す図である。 図４４Ｂは、変形例（９）におけるゲートドライバの表示領域内の配置例と配線例を示す模式図である。 図４４Ｃは、変形例（９）におけるゲートドライバの表示領域内の配置例と配線例を示す模式図である。

本発明の一実施形態に係るアクティブマトリクス基板は、複数のソース線と、前記複数のソース線と交差する複数のゲート線とを有し、前記ソース線と前記ゲート線とで規定される表示領域を有するアクティブマトリクス基板であって、前記表示領域においてゲート線ごとに複数の駆動回路を有し、供給される制御信号に応じて、前記複数の駆動回路によって前記ゲート線を選択状態に切り替える駆動部と、前記駆動部に対して前記制御信号を供給する信号供給部と、を備え、前記複数の駆動回路の各々は、前記制御信号に応じて、オン又はオフの状態に切り替わる複数のスイッチング素子を含み、前記信号供給部は、所定時間ごとに、前記複数の駆動回路のうち少なくとも１つの駆動回路における前記複数のスイッチング素子の少なくとも一部に対し、前記制御信号として、当該スイッチング素子をオフの状態に維持する停止信号を供給し、当該駆動回路における他のスイッチング素子及び他の駆動回路の前記複数のスイッチング素子に対し、前記制御信号として、オンの状態に切り替わる動作を行わせる駆動信号を供給する（第１の構成）。

第１の構成によれば、アクティブマトリクス基板の表示領域内に、ゲート線を選択状態に切り替えるための複数の駆動回路がゲート線ごとに配置されるため、額縁領域に複数の駆動回路が配置される場合と比べて、駆動回路が外気等の影響を受けにくい。また、所定時間ごとに、ゲート線ごとに設けられた少なくとも１つの駆動回路における複数のスイッチング素子の少なくとも一部に、スイッチング素子をオフの状態に維持する停止信号が供給される。一方、当該駆動回路の他のスイッチング素子、及び他の駆動回路のスイッチング素子には、オンの状態に切り替わる動作を行わせる駆動信号が供給される。これにより、一のゲート線に設けられた全ての駆動回路のスイッチング素子に駆動信号が供給される場合と比べ、少なくとも一部のスイッチング素子は、オンにされている期間が短くなる。その結果、各駆動回路におけるスイッチング素子の劣化が分散され、スイッチング素子の特性変動による表示性能の低下を低減することができる。

第２の構成は、第１の構成において、前記信号供給部は、一の前記ゲート線に設けられた複数の駆動回路のうち、前記停止信号を供給する駆動回路を切り替えることとしてもよい。

第２の構成によれば、一のゲート線に設けられた複数の駆動回路におけるスイッチング素子がオンにされる期間が分散され、駆動回路ごとのスイッチング素子の劣化のばらつきを軽減することができる。

第３の構成は、第１の構成において、前記複数のゲート線の各々には、Ｎ個（Ｎ≧３、Ｎは自然数）の駆動回路が設けられ、前記信号供給部は、前記所定時間ごとに、前記Ｎ個の駆動回路のうち、ｎ個（ｎは自然数、２≦ｎ＜Ｎ）の駆動回路の各々における前記複数のスイッチング素子に対して前記駆動信号を供給することとしてもよい。

第３の構成によれば、所定時間ごとに、一のゲート線は、ｎ個の駆動回路によって選択状態に切り替えられるため、一のゲート線を選択状態に切り替えるための駆動回路の負荷を軽減することができる。

第４の構成は、第１から第３のいずれかの構成において、前記駆動信号は、２ｍ水平走査期間（ｍは自然数、ｍ≧１）ごとに、当該駆動信号の電位がＨレベルとＬレベルとを繰り返す信号であり、一のゲート線に設けられた前記複数の駆動回路に対する前記駆動信号と、隣接する他のゲート線に設けられた前記複数の駆動回路に対する前記駆動信号は、位相が１／４ｍ周期ずれていることとしてもよい。

第４の構成によれば、２ｍ水平走査期間ごとにＨレベルとＬレベルの電位を繰り返す駆動信号が一のゲート線に設けられた複数の駆動回路のいずれかの駆動回路に供給される。一のゲート線と隣接する他のゲート線に設けられた複数の駆動回路には、一のゲート線に設けられた複数の駆動回路に対する駆動信号と位相が１／４ｍ周期ずれた駆動信号が供給される。一のゲート線に設けられた複数の駆動回路に、一水平走査期間ごとにＨレベルとＬレベルの電位を繰り返す駆動信号が供給される場合と比べ、駆動信号の周波数を低くすることができ、消費電力を低減することができる。

第５の構成は、第１の構成において、前記複数のスイッチング素子は、デューティ比が所定値以上のスイッチング素子と、前記デューティ比が所定値未満のスイッチング素子とを含み、前記信号供給部は、一のゲート線に設けられた前記複数の駆動回路の各々における前記複数のスイッチング素子のうち、前記デューティ比が所定値以上のスイッチング素子に対して前記停止信号を供給し、前記デューティ比が所定値未満のスイッチング素子に対して前記駆動信号を供給することとしてもよい。

第５の構成によれば、複数のスイッチング素子は、デューティ比が所定値以上のスイッチング素子と、デューティ比が所定値未満のスイッチング素子とを含む。一のゲート線に設けられた各駆動回路におけるデューティ比が所定値以上のスイッチング素子は所定時間ごとにオフ状態となり、デューティ比が所定値未満のスイッチング素子はオンに切り替わる。そのため、一のゲート線に設けられた各駆動回路において、デューティ比が所定値以上のスイッチング素子がオンにされる期間が調整され、このスイッチング素子の劣化を抑制することができる。

第６の構成は、第１から第５のいずれかの構成において、前記複数のスイッチング素子は、前記ゲート線を選択状態に切り替える選択電圧を前記ゲート線に出力する特定のスイッチング素子を含み、前記駆動回路は、前記特定のスイッチング素子のゲート端子と、前記ゲート線とに接続された内部配線と、前記内部配線と接続され、供給される電位制御信号に応じて、前記内部配線の電圧を制御する回路部とをさらに有し、前記停止信号が供給される駆動回路における前記回路部は、前記内部配線の電圧が前記特定のスイッチング素子の閾値電圧よりも低くなるように制御し、前記他の駆動回路における前記回路部は、前記内部配線の電圧の制御を行わないこととしてもよい。

第６の構成によれば、複数のスイッチング素子は、選択電圧をゲート線に出力する特定のスイッチング素子を含む。駆動回路は、特定のスイッチング素子のゲート端子とゲート線とに接続された内部配線と、内部配線と接続され、供給される電位制御信号に応じて、内部配線の電圧を制御する回路部とを有する。停止信号が供給される駆動回路における回路部は、内部配線の電圧が特定のスイッチング素子の閾値電圧よりも低くなるように制御する。また、他の駆動回路、すなわち、駆動信号が供給される駆動回路の回路部は、内部配線の電圧の制御を行わない。そのため、ゲート線が選択状態に切り替えられ、動作を停止中の駆動回路における内部配線にゲート線の電位が入力されても、特定のスイッチング素子はオンに切り替わらず、その駆動回路が誤動作することを防止することができる。

第７の構成は、第６の構成において、前記回路部は、ドレイン端子が前記内部配線に接続された第１スイッチング素子を含み、前記信号供給部は、前記電位制御信号として、前記他の駆動回路における前記第１スイッチング素子のゲート端子に、当該第１スイッチング素子をオフにする第１電圧信号を供給し、前記停止信号が供給される前記駆動回路における前記第１スイッチング素子のゲート端子に、当該第１スイッチング素子をオンにする第２電圧信号を供給するとともに、当該第１スイッチング素子のソース端子に前記第１電圧信号を供給することとしてもよい。

第７の構成によれば、他の駆動回路、すなわち駆動信号が供給された駆動回路において、内部配線に接続された第１スイッチング素子はオフになる。また、停止信号が供給された駆動回路において、内部配線に接続された第１スイッチング素子はオンになり、第１スイッチング素子のソース端子に供給される第１電圧信号の電圧が内部配線に印加される。そのため、停止信号が供給される駆動回路の第１スイッチング素子のソース端子に電圧信号を別途供給する場合と比べて、第１スイッチング素子に電圧信号を供給するための配線を削減できる。

第８の構成は、第７の構成において、前記複数のスイッチング素子は、ドレイン端子が前記ゲート線に接続され、前記ゲート線を非選択状態にする電圧を前記ゲート線に出力する第２スイッチング素子を含み、前記第１電圧信号の電圧は、前記ゲート線が非選択状態となる電圧であり、前記信号供給部は、さらに、前記他の駆動回路における前記第２スイッチング素子のゲート端子に、当該第２スイッチング素子をオンにする電圧信号を供給し、当該第２スイッチング素子のソース端子に前記第１電圧信号を供給するとともに、前記停止信号が供給される前記駆動回路における前記第２スイッチング素子のゲート端子に、当該第２スイッチング素子をオフにする電圧信号を供給することとしてもよい。

第８の構成によれば、他の駆動回路、すなわち駆動信号が供給された駆動回路において、ゲート線に接続された第２スイッチング素子はオンになり、第２スイッチング素子のソース端子に供給される第１電圧信号の電圧がゲート線に印加される。第１電圧信号の電圧はゲート線が非選択状態となる電圧であり、他の駆動回路の第２スイッチング素子を介してゲート線は非選択状態となる。また、停止信号が供給された駆動回路における第２スイッチング素子はオフとなる。そのため、駆動信号が供給された駆動回路の第２スイッチング素子のソース端子に、ゲート線が非選択状態となる電圧信号を別途供給する場合と比べ、第２スイッチング素子に電圧信号を供給するための配線を削減できる。

第９の構成は、第１から第８のいずれかの構成において、前記信号供給部は、前記表示領域の外側において、前記ソース線の延伸方向の一端側に設けられ、前記制御信号が入力される制御信号配線と、前記ゲート線ごとに設けられた複数の駆動回路の各々と前記制御信号配線とを接続する駆動回路接続配線と、入力されるスイッチ信号に応じて、前記制御信号配線と導通させる前記駆動回路接続配線を切り替えるスイッチ部とを有することとしてもよい。

第９の構成において、信号供給部は、制御信号配線と駆動回路接続配線とスイッチ部とを有する。制御信号配線は、表示領域の外側においてソース線の延伸方向の一端側に設けられ、制御信号が入力される。駆動回路接続配線は、ゲート線ごとの複数の駆動回路の各々と制御信号配線とを接続する。スイッチ部は、入力されるスイッチ信号に応じて、制御信号と導通させる駆動回路接続配線を切り替える。この構成によれば、複数の駆動回路の各々に対して制御信号配線を設ける場合と比べ、制御信号配線の数を減らすことができるので、信号供給部が設けられる額縁領域を小さくすることができる。

本発明の一実施形態に係る表示装置は、第１から第９のいずれかのアクティブマトリクス基板と、カラーフィルタを有する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層とを有する（第１０の構成）。

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。

＜第１実施形態＞
（液晶表示装置の構成）
図１は、本実施形態に係る液晶表示装置の概略構成を示した模式図である。液晶表示装置１は、表示パネル２、ソースドライバ３、表示制御回路４、及び電源５を有する。表示パネル２は、アクティブマトリクス基板２０ａと、対向基板２０ｂと、これら基板に挟持された液晶層（図示略）とを有する。図１において図示を省略しているが、アクティブマトリクス基板２０ａと対向基板２０ｂとを挟むように、一対の偏光板が設けられている。対向基板２０ｂには、ブラックマトリクスと、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタと、共通電極（いずれも図示略）が形成されている。

図１に示すように、アクティブマトリクス基板２０ａは、フレキシブル基板に形成されたソースドライバ３と電気的に接続されている。表示制御回路４は、表示パネル２、ソースドライバ３、及び電源５と電気的に接続されている。表示制御回路４は、ソースドライバ３と、アクティブマトリクス基板２０ａに設けられた後述の駆動回路（以下、ゲートドライバと称する）とに制御信号を出力する。電源５は、表示パネル２、ソースドライバ３、及び表示制御回路４と電気的に接続されており、各々に電源電圧信号を供給する。

（アクティブマトリクス基板の構成）
図２は、アクティブマトリクス基板２０ａの概略構成を示す模式図である。アクティブマトリクス基板２０ａにおいて、Ｘ軸方向の一端から他端までＭ（Ｍ：自然数）本のゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）が一定の間隔で略平行に形成されている。以下、ゲート線を区別しないときは、ゲート線１３Ｇと称する。アクティブマトリクス基板２０ａには、各ゲート線１３Ｇと交差するように複数のソース線１５Ｓが形成されている。ゲート線１３Ｇとソース線１５Ｓとで囲まれる領域が１つの画素を形成し、各画素は、カラーフィルタのいずれかの色に対応している。

図３は、ソース線１５Ｓの図示を省略したアクティブマトリクス基板２０ａと、アクティブマトリクス基板２０ａと接続されている各部の概略構成を示す模式図である。図３の例に示すように、ゲートドライバ１１は、表示領域２０１におけるゲート線１３Ｇとゲート線１３Ｇの間に配置されている。この例では、ゲート線１３Ｇごとに、２つのゲートドライバ１１が設けられている。２つのゲートドライバ１１の一方は、表示領域２０１の領域２０１ａに配置され、他方は領域２０１ｂに配置されている。以下、領域２０１ａに配置されたゲートドライバ１１からなるゲートドライバ群をゲートドライバ群１１Ａと称し、領域２０１ｂに配置されたゲートドライバ１１からなるゲートドライバ群をゲートドライバ群１１Ｂと称する。

図３に示すアクティブマトリクス基板２０ａにおいて、ソースドライバ３が設けられている辺の額縁領域２０２には、端子部１２ｇが設けられている。端子部１２ｇは、表示制御回路４及び電源５と接続されている。端子部１２ｇは、表示制御回路４及び電源５から出力される制御信号や電源電圧信号等の信号を受け取る。端子部１２ｇに入力された制御信号及び電源電圧信号等の信号は、配線１５Ｌを介して各ゲートドライバ１１に供給される。ゲートドライバ１１は、供給される信号に応じて、接続されているゲート線１３Ｇに対し、選択状態と非選択状態の一方を示す電圧信号（選択電圧）を出力する。以下の説明において、ゲート線１３Ｇが選択されている状態をゲート線１３Ｇの駆動と呼ぶ。

また、アクティブマトリクス基板２０ａにおける額縁領域２０２には、ソースドライバ３とソース線１５Ｓ（図２参照）とを接続する端子部１２ｓが設けられている。ソースドライバ３は、表示制御回路４から入力される制御信号に応じて、各ソース線１５Ｓにデータ信号を出力する。

ここで、端子部１２ｇについて説明する。図４は、端子部１２ｇの構成を模式的に表した図である。図４に示すように、端子部１２ｇは、表示制御回路４と接続され、制御信号ＧＣＫ１＿ａ，ＧＣＫ２＿ａ、ＧＣＫ１＿ｂ，ＧＣＫ２＿ｂ，ＣＬＲの各々が入力される配線１２１ａ、１２２ａ、１２１ｂ、１２２ｂ、１２３を有する。また、端子部１２ｇは、電源５と接続され、電源電圧信号（ＶＳＳ）が入力される配線１２４を有する。

ゲートドライバ群１１Ａは、配線１５Ｌを介して、配線１２１ａ、１２２ａ、１２３、１２４と接続されている。また、ゲートドライバ群１１Ｂは、配線１５Ｌを介して、配線１２１ｂ、１２２ｂ、１２３、１２４と接続されている。なお、この例において、領域２０１ａ及び領域２０１ｂは、表示領域２００をソース線１５Ｓの延伸方向に沿って分割した領域である。

表示制御回路４は、配線１２１ａ、１２２ａ、１２１ｂ、１２２ｂに、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａと、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂとして、一水平期間ごとにＨレベルとＬレベルとを繰り返す駆動信号（以下、クロック信号）ＣＫＡ及びＣＫＢ、又は、クロック信号のＬレベルと同じ電位の信号（以下、動作停止信号）を供給する。また、表示制御回路４は、配線１２３に、制御信号ＣＬＲとして、クロック信号のＨレベルと同じ電位の制御信号（以下、リセット信号）を供給する。

図５は、クロック信号ＣＫＡ、及びクロック信号ＣＫＢの波形を例示した図である。図５に示すように、クロック信号ＣＫＡとクロック信号ＣＫＢは、一水平走査期間（１Ｈ）毎に位相が反転する２相のクロック信号である。

次に、本実施形態におけるゲートドライバ１１の構成について説明する。図６は、ゲート線１３Ｇ（ｎ−１）とゲート線１３Ｇ（ｎ）の間に配置され、ゲート線１３Ｇ（ｎ）を駆動するゲートドライバ１１(以下、ゲートドライバ１１（ｎ）)の等価回路の一例を示す図である。ゲートドライバ群１１Ａとゲートドライバ群１１Ｂにおけるゲートドライバ１１は同じ構成であるため、以下の説明では、ゲートドライバ群１１Ａにおけるゲートドライバ１１（ｎ）を例に説明を行う。

図６に示すように、ゲートドライバ１１（ｎ）は、スイッチング素子として、アルファベットＡ〜Ｅで示す薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）（以下、ＴＦＴ−Ａ〜ＴＦＴ−Ｅ）と、キャパシタＣｂｓｔとを有する。図６において、ｎｅｔＡは、ゲートドライバ１１（ｎ）の内部配線である。ｎｅｔＡは、ＴＦＴ−Ｂのソース端子と、ＴＦＴ−Ａのドレイン端子と、ＴＦＴ−Ｅのゲート端子と、キャパシタＣｂｓｔの一方の電極とを接続する。

ＴＦＴ−Ａのゲート端子は、リセット信号ＣＬＲが供給され、ドレイン端子はｎｅｔＡと接続され、ソース端子は電源電圧信号ＶＳＳが供給される。

ＴＦＴ−Ｂのゲート端子は、制御信号ＧＣＫ２＿ａが供給され、ドレイン端子は前段のゲート線１３Ｇ（ｎ−１）と接続され、ソース端子はｎｅｔＡに接続されている。ＴＦＴ−Ｂは、ゲート線１３Ｇ（ｎ−１）からセット信号Ｓを受け取る。なお、ゲート線１３Ｇ（１）を駆動するゲートドライバ１１におけるＴＦＴ−Ｂは、セット信号Ｓとして、表示制御回路４から出力されるゲートスタートパルス信号を受け取る。

キャパシタＣｂｓｔは、一方の電極がｎｅｔＡと接続され、他方の電極はゲート線１３Ｇ（ｎ）と接続されている。つまり、ゲートドライバ１１における内部配線（ｎｅｔＡ）は、キャパシタＣｂｓｔを介して一のゲート線１３Ｇに接続されている。

ＴＦＴ−Ｃのゲート端子は、制御信号ＧＣＫ２＿ａが供給され、ドレイン端子はゲート線１３Ｇ（ｎ）と接続され、ソース端子は電源電圧信号ＶＳＳが供給される。

ＴＦＴ−Ｄのゲート端子は、リセット信号ＣＬＲが供給され、ドレイン端子はゲート線１３Ｇ（ｎ）と接続され、ソース端子は電源電圧信号ＶＳＳが供給される。

ＴＦＴ−Ｅのゲート端子は、ｎｅｔＡと接続され、ドレイン端子は制御信号ＧＣＫ１＿ａが供給され、ソース端子はゲート線１３Ｇ（ｎ）に接続されている。

（ゲートドライバの全体レイアウト）
次に、ゲートドライバ１１の各素子の配置について説明する。図７は、領域２０１ａに配置されたゲートドライバ群１１Ａの一部のゲートドライバ１１を表した模式図である。なお、図７では、便宜上、アルファベットＡ〜Ｅのみ記載し、”ＴＦＴ−”の表記を省略しているが、Ａ〜Ｅは、図６に示したＴＦＴ−Ａ〜ＴＦＴ−Ｅに対応している。

図７に示すように、隣接するゲート線１３Ｇの間には、１つのゲートドライバ１１を構成する各素子が分散して配置されている。この図において、ゲート線１３Ｇ（ｎ−３）とゲート線１３Ｇ（ｎ−２）の間に配置されたゲートドライバ１１（以下、ゲートドライバ１１（ｎ−２））の各素子と、ゲート線１３Ｇ（ｎ−１）とゲート線１３Ｇ（ｎ）の間に配置されたゲートドライバ１１（ｎ）の各素子は、同じ列の画素ＰＩＸに配置されている。

ゲートドライバ１１（ｎ）とゲートドライバ１１（ｎ−２）のＴＦＴ−Ａ〜ＴＦＴ−Ｅは、配線１５Ｌを介して接続されている。これらゲートドライバ１１のＴＦＴ−Ｂ及びＴＦＴ−Ｃは、配線１５Ｌを介して、端子部１２ｇの配線１２２ａと接続され、制御信号ＧＣＫ２＿ａが供給される。また、ゲートドライバ１１（ｎ）とゲートドライバ１１（ｎ−２）のＴＦＴ−Ｅは、配線１５Ｌを介して、端子部１２ｇの配線１２１ａと接続され、制御信号ＧＣＫ１＿ａが供給される。

なお、配線１５Ｌは、アクティブマトリクス基板２０ａにおけるソース線１５Ｓが形成されたソース層において、ソース線１５Ｓと略平行に形成されている。また、ゲートドライバ１１におけるｎｅｔＡの配線は、ゲート線１３Ｇが形成されたゲート層において、ゲート線１３Ｇと略平行に形成されている。

ゲートドライバ１１（ｎ−２）は、制御信号ＧＣＫ１＿ａ、ＧＣＫ２＿ａに応じて、ゲート線１３Ｇ（ｎ−２）を駆動する。ゲートドライバ１１（ｎ）は、制御信号ＧＣＫ１＿ａ、ＧＣＫ２＿ａに応じて、ゲート線１３Ｇ（ｎ）を駆動する。

また、ゲート線１３Ｇ（ｎ−２）とゲート線１３Ｇ（ｎ−１）の間に配置されたゲートドライバ１１（以下、ゲートドライバ１１（ｎ−１））の各素子と、ゲート線１３Ｇ（ｎ）とゲート線１３Ｇ（ｎ＋１）の間に各々配置されたゲートドライバ１１（以下、ゲートドライバ１１（ｎ＋１））の各素子は、同じ列の画素ＰＩＸに配置されている。

ゲートドライバ１１（ｎ−１）とゲートドライバ１１（ｎ＋１）のＴＦＴ−Ａ〜ＴＦＴ−Ｅは、配線１５Ｌを介して接続されている。ゲートドライバ１１（ｎ−１）とゲートドライバ１１（ｎ＋１）のＴＦＴ−Ｂ及びＴＦＴ−Ｃは、配線１５Ｌを介して、端子部１２ｇの配線１２１ａと接続され、制御信号ＧＣＫ１＿ａが供給される。ゲートドライバ１１（ｎ−１）とゲートドライバ１１（ｎ＋１）のＴＦＴ−Ｅは、配線１５Ｌを介して、端子部１２ｇの配線１２２ａと接続され、制御信号ＧＣＫ２＿ａが供給される。

ゲートドライバ１１（ｎ−１）は、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａに応じて、ゲート線１３Ｇ（ｎ−１）を駆動し、ゲートドライバ１１（ｎ＋１）は、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａに応じて、ゲート線１３Ｇ（ｎ＋１）を駆動する。

上述のように、ゲートドライバ１１（ｎ）及びゲートドライバ１１（ｎ−２）と、ゲートドライバ１１（ｎ−１）及びゲートドライバ１１（ｎ＋１）とは、動作期間において、互いに逆位相のクロック信号が供給される。つまり、同じ領域２０１ａに配置され、隣接する行に配置されたゲートドライバ１１は、動作期間において、互いに逆位相のクロック信号が供給される。

なお、ゲートドライバ群１１Ｂにおけるゲートドライバ１１は、制御信号ＧＣＫ１＿ａ、ＧＣＫ２＿ａに替えて、制御信号ＧＣＫ１＿ｂ、ＧＣＫ２＿ｂが供給される点でゲートドライバ群１１Ａにおけるゲートドライバ１１と異なるが、素子の配置は図７と同様である。

（ゲートドライバ１１の動作）
次に、図６及び図８を参照しつつ、１つのゲートドライバ１１の動作について説明する。図８は、ゲートドライバ１１（ｎ）がゲート線１３Ｇ（ｎ）を駆動する際のタイミングチャートである。以下の例では、ゲートドライバ群１１Ａにおけるゲートドライバ１１（ｎ）の動作について説明する。

表示制御回路４から供給される、一水平走査期間（１Ｈ）毎に位相が反転するクロック信号ＣＫＡ、ＣＫＢがゲートドライバ１１（ｎ）に入力される。また、図８では図示を省略しているが、一垂直走査期間毎に一定期間Ｈ（High）レベルとなるリセット信号ＣＬＲが表示制御回路４から各ゲートドライバ１１に入力される。リセット信号ＣＬＲが入力されると、各ゲートドライバ１１におけるｎｅｔＡとゲート線１３Ｇの電位はＬ（Low）レベルに遷移する。

図８の時刻ｔ１〜ｔ２の期間は、ゲート線１３Ｇ（ｎ−１）が選択されている期間である。時刻ｔ１からｔ２において、ゲートドライバ１１（ｎ）におけるＴＦＴ−Ｂのドレイン端子に、セット信号Ｓとして、ゲート線１３Ｇ（ｎ−１）が選択状態に切り替えられたときのＨレベルの電位が入力される。

このとき、ゲートドライバ１１（ｎ）におけるＴＦＴ−Ｂのゲート端子には、クロック信号ＣＫＢのＨレベルの電位が入力される。これにより、このＴＦＴ−Ｂはオンに切り替えられ、ゲートドライバ１１（ｎ）におけるｎｅｔＡ（以下、ｎｅｔＡ（ｎ））が（Ｈレベルの電位−ＴＦＴ−Ｂの閾値電圧）の電位にプリチャージされる。このとき、ゲートドライバ１１（ｎ）におけるＴＦＴ−Ｅのドレイン端子には、クロック信号ＣＫＡのＬレベルの電位が入力される。そのため、このＴＦＴ−Ｅはオン状態となり、クロック信号ＣＫＡのＬレベルの電位がゲート線１３Ｇ（ｎ）に出力される。また、ゲートドライバ１１（ｎ）におけるＴＦＴ−Ｃのドレイン端子には、クロック信号ＣＫＢのＨレベルの電位が入力される。これにより、このＴＦＴ−Ｃがオンに切り替えられる。そのため、ゲート線１３Ｇ（ｎ）には、電源電圧ＶＳＳの電位（Ｌレベル）が出力される。

次に、時刻ｔ２において、ゲートドライバ１１（ｎ）におけるＴＦＴ−Ｂのドレイン端子には、ゲート線１３Ｇ（ｎ−１）のＬレベルの電位が入力される。また、ＴＦＴ−Ｂのゲート端子にはクロック信号ＣＫＢのＬレベルの電位が入力され、ＴＦＴ−Ｂはオフ状態となる。また、ゲートドライバ１１（ｎ）におけるＴＦＴ−Ｅのドレイン端子には、クロック信号ＣＫＡのＨレベルの電位が入力される。このＴＦＴ−Ｅを介したゲート線１３Ｇ（ｎ）の電位の上昇に伴い、ｎｅｔＡ（ｎ）とゲート線１３Ｇ（ｎ）の間に接続されたキャパシタＣｂｓｔによって、ｎｅｔＡ（ｎ）は、クロック信号ＣＫＡのＨレベルの電位よりも高い電位まで充電される。

このとき、ゲートドライバ１１（ｎ）におけるＴＦＴ−Ｃのゲート端子には、クロック信号ＣＫＢのＬレベルの電位が入力され、ＴＦＴ−Ｃはオフ状態となる。これにより、ゲート線１３Ｇ（ｎ）に、クロック信号ＣＫＡのＨレベルの電位（選択電圧）が出力されてゲート線１３Ｇ（ｎ）が選択状態に切り替えられる。そして、ゲート線１３Ｇ（ｎ）の電位が、セット信号Ｓとして、ゲートドライバ１１（ｎ＋１）に入力される。

次に、時刻ｔ３において、ゲートドライバ１１（ｎ）におけるＴＦＴ−Ｂのゲート端子には、クロック信号ＣＫＢのＨレベルの電位が入力され、このＴＦＴ−Ｂのドレイン端子には、ゲート線１３Ｇ（ｎ−１）のＬレベルの電位が入力される。これにより、ｎｅｔＡ（ｎ）は、Ｌレベルの電位に充電される。

また、このとき、ゲートドライバ１１（ｎ）におけるＴＦＴ−Ｅのドレイン端子には、クロック信号ＣＫＡのＬレベルの電位が入力される。また、ゲートドライバ１１（ｎ）におけるＴＦＴ−Ｃのゲート端子には、クロック信号ＣＫＢのＨレベルの電位が入力される。これにより、ゲート線１３Ｇ（ｎ）は、Ｌレベルの電位に充電され、非選択の状態に切り替えられる。

次に、本実施形態におけるゲート線１３Ｇの駆動方法について説明する。本実施形態では、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）の各々に接続されたゲートドライバ群１１Ａとゲートドライバ群１１Ｂのいずれか一方のゲートドライバ群を用いてゲート線１３Ｇを駆動する。つまり、所定期間ごとに、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂを交互に動作させる。これにより、一方のゲートドライバ群のゲートドライバ１１によってゲート線１３Ｇが選択状態に切り替えられる。

具体的には、例えば、図９に示すように、表示制御回路４は、第１動作期間において、ゲートドライバ群１１Ａに対し、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａとしてクロック信号ＣＫＡ及びＣＫＢを供給する。一方、表示制御回路４は、第１動作期間の間、ゲートドライバ群１１Ｂに対し、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂとして、電位がＬレベルの動作停止信号を各々供給する。

次に、第２動作期間では、表示制御回路４は、ゲートドライバ群１１Ａに対し、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａとして、電位がＬレベルの動作停止信号を各々供給し、ゲートドライバ群１１Ｂに対しては、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂとしてクロック信号ＣＫＡ及びＣＫＢを供給する。第３動作期間以降は説明を省略するが、第３動作期間以降についても、第１動作期間、第２動作期間と同様である。すなわち、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂとが交互に動作するように、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂに制御信号が供給される。

このように、表示制御回路４は、動作期間ごとに、動作させるゲートドライバ群に対してクロック信号を供給し、動作を停止させるゲートドライバ群に対して動作停止信号を供給する。つまり、動作期間ごとに、動作させるゲートドライバには、ＴＦＴをオンの状態に切り替える動作を行わせる制御信号を供給し、他のゲートドライバには、ＴＦＴをオフの状態に維持し、動作を停止させる制御信号を供給する。

なお、動作期間は、１フレーム又は複数のフレームの期間であってもよいし、任意に定められた時間であってもよい。また、液晶表示装置１の電源がオン状態になっている期間であってもよい。

図１０は、１フレームを動作期間として、１フレームごとに、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂを交互に切り替えて動作させる場合のタイミングチャートを示している。この例では、第ｊフレームにおいて、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）をゲートドライバ群１１Ａによって駆動する。そして、第ｊ＋１フレームでは、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）をゲートドライバ群１１Ｂによって駆動する場合について説明する。

なお、この例において、ゲート線１３Ｇ（Ｍ）を駆動するゲートドライバ１１（以下、ゲートドライバ１１（Ｍ））のＴＦＴ−Ｂ及びＴＦＴ−Ｃは、図４に示す配線１２２ａ又は１２２ｂと接続され、制御信号ＧＣＫ２＿ａ又はＧＣＫ２＿ｂが供給される。ゲートドライバ１１（Ｍ）のＴＦＴ−Ｅは、配線１２１ａ又は１２１ｂと接続され、制御信号ＧＣＫ１＿ａ又はＧＣＫ１＿ｂが供給される。また、ゲート線１３Ｇ（１）を駆動するゲートドライバ１１（以下、ゲートドライバ１１（１））のＴＦＴ−Ｂ及びＴＦＴ−Ｃは、図４に示す配線１２１ａ又は１２１ｂと接続され、制御信号ＧＣＫ１＿ａ又はＧＣＫ１＿ｂが供給される。ゲートドライバ１１（１）のＴＦＴ−Ｅは、図４に示す配線１２２ａ又は１２２ｂと接続され、制御信号ＧＣＫ２＿ａ又はＧＣＫ２＿ｂが供給される。

第ｊフレームにおいて、表示制御回路４は、ゲートドライバ群１１Ａに対し、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａとして、クロック信号ＣＫＡ及びＣＫＢを各々供給する。また、ゲートドライバ群１１Ｂに対し、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂとして、電位がＬレベルの動作停止信号を各々供給する。

これにより、ゲートドライバ群１１Ａによって、各ゲート線１３Ｇは、ゲート線１３Ｇ（１）から順に選択状態に切り替えられる。時刻ｔ１からｔ２において、ゲート線１３Ｇ（Ｍ−１）が選択状態に切り替えられると、ゲートドライバ群１１Ａにおけるゲートドライバ１１（Ｍ）（以下、ゲートドライバ１１（Ａ＿Ｍ））のＴＦＴ−Ｂに、セット信号Ｓとして、ゲート線１３Ｇ（Ｍ−１）のＨレベルの電位が入力される。これにより、ゲートドライバ１１（Ａ＿Ｍ）のｎｅｔＡ（以下、ｎｅｔＡ（Ａ＿Ｍ））は、（Ｈレベルの電位−ＴＦＴ−Ｂの閾値電圧）の電位にプリチャージされる。

次に、時刻ｔ２において、ゲート線１３Ｇ（Ｍ−１）が非選択状態に切り替えられる。そして、ゲートドライバ１１（Ａ＿Ｍ））におけるＴＦＴ−Ｂのゲート端子に、制御信号ＧＣＫ２＿ａ（ＣＫＢ）のＬレベルの電位が入力され、ドレイン端子にゲート線１３Ｇ（Ｍ−１）のＬレベルの電位が入力される。これにより、ＴＦＴ−Ｂはオフ状態となる。また、ゲートドライバ１１（Ａ＿Ｍ）におけるＴＦＴ−Ｅのドレイン端子には、制御信号ＧＣＫ１＿ａ（ＣＫＡ）のＨレベルの電位が入力される。そして、ｎｅｔＡ（Ａ＿Ｍ）とゲート線１３Ｇ（Ｍ）の間に接続されたキャパシタＣｂｓｔによって、ｎｅｔＡ（Ａ＿Ｍ）は、クロック信号ＣＫＡのＨレベルの電位よりも高い電位まで充電される。このとき、ゲートドライバ１１（Ａ＿Ｍ）におけるＴＦＴ−Ｃのゲート端子には、制御信号ＧＣＫ２（１）（ＣＫＢ）のＬレベルの電位が入力されるため、ＴＦＴ−Ｃはオフ状態となる。これにより、ゲート線１３Ｇ（Ｍ）は、選択された状態に切り替えられる。

表示制御回路４は、時刻ｔ３のタイミングで、ゲートドライバ群１１Ａ及びゲートドライバ群１１Ｂに対し、配線１２３を介して、Ｈレベルのリセット信号ＣＬＲを供給する。これにより、各ゲートドライバ１１におけるＴＦＴ−Ａ及びＴＦＴ−Ｄのゲート端子にリセット信号ＣＬＲが入力される。そして、各ゲートドライバ１１におけるｎｅｔＡ及びゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）の電位は電源電圧ＶＳＳ（Ｌレベル）に遷移する。

表示制御回路４は、第ｊ＋１フレームの開始時刻ｔ４のタイミングで、ゲートドライバ群１１Ａに対し、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａとして、電位がＬレベルの動作停止信号の供給を開始する。一方、表示制御回路４は、時刻ｔ４のタイミングで、ゲートドライバ群１１Ｂに対し、制御信号ＧＣＫ１＿ｂ、ＧＣＫ２＿ｂとして、クロック信号ＣＫＡ及びＣＫＢの供給を開始する。また、表示制御回路４は、時刻ｔ４において、ゲートドライバ群１１Ｂのゲートドライバ１１（１）（以下、ゲートドライバ１１（Ｂ＿１））に対し、セット信号Ｓとして、ゲートスタートパルス信号ＧＳＰを供給する。

これにより、ゲートドライバ１１（Ｂ＿１）におけるＴＦＴ−Ｂのゲート端子に、ＨレベルのＧＣＫ１＿ｂ（ＣＫＡ）、ドレイン端子にゲートスタートパルス信号ＧＳＰが各々入力される。ゲートドライバ１１（Ｂ＿１）におけるｎｅｔＡ（以下、ｎｅｔＡ（Ｂ＿１））は、（Ｈレベルの電位−ＴＦＴ−Ｂの閾値電圧）の電位にプリチャージされる。

次に、時刻ｔ５において、ゲートドライバ１１（Ｂ＿１）におけるＴＦＴ−Ｂのドレイン端子には、Ｌレベルのゲートスタートパルス信号ＧＳＰ、ゲート端子にはクロック信号ＣＫＡのＬレベルの電位が各々入力され、ＴＦＴ−Ｂはオフ状態となる。また、ゲートドライバ１１（Ｂ＿１）におけるＴＦＴ−Ｅのドレイン端子には、制御信号ＧＣＫ２＿ｂのＨレベルの電位が入力され、ｎｅｔＡ（Ｂ＿１）は、キャパシタＣｂｓｔによってクロック信号ＣＫＢのＨレベルの電位よりも高い電位まで充電される。

このとき、ゲートドライバ１１（Ｂ＿１）におけるＴＦＴ−Ｃのゲート端子には、クロック信号ＣＫＡのＬレベルの電位が入力されるため、ＴＦＴ−Ｃはオフ状態となる。これにより、ゲート線１３Ｇ（１）は選択された状態に切り替えられ、ゲート線１３Ｇ（１）の電位が、ゲート線１３Ｇ（２）を駆動するゲートドライバ群１１Ｂのゲートドライバ１１にセット信号Ｓとして入力される。第ｊ＋１フレームにおいて、ゲート線１３Ｇ（１）を駆動後、ゲート線１３Ｇ（２）〜１３Ｇ（Ｍ）についても上記と同様にして、ゲートドライバ群１１Ｂによって順次駆動される。

このようにして、液晶表示装置１は、所定期間ごとに、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）に接続されているゲートドライバ群１１Ａ又はゲートドライバ群１１Ｂによって、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）を順次駆動する。そして、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）が選択されている期間において、ソースドライバ３によって各ソース線１５Ｓにデータ信号を供給することにより表示パネル２に画像を表示する。

図１１は、ゲートドライバ１１におけるＴＦＴのゲート−ソース間電圧Ｖｇｓと、ドレイン電流Ｉｄとの関係を示す図である。例えば、図１１に示す（ａ）の特性を有するＴＦＴのゲート−ソース間に、閾値電圧Ｖｔｈを超える電圧を印加する時間が長くなるほど、図１１に示す（ｂ）の特性に変化する。つまり、ＴＦＴの閾値電圧Ｖｔｈは、正方向側へシフトし、ＴＦＴが劣化する。上記ゲートドライバ１１の場合、特に、クロック信号がゲート端子に入力されるＴＦＴ−Ｂ及びＴＦＴ−Ｃは、正バイアスがデューティ比５０％で印加されるため、ＴＦＴが劣化しやすい。

上述した第１実施形態では、所定期間ごとに、ゲート線１３Ｇに接続された複数のゲートドライバ１１のいずれか１つを動作させてゲート線１３を駆動し、他のゲートドライバ１１の動作を停止させる。このように構成することにより、全てのゲートドライバ１１を動作させてゲート線１３を駆動する場合と比べ、ゲートドライバ１１におけるＴＦＴがオンにされる期間が短くなり、ＴＦＴの劣化を抑制することができる。

また、図１２の（ａ）に示すように、アクティブマトリクス基板２０ａ’の額縁領域２０２’にゲートドライバを配置する従来の場合、領域Ｓ１、Ｓ２、Ｓ３にゲートドライバを配置すると、対向基板（図示略）とアクティブマトリクス基板２０ａ’とを貼り合せるシール材が設けられるシール領域２０３から近い位置に配置されるゲートドライバほど外気等の影響を受けやすくなる。その結果、ゲートドライバが配置される位置によって、ゲートドライバの劣化にばらつきが生じる。

図１２の（ｂ）は、領域Ｓ１、Ｓ２、Ｓ３に配置された各ゲートドライバによるゲート線の駆動波形を模式的に表した図である。図１２の（ｂ）における各駆動波形のＨレベルの期間は、ゲート線が選択されている期間である。図１２の（ｂ）に示すように、領域Ｓ３に配置されたゲートドライバによるゲート線の駆動波形ほどなまった波形となっている。所定期間ごとに、領域Ｓ１、Ｓ２、Ｓ３に配置されたゲートドライバを交代で動作させると、ゲートドライバごとにゲート線に印加される選択電圧に差が生じ、表示領域内の明るさが所定期間ごとに変化する。

上述した第１実施形態では、表示領域２０１内にゲートドライバ１１が設けられており、対向基板２０ｂとアクティブマトリクス基板２０ａとを貼り合せるシール領域（図示略）からゲートドライバ１１は離れている。そのため、ゲートドライバ１１におけるＴＦＴは、外気等の影響による劣化が起こりにくい。その結果、上述したように、所定期間ごとに、ゲート線１３Ｇに接続されたいずれかのゲートドライバ１１を動作させ、他のゲートドライバ１１の動作を停止させても、各ゲートドライバ１１におけるＴＦＴの特性の変動は略均一となり、ＴＦＴの特性変動による表示性能の低下を軽減することができる。

＜第２実施形態＞
上述した第１実施形態では、２つのゲートドライバ群の各々に、２相のクロック信号（ＣＫＡ，ＣＫＢ）を供給する例を説明した。本実施形態では、２つのゲートドライバ群の各々に、４相のクロック信号を供給する例を説明する。なお、以下の説明において、第１実施形態と同様の構成には、第１実施形態と同じ符号を用いて説明する。

本実施形態では、表示制御回路４により、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂの各々に対し、制御信号ＧＣＫ１、ＧＣＫ２、ＧＣＫ３、及びＧＣＫ４として、２水平期間（２Ｈ）ごとにＨレベルとＬレベルと繰り返すクロック信号ＣＫＡ[１]、ＣＫＡ[２]、ＣＫＢ[１]、及びＣＫＢ[２]、又は電位がＬレベルの動作停止信号が供給される。

図１３は、クロック信号ＣＫＡ[１]、ＣＫＡ[２]、ＣＫＢ[１]、ＣＫＢ[２]の波形を示す図である。クロック信号ＣＫＡ[１]とＣＫＢ［１］、クロック信号ＣＫＡ［２］とＣＫＢ［２］は、互いに逆位相となるが、クロック信号ＣＫＡ［１］とＣＫＡ［２］、クロック信号ＣＫＢ［１］とＣＫＢ［２］は、位相が１／４周期ずれている。

本実施形態では、端子部１２ｇにおいて、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂの各々に、制御信号ＧＣＫ１、ＧＣＫ２、ＧＣＫ３、ＧＣＫ４を供給するための配線が４本ずつ設けられる。

以下の説明において、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂに供給される制御信号を区別する場合、ゲートドライバ群１１Ａに対する制御信号を、制御信号ＧＣＫ１＿ａ、ＧＣＫ２＿ａ、ＧＣＫ３＿ａ、ＧＣＫ４＿ａとし、ゲートドライバ群１１Ｂに対する制御信号を、制御信号ＧＣＫ１＿ｂ、ＧＣＫ２＿ｂ、ＧＣＫ３＿ｂ、ＧＣＫ４＿ｂと表す。また、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂに供給されるクロック信号を区別する場合、ゲートドライバ群１１Ａに対するクロック信号を、クロック信号ＣＫＡ[１]＿ａ、ＣＫＡ[２]＿ａ、ＣＫＢ[１]＿ａ、ＣＫＢ[２]＿ａとし、ゲートドライバ群１１Ｂに対するクロック信号を、クロック信号ＣＫＡ[１]＿ｂ、ＣＫＡ[２]＿ｂ、ＣＫＢ[１]＿ｂ、ＣＫＢ[２]＿ｂと表す。

図１４は、本実施形態におけるゲートドライバ１１（ｎ）の等価回路を示す図である。上述した第１実施形態では、ＴＦＴ−Ｂのドレイン端子には、セット信号Ｓとして、ゲート線１３Ｇ（ｎ−１）の電位が入力されているが、本実施形態では、ゲート線１３Ｇ（ｎ−２）の電位が入力される点で第１実施形態と異なっている。

次に、本実施形態におけるゲートドライバ群１１Ａ及びゲートドライバ群１１Ｂの表示領域内の配置例について説明する。図１５Ａ及び１５Ｂは、本実施形態におけるゲートドライバ群１１Ａの配置例を示す模式図である。ゲートドライバ群１１Ａは、２つのサブゲートドライバ群１１１ａ及び１１２ａを有する。サブゲートドライバ群１１１ａの各ゲートドライバ１１は、ゲート線１３Ｇ（ｎ）とゲート線１３Ｇ（ｎ＋２）を各々駆動する。サブゲートドライバ群１１２ａの各ゲートドライバ１１は、ゲート線１３Ｇ（ｎ＋１）とゲート線１３Ｇ（ｎ＋３）の各々を駆動する。

具体的には、図１５Ａにおいて、ゲート線１３Ｇ（ｎ）を駆動するゲートドライバ１１（ｎ）におけるＴＦＴ−Ｂのドレイン端子は、図示しないゲート線１３Ｇ（ｎ−２）に接続され、ゲート線１３Ｇ（ｎ−２）からセット信号Ｓを受け取る。また、ゲート線１３Ｇ（ｎ＋２）を駆動するゲートドライバ１１（ｎ＋２）におけるＴＦＴ−Ｂのドレイン端子は、ゲート線１３Ｇ（ｎ）に接続され、ゲート線１３Ｇ（ｎ）からセット信号Ｓを受け取る。ゲートドライバ１１（ｎ）におけるＴＦＴ−Ｂ及びＴＦＴ−Ｃのゲート端子には、制御信号ＧＣＫ３＿ａ（ＣＫＢ［１］）が供給される。ゲートドライバ１１（ｎ＋２）におけるＴＦＴ−Ｂのゲート端子及びＴＦＴ−Ｃのゲート端子には、制御信号ＧＣＫ１＿ａ（ＣＫＡ［１］）が供給される。クロック信号ＣＫＡ［１］及びＣＫＢ［１］は、互いに逆位相となるクロック信号である。

また、図１５Ｂにおいて、ゲート線１３Ｇ（ｎ＋１）を駆動するゲートドライバ１１（ｎ＋１）におけるＴＦＴ−Ｂのドレイン端子は、ゲート線１３Ｇ（ｎ−１）に接続され、ゲート線１３Ｇ（ｎ−１）からセット信号Ｓを受け取る。また、ゲート線１３Ｇ（ｎ＋３）を駆動するゲートドライバ１１（ｎ＋３）におけるＴＦＴ−Ｂのドレイン端子は、ゲート線１３Ｇ（ｎ＋１）に接続され、ゲート線１３Ｇ（ｎ＋１）からセット信号Ｓを受け取る。ゲートドライバ１１（ｎ＋１）におけるＴＦＴ−Ｂ及びＴＦＴ−Ｃのゲート端子には、制御信号ＧＣＫ４＿ａ（ＣＫＢ［２］）が供給される。ゲートドライバ１１（ｎ＋３）におけるＴＦＴ−Ｂのゲート端子及びＴＦＴ−Ｃのゲート端子には、制御信号ＧＣＫ２＿ａ（ＣＫＡ［２］）が供給される。クロック信号ＣＫＡ［２］及びＣＫＢ［２］は互いに逆位相となるクロック信号である。

本実施形態では、隣接する行に配置されたゲートドライバは、位相が１／４周期ずれたクロック信号が供給される。サブゲートドライバ群１１１ａ及びサブゲートドライバ群１１２ａは、動作期間において、２段前のゲート線１３Ｇからセット信号Ｓを受け取り、供給されるクロック信号ＣＫＡ［１］＿ａ及びＣＫＢ［１］＿ａに応じて、ゲート線１３Ｇを選択状態に切り替える。

図１５Ｃ及び１５Ｄは、本実施形態におけるゲートドライバ群１１Ｂの配置例を示す模式図である。本実施形態では、ゲートドライバ群１１Ｂは、２つのサブゲートドライバ群１１１ｂ及び１１２ｂを有する。サブゲートドライバ群１１１ｂは、上述したサブゲートドライバ群１１１ａと同様、ゲート線１３Ｇ（ｎ）とゲート線１３Ｇ（ｎ＋２）を各々駆動する。サブゲートドライバ群１１２ｂは、上述したサブゲートドライバ群１１２ａと同様、ゲート線１３Ｇ（ｎ＋１）とゲート線１３Ｇ（ｎ＋３）の各々を駆動する。以下、ゲートドライバ群１１Ａと異なる点について説明する。

図１５Ｃに示すサブゲートドライバ群１１１ｂは、サブゲートドライバ群１１１ａとは異なる配線を介して、サブゲートドライバ群１１１ａと同様の制御信号ＧＣＫ１＿ｂ及びＧＣＫ３＿ｂ（ＣＫＡ［１］及びＣＫＢ［１］）が供給される。また、図１５Ｄに示すサブゲートドライバ群１１２ｂは、サブゲートドライバ群１１２ａとは異なる配線を介して、サブゲートドライバ群１１２ａと同様の制御信号ＧＣＫ２＿ｂ及びＧＣＫ４＿ｂ（ＣＫＡ［２］及びＣＫＢ［２］）が供給される。

なお、ゲートドライバ群１１Ａ及びゲートドライバ群１１Ｂにおける各ゲートドライバ１１（１）のＴＦＴ−Ｂのゲート端子は、第１実施形態と同様、ゲートスタートパルス信号ＧＳＰ（以下、ＧＳＰ（１））がセット信号Ｓとして供給される。また、本実施形態では、ゲート線１３Ｇ（２）を駆動するゲートドライバ１１（２）におけるＴＦＴ−Ｂのゲート端子に対しては、表示制御回路４からゲートスタートパルス信号ＧＳＰ（２）が供給される。

次に、ゲート線１３Ｇの駆動方法について説明する。本実施形態においては、第１実施形態と同様、所定期間ごとに、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂを交互に切り替えて動作させ、各ゲート線１３を駆動する。

図１６Ａ及び図１６Ｂは、１フレームごとに、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂを交互に動作させ、ゲート線１３Ｇ（１）〜ゲート線１３（Ｍ）を駆動するタイミングチャートを示している。

なお、この例において、ゲートドライバ群１１Ａ及びゲートドライバ群１１Ｂのゲートドライバ１１（１）におけるＴＦＴ−ＢとＴＦＴ−Ｃの各ゲート端子には、動作期間において、クロック信号ＣＫＢ［１］が供給され、ＴＦＴ−Ｅのドレイン端子にはクロック信号ＣＫＡ［１］が供給されるものとする。また、ゲートドライバ群１１Ａ及びゲートドライバ群１１Ｂのゲート線１３Ｇ（Ｍ）を駆動するゲートドライバ１１（Ｍ）におけるＴＦＴ−ＢとＴＦＴ−Ｃの各ゲート端子には、動作期間において、クロック信号ＣＫＡ［２］が供給され、ＴＦＴ−Ｅのドレイン端子にはクロック信号ＣＫＢ［２］が供給されるものとする。

第ｊフレームの開始時刻ｔ１より前に、表示制御回路４からゲートドライバ群１１Ａ及びゲートドライバ群１１Ｂに対し、Ｈレベルのリセット信号ＣＬＲが供給され、各ゲートドライバ１１におけるｎｅｔＡ及び各ゲート線１３Ｇの電位がＬレベルに遷移する。続いて、時刻ｔ１のタイミングで、表示制御回路４は、ゲートドライバ群１１Ａの各ゲートドライバ１１におけるＴＦＴ−Ｂ、ＴＦＴ−Ｃ、及びＴＦＴ−Ｅに対し、制御信号として、クロック信号ＣＫＡ［１］＿ａ、ＣＫＡ［２］＿ａ、ＣＫＢ［１］＿ａ、ＣＫＢ［２］＿ａの供給を開始する。また、ゲートドライバ群１１Ａのゲートドライバ１１（１）のＴＦＴ−Ｂのゲート端子に、ゲートスタートパルス信号ＧＳＰ（１）が表示制御回路４から供給される。

ゲートドライバ群１１Ａのゲートドライバ１１（１）は、ゲートスタートパルス信号ＧＳＰ（１）、Ｈレベルの制御信号ＧＣＫ３＿ａ（ＣＫＢ［１］＿ａ）の入力により、時刻ｔ２において、ゲートドライバ１１（１）におけるｎｅｔＡ（Ａ＿１）をプリチャージする。また、時刻ｔ２において、ゲートドライバ群１１Ａにおけるゲートドライバ１１（２）のＴＦＴ−Ｂのゲート端子に、ゲートスタートパルス信号ＧＳＰ（２）が表示制御回路４から供給される。ゲートドライバ群１１Ａのゲートドライバ１１（２）には、ゲートスタートパルス信号ＧＳＰ（２）、Ｈレベルの制御信号ＧＣＫ４＿ａ（ＣＫＢ［２］＿ａ）が入力され、ゲートドライバ１１（２）におけるｎｅｔＡ（Ａ＿２）がプリチャージされる。

次に、時刻ｔ３において、ゲートドライバ群１１Ａのゲートドライバ１１（１）のＴＦＴ−Ｅのゲート端子に、クロック信号ＣＫＡ［１］＿ａのＨレベルの電位が入力されると、ｎｅｔＡ（Ａ＿１）は、制御信号ＧＣＫ１＿ａ（ＣＫＡ［１］＿ａ）よりも高い電位まで充電される。このとき、制御信号ＧＣＫ３＿ａ（ＣＫＢ［１］＿ａ）はＬレベルのため、ゲートドライバ１１（１）のＴＦＴ−Ｃはオフ状態となり、ゲート線１３Ｇ（１）は選択状態に切り替えられる。そして、ゲート線１３Ｇ（３）を駆動するゲートドライバ１１（図示略）のＴＦＴ−Ｂのゲート端子には、セット信号Ｓとして、ゲート線１３Ｇ（１）のＨレベルの電位が入力される。

続いて、時刻ｔ４において、ゲートドライバ１１（２）のＴＦＴ−Ｅのドレイン端子に、制御信号ＧＣＫ２＿ａ（ＣＫＡ［２］＿ａ）のＨレベルの電位が入力されると、ゲートドライバ１１（２）におけるｎｅｔＡ（Ａ＿２）はクロック信号ＣＫＡ［２］＿ａよりも高い電位まで充電される。このとき、制御信号ＧＣＫ４＿ａ（ＣＫＢ［２］＿ａ）はＬレベルのため、ゲートドライバ１１（２）のＴＦＴ−Ｃはオフ状態となり、ゲート線１３Ｇ（２）は選択状態に切り替えられる。そして、ゲート線１３Ｇ（４）を駆動するゲートドライバ１１（図示略）のＴＦＴ−Ｂのゲート端子には、セット信号Ｓとして、ゲート線１３Ｇ（２）のＨレベルの電位が入力される。

次に、時刻ｔ５において、制御信号ＧＣＫ１＿ａ（ＣＫＡ［１］＿ａ）がＬレベル、制御信号ＧＣＫ３＿ａ（ＣＫＢ［１］＿ａ）がＨレベルに遷移する。ゲートドライバ群１１Ａのゲートドライバ１１（１）のＴＦＴ−Ｂのドレイン端子にはＬレベルのセット信号Ｓが入力され、ｎｅｔＡ（Ａ＿１）は、Ｌレベルの電位に充電される。また、ゲートドライバ１１（１）のＴＦＴ−Ｃはオン状態となり、ゲート線１３Ｇ（１）は非選択状態に切り替えられる。

続いて、時刻ｔ６において、制御信号ＧＣＫ２＿ａ（ＣＫＡ［２］＿ａ）がＨレベル、制御信号ＧＣＫ４＿ａ（ＣＫＢ［２］＿ａ）がＬレベルに遷移する。ゲートドライバ群１１Ａのゲートドライバ１１（２）のＴＦＴ−Ｂのドレイン端子にはＬレベルのセット信号Ｓが入力され、ｎｅｔＡ（Ａ＿２）は、Ｌレベルの電位に充電される。また、ゲートドライバ１１（２）のＴＦＴ−Ｃはオン状態となり、ゲート線１３Ｇ（２）は非選択状態に切り替えられる。

このようにして、ゲート線１３Ｇ（３）〜１３Ｇ（Ｍ−１）についても、２段前のゲート線１３Ｇの駆動タイミングでプリチャージされ、前段のゲート線１３Ｇの駆動タイミングから１／４周期遅れて順次駆動される。

そして、ゲート線１３Ｇ（Ｍ−２）が選択状態に切り替えられる時刻ｔ７のタイミングで、ゲートドライバ群１１Ａのゲートドライバ１１（Ｍ）のＴＦＴ−Ｂに対し、ゲート線１３Ｇ（Ｍ−２）のＨレベルの電位、及びＨレベルの制御信号ＧＣＫ２＿ａ（ＣＫＡ［２］＿ａ）が入力される。これにより、ゲートドライバ１１（Ｍ）におけるｎｅｔＡ（Ａ＿Ｍ）がプリチャージされる。

次に、時刻ｔ８において、ゲートドライバ１１（Ｍ）のＴＦＴ−Ｅのドレイン端子に、制御信号ＧＣＫ４＿ａ（ＣＫＢ［２］＿ａ）のＨレベルの電位が入力されると、ゲートドライバ１１（Ｍ）におけるｎｅｔＡ（Ａ＿Ｍ）はクロック信号ＣＫＢ［２］＿ａよりも高い電位まで充電される。このとき、制御信号ＧＣＫ２＿ａ（ＣＫＡ［２］＿ａ）はＬレベルのため、ゲート線１３Ｇ（Ｍ）は選択状態に切り替えられる。

続いて、時刻ｔ９において、制御信号ＧＣＫ２＿ａ（ＣＫＡ［２］＿ａ）がＨレベル、制御信号ＧＣＫ４＿ａ（ＣＫＢ［２］＿ａ）がＬレベルに遷移する。このとき、ゲート線１３Ｇ（Ｍ−２）は非選択状態である。そのため、ゲートドライバ１１（Ｍ）のＴＦＴ−Ｂのドレイン端子には、Ｌレベルのセット信号Ｓが入力され、ｎｅｔＡ（Ａ＿Ｍ）は、Ｌレベルの電位に充電される。また、ゲートドライバ１１（Ｍ）のＴＦＴ−Ｃはオン状態となり、ゲート線１３Ｇ（Ｍ）は非選択状態に切り替えられる。

表示制御回路４は、ゲート線１３Ｇ（Ｍ）が非選択状態に切り替えられた後、時刻ｔ１０において、リセット信号ＣＬＲをゲートドライバ群１１Ａ及びゲートドライバ群１１Ｂに対して供給し、第ｊ＋１フレームの処理を開始する。

図１６Ｂは、第ｊ＋１フレームにおけるゲート線１３Ｇを駆動する際のタイミングチャートを示している。第ｊ＋１フレームにおける時刻ｔ１１において、ゲートドライバ群１１Ａ（図１５Ａ、１５Ｂ参照）に対し、表示制御回路４は、制御信号として、電位がＬレベルの動作停止信号を供給する。一方、ゲートドライバ群１１Ｂ（図１５Ｃ、１５Ｄ参照）に対し、表示制御回路４は、制御信号として、クロック信号ＣＫＡ［１］＿ｂ、ＣＫＡ［２］＿ｂ、ＣＫＢ［１］＿ｂ、ＣＫＢ［２］＿ｂの供給を開始する。

図１６Ｂに示すように、第ｊ＋１フレームは、上述した第ｊフレームと同様、時刻ｔ１１において、ゲートスタートパルス信号ＧＳＰ（１）が、ゲートドライバ群１１Ｂにおけるゲートドライバ１１（１）に入力され、このゲートドライバ１１（１）におけるｎｅｔＡ（Ｂ＿１）がプリチャージされる。そして、時刻ｔ１２において、ゲートスタートパルス信号ＧＳＰ（２）が、ゲートドライバ群１１Ｂにおけるゲートドライバ１１（２）に入力され、このゲートドライバ１１（２）におけるｎｅｔＡ（Ｂ＿２）がプリチャージされる。

時刻ｔ１３以降のゲートドライバ群１１Ｂによるゲート線１３Ｇの駆動タイミングは、図１６Ａに示した時刻ｔ３以降のゲートドライバ１１Ａによるゲート線１３Ｇの駆動タイミングと同様である。つまり、図１６Ｂに示すように、ゲート線１３Ｇ（１）〜ゲート線１３Ｇ（Ｍ）は、図１６Ａと同様、２段前のゲート線１３Ｇの駆動タイミングでプリチャージされ、前段のゲート線１３Ｇの駆動タイミングから１／４周期遅れて駆動される。

上述した第２実施形態では、所定期間ごとに、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂの一方に対し、２水平期間ごとにＨレベルとＬレベルとを繰り返す４相のクロック信号を供給する。そして、前段のゲート線１３Ｇの駆動開始から１／４周期ずれたタイミングでゲート線１３Ｇを順次駆動する。第２実施形態では、第１実施形態よりもクロック信号の周波数を低くすることができる。そのため、各動作期間におけるゲート線１３Ｇの充放電時間を長くすることができ、ゲートドライバ１１の動作マージンを向上させることができる。

＜第３実施形態＞
上述した第１実施形態及び第２実施形態では、一のゲート線１３Ｇに接続された２つのゲートドライバ１１のうち、いずれか１つのゲートドライバ１１を動作させてゲート線１３Ｇを駆動する例を説明した。本実施形態では、一のゲート線１３Ｇに３つ以上のゲートドライバ１１を接続し、少なくとも２つ以上のゲートドライバ１１を同期して動作させ、一のゲート線１３Ｇを駆動する例について説明する。

図１７は、本実施形態におけるアクティブマトリクス基板２０ａに配置されたゲートドライバ１１を表す模式図である。この図の例では、ソース線１５Ｓ及び端子部１２ｓの図示は省略されている。以下、第１実施形態と異なる構成について説明する。

図１７に示すように、本実施形態では、第１実施形態と同様、表示領域２０１における領域２０１ａ、２０１ｂにゲートドライバ群１１Ａ、１１Ｂ（図１８参照）が各々配置され、さらに、領域２０１ｃに、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）を駆動するゲートドライバ群１１Ｃ（図１８参照）が配置されている。つまり、図１７の例では、一のゲート線１３Ｇを駆動するためのゲートドライバ１１が３つ設けられている。

図１８は、図１７に示す端子部１２ｇの構成例を示す模式図である。図１８に示すように、端子部１２ｇには、配線１２１ａ〜１２２ｂに加え、制御信号ＧＣＫ１＿ｃ、ＧＣＫ２＿ｃを供給する配線１２１ｃ、１２２ｃが設けられている。ゲートドライバ群１１Ｃは、配線１５Ｌを介して、配線１２１ｃ、１２２ｃと接続されている。また、ゲートドライバ群１１Ｃは、端子部１２ｇにおいて、リセット信号ＣＬＲが供給される配線１２３、及び電源電圧信号ＶＳＳが供給される配線１２４の各々と配線１５Ｌを介して接続されている。

配線１２１ｃは、制御信号ＧＣＫ１＿ｃとして、図５に示したクロック信号ＣＫＡ又は電位がＬレベルの動作停止信号が供給される。配線１２２ｃは、制御信号ＧＣＫ２＿ｃとして、図５に示したクロック信号ＣＫＢ又は電位がＬレベルの動作停止信号が供給される。

なお、以下の説明において、ゲートドライバ群１１Ａ〜１１Ｃに供給される制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａと、ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂと、ＧＣＫ１＿ｃ及びＧＣＫ２＿ｃとを区別しないときは、制御信号ＧＣＫ１及びＧＣＫ２と称する。

次に、本実施形態におけるゲート線１３Ｇの駆動方法について説明する。本実施形態では、所定期間ごとに、ゲートドライバ群１１Ａ〜１１Ｃのうち、２つのゲートドライバ群を動作させてゲート線１３Ｇを駆動し、１つのゲートドライバ群の動作を停止させる。

具体的には、例えば、表示制御回路４は、図１９に示すように、第１動作期間において、ゲートドライバ群１１Ａとゲートドライバ群１１Ｃに対し、制御信号としてクロック信号ＣＫＡ及びＣＫＢを供給する。また、表示制御回路４は、第１動作期間の間、ゲートドライバ群１１Ｂに対し、制御信号として電位がＬレベルの動作停止信号を供給する。次に、第２動作期間において、表示制御回路４は、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂに対し、制御信号としてクロック信号ＣＫＡ及びＣＫＢを供給する。また、表示制御回路４は、第２動作期間は、ゲートドライバ群１１Ｃに対し、制御信号として電位がＬレベルの動作停止信号を供給する。次に、第３動作期間では、表示制御回路４は、ゲートドライバ群１１Ａに対し、制御信号として電位がＬレベルの動作停止信号を供給する。また、表示制御回路４は、ゲートドライバ群１１Ｂとゲートドライバ群１１Ｃに対し、制御信号としてクロック信号ＣＫＡ及びＣＫＢを供給する。このように、本実施形態では、１動作期間に２つのゲートドライバ群が同期して動作し、各ゲートドライバ群は、２動作期間ごとに動作を停止する。

図２０は、動作期間として１フレームごとに、２つのゲートドライバ群を動作させてゲート線１３Ｇを駆動する場合のタイミングチャートを示している。この例では、第ｊフレームにおいて、ゲートドライバ群１１Ａ及び１１Ｂによってゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）を駆動し、ゲートドライバ群１１Ｃの動作を停止させる。次の第ｊ＋１フレームでは、ゲートドライバ群１１Ｂ及び１１Ｃによってゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）を駆動し、ゲートドライバ群１１Ａの動作を停止させる。

なお、この例において、ゲートドライバ群１１Ａ〜１１Ｃにおけるゲートドライバ１１（Ｍ）のＴＦＴ−Ｂ及びＴＦＴ−Ｃは、動作期間において、制御信号ＧＣＫ２としてクロック信号ＣＫＢが供給される。そして、このゲートドライバ１１（Ｍ）のＴＦＴ−Ｅは、制御信号ＧＣＫ１としてクロック信号ＣＫＡが供給される。また、ゲートドライバ群１１Ａ〜１１Ｃにおけるゲートドライバ１１（１）のＴＦＴ−Ｂ及びＴＦＴ−Ｃは、動作期間において、制御信号ＧＣＫ１としてクロック信号ＣＫＡが供給される。そして、このゲートドライバ１１（１）のＴＦＴ−Ｅは、制御信号ＧＣＫ２としてクロック信号ＣＫＢが供給される。

第ｊフレームにおいて、表示制御回路４は、ゲートドライバ群１１Ａ及び１１Ｂに対し、制御信号として、クロック信号ＣＫＡ及びＣＫＢを供給する。また、表示制御回路４は、ゲートドライバ群１１Ｃに対し、電位がＬレベルの動作停止信号を供給する。

これにより、ゲートドライバ群１１Ａ及び１１Ｂによって、各ゲート線１３Ｇは、ゲート線１３Ｇ（１）から順に選択状態に切り替えられる。時刻ｔ１からｔ２において、ゲート線１３Ｇ（Ｍ−１）が選択状態に切り替えられると、ゲートドライバ群１１Ａと１１Ｂにおけるゲートドライバ１１（Ｍ）（以下、ゲートドライバ１１（Ａ＿Ｍ）、ゲートドライバ１１（Ｂ＿Ｍ））のＴＦＴ−Ｂに、セット信号Ｓとして、ゲート線１３Ｇ（Ｍ−１）のＨレベルの電位が入力される。これにより、ゲートドライバ１１（Ａ＿Ｍ）におけるｎｅｔＡ（Ａ＿Ｍ）と、ゲートドライバ１１（Ｂ＿Ｍ）におけるｎｅｔＡ（Ｂ＿Ｍ）は、（Ｈレベルの電位−ＴＦＴ−Ｂの閾値電圧）の電位にプリチャージされる。

次に、時刻ｔ２において、ゲート線１３Ｇ（Ｍ−１）が非選択状態に切り替えられ、ゲートドライバ１１（Ａ＿Ｍ）とゲートドライバ１１（Ｂ＿Ｍ）におけるＴＦＴ−Ｂのゲート端子に、クロック信号ＣＫＢのＬレベルの電位が入力され、ドレイン端子にゲート線１３Ｇ（Ｍ−１）のＬレベルの電位が入力される。これにより、各ゲートドライバにおけるＴＦＴ−Ｂは、オフ状態となる。また、ゲートドライバ１１（Ａ＿Ｍ）とゲートドライバ１１（Ｂ＿Ｍ）におけるＴＦＴ−Ｅのドレイン端子には、クロック信号ＣＫＡのＨレベルの電位が入力され、ゲートドライバ１１（Ａ＿Ｍ）とゲートドライバ１１（Ｂ＿Ｍ）における各キャパシタＣｂｓｔによって、ｎｅｔＡ（Ａ＿Ｍ）及びｎｅｔＡ（Ｂ＿Ｍ）は、クロック信号ＣＫＡのＨレベルの電位よりも高い電位まで充電される。このとき、ゲートドライバ１１（Ａ＿Ｍ）及びゲートドライバ１１（Ｂ＿Ｍ）におけるＴＦＴ−Ｃのゲート端子には、クロック信号ＣＫＢのＬレベルの電位が入力され、ゲート線１３Ｇ（Ｍ）は選択状態に切り替えられる。

表示制御回路４は、時刻ｔ３のタイミングで、ゲートドライバ群１１Ａ〜１１Ｃに対し、Ｈレベルのリセット信号ＣＬＲを供給する。これにより、ゲートドライバ群１１Ａ〜１１Ｃの各ゲートドライバ１１におけるｎｅｔＡ及びゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）の電位は電源電圧ＶＳＳ（Ｌレベル）に遷移する。

続いて、表示制御回路４は、第ｊ＋１フレームの開始時刻ｔ４のタイミングで、ゲートドライバ群１１Ａに対し、電位がＬレベルの動作停止信号の供給を開始するとともに、ゲートドライバ群１１Ｂ及び１１Ｃに対し、クロック信号ＣＫＡ、ＣＫＢを供給する。また、表示制御回路４は、時刻ｔ４において、ゲートドライバ群１１Ｂ及びゲートドライバ群１１Ｃにおけるゲートドライバ１１（１）（以下、ゲートドライバ１１（Ｂ＿１）、ゲートドライバ１１（Ｃ＿１））に対し、セット信号Ｓとして、ゲートスタートパルス信号ＧＳＰを供給する。

これにより、ゲートドライバ１１（Ｂ＿１）及びゲートドライバ１１（Ｃ＿１）におけるＴＦＴ−Ｂのゲート端子に、クロック信号ＣＫＡのＨレベルの電位、ドレイン端子にゲートスタートパルス信号ＧＳＰが各々入力される。これにより、ゲートドライバ１１（Ｂ＿１）及びゲートドライバ１１（Ｃ＿１）におけるｎｅｔＡ（以下、ｎｅｔＡ（Ｂ＿１）、ｎｅｔＡ（Ｃ＿１））は、（Ｈレベルの電位−ＴＦＴ−Ｂの閾値電圧）の電位にプリチャージされる。

次に、時刻ｔ５において、ゲートドライバ１１（Ｂ＿１）及びゲートドライバ１１（Ｃ＿１）におけるＴＦＴ−Ｂのドレイン端子には、Ｌレベルのゲートスタートパルス信号ＧＳＰが入力される。さらに、そのゲート端子にはクロック信号ＣＫＡのＬレベルの電位が入力され、ＴＦＴ−Ｂはオフ状態となる。また、ゲートドライバ１１（Ｂ＿１）及びゲートドライバ１１（Ｃ＿１）におけるＴＦＴ−Ｅのドレイン端子には、クロック信号ＣＫＢのＨレベルの電位が入力される。そして、キャパシタＣｂｓｔによって、ｎｅｔＡ（Ｂ＿１）及びｎｅｔＡ（Ｃ＿１）は、クロック信号ＣＫＢ（２）のＨレベルの電位よりも高い電位まで充電される。

このとき、ゲートドライバ１１（Ｂ＿１）及びゲートドライバ１１（Ｃ＿１）におけるＴＦＴ−Ｃのゲート端子には、クロック信号ＣＫＡのＬレベルの電位が入力されるため、ＴＦＴ−Ｃはオフ状態となる。これにより、ゲート線１３Ｇ（１）は選択状態に切り替えられ、ゲート線１３Ｇ（１）の電位が、ゲートドライバ群１１Ｂ及びゲートドライバ群１１Ｃにおけるゲート線１３Ｇ（２）を駆動するゲートドライバ１１にセット信号Ｓとして入力される。

第ｊ＋１フレームにおいて、ゲート線１３Ｇ（１）を駆動後、ゲート線１３Ｇ（２）〜１３Ｇ（Ｍ）についても上記と同様にして、ゲートドライバ群１１Ｂ及びゲートドライバ群１１Ｃによって順次駆動される。

上述した第３実施形態では、一のゲート線１３Ｇに接続されたＮ（Ｎ:自然数、Ｎ≧３）個のゲートドライバ１１のうち、２以上Ｎ個未満のゲートドライバ１１を同期して動作させて一のゲート線１３Ｇを駆動し、他のゲートドライバ１１におけるＴＦＴの動作を停止させる。ゲートドライバ１１におけるＴＦＴのうち、特に、ＴＦＴ−Ｅは、ゲート線１３Ｇに対し、選択電圧を出力する出力バッファとして機能する。出力バッファは、特に、他のＴＦＴよりもチャネル幅を大きくする必要があり、複数のＴＦＴで構成されることが望ましい。上記した第３実施形態では、一のゲート線１３Ｇを駆動する出力バッファの負荷が分散される。そのため、１つのゲートドライバ１１によってゲート線１３Ｇを駆動する場合と比べ、出力バッファとして機能するＴＦＴの数を少なくすることができる。

＜第４実施形態＞
上述した第１実施形態〜第３実施形態において、ゲートドライバ１１における各ＴＦＴは、１つのＴＦＴで構成されている例について説明した。本実施形態では、ゲートドライバ１１における一部のＴＦＴを複数のＴＦＴで構成する場合について説明する。

図２１は、本実施形態におけるゲートドライバの等価回路を例示した図である。図２１に示すように、本実施形態におけるゲートドライバ１１０は、Ｂ１及びＢ２で示すＴＦＴ（以下、ＴＦＴ−Ｂ１、ＴＦＴ−Ｂ２）が並列に接続されて構成されている点で、ゲートドライバ１１におけるＴＦＴ−Ｂと異なっている。以下、第１実施形態と異なる構成について説明する。

ゲートドライバ１１０におけるＴＦＴ−Ｂ１とＴＦＴ−Ｂ２の各ゲート端子には、制御信号ＧＣＫ２又はＧＣＫ１が供給される。以下、ＴＦＴ−Ｂ１とＴＦＴ−Ｂ２に供給される制御信号ＧＣＫ１、ＧＣＫ２を区別する場合、ＴＦＴ−Ｂ１の制御信号をＧＣＫ１（１）、ＧＣＫ２（１）とし、ＴＦＴ−Ｂ２の制御信号をＧＣＫ１（２）、ＧＣＫ２（２）と表す。

図２２Ａ及び２２Ｂは、ゲートドライバ１１０の表示領域内の配置例を示す模式図である。なお、図２２Ａ及び２２Ｂにおいて、便宜上、”ＴＦＴ−”の表記を省略しているが、Ａ〜Ｅは、図２１に示したＴＦＴ−Ａ〜ＴＦＴ−Ｅに対応している。

図２２Ａは、ゲート線１３Ｇ（ｎ）、１３Ｇ（ｎ＋２）を各々駆動するゲートドライバ１１０（以下、ゲートドライバ１１０（ｎ）、ゲートドライバ１１０（ｎ＋２））の配置例を示している。また、図２２Ｂは、ゲート線１３Ｇ（ｎ＋１）、１３Ｇ（ｎ＋３）を各々駆動するゲートドライバ１１０（以下、ゲートドライバ１１０（ｎ＋１）、ゲートドライバ１１０（ｎ＋３））の配置例を示している。本実施形態では、図２２Ａ及び図２２Ｂに示すように、一のゲート線１３Ｇを駆動するためのゲートドライバ１１０は、少なくとも１つ設けられていればよい。

図２２Ａ及び図２２Ｂに示すように、端子部１２ｇには、電源電圧信号ＶＳＳが供給される配線１２３と、リセット信号ＣＬＲが供給される配線１２３に加え、配線２２１〜２２６が設けられている。

配線２２１、２２２は、表示制御回路４（図３参照）から、図５に示すクロック信号ＣＫＡ及びＣＫＢが供給される。また、配線２２３〜２２６は、表示制御回路４（図３参照）から、制御信号ＧＣＫ１（１）、ＧＣＫ１（２）、ＧＣＫ２（１）、ＧＣＫ２（２）が各々供給される。具体的には、配線２２３、２２４には、図５に示すクロック信号ＣＫＡ、又は、電位がＬレベルの動作停止信号が供給される。配線２２５、２２６には、図５に示すクロック信号ＣＫＢ、又は、電位がＬレベルの動作停止信号が供給される。

図２２Ａ及び図２２Ｂに示すように、ゲートドライバ１１０を構成する各素子は、隣接するゲート線１３Ｇの間に分散して配置されている。図２２Ａにおいて、ゲートドライバ１１０（ｎ）とゲートドライバ１１０（ｎ＋２）のＴＦＴ−Ｂ１、Ｂ２のゲート端子には、配線１５Ｌを介して、制御信号ＧＣＫ２（１）、ＧＣＫ２（２）が各々供給される。また、ゲートドライバ１１０（ｎ）とゲートドライバ１１０（ｎ＋２）における、ＴＦＴ−Ｃのゲート端子には、配線１５Ｌを介してクロック信号ＣＫＢが供給される。また、これらゲートドライバにおけるＴＦＴ−Ｅのドレイン端子には、配線１５Ｌを介してクロック信号ＣＫＡが供給される。

一方、図２２Ｂにおいて、ゲートドライバ１１０（ｎ＋１）とゲートドライバ１１０（ｎ＋３）のＴＦＴ−Ｂ１、Ｂ２のゲート端子には、配線１５Ｌを介して制御信号ＧＣＫ１（１）及びＧＣＫ１（２）が供給される。また、ゲートドライバ１１０（ｎ＋１）とゲートドライバ１１０（ｎ＋３）における、ＴＦＴ−Ｃのゲート端子には、配線１５Ｌを介してクロック信号ＣＫＡが供給される。また、これらゲートドライバにおけるＴＦＴ−Ｅのドレイン端子には、配線１５Ｌを介してクロック信号ＣＫＢが供給される。このように、各ゲートドライバ１１０は、ゲートドライバ１１の各素子が配置された行に隣接する行に配置されたゲートドライバ１１と逆位相となるクロック信号が供給される。

次に、本実施形態におけるゲート線１３Ｇの駆動方法について説明する。図２３Ａ及び２３Ｂは、ゲートドライバ１１０によってゲート線１３Ｇを駆動する際のタイミングチャートを示している。本実施形態では、１フレームごとに、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）を各々駆動するゲートドライバ１１０におけるＴＦＴ−Ｂ１とＴＦＴ−Ｂ２のいずれか一方と他のＴＦＴとを動作させて一のゲート線１３Ｇを駆動する。つまり、本実施形態では、ゲートドライバ１１０におけるＴＦＴ−Ｂ１とＴＦＴ−Ｂ２をフレームごとに交互に動作させることにより、ＴＦＴ−Ｂ１とＴＦＴ−Ｂ２の劣化を抑制する。

表示制御回路４（図３参照）は、図２３Ａに示すように、第ｊフレームの開始時刻ｔ１において、制御信号ＧＣＫ１（１）及びＧＣＫ２（１）として、クロック信号ＣＫＡ、ＣＫＢを供給する。そして、表示制御回路４（図３参照）は、制御信号ＧＣＫ１（２）及びＧＣＫ２（２）として、電位がＬレベルの動作停止信号を供給する。

これにより、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）の各々を駆動するゲートドライバ１１０におけるＴＦＴ−Ｃ及びＴＦＴ−Ｅには、クロック信号ＣＫＡ及びＣＫＢが各々供給され、ＴＦＴ−Ｂ１には、クロック信号ＣＫＢ又はＣＫＡが供給される。

そして、ゲート線１３Ｇ（１）を駆動するゲートドライバ１１０（以下、ゲートドライバ１１０（１））のＴＦＴ−Ｂ１のドレイン端子に、ゲートスタートパルス信号ＧＳＰが表示制御回路４から供給されると、ゲートドライバ１１０（１）におけるＴＦＴ−Ｂ１がオン状態となる。そして、ゲートドライバ１１０（１）におけるｎｅｔＡ（１）がプリチャージされる。

次に、時刻ｔ２において、制御信号ＧＣＫ２（１）（ＣＫＢ）がＬレベル、制御信号ＧＣＫ１（１）（ＣＫＡ）がＨレベルに遷移すると、ゲートドライバ１１０（１）におけるＴＦＴ−Ｂ１はオフ状態となる。また、ゲートドライバ１１（１）におけるＴＦＴ−Ｅのドレイン端子に、クロック信号ＣＫＡのＨレベルの電位が入力され、ｎｅｔＡ（１）は、クロック信号ＣＫＡのＨレベルの電位よりも高い電位まで充電される。このとき、ゲートドライバ１１０（１）におけるＴＦＴ−Ｃはオフ状態となり、ゲート線１３Ｇ（１）は、選択された状態に切り替えられる。そして、ゲート線１３Ｇ（２）を駆動するゲートドライバ１１０（以下、ゲートドライバ１１０（２））のＴＦＴ−Ｂ１のドレイン端子に、セット信号Ｓとして、ゲート線１３Ｇ（１）のＨレベルの電位が入力される。時刻ｔ２において、ゲートドライバ１１０（２）のＴＦＴ−Ｂ１のゲート端子には、制御信号ＧＣＫ１（１）（ＣＫＡ）のＨレベルの電位が入力される。そして、ゲートドライバ１１０（２）におけるｎｅｔＡ（２）がプリチャージされる。

続いて、時刻ｔ３において、制御信号ＧＣＫ２（１）（ＣＫＢ）がＨレベル、クロック信号ＣＫＡがＬレベルに遷移する。これにより、ゲートドライバ１１０（１）におけるＴＦＴ−Ｂ１のゲート端子とドレイン端子に、制御信号ＧＣＫ２（１）（ＣＫＢ）のＨレベルの電位とゲートスタートパルス信号ＧＳＰのＬレベルの電位が各々入力され、ｎｅｔＡ（１）はＬレベルの電位に充電される。また、ゲートドライバ１１０（１）におけるＴＦＴ−Ｃはオン状態となり、ゲート線１３Ｇ（１）は、Ｌレベルの電位に充電されて非選択の状態に切り替えられる。時刻ｔ３において、ゲートドライバ１１０（２）のＴＦＴ−Ｅのドレイン端子には、クロック信号ＣＫＢのＨレベルの電位が入力される。また、ゲートドライバ１１０（２）のＴＦＴ−Ｃのゲート端子には、クロック信号ＣＫＡのＬレベルの電位が入力される。これにより、ゲートドライバ１１０（２）におけるｎｅｔＡ（２）は、クロック信号ＣＫＢのＨレベルの電位よりも高い電位まで充電され、ゲート線１３Ｇ（２）は選択状態に切り替えられる。そして、ゲート線１３Ｇ（２）のＨレベルの電位が、ゲート線１３Ｇ（３）を駆動するゲートドライバ１１０（以下、ゲートドライバ１１０（３））のＴＦＴ−Ｂ１のドレイン端子に、セット信号Ｓとして入力される。このようにして、時刻ｔ４〜ｔ８において、ゲート線１３Ｇ（３）〜１３Ｇ（Ｍ）は、上記と同様にして順次駆動される。

ゲート線１３Ｇ（Ｍ）が選択状態に切り替えられた後、表示制御回路４（図３参照）は、時刻ｔ９から図２３Ｂに示す第ｊ＋１フレームの開始時刻ｔ１０まで、リセット信号ＣＬＲを配線１２３に供給する。これにより、各ゲートドライバ１１０におけるｎｅｔＡ、及びゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）の電位はＬレベルに遷移する。また、時刻ｔ１０において、表示制御回路４は、制御信号ＧＣＫ１（１）及びＧＣＫ２（１）として電位がＬレベルの動作停止信号を供給する。また、表示制御回路４は、制御信号ＧＣＫ１（２）及びＧＣＫ２（２）としてクロック信号ＣＫＡ、ＣＫＢを供給する。そして、表示制御回路４は、ゲートドライバ１１０（１）のＴＦＴ−Ｂ２のドレイン端子に、ゲートスタートパルス信号ＧＳＰを供給する。これにより、ゲートドライバ１１（１）におけるＴＦＴ−Ｂ２がオン状態となり、ｎｅｔＡ（１）がプリチャージされる。

時刻ｔ１０以降は、各ゲートドライバ１１０におけるＴＦＴ−Ｂ１に替えてＴＦＴ−Ｂ２を動作させる点を除き、上記した第ｊフレームと同様であるため、時刻ｔ１０以降の詳細な動作の説明を省略する。第ｊ＋１フレームでは、各ゲートドライバ１１０におけるＴＦＴ−Ｂ２にクロック信号ＣＫＡ、ＣＫＢが供給され、ＴＦＴ−Ｂ１に電位がＬレベルの動作停止信号が供給される。よって、第ｊ＋１フレームは、各ゲートドライバ１１０におけるＴＦＴ−Ｂ２が動作し、時刻ｔ１０〜ｔ１６においてゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）が順次駆動される。

上述した第４実施形態では、各ゲートドライバ１１０においてＴＦＴ−Ｂ１、ＴＦＴ−Ｂ２を並列に接続し、１フレームごとに、各ゲートドライバ１１０におけるＴＦＴ−Ｂ１とＴＦＴ−Ｂ２を交互に動作させる例を説明したが、ＴＦＴ−Ｃを複数のＴＦＴで構成してもよい。第１実施形態におけるゲートドライバ１１におけるＴＦＴ−ＢとＴＦＴ−Ｃは、１フレームにおいてオンに切り替わるデューティ比が５０％であり、他のＴＦＴと比べて大きいため、劣化しやすい。そのため、このようなデューティ比が所定値以上のＴＦＴについては複数のＴＦＴを並列化して構成し、所定期間ごとに、並列化されたＴＦＴを交互に動作させる。その結果、一のゲートドライバにおける各ＴＦＴのデューティ比が調整され、ＴＦＴの劣化のばらつきを低減することができる。

＜第５実施形態＞
上述した第４実施形態において、一のゲート線１３Ｇを駆動するためゲートドライバ１１０を複数設け、所定期間ごとに、一のゲート線１３Ｇを駆動するためのゲートドライバ１１０を切り替えてもよい。以下、この場合の例について、第４実施形態と異なる構成を主に説明する。

本実施形態では、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）を各々駆動するためのゲートドライバ１１０は、図３に示すアクティブマトリクス基板２０ａにおいて、領域２０１ａと領域２０１ｂに各々１つずつ設けられているものとする。以下、領域２０１ａに配置されたゲートドライバ群をゲートドライバ群１１０Ａ、領域２０１ｂに配置されたゲートドライバ群をゲートドライバ群１１０Ｂと称する。

図２４Ａは、ゲート線１３Ｇ（ｎ−１）〜１３Ｇ（ｎ＋３）の各々を駆動するゲートドライバ群１１０Ａの配置例と端子部１２ｇの構成例を示している。また、図２４Ｂは、ゲート線１３Ｇ（ｎ−１）〜１３Ｇ（ｎ＋３）の各々を駆動するゲートドライバ群１１０Ｂの配置例と端子部１２ｇの構成例を示している。なお、便宜上、ゲートドライバ群１１０Ａのゲートドライバ１１０のＴＦＴ−Ｄと、ゲートドライバ群１１０Ｂのゲートドライバ１１０のＴＦＴ−Ｄとを図２４Ｂに一緒に記載しているが、実際には、それぞれのゲートドライバ群が配置される領域にＴＦＴ−Ｄは配置されている。

図２４Ａ及び図２４Ｂに示すように、端子部１２ｇには、配線１２３、１２４に加え、配線２２１ａ〜２２６ａと、配線２２１ｂ〜２２６ｂが設けられている。配線２２１ａ〜２２６ａは、配線１５Ｌを介してゲートドライバ群１１０Ａと接続されている。配線２２１ｂ〜２２６ｂは、配線１５Ｌを介してゲートドライバ群１１０Ｂと接続されている。

配線２２１ａ、２２１ｂは、表示制御回路４（図３参照）から、制御信号ＧＣＫ１＿ａ、ＧＣＫ１＿ｂとして、図５に示したクロック信号ＣＫＡ、又は電位がＬレベルの動作停止信号が供給される。配線２２２ａ、２２２ｂは、表示制御回路４から、制御信号ＧＣＫ２＿ａ、ＧＣＫ２＿ｂとして、図５に示したクロック信号ＣＫＢ、又は電位がＬレベルの動作停止信号が供給される。以下、配線２２１ａ、２２２ａに供給されるクロックＣＫＡ、ＣＫＢを、クロック信号ＣＫＡ＿ａ、ＣＫＢ＿ａと称し、配線２２１ｂ、２２２ｂに供給されるクロック信号ＣＫＡ、ＣＫＢを、クロック信号ＣＫＡ＿ｂ、ＣＫＢ＿ｂと称する。

配線２２３ａ〜２２６ａ、及び配線２２３ｂ〜２２６ｂの各々は、制御信号ＧＣＫ１（１）、ＧＣＫ１（２）、ＧＣＫ２（１）、ＧＣＫ２（２）が表示制御回路４から供給される。具体的には、配線２２３ａ、２２４ａ、２２３ｂ、２２４ｂは、図５に示したクロック信号ＣＫＡ、又は電位がＬレベルの動作停止信号が供給される。また、配線２２５ａ、２２６ａ、２２５ｂ、２２６ｂは、図５に示したクロック信号ＣＫＢ、又は電位がＬレベルの動作停止信号が供給される。以下、配線２２３ａ〜２２６ａに供給される制御信号を、ＧＣＫ１（１）＿ａ、ＧＣＫ１（２）＿ａ、ＧＣＫ２（１）＿ａ、ＧＣＫ２（２）＿ａとし、配線２２３ｂ〜２２６ｂに供給される制御信号を、制御信号ＧＣＫ１（１）＿ｂ、ＧＣＫ１（２）＿ｂ、ＧＣＫ２（１）＿ｂ、ＧＣＫ２（２）＿ｂと表す。

よって、ゲートドライバ群１１０Ａの各ゲートドライバ１１０におけるＴＦＴ−Ｂ１のゲート端子には、制御信号ＧＣＫ１（１）＿ａとＧＣＫ２（１）＿ａの一方が供給される。ＴＦＴ−Ｂ２のゲート端子には、制御信号ＧＣＫ１（２）＿ａとＧＣＫ２（２）＿ａの一方が供給される。また、ゲートドライバ群１１０Ａの各ゲートドライバ１１０におけるＴＦＴ−Ｅのドレイン端子とＴＦＴ−Ｃのゲート端子には、制御信号ＧＣＫ１＿ａ又はＧＣＫ２＿ａが供給される。

ゲートドライバ群１１０Ｂの各ゲートドライバ１１０におけるＴＦＴ−Ｂ１のゲート端子には、制御信号ＧＣＫ１（１）＿ｂとＧＣＫ２（１）＿ｂの一方が供給される。ＴＦＴ−Ｂ２のゲート端子には、制御信号ＧＣＫ１（２）＿ｂとＧＣＫ２（２）＿ｂの一方が供給される。また、ゲートドライバ群１１０Ｂの各ゲートドライバ１１０におけるＴＦＴ−Ｅのドレイン端子とＴＦＴ−Ｃのゲート端子には、制御信号ＧＣＫ１＿ｂ又はＧＣＫ２＿ｂが供給される。

次に、本実施形態におけるゲート線１３Ｇの駆動方法について説明する。図２５Ａ〜２５Ｄは、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）を駆動する際のタイミングチャートである。表示制御回路４（図３参照）は、図２５Ａに示すように、第ｊフレームの開始時刻ｔ１において、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａと、制御信号ＧＣＫ１（１）＿ａ及びＧＣＫ２（１）＿ａとして、クロック信号ＣＫＡ、ＣＫＢを供給する。また、表示制御回路４は、時刻ｔ１において、制御信号ＧＣＫ１＿ｂ、ＧＣＫ２＿ｂ、ＧＣＫ１（２）＿ａ、ＧＣＫ２（２）＿ａ、ＧＣＫ１（１）＿ｂ、ＧＣＫ２（１）＿ｂ、ＧＣＫ１（２）＿ｂ、ＧＣＫ２（２）＿ｂとして、電位がＬレベルの動作停止信号を供給する。さらに、表示制御回路４は、時刻ｔ１において、ゲートドライバ群１１０Ａにおけるゲートドライバ１１０（１）（以下、ゲートドライバ１１０（Ａ＿１））のＴＦＴ−Ｂ１のドレイン端子に、ゲートスタートパルス信号ＧＳＰを供給する。

これにより、第ｊフレームにおいて、ゲートドライバ群１１０Ｂにおける各ゲートドライバ１１０と、ゲートドライバ群１１０Ａにおける各ゲートドライバ１１０のＴＦＴ−Ｂ２は動作を停止する。ゲートドライバ群１１０Ａの各ゲートドライバ１１０にはクロック信号ＣＫＡ、ＣＫＢが供給され、ゲートドライバ１１０（Ａ＿１）のＴＦＴ−Ｂ１のドレイン端子に、ゲートスタートパルス信号ＧＳＰが入力される。これにより、ゲートドライバ１１０（Ａ＿１）におけるｎｅｔＡ（Ａ＿１）がプリチャージされる。時刻ｔ２以降、時刻ｔ８まで、上述した第４実施形態と同様に、ゲートドライバ群１１０Ａの各ゲートドライバ１１０におけるＴＦＴ−Ｂ１、ＴＦＴ−Ｅ、ＴＦＴ−Ｃの動作に応じて、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）が順次駆動される。

第ｊフレームにおいて、ゲート線１３Ｇ（Ｍ）が選択状態に切り替えられた後、表示制御回路４（図３参照）は、時刻ｔ９のタイミングで、ゲートドライバ群１１０Ａ及びゲートドライバ群１１０Ｂに対し、リセット信号ＣＬＲを供給する。これにより、ゲートドライバ群１１０Ａ及びゲートドライバ群１１０Ｂの各々のゲートドライバ１１０におけるｎｅｔＡと、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）がＬレベルに充電される。

続いて、図２５Ｂに示すように、第ｊ＋１フレームの開始時刻ｔ１０において、表示制御回路４（図３参照）は、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａと、制御信号ＧＣＫ１（２）＿ａ及びＧＣＫ２（２）＿ａとして、クロック信号ＣＫＡ、ＣＫＢを各々供給する。また、表示制御回路４は、時刻ｔ１０において、制御信号ＧＣＫ１＿ｂ、ＧＣＫ２＿ｂ、ＧＣＫ１（１）＿ａ、ＧＣＫ２（１）＿ａ、ＧＣＫ１（１）＿ｂ、ＧＣＫ２（１）＿ｂ、ＧＣＫ１（２）＿ｂ、ＧＣＫ２（２）＿ｂとして、電位がＬレベルの動作停止信号を供給する。さらに、表示制御回路４は、時刻ｔ１０において、ゲートドライバ１１０（Ａ＿１）のＴＦＴ−Ｂ２のドレイン端子に、ゲートスタートパルス信号ＧＳＰを供給する。

これにより、第ｊ＋１フレームにおいて、ゲートドライバ群１１０Ｂにおける各ゲートドライバ１１０と、ゲートドライバ群１１０Ａにおける各ゲートドライバ１１０のＴＦＴ−Ｂ１は動作を停止する。ゲートドライバ群１１０Ａの各ゲートドライバ１１０にはクロック信号ＣＫＡ、ＣＫＢが供給される。そして、ゲートドライバ１１０（Ａ＿１）のＴＦＴ−Ｂ２のドレイン端子に、ゲートスタートパルス信号ＧＳＰが入力されると、ゲートドライバ１１０（Ａ＿１）におけるｎｅｔＡ（Ａ＿１）がプリチャージされる。

時刻ｔ１１以降、時刻ｔ１７まで、上述した第４実施形態と同様にして、ゲートドライバ群１１０Ａの各ゲートドライバ１１０におけるＴＦＴ−Ｂ２、ＴＦＴ−Ｅ、ＴＦＴ−Ｃの動作に応じて、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）が順次駆動される。

第ｊ＋１フレームにおいて、ゲート線１３Ｇ（Ｍ）が選択状態に切り替えられた後、表示制御回路４（図３参照）は、時刻ｔ１８のタイミングで、ゲートドライバ群１１０Ａ及びゲートドライバ群１１０Ｂに対し、リセット信号ＣＬＲを供給する。これにより、ゲートドライバ群１１０Ａ及びゲートドライバ群１１０Ｂの各々のゲートドライバ１１０におけるｎｅｔＡと、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）がＬレベルに充電される。

続いて、図２５Ｃに示すように、第ｊ＋２フレームの開始時刻ｔ１９において、表示制御回路４（図３参照）は、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａとして、電位がＬレベルの動作停止信号を供給する。そして、表示制御回路４（図３参照）は、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂとして、クロック信号ＣＫＡ、ＣＫＢを供給する。また、表示制御回路４は、制御信号ＧＣＫ１（１）＿ｂ及びＧＣＫ２（１）＿ｂとして、クロック信号ＣＫＡ、ＣＫＢを供給する。そして、表示制御回路４（図３参照）は、制御信号ＧＣＫ１（１）＿ａ、ＧＣＫ２（１）＿ａ、ＧＣＫ１（２）＿ａ、ＧＣＫ２（２）＿ａ、ＧＣＫ１（２）＿ｂ、ＧＣＫ２（２）＿ｂとして、電位がＬレベルの動作停止信号を供給する。さらに、表示制御回路４は、時刻ｔ１９において、ゲートドライバ群１１０Ｂにおけるゲートドライバ１１０（１）（以下、ゲートドライバ１１０（Ｂ＿１））のＴＦＴ−Ｂ１のドレイン端子に、ゲートスタートパルス信号ＧＳＰを供給する。

これにより、第ｊ＋２フレームにおいて、ゲートドライバ群１１０Ａと、ゲートドライバ群１１０Ｂにおける各ゲートドライバ１１０のＴＦＴ−Ｂ２は動作を停止する。ゲートドライバ群１１０Ｂの各ゲートドライバ１１０にはクロック信号ＣＫＡ、ＣＫＢが供給され、ゲートドライバ１１０（Ｂ＿１）のＴＦＴ−Ｂ１のドレイン端子に、ゲートスタートパルス信号ＧＳＰが入力されると、ゲートドライバ１１０（Ｂ＿１）におけるｎｅｔＡ（Ｂ＿１）がプリチャージされる。時刻ｔ１９以降、時刻ｔ２６まで、上述した第４実施形態と同様に、ゲートドライバ群１１０Ｂの各ゲートドライバ１１０におけるＴＦＴ−Ｂ１、ＴＦＴ−Ｅ、ＴＦＴ−Ｃの動作に応じて、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）が順次駆動される。

第ｊ＋２フレームにおいて、ゲート線１３Ｇ（Ｍ）が選択状態に切り替えられた後、表示制御回路４（図３参照）は、時刻ｔ２７のタイミングで、ゲートドライバ群１１０Ａ及びゲートドライバ群１１０Ｂに対し、リセット信号ＣＬＲを供給する。これにより、ゲートドライバ群１１０Ａ及びゲートドライバ群１１０Ｂの各々のゲートドライバ１１０におけるｎｅｔＡと、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）がＬレベルに充電される。

続いて、図２５Ｄに示すように、第ｊ＋３フレームの開始時刻ｔ２８において、表示制御回路４（図３参照）は、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａとして、電位がＬレベルの動作停止信号を供給する。そして、表示制御回路４（図３参照）は、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂとして、クロック信号ＣＫＡ及びＣＫＢを供給する。また、表示制御回路４は、制御信号ＧＣＫ１（２）＿ｂ及びＧＣＫ２（２）＿ｂとして、クロック信号ＣＫＡ及びＣＫＢを供給する。そして、表示制御回路４（図３参照）は、制御信号ＧＣＫ１（１）＿ａ、ＧＣＫ２（１）＿ａ、ＧＣＫ１（２）＿ａ、ＧＣＫ２（２）＿ａ、ＧＣＫ１（１）＿ｂ、ＧＣＫ２（１）＿ｂ、として、電位がＬレベルの動作停止信号を供給する。さらに、表示制御回路４は、時刻ｔ２８において、ゲートドライバ１１０（Ｂ＿１）のＴＦＴ−Ｂ２のドレイン端子に、ゲートスタートパルス信号ＧＳＰを供給する。

これにより、第ｊ＋３フレームにおいて、ゲートドライバ群１１０Ａと、ゲートドライバ群１１０Ｂにおける各ゲートドライバ１１０のＴＦＴ−Ｂ１は動作を停止する。ゲートドライバ群１１０Ｂの各ゲートドライバ１１０にはクロック信号ＣＫＡ及びＣＫＢが供給され、ゲートドライバ１１０（Ｂ＿１）のＴＦＴ−Ｂ２のドレイン端子に、ゲートスタートパルス信号ＧＳＰが入力されると、ゲートドライバ１１０（Ｂ＿１）におけるｎｅｔＡ（Ｂ＿１）がプリチャージされる。時刻ｔ２８以降、時刻ｔ３５まで、上述した第４実施形態と同様に、ゲートドライバ群１１０Ｂの各ゲートドライバ１１０におけるＴＦＴ−Ｂ２、ＴＦＴ−Ｅ、及びＴＦＴ−Ｃの動作に応じて、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）が順次駆動される。

このように、上述した第５実施形態では、所定期間ごとに、一のゲート線１３Ｇを駆動するいずれかのゲートドライバ１１０を動作させるとともに、動作させるゲートドライバ１１０において並列化されたＴＦＴ-Ｂ１とＴＦＴ-Ｂ２を交互に動作させる。そのため、第４実施形態と比べ、各ゲートドライバ１１０におけるＴＦＴのデューティ比が小さくなり、ＴＦＴの劣化を低減することができる。

＜第６実施形態＞
上述した第１実施形態において、ゲート線１３Ｇが駆動された際、動作を停止させたゲートドライバに、ゲート線１３Ｇの電位がノイズとして入力され、そのゲートドライバが誤動作する場合がある。本実施形態では、ゲート線１３Ｇの駆動によるノイズによって、動作を停止させたゲートドライバが誤動作することを防止する。

図２６は、本実施形態におけるゲートドライバが配置されたアクティブマトリクス基板２０ａを表す模式図である。この図の例では、ソース線１５Ｓ及び端子部１２ｓの図示は省略されている。以下、第１実施形態と異なる構成について説明する。

図２６に示すように、本実施形態では、領域２０１ａ、２０１ｂ、２０１ｃにおいて、ゲート線１３Ｇ（１）〜１３Ｇ（Ｍ）を各々駆動するゲートドライバ１２０が配置されている。以下、領域２０１ａに配置されているゲートドライバ１２０からなるゲートドライバ群をゲートドライバ群１２０Ａ、領域２０１ｂに配置されているゲートドライバ１２０からなるゲートドライバ群をゲートドライバ群１２０Ｂ、領域２０１ｃに配置されているゲートドライバ１２０からなるゲートドライバ群をゲートドライバ群１２０Ｃと称する。

図２７は、図２６に示す端子部１２ｇの構成例を示す模式図である。図２７において、図示を省略するが、端子部１２ｇは、第１実施形態と同様、表示制御回路４及び電源５（図３参照）と接続されている。図２７に示すように、端子部１２ｇには、配線１２３、１２４に加え、制御信号ＧＣＫ１＿ａ、ＧＣＫ２＿ａを各々供給する配線１２１ａ、１２２ａと、制御信号ＧＣＫ１＿ｂ、ＧＣＫ２＿ｂを各々供給する配線１２１ｂ、１２２ｂと、制御信号ＧＣＫ１＿ｃ、ＧＣＫ２＿ｃを各々供給する配線１２１ｃ、１２２ｃとが設けられている。また、端子部１２ｇには、制御信号ＡＣＬＲ（１）〜ＡＣＬＲ（３）を各々供給する配線３３１〜３３３が設けられている。

制御信号ＧＣＫ１＿ａ、ＧＣＫ２＿ａ、ＧＣＫ１＿ｂ、ＧＣＫ２＿ｂ、ＧＣＫ１＿ｃ、及びＧＣＫ２＿ｃと、制御信号ＡＣＬＲ（１）〜ＡＣＬＲ（３）は、表示制御回路４（図３参照）によって各配線に入力される。以下、制御信号ＡＣＬＲ（１）〜ＡＣＬＲ（３）を区別しないときは、制御信号ＡＣＬＲと称する。

ゲートドライバ群１２０Ａは、配線１５Ｌを介して、配線１２１ａ及び１２２ａと、配線３３２及び３３３とに接続されている。ゲートドライバ群１２０Ｂは、配線１５Ｌを介して、配線１２１ｂ及び１２２ｂと、配線３３１及び３３３とに接続されている。ゲートドライバ群１２０Ｃは、配線１５Ｌを介して、配線１２１ｃ及び１２２ｃと、配線３３１及び３３２とに接続されている。

配線１２１ｃ及び１２２ｃには、制御信号ＧＣＫ１＿ｃ及びＧＣＫ２＿ｃとして、上述した制御信号ＧＣＫ１及びＧＣＫ２と同様、図５に示したクロック信号ＣＫＡ及びＣＫＢ、又は電位がＬレベルの動作停止信号が供給される。

制御信号ＡＣＬＲ（１）〜ＡＣＬＲ（３）は、Ｌレベル又はＨレベルの電位を示す制御信号である。具体的には、制御信号ＡＣＬＲ（１）は、ゲートドライバ群１２０Ａの動作期間においてＨレベルの電位となり、ゲートドライバ群１２０Ａの非動作期間においてＬレベルの電位となる信号である。また、制御信号ＡＣＬＲ（２）は、ゲートドライバ群１２０Ｂの動作期間においてＨレベルの電位となり、ゲートドライバ群１２０Ｂの非動作期間においてＬレベルの電位となる信号である。制御信号ＡＣＬＲ（３）は、ゲートドライバ群１２０Ｃの動作期間においてＨレベルの電位となり、ゲートドライバ群１２０Ｃの非動作期間においてＬレベルの電位となる信号である。

次に、ゲートドライバ１２０の構成について説明する。図２８は、ゲートドライバ群１２０Ａにおけるゲートドライバ１２０の等価回路を示す図である。この例では、ゲートドライバ群１２０Ａにおけるゲート線１３Ｇ（ｎ）を駆動するゲートドライバ１２０（以下、ゲートドライバ１２０（Ａ＿ｎ））を示している。

図２８に示すように、ゲートドライバ１２０（Ａ＿ｎ）は、上述した図６に示すゲートドライバ１１の各素子に加え、ゲートドライバ１２０におけるｎｅｔＡ（以下、ｎｅｔＡ（Ａ＿ｎ））に接続された回路部１２０１を有する。

回路部１２０１は、Ｆ及びＧで表すＴＦＴ（以下、ＴＦＴ−Ｆ、ＴＦＴ−Ｇと称する）を含む。ＴＦＴ−Ｆのドレイン端子は、ｎｅｔＡ（Ａ＿ｎ）に接続されている。ＴＦＴ−Ｆのゲート端子は、制御信号ＡＣＬＲ（２）が供給され、ソース端子は、電源電圧信号ＶＳＳが供給される。また、ＴＦＴ−Ｇのドレイン端子は、ｎｅｔＡ（Ａ＿ｎ）に接続されている。ＴＦＴ−Ｇのゲート端子は、制御信号ＡＣＬＲ（３）が供給され、ソース端子は、電源電圧信号ＶＳＳが供給される。

第１実施形態のゲートドライバ１１の場合、他のゲートドライバ１１によってゲート線１３Ｇ（ｎ）が選択状態に切り替えられた際、ゲート線１３Ｇ（ｎ）の電位上昇によってキャパシタＣｂｓｔを介してｎｅｔＡ（Ａ＿ｎ）の電位が突き上げられる。そして、ＴＦＴ−Ｅのドレイン端子に入力されるクロック信号のＬレベルの電位がゲート線１３Ｇ（ｎ）に出力される。本実施形態では、ｎｅｔＡ（Ａ＿ｎ）に回路部１２０１が接続され、ゲートドライバ１２０（Ａ＿ｎ）の非動作期間において、Ｈレベルの制御信号ＡＣＬＲが回路部１２０１に供給される。ゲートドライバ１２０（Ａ＿ｎ）の非動作期間は、回路部１２０１におけるＴＦＴ−Ｆ及びＴＦＴ−Ｇの一方がオン状態となり、ｎｅｔＡ（Ａ＿ｎ）は電源電圧ＶＳＳ（Ｌレベル）に制御される。その結果、ゲートドライバ１２０（Ａ＿ｎ）の非動作期間において、ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｅのドレイン端子に入力されるクロック信号のＬレベルの電位がゲート線１３Ｇ（ｎ）に出力されず、ゲートドライバ１２０（Ａ＿ｎ）の誤動作を防止することができる。

図２９Ａ及び２９Ｂは、ゲートドライバ群１２０Ａの表示領域内の配置例を示す模式図である。図２９Ａ及び２９Ｂにおいて、便宜上、アルファベットＡ〜Ｇのみ記載し、”ＴＦＴ−”の表記を省略しているが、Ａ〜Ｇは、図２８に示したＴＦＴ−Ａ〜ＴＦＴ−Ｇに対応している。図２９Ａは、ゲート線１３Ｇ（ｎ−２）とゲート線１３Ｇ（ｎ）を各々駆動するゲートドライバ１２０の配置例を示している。図２９Ｂは、ゲート線１３Ｇ（ｎ−１）とゲート線１３Ｇ（ｎ＋３）を各々駆動するゲートドライバ１２０の配置例を示している。

図２９Ａに示すように、ゲート線１３Ｇ（ｎ−２）とゲート線１３Ｇ（ｎ）を各々駆動するゲートドライバ１２０のＴＦＴ−Ｂ及びＴＦＴ−Ｃのゲート端子は、制御信号ＧＣＫ２＿ａが供給される。そして、このゲートドライバ１２０のＴＦＴ−Ｅのドレイン端子には、制御信号ＧＣＫ１＿ａが供給される。また、図２９Ｂに示すように、ゲート線１３Ｇ（ｎ−１）とゲート線１３Ｇ（ｎ＋３）を各々駆動するゲートドライバ１２０のＴＦＴ−Ｂ及びＴＦＴ−Ｃのゲート端子は、制御信号ＧＣＫ１＿ａが供給される。そして、このゲートドライバ１２０のＴＦＴ−Ｅのドレイン端子には、制御信号ＧＣＫ２＿ａが供給される。図２９Ａ及び図２９Ｂに示すゲートドライバ群１２０Ａの各ゲートドライバ１２０のＴＦＴ−Ｆ及びＴＦＴ−Ｇのゲート端子は、制御信号ＡＣＬＲ（２）及びＡＣＬＲ（３）が各々供給される。

なお、ゲートドライバ群１２０Ｂ及びゲートドライバ群１２０Ｃの配置例はゲートドライバ群１２０Ａと同様であるが、回路部１２０１に供給される制御信号が異なる。つまり、ゲートドライバ群１２０Ｂのゲートドライバ１２０におけるＴＦＴ−Ｆ、ＴＦＴ−Ｇのゲート端子には、制御信号ＡＣＬＲ（１）、ＡＣＬＲ（３）が各々供給され、ゲートドライバ群１２０Ｃのゲートドライバ１２０におけるＴＦＴ−Ｆ、ＴＦＴ−Ｇのゲート端子には、制御信号ＡＣＬＲ（１）、ＡＣＬＲ（２）が各々供給される。

次に、ゲート線１３Ｇの駆動方法について説明する。図３０は、本実施形態におけるゲート線１３Ｇ（ｎ）の駆動タイミングを示すタイミングチャートである。この例では、ゲートドライバ群１２０Ａ〜１２０Ｃを、１フレームごとに、ゲートドライバ群１２０Ａ、１２０Ｂ、１２０Ｃの順に動作させ、ゲート線１３Ｇ（１）〜ゲート線１３Ｇ（Ｍ）を順次駆動する。以下、ゲートドライバ１２０（Ａ＿ｎ）の動作例について説明する。

図３０において、表示制御回路４（図３参照）は、第ｊフレームの間、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａとして、クロック信号ＣＫＡ及びＣＫＢを供給する。そして、表示制御回路４（図３参照）は、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂと制御信号ＧＣＫ１＿ｃ及びＧＣＫ２＿ｃとして、電位がＬレベルの動作停止信号を供給する。また、表示制御回路４は、Ｈレベルの制御信号ＡＣＬＲ（１）、Ｌレベルの制御信号ＡＣＬＲ（２）及び制御信号ＡＣＬＲ（３）を供給する。

これにより、ゲートドライバ群１２０Ｂ及び１２０Ｃの各ゲートドライバ１２０は動作を停止する。ゲートドライバ群１２０Ａの各ゲートドライバ１２０のＴＦＴ−Ｂ、ＴＦＴ−Ｃ、及びＴＦＴ−Ｅは、供給されるクロック信号ＣＫＡ及びＣＫＢに応じて動作し、ＴＦＴ−Ｆ及びＴＦＴ−Ｇは、制御信号ＡＣＬＲ（２）及び制御信号ＡＣＬＲ（３）に応じて動作する。

第ｊフレームの時刻ｔ１において、ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｂのドレイン端子に、ゲート線１３Ｇ（ｎ−１）のＨレベルの電位が入力され、ゲート端子に制御信号ＧＣＫ２＿ａ（ＣＫＢ）のＨレベルの電位が入力される。また、ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｅのドレイン端子に、制御信号ＧＣＫ１＿ａ（ＣＫＡ）のＬレベルの電位が入力され、ＴＦＴ−Ｃのゲート端子に、制御信号ＧＣＫ２＿ａ（ＣＫＢ）のＨレベルの電位が入力される。ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｆ及びＴＦＴ−Ｇのゲート端子には制御信号ＡＣＬＲ（２）及び制御信号ＡＣＬＲ（３）のＬレベルの電位が入力される。これによって、ＴＦＴ−Ｂ及びＴＦＴ−Ｃがオン状態、ＴＦＴ−Ｆ及びＴＦＴ−Ｇはオフ状態となり、ゲートドライバ１２０（Ａ＿ｎ）のｎｅｔＡ（Ａ＿ｎ）がプリチャージされる。

時刻ｔ２において、ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｂ及びＴＦＴ−Ｃのゲート端子に制御信号ＧＣＫ２＿ａ（ＣＫＢ）のＬレベルの電位が入力される。また、ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｅのドレイン端子に制御信号ＧＣＫ１＿ａ（ＣＫＡ）のＨレベルの電位が入力される。ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｆ及びＴＦＴ−Ｇのゲート端子には、制御信号ＡＣＬＲ（２）及び制御信号ＡＣＬＲ（３）のＬレベルの電位が入力される。これによって、ＴＦＴ−Ｂ及びＴＦＴ−Ｃがオフ状態、ＴＦＴ−Ｆ及びＴＦＴ−Ｇはオフ状態となる。そして、ｎｅｔＡ（Ａ＿ｎ）は制御信号ＧＣＫ１＿ａ（ＣＫＡ）のＨレベルの電位よりも高い電位に上昇し、ゲート線１３Ｇ（ｎ）が選択状態に切り替えられる。

時刻ｔ３以降も上記と同様にして、ゲートドライバ群１２０Ａのゲートドライバ１２０によってゲート線１３Ｇが順次駆動される。

第ｊフレームの後、第ｊ＋１フレームの開始時刻ｔ４において、表示制御回路４（図３参照）は、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａと制御信号ＧＣＫ１＿ｃ及びＧＣＫ２＿ｃとして、電位がＬレベルの動作停止信号を供給する。そして、表示制御回路４（図３参照）は、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂとしてクロック信号ＣＫＡ及びＣＫＢを供給する。また、表示制御回路４は、Ｌレベルの制御信号ＡＣＬＲ（１）及び制御信号ＡＣＬＲ（３）と、Ｈレベルの制御信号ＡＣＬＲ（２）を供給する。

これによって、ゲートドライバ群１２０Ａ及び１２０Ｃの各ゲートドライバ１２０は動作を停止し、ゲートドライバ群１２０Ｂの各ゲートドライバ１２０が動作してゲート線１３Ｇを駆動する。図３０に示すように、第ｊ＋１フレームの間は、ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｆには、Ｈレベルの制御信号ＡＣＬＲ（２）が入力されるため、ＴＦＴ−Ｆはオン状態となる。そのため、第ｊ＋１フレームの時刻ｔ５においてゲート線１３Ｇ（ｎ）が選択状態に切り替えられた際、ｎｅｔＡ（Ａ＿ｎ）の電位は電源電圧ＶＳＳ（Ｌレベル）に制御される。

次に、第ｊ＋１フレームの後、第ｊ＋２フレームの開始時刻ｔ６において、表示制御回路４（図３参照）は、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａと、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂとして、電位がＬレベルの動作停止信号を供給する。そして、表示制御回路４（図３参照）は、制御信号ＧＣＫ１＿ｃ及びＧＣＫ２＿ｃとしてクロック信号ＣＫＡ及びＣＫＢを供給する。また、表示制御回路４は、Ｌレベルの制御信号ＡＣＬＲ（１）及び制御信号ＡＣＬＲ（２）と、Ｈレベルの制御信号ＡＣＬＲ（３）を供給する。

これによって、ゲートドライバ群１２０Ａ及び１２０Ｂの各ゲートドライバ１２０は動作を停止し、ゲートドライバ群１２０Ｃの各ゲートドライバ１２０が動作してゲート線１３Ｇを駆動する。図３０に示すように、第ｊ＋２フレームの間は、ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｆには、Ｈレベルの制御信号ＡＣＬＲ（３）が入力されるため、ＴＦＴ−Ｇはオン状態となる。そのため、第ｊ＋２フレームの時刻ｔ７においてゲート線１３Ｇ（ｎ）が選択状態に切り替えられた際、ｎｅｔＡ（Ａ＿ｎ）の電位は電源電圧ＶＳＳ（Ｌレベル）に制御される。

上述の第６実施形態では、ゲートドライバ１２０の動作期間では、ゲートドライバ１２０におけるＴＦＴ−Ｆ及びＴＦＴ−Ｇはいずれもオフ状態となる。そして、ゲートドライバ１２０の非動作期間において、ＴＦＴ−Ｆ及びＴＦＴ−Ｇのいずれか一方がオン状態となるように、ＴＦＴ−Ｆ及びＴＦＴ−Ｇに制御信号ＡＣＬＲが供給される。そのため、ゲートドライバ１２０の非動作期間においてｎｅｔＡはＬレベルに制御され、ＴＦＴ−Ｅのドレイン端子に供給されるクロック信号のＬレベルの電位がゲート線１３Ｇに出力されることを防止することができる。

＜第６実施形態の応用例１＞
上述した第６実施形態のゲートドライバ１２０は、ｎｅｔＡの電位をＬレベルに制御する回路部１２０１として、ソース端子が電源電圧ＶＳＳに接地されたＴＦＴ−Ｆ及びＴＦＴ−Ｇを設ける例を説明したが、回路部１２０１を以下のように構成してもよい。

図３１は、本実施形態におけるゲートドライバ１２０（Ａ＿ｎ）の等価回路を示す図である。図３１に示すように、ゲートドライバ１２０（Ａ＿ｎ）における回路部１２０１は、Ｈで表したＴＦＴ（以下、ＴＦＴ−Ｈと称する）のみを含む。ＴＦＴ−Ｈのゲート端子は、ゲート線１３Ｇ（ｎ）に接続され、ソース端子はｎｅｔＡ（Ａ＿ｎ）に接続されている。また、ＴＦＴ−Ｈのドレイン端子は、ＴＦＴ−Ｅのドレイン端子と接続され、制御信号ＧＣＫ１が供給される。

図３２Ａ及び図３２Ｂは、本実施形態におけるゲートドライバ１２０の表示領域内の配置例を示す模式図である。図３２Ａ及び図３２Ｂにおいて、便宜上、アルファベットＡ〜Ｅ、Ｈのみ記載し、”ＴＦＴ−”の表記を省略しているが、Ａ〜Ｅ、Ｈは、図３１に示したＴＦＴ−Ａ〜ＴＦＴ−Ｅ、ＴＦＴ−Ｈに対応している。

図３２Ａは、ゲート線１３Ｇ（ｎ−２）とゲート線１３Ｇ（ｎ）を各々駆動するゲートドライバ１２０の配置例を示しており、図３２Ｂは、ゲート線１３Ｇ（ｎ−１）とゲート線１３Ｇ（ｎ＋３）を各々駆動するゲートドライバ１２０の配置例を示している。図３２Ａに示すように、ゲート線１３Ｇ（ｎ−２）とゲート線１３Ｇ（ｎ）を各々駆動するゲートドライバ１２０のＴＦＴ−Ｂ及びＴＦＴ−Ｃのゲート端子は制御信号ＧＣＫ２＿ａが供給される。そして、このゲートドライバ１２０のＴＦＴ−Ｅ及びＴＦＴ−Ｈのドレイン端子には制御信号ＧＣＫ１＿ａが供給される。また、図３２Ｂに示すように、ゲート線１３Ｇ（ｎ−１）とゲート線１３Ｇ（ｎ＋３）を各々駆動するゲートドライバ１２０のＴＦＴ−Ｂ及びＴＦＴ−Ｃのゲート端子は制御信号ＧＣＫ１＿ａが供給される。そして、このゲートドライバ１２０のＴＦＴ−Ｅ及びＴＦＴ−Ｈのドレイン端子には制御信号ＧＣＫ２＿ａが供給される。

次に、ゲート線１３Ｇの駆動方法について説明する。図３３は、本実施形態におけるゲート線１３Ｇ（ｎ）の駆動タイミングを示すタイミングチャートである。この例では、ゲートドライバ群１２０Ａ〜１２０Ｃを、１フレームごとに、ゲートドライバ群１２０Ａ、１２０Ｂ、１２０Ｃの順に動作させてゲート線１３Ｇを駆動する。以下、上述した第６実施形態と異なるゲートドライバ１２０（Ａ＿ｎ）の動作について説明する。

図３３に示すように、ゲートドライバ群１２０Ａの動作期間、つまり、第ｊフレームにおいて、時刻ｔ１のタイミングでゲートドライバ１２０（Ａ＿ｎ）のｎｅｔＡ（Ａ＿ｎ）がプリチャージされる。次に、時刻ｔ２のタイミングで、ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｅ及びＴＦＴ−Ｈのドレイン端子には制御信号ＧＣＫ１＿ａのＨレベルの電位が入力される。ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｈのゲート端子には、ゲート線１３Ｇ（ｎ）の電位が入力される。

時刻ｔ２のタイミングで、ゲート線１３Ｇ（ｎ）には、制御信号ＧＣＫ１＿ａ（ＣＫＡ）のＨレベルの電位が出力され、ＴＦＴ−Ｈのソース端子にはｎｅｔＡ（Ａ＿ｎ）の電位が入力される。ｎｅｔＡ（Ａ＿ｎ）の電位は、ＴＦＴ−Ｈのゲート端子及びドレイン端子に入力されるゲート線１３Ｇ（ｎ）及び制御信号ＧＣＫ１＿ａのＨレベルの電位よりも高いため、ＴＦＴ−Ｈはオフ状態となる。

次に、ゲートドライバ群１２０Ａの非動作期間である第ｊ＋１フレームにおいて、時刻ｔ３のタイミングで、ゲート線１３Ｇ（ｎ）が選択状態に切り替えられる。そして、第ｊフレームと同様、ゲートドライバ１２０（Ａ＿ｎ）ＴＦＴ−Ｈのゲート端子にはゲート線１３Ｇ（ｎ）の電位が入力され、ＴＦＴ−Ｈはオン状態となる。第ｊ＋１フレームの間、ＴＦＴ−Ｈのドレイン端子には電位がＬレベルの動作停止信号が入力される。そのため、ゲート線１３Ｇ（ｎ）が選択状態に切り替えられる時刻ｔ３において、ｎｅｔＡ（Ａ＿ｎ）はＬレベルの電位が入力される。

第ｊ＋２フレームにおいても、第ｊ＋１フレームと同様、時刻ｔ４のタイミングで、ゲート線１３Ｇ（ｎ）が選択状態に切り替えられ、ＴＦＴ−Ｈはオン状態となる。第ｊ＋２フレームの間、ＴＦＴ−Ｈのドレイン端子には電位がＬレベルの動作停止信号が入力される。そのため、時刻ｔ４において、ｎｅｔＡ（Ａ＿ｎ）はＬレベルの電位が入力される。

上述した第６実施形態では、３フレームのうちの２フレームの期間において、回路部１２０１のＴＦＴ−Ｆ及びＴＦＴ−Ｇはオン状態に切り替えられる。上述の応用例１の場合、ＴＦＴ−Ｈは、３フレームに２回だけオン状態に切り替えられる。そのため、上述した第６実施形態と比べ、回路部１２０１のＴＦＴの劣化が抑制され、より広い動作マージンで回路部１２０１を動作させることができる。

＜応用例１の変形例＞
上述した応用例１において、上述した第３実施形態と同様、１フレームごとに複数のゲートドライバ群を同期させて動作させてもよい。

図３４は、本実施形態におけるゲート線１３Ｇ（ｎ）の駆動タイミングを示すタイミングチャートである。図３４では、１フレームごとに、ゲートドライバ群１２０Ａ及び１２０Ｂ、ゲートドライバ群１２０Ｂ及び１２０Ｃ、ゲートドライバ群１２０Ａ及び１２０Ｃの各組のゲートドライバを同期して動作させる例を示している。以下、ゲートドライバ群１２０Ｂ及び１２０Ｃにおけるゲート線１３Ｇ（ｎ）を駆動するゲートドライバ１２０をゲートドライバ１２０（Ｂ＿ｎ）、及びゲートドライバ１２０（Ｃ＿ｎ）と称する。

図３４に示すように、第ｊフレームでは、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａと、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂとしてクロック信号ＣＫＡ及びＣＫＢが供給される。そして、制御信号ＧＣＫ１＿ｃ及びＧＣＫ２＿ｃとして、電位がＬレベルの動作停止信号が供給される。上述した応用例１と同様、時刻ｔ１のタイミングで、ゲート線１３Ｇ（ｎ）は、制御信号ＧＣＫ１（ＣＫＡ）のＨレベルの電位が出力される。そして、ゲートドライバ１２０（Ａ＿ｎ）及びゲートドライバ１２０（Ｂ＿ｎ）におけるＴＦＴ−Ｈのソース端子には、ｎｅｔＡ（Ａ＿ｎ）及びゲートドライバ１２０（Ｂ＿ｎ）におけるｎｅｔＡ（ｎ）（以下、ｎｅｔＡ（Ｂ＿ｎ））の電位が各々入力される。ｎｅｔＡ（Ａ＿ｎ）及びｎｅｔＡ（Ｂ＿ｎ）の電位は、このＴＦＴ−Ｈのゲート端子及びドレイン端子に入力されるゲート線１３Ｇ（ｎ）及びクロック信号ＣＫＡのＨレベルの電位よりも高い。そのため、このＴＦＴ−Ｈはオフ状態となる。

第ｊ＋１フレームでは、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂ、制御信号ＧＣＫ１＿ｃ及びＧＣＫ２＿ｃとしてクロック信号が供給される。そして、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａとして、電位がＬレベルの動作停止信号が供給される。時刻ｔ３のタイミングで、第ｊフレームと同様、ゲートドライバ１２０（Ａ＿ｎ）におけるＴＦＴ−Ｈのゲート端子にはゲート線１３Ｇ（ｎ）のＨレベルの電位が入力される。そして、このＴＦＴ−Ｈのドレイン端子には、電位がＬレベルの動作停止信号が入力される。そのため、時刻ｔ２において、ｎｅｔＡ（Ａ＿ｎ）はＬレベルの電位が入力される。

第ｊ＋２フレームでは、制御信号ＧＣＫ１＿ａ、ＧＣＫ２＿ａ、ＧＣＫ１＿ｃ、ＧＣＫ２＿ｃとしてクロック信号ＣＫＡ及びＣＫＢが供給される。そして、制御信号ＧＣＫ１＿ｂ、ＧＣＫ２＿ｂとして、電位がＬレベルの動作停止信号が供給される。第ｊフレームと同様、時刻ｔ３のタイミングで、ゲートドライバ１２０（Ａ＿ｎ）及びゲートドライバ１２０（Ｃ＿ｎ）におけるＴＦＴ−Ｈのソース端子には、ｎｅｔＡ（Ａ＿ｎ）及びゲートドライバ１２０（Ｃ＿ｎ）におけるｎｅｔＡ（ｎ）（以下、ｎｅｔＡ（Ｃ＿ｎ））の電位が各々入力される。ｎｅｔＡ（Ａ＿ｎ）及びｎｅｔＡ（Ｃ＿ｎ）の電位は、ＴＦＴ−Ｈのゲート端子及びドレイン端子に入力されるゲート線１３Ｇ（ｎ）及び制御信号ＧＣＫ１＿ａ（ＣＫＡ）のＨレベルの電位よりも高い。これにより、ｎｅｔＡ（Ａ＿ｎ）及びゲートドライバ１２０（Ｃ＿ｎ）におけるＴＦＴ−Ｈは、オフ状態となる。

上述した応用例１では、一のゲート線１３Ｇを１つのゲートドライバ１２０によって駆動する。本変形例では、一のゲート線１３Ｇを２つのゲートドライバ１２０によって駆動する。そのため、本変形例では、応用例１と比べて、ゲート線１３Ｇを駆動する負荷を分散することができる。その結果、出力バッファとして機能するＴＦＴ−Ｅのチャネル幅を小さくすることができる。

＜第６実施形態の応用例２＞
上述した第６実施形態のゲートドライバ１２０は、２相のクロック信号ＣＫＡ、ＣＫＢが供給される例を説明した。上述した第２実施形態のように４相のクロック信号(図１３参照)が供給される場合には、ゲートドライバ１２０における回路部１２０１を以下のように構成してもよい。

図３５は、本実施形態における、ゲートドライバ群１２０Ａのゲートドライバ１２０の等価回路を示す図である。図３５に示すように、ゲートドライバ１２０は、ｎｅｔＡ（Ａ＿ｎ）に回路部１２０１が設けられている点を除いて上述した図１４に示すゲートドライバ１１と同様の構成となっている。回路部１２０１は、Ｉで表したＴＦＴ（以下、ＴＦＴ−Ｉと称する）を含む。ＴＦＴ−Ｉのゲート端子は、ゲート線１３Ｇ（ｎ−１）に接続され、ソース端子はｎｅｔＡ（Ａ＿ｎ）に接続され、ドレイン端子には、制御信号ＧＣＫ４＿ａ（ＣＫＢ[２]）が供給される。

図３６Ａ〜３６Ｄは、本実施形態におけるゲートドライバ１２０の表示領域内の配置例を示す模式図である。図３６Ａは、ゲート線１３Ｇ（ｎ）とゲート線１３Ｇ（ｎ＋４）を各々駆動するゲートドライバ１２０（以下、ゲートドライバ１２０（ｎ）、ゲートドライバ１２０（ｎ＋４））の配置例を示している。図３６Ａに示すように、ゲートドライバ１２０（ｎ）とゲートドライバ１２０（ｎ＋４）のＴＦＴ−Ｂ、ＴＦＴ−Ｃのゲート端子には、制御信号ＧＣＫ３＿ａが供給される。そして、これらゲートドライバのＴＦＴ−Ｅのドレイン端子には、制御信号ＧＣＫ１＿ａが供給される。また、これらゲートドライバのＴＦＴ−Ｉのドレイン端子には、制御信号ＧＣＫ４＿ａが供給される。

図３６Ｂは、ゲート線１３Ｇ（ｎ＋１）とゲート線１３Ｇ（ｎ＋５）を各々駆動するゲートドライバ１２０（以下、ゲートドライバ１２０（ｎ＋１）、ゲートドライバ１２０（ｎ＋５））の配置例を示している。図３６Ｂに示すように、ゲートドライバ１２０（ｎ＋１）とゲートドライバ１２０（ｎ＋５）のＴＦＴ−Ｂ、ＴＦＴ−Ｃのゲート端子には、制御信号ＧＣＫ４＿ａが供給される。そして、これらゲートドライバのＴＦＴ−Ｅのドレイン端子には、制御信号ＧＣＫ２＿ａが供給される。また、これらゲートドライバのＴＦＴ−Ｉのドレイン端子には、制御信号ＧＣＫ１＿ａが供給される。

図３６Ｃは、ゲート線１３Ｇ（ｎ＋２）を駆動するゲートドライバ１２０（以下、ゲートドライバ１２０（ｎ＋２））の配置例を示している。図３６Ｃに示すように、ゲートドライバ１２０（ｎ＋２）のＴＦＴ−Ｂ、ＴＦＴ−Ｃのゲート端子には、制御信号ＧＣＫ１＿ａが供給される。そして、このゲートドライバのＴＦＴ−Ｅのドレイン端子には、制御信号ＧＣＫ３＿ａが供給される。また、このゲートドライバのＴＦＴ−Ｉのドレイン端子には、制御信号ＧＣＫ２＿ａが供給される。

図３６Ｄは、ゲート線１３Ｇ（ｎ＋３）を駆動するゲートドライバ１２０（以下、ゲートドライバ１２０（ｎ＋３））の配置例を示している。図３６Ｄに示すように、ゲートドライバ１２０（ｎ＋３）のＴＦＴ−Ｂ、ＴＦＴ−Ｃのゲート端子には、制御信号ＧＣＫ２＿ａが供給される。そして、このゲートドライバのＴＦＴ−Ｅのドレイン端子には、制御信号ＧＣＫ４＿ａが供給される。また、このゲートドライバのＴＦＴ−Ｉのドレイン端子には、制御信号ＧＣＫ３＿ａが供給される。

次に、ゲート線１３Ｇの駆動方法について説明する。図３７は、本実施形態におけるゲート線１３Ｇ（ｎ）の駆動タイミングを示すタイミングチャートである。この例では、第２実施形態と同様、１フレームごとに、ゲートドライバ群１２０Ａとゲートドライバ群１２０Ｂを交互に動作させてゲート線１３Ｇを駆動する。以下、上述した第６実施形態と異なるゲートドライバ１２０（Ａ＿ｎ）（図３５参照）の動作について説明する。

ゲートドライバ群１２０Ａを動作させる第ｊフレームにおいて、時刻ｔ１のタイミングでゲート線１３Ｇ（ｎ−２）が選択状態に切り替えられる。そして、ゲートドライバ１２０（Ａ＿ｎ）におけるＴＦＴ−Ｂのドレイン端子に、ゲート線１３Ｇ（ｎ−２）のＨレベルの電位が入力され、ゲート端子に制御信号ＧＣＫ３＿ａ（ＣＫＢ［１］）のＨレベルの電位が入力される。このとき、制御信号ＧＣＫ１＿ａ（ＣＫＡ［１］）の電位はＬレベル、制御信号ＧＣＫ３＿ａ（ＣＫＢ［１］）の電位ははＨレベルである。そのため、ｎｅｔＡ（Ａ＿ｎ）は、（Ｈレベルの電位−ＴＦＴ−Ｂの閾値電圧）の電位にプリチャージされる。

次に、時刻ｔ２において、ゲート線１３Ｇ（ｎ−１）が選択状態に切り替えられる。そして、ゲートドライバ１２０（Ａ＿ｎ）におけるＴＦＴ−Ｉのゲート端子に、ゲート線１３Ｇ（ｎ−１）のＨレベルの電位が入力される。また、ゲートドライバ１２０（Ａ＿ｎ）におけるＴＦＴ−Ｉのドレイン端子に、制御信号ＧＣＫ４＿ａ（ＣＫＢ［２］）のＨレベルの電位が入力される。そして、このＴＦＴ−Ｉのソース端子に、ｎｅｔＡ（Ａ＿ｎ）の電位が入力される。このとき、制御信号ＧＣＫ１＿ａの電位ははＬレベル、制御信号ＧＣＫ３＿ａ（ＣＫＢ［１］）の電位はＨレベルである。そのため、ｎｅｔＡ（Ａ＿ｎ）は、（Ｈレベルの電位−ＴＦＴ−Ｂの閾値電圧）の電位を維持する。

続いて、時刻ｔ３において、制御信号ＧＣＫ１＿ａ（ＣＫＡ［１］）がＨレベル、制御信号ＧＣＫ３＿ａ（ＣＫＢ［１］）がＬレベルに遷移する。そして、ゲートドライバ１２０（Ａ＿ｎ）のＴＦＴ−Ｅのドレイン端子に制御信号ＧＣＫ１＿ａのＨレベルの電位が入力される。これにより、ｎｅｔＡ（Ａ＿ｎ）は、制御信号ＧＣＫ１＿ａのＨレベルよりも高い電位に充電される。このゲートドライバのＴＦＴ−Ｉのソース端子は、Ｈレベルよりも高いｎｅｔＡ（Ａ＿ｎ）の電位が入力されるためオフ状態となる。そして、このゲートドライバのＴＦＴ−Ｃはオフ状態のため、ゲート線１３Ｇ（ｎ）に制御信号ＧＣＫ１＿ａのＨレベルの電位が出力される。

時刻ｔ４〜ｔ５において、ＴＦＴ−Ｉはオフ状態となり、制御信号ＧＣＫ１＿ａ（ＣＫＡ［１］）の電位はＨレベル、制御信号ＧＣＫ３＿ａ（ＣＫＢ［１］）の電位はＬレベルを維持する。そのため、ゲート線１３Ｇ（ｎ）は、Ｈレベルの電位を維持する。

ゲートドライバ群１２０Ａが非動作期間となる第ｊ＋１フレームの時刻ｔ６において、ゲート線１３Ｇ（ｎ−２）が選択状態に切り替えられる。そして、ゲートドライバ１２０（Ａ＿ｎ）には、制御信号ＧＣＫ１＿ａ〜ＧＣＫ４＿ａとして、電位がＬレベルの動作停止信号が供給されている。そのため、ｎｅｔＡ（Ａ＿ｎ）はＬレベルを維持する。

時刻ｔ７において、ゲート線１３Ｇ（ｎ−１）が選択状態に切り替えられる。そして、ＴＦＴ−Ｉのゲート端子に、Ｈレベルのゲート線１３Ｇ（ｎ−１）が入力され、ＴＦＴ−Ｉはオン状態に切り替えられる。ＴＦＴ−Ｉのドレイン端子には、制御信号ＧＣＫ４＿ａ（ＣＫＢ［２］）のＬレベルの電位が入力される。そして、このＬレベルの電位は、ｎｅｔＡ（Ａ＿ｎ）に入力される。

時刻ｔ７〜ｔ９まで、ＴＦＴ−Ｉはオン状態を維持する。第ｊ＋１フレームの間、ＴＦＴ−Ｉのドレイン端子には、制御信号ＧＣＫ４＿ａ（ＣＫＢ［２］）のＬレベルの電位が入力されている。そのため、ゲート線１３Ｇ（ｎ）の駆動期間において、ｎｅｔＡ（Ａ＿ｎ）をＬレベルの電位に維持することができる。

上述した応用例２では、１フレームごとに、４相のクロック信号をゲートドライバ群１２０Ａとゲートドライバ群１２０Ｂに交互に供給する。そのため、第６実施形態と比べてクロック信号の周波数を小さくすることができる。また、回路部１２０１によって、非動作期間におけるゲートドライバ１２０のｎｅｔＡの電位をＬレベルに維持することができる。その結果、ゲート線１３Ｇが駆動される際のゲートドライバ１２０の誤動作を防止することができる。

＜第７実施形態＞
上述した第１実施形態〜第６実施形態では、各ゲートドライバに入力する制御信号を供給するための配線をゲートドライバ群ごとに端子部１２ｇに設ける例を説明した。例えば、図４に例示した端子部１２ｇには、ゲートドライバ群１１Ａと１１Ｂの各々に制御信号ＧＣＫ１、ＧＣＫ２を供給する配線が２本ずつ設けられている。つまり、ゲートドライバ群ごとの制御信号の配線数Ｈ（Ｈは自然数：Ｈ≧２）に、ゲートドライバ群の数Ｋ個（Ｋは自然数：Ｋ≧１）を乗算したＨ×Ｋ本の配線が必要となる。配線数が多くなるほど、端子部１２ｇが配置される額縁領域が大きくなる。そのため、本実施形態では、配線をスイッチで分岐させることにより狭額縁化を図る。

ここで、このような例を図３８Ａに示す。図３８Ａに示すように、端子部２２ｇにおいて、制御信号ＧＣＫ１、ＧＣＫ２、リセット信号ＣＬＲ、電源電圧信号ＶＳＳを供給する配線１２１〜１２４と、スイッチ信号ＳＷ１、ＳＷ２を各々供給する配線３１１、３１２とを設ける。

図３８Ｂは、図３８Ａに示すスイッチ部３１，３２の構成例を示す模式図である。図３８Ｂに示すように、スイッチ部３１は、ゲートドライバ群１１Ａ及び配線３１１，３１２と接続される。スイッチ部３２は、ゲートドライバ群１１Ｂ及び配線３１１，３１２と接続されている。スイッチ部３１は、ゲートドライバ群１１Ａと配線１２１，１２２，１２４とを接続するためのスイッチング素子を有する。スイッチ部３２は、ゲートドライバ群１１Ｂと配線１２１，１２２，１２４とを接続するためのスイッチング素子Ｔ１〜Ｔ８，Ｒ１〜Ｒ８を有する。

スイッチ部３１は、ゲートドライバ群１１Ａに制御信号ＧＣＫ１，ＧＣＫ２を供給する配線１５Ｌと配線１２１，１２２との間を、Ｈレベルのスイッチ信号ＳＷ１が入力された場合に、スイッチング素子Ｔ１〜Ｔ４を介して導通状態に切り替える。また、Ｌレベルのスイッチ信号ＳＷ１が入力された場合に、スイッチング素子Ｔ１〜Ｔ４を介して非導通状態に切り替える。また、スイッチ部３１は、ゲートドライバ群１１Ａに制御信号ＶＳＳを供給する配線１５Ｌと配線１２４の間を、Ｈレベルのスイッチ信号ＳＷ２が入力された場合に、スイッチング素子Ｔ５〜Ｔ８を介して導通状態に切り替える。また、Ｌレベルのスイッチ信号ＳＷ２が入力された場合にスイッチング素子Ｔ５〜Ｔ８を介して非導通状態に切り替える。

一方、スイッチ部３２は、ゲートドライバ群１１Ｂに制御信号ＶＳＳを供給する配線１５Ｌと配線１２４との間を、Ｈレベルのスイッチ信号ＳＷ１が入力された場合に、スイッチング素子Ｒ１〜Ｒ４を介して導通状態に切り替える。また、スイッチ部３２は、Ｌレベルのスイッチ信号ＳＷ１が入力された場合、スイッチング素子Ｒ１〜Ｒ４を介して、配線１５Ｌと配線１２４との間を非導通状態に切り替える。さらに、スイッチ部３２は、ゲートドライバ群１１Ｂに制御信号ＧＣＫ１，ＧＣＫ２を供給する配線１５Ｌと配線１２１，１２２との間を、Ｈレベルのスイッチ信号ＳＷ２が入力された場合に、スイッチング素子Ｒ５〜Ｒ８を介して導通状態に切り替える。また、スイッチ部３２は、Ｌレベルのスイッチ信号ＳＷ２が入力された場合、スイッチング素子Ｒ５〜Ｒ８を介して、配線１５Ｌと配線１２１，１２２との間を非導通状態に切り替える。

表示制御回路２４は、ゲートドライバ群１１Ａの動作期間では、Ｈレベルのスイッチ信号ＳＷ１を配線３１１に入力し、Ｌレベルのスイッチ信号ＳＷ２を配線３１２に入力する。また、ゲートドライバ群１１Ｂの動作期間では、Ｌレベルのスイッチ信号ＳＷ１を配線３１１に入力し、Ｈレベルのスイッチ信号ＳＷ２を配線３１２に入力する。

図３８Ａ及び３８Ｂの例では、２相のクロック信号を供給する例であるため、図４の例と同じ配線数となる。第２実施形態のように各ゲートドライバに対して４相のクロック信号を供給する場合には、ゲートドライバ群ごとに、４相のクロック信号を供給する４本の配線が必要となる。ゲートドライバ群が２つの場合、クロック信号を供給するための配線が計８本必要となるが、上記第７実施形態のように構成する場合、クロック信号を供給する４本の配線とスイッチ信号を供給する２本の配線を設けるだけでよい。その結果、アクティブマトリクス基板２０ａにおいて、端子部２２ｇが設けられる額縁領域を小さくすることができる。

以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形、又は組み合わせて実施することが可能である。以下、本発明の変形例について説明する。

＜変形例＞
（１）上述した第１実施形態及び第２実施形態、第５実施形態では、各ゲート線１３Ｇを駆動するためのゲートドライバを２つずつ設ける例を説明したが、一のゲート線１３Ｇを駆動するためのゲートドライバは３つ以上であってもよい。３つ以上のゲートドライバが設けられている場合、所定期間ごとに、３つのゲートドライバのいずれかのゲートドライバにおいて、スイッチング素子をオンの状態に切り替える動作を行わせる。そして、他のゲートドライバにおけるスイッチング素子をオフの状態に維持するように制御すればよい。

（２）上述した第２実施形態では、４相のクロック信号を各ゲートドライバ群に供給する例を説明したが、例えば、互いに位相が異なる８相のクロック信号を各ゲートドライバ群に供給してもよい。この場合、隣接するゲート線１３Ｇを駆動するゲートドライバの各々に供給されるクロック信号は、前段又は後段のゲート線１３Ｇを駆動するゲートドライバに対するクロック信号と位相が１／８周期ずれたクロック信号が供給される。

（３）上述した第６実施形態では、３つのゲートドライバ群１２０Ａ、１２０Ｂ、１２０Ｃが設けられている例を説明したが、２つのゲートドライバ群が設けられている場合、回路部１２０１は、ＴＦＴ−Ｆ又はＴＦＴ−Ｇを備えていればよい。例えば、ゲートドライバ群１２０Ａ、１２０Ｂが設けられ、回路部１２０１として、ＴＦＴ-Ｆを設ける場合、ゲートドライバ１２０（Ａ＿ｎ）におけるＴＦＴ−Ｆのゲート端子に制御信号ＡＣＬＲ（２）を供給すればよい。一方、ゲートドライバ群１２０Ｂにおけるゲートドライバ１２０（Ｂ＿ｎ）におけるＴＦＴ-Ｆのゲート端子には、制御信号ＡＣＬＲ（１）を供給すればよい。

（４）上述した第６実施形態等（第６実施形態、応用例１及びその変形例、応用例２）において、ゲートドライバ１２０は表示領域の外側に設けられていてもよい。ゲートドライバ１２０が表示領域内に設けられているか否かに関わらず、ゲート線１３Ｇの駆動により、動作を停止させているゲートドライバ１２０のｎｅｔＡにゲート線１３Ｇの電位がノイズとして入力されると、ゲートドライバ１２０が誤動作する。例えば、ゲート線１３Ｇの一端側の額縁領域において、ゲート線１３Ｇごとに複数のゲートドライバ１２０を設ける場合、上述した第６実施形態等と比べ、額縁領域が大きくなり、ＴＦＴが外気等の影響を受けやすくなる。しかしながら、ゲート線１３Ｇの駆動によるゲートドライバ１２０の誤動作を回路部１２０１によって防止することができる。

（５）上述した第１実施形態では、図４に示すように、端子部１２ｇに配線１２４を介して電源電圧信号ＶＳＳを供給し、端子部１２ｇから配線１５Ｌを介してゲートドライバ１１に電源電圧信号ＶＳＳを供給する例を説明したが、以下のように構成してもよい。

図３９は、本変形例における端子部１２ｇの概略構成を示す図である。図３９に示すように、本変形例では、ゲートドライバ群１１Ａのゲートドライバ１１は、配線１２４（図４参照）に替えて、配線１２１ｂと接続されている。また、ゲートドライバ群１１Ｂのゲートドライバ１１は、配線１２４に替えて、配線１２１ａと接続されている。つまり、ゲートドライバ群１１Ａのゲートドライバ１１は、電源電圧信号ＶＳＳに替えて、制御信号ＧＣＫ１＿ｂが供給される。ゲートドライバ群１１Ｂのゲートドライバ１１は、電源電圧信号ＶＳＳに替えて、制御信号ＧＣＫ１＿ａが供給される。以下、具体的に説明する。

図４０Ａは、ゲートドライバ群１１Ａのゲートドライバ１１（ｎ）の等価回路を示している。また、図４０Ｂは、ゲートドライバ群１１Ａにおける一部のゲートドライバ１１の配置例を示す模式図である。図４０Ａ、４０Ｂに示すように、ゲートドライバ群１１Ａのゲートドライバ１１は、ＴＦＴ−Ａ、ＴＦＴ−Ｄ、及びＴＦＴ−Ｃのソース端子に制御信号ＧＣＫ１＿ｂが供給される信号を除き、上述した図６及び図７に示すゲートドライバ群１１Ａのゲートドライバ１１と同様である。

上述の図９に示すように、制御信号ＧＣＫ１＿ａ、ＧＣＫ２＿ａとしてクロック信号が供給されている間（第１動作期間、第３動作期間）は、制御信号ＧＣＫ１＿ｂ、ＧＣＫ２＿ｂとして、電位がＬレベルの動作停止信号が供給される。従って、ゲートドライバ群１１ＡのＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に制御信号ＧＣＫ１＿ｂを供給することで、ゲートドライバ群１１Ａの動作期間中、電源電圧信号ＶＳＳと同電位の信号をこれらＴＦＴに供給することができる。

なお、制御信号ＧＣＫ１＿ａ、ＧＣＫ２＿ａとして動作停止信号が供給されている間（第２動作期間、第４動作期間）は、制御信号ＧＣＫ１＿ｂ、ＧＣＫ２＿ｂとしてクロック信号が供給される。しかしながら、この間、ゲートドライバ群１１Ａは動作しないため、制御信号ＧＣＫ１＿ｂ、ＧＣＫ２＿ｂの電位変動の影響を受けない。

また、ゲートドライバ群１１Ｂのゲートドライバ１１のＴＦＴ−Ａ、ＴＦＴ−Ｄ、及びＴＦＴ−Ｃのソース端子に、ゲートドライバ群１１Ａとは逆に、制御信号ＧＣＫ１＿ａを供給する。これによりゲートドライバ群１１Ｂの動作期間中、電源電圧信号ＶＳＳと同電位の信号をこれらＴＦＴに供給することができる。

この例では、ゲートドライバ群１１Ａのゲートドライバ１１におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ、及びＴＦＴ−Ｃのソース端子に対し、制御信号ＧＣＫ１＿ｂを供給する例を説明した。但し、上記制御信号ＧＣＫ１＿ｂと同様の理由から、制御信号ＧＣＫ２＿ｂがこれらＴＦＴのソース端子に供給されてもよい。また、ゲートドライバ群１１Ｂのゲートドライバ１１におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に対し、制御信号ＧＣＫ１＿ａを供給する例を説明した。但し、上記制御信号ＧＣＫ１＿ａと同様の理由から、制御信号ＧＣＫ２＿ａがこれらＴＦＴのソース端子に供給されてもよい。

すなわち、ゲートドライバ１１におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に、当該ゲートドライバ１１の動作期間においてＬレベルの電位となる制御信号が供給される配線と接続されていればよい。このように構成することで、動作中のゲートドライバ１１によって、所定のタイミングで、ゲート線１３Ｇを非選択の状態にすることができる。そして、端子部１２ｇにおける配線を削減でき、端子部１２ｇが配置される額縁領域の狭額縁化を図ることができる。

なお、本変形例では、ゲートドライバ１１におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのすべてのソース端子に、当該ゲートドライバ１１の動作期間にＬレベルの電位となる制御信号が供給される例を説明したが、この構成に限定されない。つまり、これらＴＦＴのうち少なくとも１つのＴＦＴのソース端子に、当該ゲートドライバ１１の動作期間にＬレベルの電位となる制御信号が供給されていればよい。

（６）上述した第２実施形態において、上記変形例（５）と同様、ゲートドライバ１１のＴＦＴ−Ａのソース端子、ＴＦＴ−Ｄのドレイン端子、及びＴＦＴ−Ｃのドレイン端子を、当該ゲートドライバ１１の動作期間にＬレベルの電位となる制御信号が供給される配線と接続してもよい。

具体的には、図４１Ａ及び図４１Ｂに示すように、例えば、ゲートドライバ群１１Ａのゲートドライバ１１におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に、制御信号ＧＣＫ１＿ｂが供給されるように構成してもよい。上述の図１６Ａに示すように、ゲートドライバ群１１Ａの動作期間（第ｊフレーム）に、制御信号ＧＣＫ１＿ｂ〜ＧＣＫ４＿ｂとして動作停止信号が供給される。従って、ゲートドライバ群１１Ａのゲートドライバ１１におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に、電源電圧信号ＶＳＳと同電位の信号を供給することができる。

一方、ゲートドライバ群１１Ｂのゲートドライバ１１におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子には、ゲートドライバ群１１Ａとは逆に、制御信号ＧＣＫ１＿ａが供給されるように構成してもよい。上述の図１６Ｂに示すように、ゲートドライバ群１１Ｂの動作期間（第ｊ＋１フレーム）に、制御信号ＧＣＫ１＿ａ〜ＧＣＫ４＿ａとして動作停止信号が供給される。そのため、このように構成することで、ゲートドライバ群１１Ｂの動作期間中、これらＴＦＴに電源電圧信号ＶＳＳと同電位の信号を供給することができる。

なお、ゲートドライバ群１１Ａのゲートドライバ１１のＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子は、制御信号ＧＣＫ１＿ｂ〜ＧＣＫ４＿ｂのいずれかが供給されればよい。また、ゲートドライバ群１１Ｂのゲートドライバ１１のＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子は、制御信号ＧＣＫ１＿ａ〜ＧＣＫ４＿ａのいずれかが供給されればよい。

（７）上述した第３実施形態において、上記変形例（５）と同様、ゲートドライバ１１のＴＦＴ−Ａ、ＴＦＴ−Ｄ、及びＴＦＴ−Ｃのソース端子を、当該ゲートドライバ１１の動作期間にＬレベルの電位となる制御信号が供給される配線と接続してもよい。

具体的には、ゲートドライバ群１１Ａのゲートドライバ１１は、電源電圧信号ＶＳＳが供給される配線１２４（図１８参照）に替えて、図４２に示すように、制御信号ＧＣＫ１＿ｂ又はＧＣＫ２＿ｂが供給される配線１２１ｂ又は１２２ｂと接続する。

また、ゲートドライバ群１１Ｂのゲートドライバ１１は、電源電圧信号ＶＳＳが供給される配線１２４（図１８参照）に替えて、図４２に示すように、制御信号ＧＣＫ１＿ｃ又はＧＣＫ２＿ｃが供給される配線１２１ｃ又は１２２ｃと接続する。

また、ゲートドライバ群１１Ｃのゲートドライバ１１は、電源電圧信号ＶＳＳが供給される配線１２４（図１８参照）に替えて、図４２に示すように、制御信号ＧＣＫ１＿ａ又はＧＣＫ２＿ａが供給される配線１２１ａ又は１２２ａと接続する。

上述した図１９に示すように、ゲートドライバ群１１Ａとゲートドライバ群１１Ｃの動作期間（第１動作期間）は、配線１２１ｂ及び１２２ｂには、制御信号ＧＣＫ１＿ｂ及びＧＣＫ２＿ｂとして動作停止信号が供給される。また、ゲートドライバ群１１Ａとゲートドライバ群１１Ｂの動作期間（第２動作期間）は、配線１２１ｃ及び１２２ｃに、制御信号ＧＣＫ１＿ｃ及びＧＣＫ２＿ｃとして動作停止信号が供給される。また、ゲートドライバ群１１Ｂとゲートドライバ群１１Ｃの動作期間（第３動作期間）は、配線１２１ａ及び１２２ａに、制御信号ＧＣＫ１＿ａ及びＧＣＫ２＿ａとして動作停止信号が供給される。

従って、図４２に示すように構成することにより、各ゲートドライバ群の動作期間中、ゲートドライバ群におけるゲートドライバ１１のＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に対し、電源電圧信号ＶＳＳと同電位の信号を供給することができる。

（８）上述した第５実施形態において、上記変形例（５）と同様、ゲートドライバ１１０Ａ，１１０Ｂの各ゲートドライバ１１０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子を、当該ゲートドライバ１１０の動作期間にＬレベルの電位となる制御信号が供給される配線と接続してもよい。

具体的には、図４３Ａに示すように、例えば、ゲートドライバ群１１０Ａのゲートドライバ１１０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に、制御信号ＧＣＫ１（１）＿ｂを供給する配線２２３ｂを接続してもよい。また、図４３Ｂに示すように、例えば、ゲートドライバ群１１０Ｂのゲートドライバ１１０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に、制御信号ＧＣＫ１（１）＿ａを供給する配線２２３ａを接続してもよい。

上述の図２５Ａ、２５Ｂに示すように、ゲートドライバ群１１０Ａの動作期間（ｊフレーム及びｊ＋１フレーム）において、制御信号ＧＣＫ１（１）＿ｂはＬレベルの電位となる。従って、ゲートドライバ群１１０Ａの動作期間中、ゲートドライバ群１１０Ａのゲートドライバ１１０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に、電源電圧信号ＶＳＳと同電位の信号を供給することができる。

なお、上述の図２５Ａ、２５Ｂに示すように、制御信号ＧＣＫ１（１）＿ｂと同様、制御信号ＧＣＫ１（２）＿ｂ、ＧＣＫ２（１）＿ｂ、ＧＣＫ２（２）＿ｂもゲートドライバ群１１０Ａの動作期間中はＬレベルの電位となる。よって、ゲートドライバ群１１０Ａのゲートドライバ１１０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子には、制御信号ＧＣＫ１（１）＿ｂ、ＧＣＫ１（２）＿ｂ、ＧＣＫ２（１）＿ｂ、ＧＣＫ２（２）＿ｂのいずれかが供給されればよい。

また、上述の図２５Ｃ、２５Ｄに示すように、ゲートドライバ群１１０Ｂの動作期間（ｊ＋２フレーム及びｊ＋３フレーム）において、制御信号ＧＣＫ１（１）＿ａ、ＧＣＫ１（２）＿ａ、ＧＣＫ２（１）＿ａ、ＧＣＫ２（２）＿ａはＬレベルの電位となる。従って、ゲートドライバ群１１０Ｂの動作期間中、ゲートドライバ群１１０Ｂのゲートドライバ１１０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に、電源電圧信号ＶＳＳと同電位の信号を供給することができる。

なお、上述の図２５Ｃ、２５Ｄに示すように、制御信号ＧＣＫ１（１）＿ａと同様、制御信号ＧＣＫ１（２）＿ａ、ＧＣＫ２（１）＿ａ、ＧＣＫ２（２）＿ａもゲートドライバ群１１０Ｂの動作期間中はＬレベルの電位となる。よって、ゲートドライバ群１１０Ｂのゲートドライバ１１０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子には、制御信号ＧＣＫ１（１）＿ａ、ＧＣＫ１（２）＿ａ、ＧＣＫ２（１）＿ａ、ＧＣＫ２（２）＿ａのいずれかが供給されればよい。

（９）上述した第６実施形態において、変形例（５）と同様、ゲートドライバ１２０の電源電圧信号ＶＳＳが供給されるＴＦＴの端子を、当該ゲートドライバ１２０の動作期間にＬレベルの電位となる制御信号が供給される配線と接続してもよい。

具体的には、図４４Ａ〜４４Ｃに示すように、例えば、ゲートドライバ群１２０Ａのゲートドライバ１２０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に制御信号ＡＣＬＲ（２）が供給されるように構成してもよい。また、ＴＦＴ−Ｆのドレイン端子に制御信号ＡＣＬＲ（３）、ＴＦＴ−Ｇのドレイン端子に制御信号ＡＣＬＲ（１）が供給されるように構成してもよい。

上述の図３０に示すように、ゲートドライバ群１２０Ａの動作期間（第ｊフレーム）において、制御信号ＡＣＬＲ（１）はＨレベルの電位となり、制御信号ＡＣＬＲ（２）とＡＣＬＲ（３）はＬレベルの電位となる。また、ゲートドライバ群１２０Ｂの動作期間（第ｊ＋１フレーム）において、制御信号ＡＣＬＲ（２）はＨレベルの電位となり、制御信号ＡＣＬＲ（１）とＡＣＬＲ（３）はＬレベルの電位となる。また、ゲートドライバ群１２０Ｃの動作期間（第ｊ＋２フレーム）において、制御信号ＡＣＬＲ（３）はＨレベルの電位となり、制御信号ＡＣＬＲ（１）とＡＣＬＲ（２）はＬレベルの電位となる。

従って、ゲートドライバ群１２０Ａの動作期間（第ｊフレーム）において、ゲートドライバ群１２０Ａのゲートドライバ１２０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に、電源電圧信号ＶＳＳと同電位の信号を供給することができる。

また、上述の図３０に示すように、ゲートドライバ群１２０Ｂの動作期間中、ゲートドライバ群１２０Ａのゲートドライバ１２０のＴＦＴ−Ｆは、制御信号ＡＣＬＲ（２）によってオンになる。ゲートドライバ群１２０Ｃの動作期間中、ゲートドライバ群１２０Ａのゲートドライバ１２０のＴＦＴ−Ｇは、制御信号ＡＣＬＲ（３）によってオンになる。これら動作期間において、制御信号ＡＣＬＲ（３）又は制御信号ＡＣＬＲ（１）はＬレベルの電位となる。そのため、ゲートドライバ群１２０Ｂとゲートドライバ群１２０Ｃの動作期間において、ゲートドライバ群１２０Ａのゲートドライバ１２０におけるＴＦＴ−ＦとＴＦＴ−Ｇのソース端子に、電源電圧信号ＶＳＳと同電位の信号を供給することができる。

なお、上述の図３０に示すように、ゲートドライバ群１２０Ａの動作期間において、制御信号ＡＣＬＲ（２）もＬレベルの電位となる。そのため、ゲートドライバ群１２０Ａのゲートドライバ１２０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ及びＴＦＴ−Ｃのソース端子に制御信号ＡＣＬＲ（３）を供給するようにしてもよい。また、図３０に示すように、ゲートドライバ群１２０Ｂの動作期間、すなわち、制御信号ＡＣＬＲ（２）がＨレベルの電位となる期間は、制御信号ＡＣＬＲ（１）もＬレベルの電位となる。そのため、ゲートドライバ群１２０Ａのゲートドライバ１２０におけるＴＦＴ−Ｆのドレイン端子に、制御信号ＡＣＬＲ（１）を供給するようにしてもよい。また、上述の図３０に示すように、ゲートドライバ群１２０Ｃの動作期間、すなわち、制御信号ＡＣＬＲ（３）がＨレベルの電位となる期間は、制御信号ＡＣＬＲ（２）もＬレベルの電位となる。そのため、ゲートドライバ群１２０Ａのゲートドライバ１２０におけるＴＦＴ−Ｇのソース端子に制御信号ＡＣＬＲ（２）を供給するようにしてもよい。

また、上述の図３０に示すように、ゲートドライバ群１２０Ａの動作期間において制御信号ＧＣＫ１＿ｂ，ＧＣＫ２＿ｂ，ＧＣＫ１＿ｃ，ＧＣＫ２＿ｃのいずれもＬレベルの電位となる。よって、ゲートドライバ群１２０Ａのゲートドライバ１２０において、ＴＦＴ−Ａ、ＴＦＴ−Ｄ、ＴＦＴ−Ｃ、ＴＦＴ−Ｆ、及びＴＦＴ−Ｇのソース端子に、これら制御信号のいずれかを供給するようにしてもよい。

なお、ゲートドライバ群１２０Ｂ、１２０Ｃのゲートドライバ１２０の図示を省略するが、ゲートドライバ群１２０Ａと同様、ゲートドライバ群１２０Ｂ、１２０Ｃのゲートドライバ１２０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ、ＴＦＴ−Ｃ、ＴＦＴ−Ｆ、及びＴＦＴ−Ｇのソース端子に、当該ゲートドライバ１２０の動作期間にＬレベルの電位となる制御信号が供給されるように構成すればよい。

また、本変形例では、ゲートドライバ１２０におけるＴＦＴ−Ａ、ＴＦＴ−Ｄ、ＴＦＴ−Ｃ、ＴＦＴ−Ｆ、及びＴＦＴ−Ｇの全てのソース端子に、当該ゲートドライバ１２０の動作期間にＬレベルの電位となる制御信号を供給する例を示したが、少なくとも１つのＴＦＴのソース端子に、このような制御信号が供給されていればよい。

Claims (10)

1. 複数のソース線と、前記複数のソース線と交差する複数のゲート線とを有し、前記ソース線と前記ゲート線とで規定される表示領域を有するアクティブマトリクス基板であって、
   前記表示領域においてゲート線ごとに複数の駆動回路を有し、供給される制御信号に応じて、前記複数の駆動回路によって前記ゲート線を選択状態に切り替える駆動部と、
   前記駆動部に対して前記制御信号を供給する信号供給部と、を備え、
   前記複数の駆動回路の各々は、前記制御信号に応じて、オン又はオフの状態に切り替わる複数のスイッチング素子を含み、
   前記信号供給部は、所定時間ごとに、前記複数の駆動回路のうち少なくとも１つの駆動回路における前記複数のスイッチング素子の少なくとも一部に対し、前記制御信号として、当該スイッチング素子をオフの状態に維持する停止信号を供給し、当該駆動回路における他のスイッチング素子及び他の駆動回路の前記複数のスイッチング素子に対し、前記制御信号として、オンの状態に切り替わる動作を行わせる駆動信号を供給する、アクティブマトリクス基板。
2. 前記信号供給部は、一の前記ゲート線に設けられた複数の駆動回路のうち、前記停止信号を供給する駆動回路を切り替える、請求項１に記載のアクティブマトリクス基板。
3. 前記複数のゲート線の各々には、Ｎ個（Ｎは自然数、Ｎ≧３）の駆動回路が設けられ、前記信号供給部は、前記所定時間ごとに、前記Ｎ個の駆動回路のうち、ｎ個（ｎは自然数、２≦ｎ＜Ｎ）の駆動回路の各々における前記複数のスイッチング素子に対して前記駆動信号を供給する、請求項１に記載のアクティブマトリクス基板。
4. 前記駆動信号は、２ｍ水平走査期間（ｍは自然数、ｍ≧１）ごとに、当該駆動信号の電位がＨレベルとＬレベルとを繰り返す信号であり、
   一のゲート線に設けられた前記複数の駆動回路に対する前記駆動信号と、隣接する他のゲート線に設けられた前記複数の駆動回路に対する前記駆動信号は、位相が１／４ｍ周期ずれている、請求項１から３のいずれか一項に記載のアクティブマトリクス基板。
5. 前記複数のスイッチング素子は、デューティ比が所定値以上のスイッチング素子と、前記デューティ比が所定値未満のスイッチング素子とを含み、
   前記信号供給部は、一のゲート線に設けられた前記複数の駆動回路の各々における前記複数のスイッチング素子のうち、前記デューティ比が所定値以上のスイッチング素子に対して前記停止信号を供給し、前記デューティ比が所定値未満のスイッチング素子に対して前記駆動信号を供給する、請求項１に記載のアクティブマトリクス基板。
6. 前記複数のスイッチング素子は、前記ゲート線を選択状態に切り替える選択電圧を前記ゲート線に出力する特定のスイッチング素子を含み、
   前記駆動回路は、前記特定のスイッチング素子のゲート端子と前記ゲート線とに接続された内部配線と、前記内部配線と接続され、供給される電位制御信号に応じて、前記内部配線の電圧を制御する回路部とをさらに有し、
   前記停止信号が供給される駆動回路における前記回路部は、前記内部配線の電圧が前記特定のスイッチング素子の閾値電圧よりも低くなるように制御し、前記他の駆動回路における前記回路部は、前記内部配線の電圧の制御を行わない、請求項１から５のいずれか一項に記載のアクティブマトリクス基板。
7. 前記回路部は、ドレイン端子が前記内部配線に接続された第１スイッチング素子を含み、
   前記信号供給部は、前記電位制御信号として、前記他の駆動回路における前記第１スイッチング素子のゲート端子に、当該第１スイッチング素子をオフにする第１電圧信号を供給し、前記停止信号が供給される前記駆動回路における前記第１スイッチング素子のゲート端子に、当該第１スイッチング素子をオンにする第２電圧信号を供給するとともに、当該第１スイッチング素子のソース端子に前記第１電圧信号を供給する、請求項６に記載のアクティブマトリクス基板。
8. 前記複数のスイッチング素子は、ドレイン端子が前記ゲート線に接続され、前記ゲート線を非選択状態にする電圧を前記ゲート線に出力する第２スイッチング素子を含み、
   前記第１電圧信号の電圧は、前記ゲート線が非選択状態となる電圧であり、
   前記信号供給部は、さらに、前記他の駆動回路における前記第２スイッチング素子のゲート端子に、当該第２スイッチング素子をオンにする電圧信号を供給し、当該第２スイッチング素子のソース端子に前記第１電圧信号を供給するとともに、前記停止信号が供給される前記駆動回路における前記第２スイッチング素子のゲート端子に、当該第２スイッチング素子をオフにする電圧信号を供給する、請求項７に記載のアクティブマトリクス基板。
9. 前記信号供給部は、
   前記表示領域の外側において、前記ソース線の延伸方向の一端側に設けられ、前記制御信号が入力される制御信号配線と、
   前記ゲート線ごとに設けられた複数の駆動回路の各々と前記制御信号配線とを接続する駆動回路接続配線と、
   入力されるスイッチ信号に応じて、前記制御信号配線と導通させる前記駆動回路接続配線を切り替えるスイッチ部とを有する、請求項１から８のいずれか一項に記載のアクティブマトリクス基板。
10. 請求項１から９のいずれか一項に記載のアクティブマトリクス基板と、
    カラーフィルタを有する対向基板と、
    前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
    を有する表示装置。

Images