JPH11184406A - 液晶ディスプレイ装置 - Google Patents
液晶ディスプレイ装置Info
- Publication number
- JPH11184406A JPH11184406A JP35397297A JP35397297A JPH11184406A JP H11184406 A JPH11184406 A JP H11184406A JP 35397297 A JP35397297 A JP 35397297A JP 35397297 A JP35397297 A JP 35397297A JP H11184406 A JPH11184406 A JP H11184406A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- crystal display
- circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 駆動回路を画素領域に配置して、狭額縁化を
図った駆動回路一体型の液晶ディスプレイ装置を提供す
ることを目的とする。 【解決手段】 駆動回路一体型の液晶ディスプレイ装置
１０において、駆動回路の回路素子２０を画素領域内に
配置した画素部１１を有する。
図った駆動回路一体型の液晶ディスプレイ装置を提供す
ることを目的とする。 【解決手段】 駆動回路一体型の液晶ディスプレイ装置
１０において、駆動回路の回路素子２０を画素領域内に
配置した画素部１１を有する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶ディスプレイ装
置に関し、特に駆動回路一体型の液晶ディスプレイ装置
に関する。
置に関し、特に駆動回路一体型の液晶ディスプレイ装置
に関する。
【０００２】
【従来の技術】液晶ディスプレイは、薄型化が容易で、
カラー化しやすいといった特徴を持ち、表示画面として
幅広く用いられている。また、実装形態は、液晶ディス
プレイと駆動回路との接続形態により異なってくる。
カラー化しやすいといった特徴を持ち、表示画面として
幅広く用いられている。また、実装形態は、液晶ディス
プレイと駆動回路との接続形態により異なってくる。
【０００３】ポリシリコンＴＦＴ等の駆動回路一体型の
液晶ディスプレイでは、従来の石英ガラスに代わり、通
常のガラスに低温プロセスで形成することで大型化を低
コストで実現できるようになった。
液晶ディスプレイでは、従来の石英ガラスに代わり、通
常のガラスに低温プロセスで形成することで大型化を低
コストで実現できるようになった。
【０００４】これら駆動回路一体型液晶ディスプレイの
駆動方式としては、アナログ点順次駆動方式とディジタ
ル線順次駆動方式がある。図６はアナログ点順次駆動型
の液晶ディスプレイの構成図である。ポリシリコンＴＦ
Ｔの場合を示している。
駆動方式としては、アナログ点順次駆動方式とディジタ
ル線順次駆動方式がある。図６はアナログ点順次駆動型
の液晶ディスプレイの構成図である。ポリシリコンＴＦ
Ｔの場合を示している。
【０００５】ポリシリコンＴＦＴのアナログ点順次駆動
型液晶ディスプレイは、行状のゲート線Ｇ１、Ｇ２、…
と列状の信号線Ｓ１、Ｓ２、…と両者の各交差部に配さ
れた行列状の画素ＬＣとからなる画素部５０１を備えて
いる。また、Ｈシフトレジスタ３０１ａと双方向スキャ
ン回路３０１ｂを含むＨスキャナ３０１と、Ｖシフトレ
ジスタ１０１ａを含むＶスキャナ１０１とを備えてい
る。
型液晶ディスプレイは、行状のゲート線Ｇ１、Ｇ２、…
と列状の信号線Ｓ１、Ｓ２、…と両者の各交差部に配さ
れた行列状の画素ＬＣとからなる画素部５０１を備えて
いる。また、Ｈシフトレジスタ３０１ａと双方向スキャ
ン回路３０１ｂを含むＨスキャナ３０１と、Ｖシフトレ
ジスタ１０１ａを含むＶスキャナ１０１とを備えてい
る。
【０００６】個々の画素ＬＣは、薄膜トランジスタＴｒ
等からなるスイッチング素子により駆動される。薄膜ト
ランジスタＴｒのゲート電極は対応するゲート線Ｇに接
続され、ソース電極は対応する信号線Ｓに接続され、ド
レイン電極は対応する保持容量Ｃｓと画素ＬＣに接続さ
れている。
等からなるスイッチング素子により駆動される。薄膜ト
ランジスタＴｒのゲート電極は対応するゲート線Ｇに接
続され、ソース電極は対応する信号線Ｓに接続され、ド
レイン電極は対応する保持容量Ｃｓと画素ＬＣに接続さ
れている。
【０００７】Ｈスキャナ３０１は、１水平期間内でビデ
オラインから交流の映像信号Ｒ、Ｇ、Ｂを各信号線Ｓ
１、Ｓ２、…に順次サンプリングし、選択された１行分
の画素ＬＣに点順次で映像信号の書き込みを行う。この
Ｈスキャナ３０１は、フリップフロップを多段接続した
Ｈシフトレジスタ３０１ａと正負極性の駆動信号を出力
する双方向スキャナ回路３０１ｂを有している。
オラインから交流の映像信号Ｒ、Ｇ、Ｂを各信号線Ｓ
１、Ｓ２、…に順次サンプリングし、選択された１行分
の画素ＬＣに点順次で映像信号の書き込みを行う。この
Ｈスキャナ３０１は、フリップフロップを多段接続した
Ｈシフトレジスタ３０１ａと正負極性の駆動信号を出力
する双方向スキャナ回路３０１ｂを有している。
【０００８】また、Ｖスキャナ１０１は、各ゲート線Ｇ
を線順次走査し１水平期間毎に１行分の画素ＬＣを選択
する。すなわち、１水平期間毎にサンプリングパルスを
各ゲート線Ｇに出力し、同一ライン上の薄膜トランジス
タＴｒを導通状態にする。
を線順次走査し１水平期間毎に１行分の画素ＬＣを選択
する。すなわち、１水平期間毎にサンプリングパルスを
各ゲート線Ｇに出力し、同一ライン上の薄膜トランジス
タＴｒを導通状態にする。
【０００９】Ｈシフトレジスタ３０１ａは外部から供給
される一対の互いに逆相な水平クロックＨＣＫ１、ＨＣ
Ｋ２に応じて動作し、同じく外部から供給される水平ス
タート信号ＨＳＴを順次転送して、各段毎にサンプリン
グパルスを出力する。サンプリングパルスは、双方向ス
キャン回路３０１ｂで波形整形されて最終的なサンプリ
ングパルスが得られる。
される一対の互いに逆相な水平クロックＨＣＫ１、ＨＣ
Ｋ２に応じて動作し、同じく外部から供給される水平ス
タート信号ＨＳＴを順次転送して、各段毎にサンプリン
グパルスを出力する。サンプリングパルスは、双方向ス
キャン回路３０１ｂで波形整形されて最終的なサンプリ
ングパルスが得られる。
【００１０】各信号線Ｓ１、Ｓ２、…には複数の水平ス
イッチ（Ｈスイッチ）２０１が各々接続されており、共
通のビデオラインＲＧＢを介して外部から映像信号の供
給を受ける。そして、各Ｈスイッチ２０１は各々対応す
るサンプリングパルスにより順次開閉動作をし、映像信
号を対応する信号線Ｓ１、Ｓ２、Ｓ３、…に順次サンプ
リングする。
イッチ（Ｈスイッチ）２０１が各々接続されており、共
通のビデオラインＲＧＢを介して外部から映像信号の供
給を受ける。そして、各Ｈスイッチ２０１は各々対応す
るサンプリングパルスにより順次開閉動作をし、映像信
号を対応する信号線Ｓ１、Ｓ２、Ｓ３、…に順次サンプ
リングする。
【００１１】以上説明したように、アナログ点順次駆動
型の液晶ディスプレイは外部から入力した液晶駆動電圧
で各コラムを順次オン、オフするスイッチだけからなる
簡単な方式であるが、液晶への書き込み時間が短く、ま
た各スイッチのオン抵抗や周波数特性のばらつきにより
画面に輝度むらが出やすいため、大型化、高精細化には
向かない。
型の液晶ディスプレイは外部から入力した液晶駆動電圧
で各コラムを順次オン、オフするスイッチだけからなる
簡単な方式であるが、液晶への書き込み時間が短く、ま
た各スイッチのオン抵抗や周波数特性のばらつきにより
画面に輝度むらが出やすいため、大型化、高精細化には
向かない。
【００１２】図７はディジタル線順次駆動型液晶ディス
プレイの構成図である。ポリシリコンＴＦＴの場合を示
している。コラムドライバ３００は、ｐ−ＳｉＴＦＴ液
晶ディスプレイ５００のコラム側のドライブ制御を行
う。階調電圧発生回路４００は、１６レベルの階調電圧
Ｖ１〜Ｖ１６を発生する。
プレイの構成図である。ポリシリコンＴＦＴの場合を示
している。コラムドライバ３００は、ｐ−ＳｉＴＦＴ液
晶ディスプレイ５００のコラム側のドライブ制御を行
う。階調電圧発生回路４００は、１６レベルの階調電圧
Ｖ１〜Ｖ１６を発生する。
【００１３】階調電圧選択回路３１０は、階調電圧Ｖ１
〜Ｖ１６を選択して、ｐ−ＳｉＴＦＴ液晶ディスプレイ
５００のコラム信号線に出力する。ロウドライバ１００
は、ｐ−ＳｉＴＦＴ液晶ディスプレイ５００のロウ側の
ドライブ制御を行う。
〜Ｖ１６を選択して、ｐ−ＳｉＴＦＴ液晶ディスプレイ
５００のコラム信号線に出力する。ロウドライバ１００
は、ｐ−ＳｉＴＦＴ液晶ディスプレイ５００のロウ側の
ドライブ制御を行う。
【００１４】ここで、ディジタル映像信号がコラムドラ
イバ３００に入力する。コラムドライバ３００は、ディ
ジタル映像信号を転送、ラッチした後に階調レベルにデ
コードする。
イバ３００に入力する。コラムドライバ３００は、ディ
ジタル映像信号を転送、ラッチした後に階調レベルにデ
コードする。
【００１５】階調電圧選択回路３１０は、そのデコード
値に相当する階調電圧発生回路４００からの階調電圧Ｖ
１〜Ｖ１６を選択して、１水平走査期間にｐ−ＳｉＴＦ
Ｔ液晶ディスプレイ５００の全コラム信号線に出力す
る。
値に相当する階調電圧発生回路４００からの階調電圧Ｖ
１〜Ｖ１６を選択して、１水平走査期間にｐ−ＳｉＴＦ
Ｔ液晶ディスプレイ５００の全コラム信号線に出力す
る。
【００１６】以上説明したように、ディジタル線順次駆
動型の液晶ディスプレイは、液晶への書き込み時間が長
く、画面の輝度むらが出にくいがデータのラッチ、デコ
ード、Ｄ／Ａコンバータ等を内蔵するので、回路素子が
増えて駆動回路部分の面積も増え、ディスプレイ外縁部
が大きくなる。
動型の液晶ディスプレイは、液晶への書き込み時間が長
く、画面の輝度むらが出にくいがデータのラッチ、デコ
ード、Ｄ／Ａコンバータ等を内蔵するので、回路素子が
増えて駆動回路部分の面積も増え、ディスプレイ外縁部
が大きくなる。
【００１７】図８は駆動回路外付け型の液晶ディスプレ
イの概観を示す図である。バックライト５００ａが設け
られたアモルファスシリコン（ａ−Ｓｉ）ＴＦＴ液晶パ
ネル５００に、折り曲げＴＡＢ（Tape Automated Bondi
ng) １ａ〜１ｈが設置している。
イの概観を示す図である。バックライト５００ａが設け
られたアモルファスシリコン（ａ−Ｓｉ）ＴＦＴ液晶パ
ネル５００に、折り曲げＴＡＢ（Tape Automated Bondi
ng) １ａ〜１ｈが設置している。
【００１８】折り曲げＴＡＢ１ａ〜１ｆにＬＳＩ化され
たコラムドライバ３００ａ〜３００ｆが実装され、折り
曲げＴＡＢ１ｇ、１ｈにＬＳＩ化されたロウドライバ１
００ａ、１００ｂが実装される。
たコラムドライバ３００ａ〜３００ｆが実装され、折り
曲げＴＡＢ１ｇ、１ｈにＬＳＩ化されたロウドライバ１
００ａ、１００ｂが実装される。
【００１９】このように駆動回路外付け型の液晶ディス
プレイでは、折り曲げＴＡＢやＣＯＧ（Chip On Glass)
等の実装技術の進歩により、狭額縁化が可能となり、ノ
ートパソコン等で本体の外寸とほとんど同じ寸法のディ
スプレイを実現している。
プレイでは、折り曲げＴＡＢやＣＯＧ（Chip On Glass)
等の実装技術の進歩により、狭額縁化が可能となり、ノ
ートパソコン等で本体の外寸とほとんど同じ寸法のディ
スプレイを実現している。
【００２０】図９は従来の駆動回路一体型の液晶ディス
プレイの構成を示す図である。図のように従来では、画
素部１１の外縁に駆動回路の回路素子２０が配置されて
いた。
プレイの構成を示す図である。図のように従来では、画
素部１１の外縁に駆動回路の回路素子２０が配置されて
いた。
【００２１】
【発明が解決しようとする課題】しかし、上記のような
駆動回路一体型の液晶ディスプレイで狭額縁にするため
には、駆動回路を単純化するか、回路素子及び配線パタ
ーンを小さくしなければならない。
駆動回路一体型の液晶ディスプレイで狭額縁にするため
には、駆動回路を単純化するか、回路素子及び配線パタ
ーンを小さくしなければならない。
【００２２】ところが、駆動回路を単純化することは原
理的に困難であり、また回路素子及び配線パターンを小
さくする場合も、ガラスの反りによる断線が発生してし
まうといった問題があった。
理的に困難であり、また回路素子及び配線パターンを小
さくする場合も、ガラスの反りによる断線が発生してし
まうといった問題があった。
【００２３】本発明はこのような点に鑑みてなされたも
のであり、駆動回路を画素領域に配置して、狭額縁化を
図った駆動回路一体型の液晶ディスプレイ装置を提供す
ることを目的とする。
のであり、駆動回路を画素領域に配置して、狭額縁化を
図った駆動回路一体型の液晶ディスプレイ装置を提供す
ることを目的とする。
【００２４】
【課題を解決するための手段】本発明では上記課題を解
決するために、駆動回路一体型の液晶ディスプレイ装置
において、駆動回路の回路素子を画素領域内に配置した
画素部を有することを特徴とする液晶ディスプレイ装置
が提供される。ここで、画素部は画素領域内に駆動回路
の回路素子が配置される。
決するために、駆動回路一体型の液晶ディスプレイ装置
において、駆動回路の回路素子を画素領域内に配置した
画素部を有することを特徴とする液晶ディスプレイ装置
が提供される。ここで、画素部は画素領域内に駆動回路
の回路素子が配置される。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の液晶ディスプレイ
装置の原理図である。本発明の液晶ディスプレイ装置１
０は、駆動回路一体型の液晶ディスプレイ装置である。
を参照して説明する。図１は本発明の液晶ディスプレイ
装置の原理図である。本発明の液晶ディスプレイ装置１
０は、駆動回路一体型の液晶ディスプレイ装置である。
【００２６】画素部１１は、ＴＦＴ１１ｂ及び画素電極
１１ａ等で構成されており、画素領域内に駆動回路の回
路素子２０（図中、太実線で示す）が配置される。配置
方法としては、階層的に重ね合わされた構造である。ま
た、１画素当たり１〜数個ずつの回路素子２０が配置さ
れる。
１１ａ等で構成されており、画素領域内に駆動回路の回
路素子２０（図中、太実線で示す）が配置される。配置
方法としては、階層的に重ね合わされた構造である。ま
た、１画素当たり１〜数個ずつの回路素子２０が配置さ
れる。
【００２７】次に本発明の液晶ディスプレイ装置１０の
第１〜第４の実施の形態について説明する。図２〜図５
は第１〜第４の実施の形態を示す図である。いずれも駆
動回路の回路素子２０を１画素当たり１〜数個ずつ配置
して、画素の開口率の低下を最小限に抑える構造であ
る。
第１〜第４の実施の形態について説明する。図２〜図５
は第１〜第４の実施の形態を示す図である。いずれも駆
動回路の回路素子２０を１画素当たり１〜数個ずつ配置
して、画素の開口率の低下を最小限に抑える構造であ
る。
【００２８】ポリシリコンＴＦＴはアモルファスＴＦＴ
と異なり、回路素子のサイズを小さくできるので図２〜
図５のようにすれば図９に比べ開口率は下がるものの、
アモルファスＴＦＴとほぼ同等にできる。
と異なり、回路素子のサイズを小さくできるので図２〜
図５のようにすれば図９に比べ開口率は下がるものの、
アモルファスＴＦＴとほぼ同等にできる。
【００２９】図２は１画素列を駆動する駆動回路の回路
素子をその画素列だけに配置した例である。図３、図４
は１画素列を駆動する駆動回路の回路素子をその画素列
の左隣、または右隣に配置した例である。また、図５は
１画素列を駆動する駆動回路素子をその画素列及びその
左に配置した例である。
素子をその画素列だけに配置した例である。図３、図４
は１画素列を駆動する駆動回路の回路素子をその画素列
の左隣、または右隣に配置した例である。また、図５は
１画素列を駆動する駆動回路素子をその画素列及びその
左に配置した例である。
【００３０】図２〜図５の例では、駆動回路の回路素子
２０を１画素当たり１個だけ配置しているがこれらの例
に限らず、１画素当たり数個配置してもよい。また、本
来の駆動回路になかった回路素子を例えば信号の減衰を
防ぐ目的で挿入してもよい。
２０を１画素当たり１個だけ配置しているがこれらの例
に限らず、１画素当たり数個配置してもよい。また、本
来の駆動回路になかった回路素子を例えば信号の減衰を
防ぐ目的で挿入してもよい。
【００３１】以上のように駆動回路素子を画素領域内に
配置すると液晶ディスプレイの全画素のうち、数％〜数
十％が回路素子を内蔵するのに対し、残りの画素では従
来通り画素スイッチしかなく、そのままでは開口率に違
いがでる。
配置すると液晶ディスプレイの全画素のうち、数％〜数
十％が回路素子を内蔵するのに対し、残りの画素では従
来通り画素スイッチしかなく、そのままでは開口率に違
いがでる。
【００３２】そのため回路素子を配置した画素と、そう
でない画素の開口率が等しくなるように遮光部を設計す
る。以上説明したように図２〜図５では、駆動回路素子
が画素スイッチと重ならない構造であったが、図１のよ
うに両者を階層的に重ねて配置すれば液晶ディスプレイ
の開口率を図９とほぼ同一にできる。
でない画素の開口率が等しくなるように遮光部を設計す
る。以上説明したように図２〜図５では、駆動回路素子
が画素スイッチと重ならない構造であったが、図１のよ
うに両者を階層的に重ねて配置すれば液晶ディスプレイ
の開口率を図９とほぼ同一にできる。
【００３３】また、図２〜図５では、コラム駆動回路に
ついて説明したが、ロウ駆動回路についても同様の方法
で画素領域に作りこむことが可能になる。以上説明した
ように、駆動回路一体型の液晶ディスプレイに対し、本
来画素領域外でつくっていた駆動回路を画素領域内につ
くることができ、周辺部分（額縁）を極めて狭くでき
る。
ついて説明したが、ロウ駆動回路についても同様の方法
で画素領域に作りこむことが可能になる。以上説明した
ように、駆動回路一体型の液晶ディスプレイに対し、本
来画素領域外でつくっていた駆動回路を画素領域内につ
くることができ、周辺部分（額縁）を極めて狭くでき
る。
【００３４】また、画素領域内に駆動回路の回路素子を
作り込む分、開口率が小さくなるが、１画素当たり１〜
数個程度に抑えることで開口率の減少を最小限に抑える
ことができる。
作り込む分、開口率が小さくなるが、１画素当たり１〜
数個程度に抑えることで開口率の減少を最小限に抑える
ことができる。
【００３５】さらに、回路素子を画素スイッチの上に階
層的に作り込めば開口率を下げずに狭額縁化を実現でき
る。
層的に作り込めば開口率を下げずに狭額縁化を実現でき
る。
【００３６】
【発明の効果】以上説明したように、本発明の液晶ディ
スプレイ装置は、画素部の画素領域内に駆動回路の回路
素子を配置する構成とした。これにより、液晶ディスプ
レイの外縁部分を小さくすることができるので狭額縁化
が可能になる。
スプレイ装置は、画素部の画素領域内に駆動回路の回路
素子を配置する構成とした。これにより、液晶ディスプ
レイの外縁部分を小さくすることができるので狭額縁化
が可能になる。
【図１】本発明の液晶ディスプレイ装置の原理図であ
る。
る。
【図２】第１の実施の形態を示す図である。
【図３】第２の実施の形態を示す図である。
【図４】第３の実施の形態を示す図である。
【図５】第４の実施の形態を示す図である。
【図６】アナログ点順次駆動型の液晶ディスプレイの構
成図である。
成図である。
【図７】ディジタル線順次駆動型液晶ディスプレイの構
成図である。
成図である。
【図８】駆動回路外付け型の液晶ディスプレイの概観を
示す図である。
示す図である。
【図９】従来の駆動回路一体型の液晶ディスプレイの構
成を示す図である。
成を示す図である。
１０……液晶ディスプレイ装置、１１……画素部、１１
ａ……画素電極、１１ｂ……ＴＦＴ、１１−１……開口
部、２０……駆動回路の回路素子。
ａ……画素電極、１１ｂ……ＴＦＴ、１１−１……開口
部、２０……駆動回路の回路素子。
Claims (7)
- 【請求項１】 駆動回路一体型の液晶ディスプレイ装置
において、 駆動回路の回路素子を画素領域内に配置した画素部を有
することを特徴とする液晶ディスプレイ装置。 - 【請求項２】 前記画素部は、前記画素領域内に１画素
毎に前記回路素子が配置されることを特徴とする請求項
１記載の液晶ディスプレイ装置。 - 【請求項３】 前記画素部は、前記画素領域内に１画素
列を駆動する前記回路素子が、対応する画素列に配置さ
れることを特徴とする請求項２記載の液晶ディスプレイ
装置。 - 【請求項４】 前記画素部は、前記画素領域内に１画素
列を駆動する前記回路素子が、対応する画素列の左隣ま
たは右隣に配置されることを特徴とする請求項２記載の
液晶ディスプレイ装置。 - 【請求項５】 前記画素部は、前記画素領域内に１画素
列を駆動する前記回路素子が、対応する画素列の左画素
列に配置されることを特徴とする請求項２記載の液晶デ
ィスプレイ装置。 - 【請求項６】 前記画素部は、前記画素領域内に前記回
路素子を配置した画素と、前記回路素子を配置してない
画素と、の開口率が等しいことを特徴とする請求項１記
載の液晶ディスプレイ装置。 - 【請求項７】 前記画素部は、前記画素領域内に前記回
路素子を画素スイッチの上または下に階層的に配置され
ることを特徴とする請求項１記載の液晶ディスプレイ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35397297A JPH11184406A (ja) | 1997-12-24 | 1997-12-24 | 液晶ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35397297A JPH11184406A (ja) | 1997-12-24 | 1997-12-24 | 液晶ディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11184406A true JPH11184406A (ja) | 1999-07-09 |
Family
ID=18434460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35397297A Pending JPH11184406A (ja) | 1997-12-24 | 1997-12-24 | 液晶ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11184406A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015045710A1 (ja) * | 2013-09-26 | 2015-04-02 | シャープ株式会社 | 表示パネル及びそれを備えた表示装置 |
| WO2016080498A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
| WO2016080500A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | アクティブマトリクス基板、及びそれを備えた表示装置 |
| JP5956600B2 (ja) * | 2012-10-30 | 2016-07-27 | シャープ株式会社 | アクティブマトリクス基板、表示パネル及びそれを備えた表示装置 |
| JPWO2015163305A1 (ja) * | 2014-04-22 | 2017-04-20 | シャープ株式会社 | アクティブマトリクス基板、及びそれを備えた表示装置 |
| WO2018181445A1 (ja) * | 2017-03-31 | 2018-10-04 | シャープ株式会社 | アクティブマトリクス基板、及びそれを備えた表示装置 |
| US10115369B2 (en) | 2014-04-28 | 2018-10-30 | Sharp Kabushiki Kaisha | Active matrix substrate, and display device including the active matrix substrate |
| US10121429B2 (en) | 2013-09-04 | 2018-11-06 | Sharp Kabushiki Kaisha | Active matrix substrate, display panel, and display device including the same |
| US10121440B2 (en) | 2014-04-28 | 2018-11-06 | Sharp Kabushiki Kaisha | Display device |
| US10235956B2 (en) | 2014-04-22 | 2019-03-19 | Sharp Kabushiki Kaisha | Active-matrix substrate and display device including the same |
| US10627688B2 (en) | 2014-11-21 | 2020-04-21 | Sharp Kabushiki Kaisha | Active matrix substrate and display panel |
| US10651252B2 (en) | 2014-03-26 | 2020-05-12 | International Business Machines Corporation | Vertically integrated active matrix backplane |
| US10809581B2 (en) | 2014-11-21 | 2020-10-20 | Sharp Kabushiki Kaisha | Active matrix substrate, and display panel |
-
1997
- 1997-12-24 JP JP35397297A patent/JPH11184406A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016186649A (ja) * | 2012-10-30 | 2016-10-27 | シャープ株式会社 | アクティブマトリクス基板、表示パネル及びそれを備えた表示装置 |
| US9798339B2 (en) | 2012-10-30 | 2017-10-24 | Sharp Kabushiki Kaisha | Active-matrix substrate, display panel and display device including the same |
| US9760102B2 (en) | 2012-10-30 | 2017-09-12 | Sharp Kabushiki Kaisha | Active-matrix substrate, display panel and display device including the same |
| JP5956600B2 (ja) * | 2012-10-30 | 2016-07-27 | シャープ株式会社 | アクティブマトリクス基板、表示パネル及びそれを備えた表示装置 |
| US10121429B2 (en) | 2013-09-04 | 2018-11-06 | Sharp Kabushiki Kaisha | Active matrix substrate, display panel, and display device including the same |
| EP3038076A4 (en) * | 2013-09-26 | 2017-02-22 | Sharp Kabushiki Kaisha | Display panel and display device comprising same |
| WO2015045710A1 (ja) * | 2013-09-26 | 2015-04-02 | シャープ株式会社 | 表示パネル及びそれを備えた表示装置 |
| JPWO2015045710A1 (ja) * | 2013-09-26 | 2017-03-09 | シャープ株式会社 | 表示パネル及びそれを備えた表示装置 |
| CN105580065A (zh) * | 2013-09-26 | 2016-05-11 | 夏普株式会社 | 显示面板和具备该显示面板的显示装置 |
| US9934742B2 (en) | 2013-09-26 | 2018-04-03 | Sharp Kabushiki Kaisha | Display panel and display device including same |
| CN105580065B (zh) * | 2013-09-26 | 2018-06-26 | 夏普株式会社 | 显示面板和具备该显示面板的显示装置 |
| US10651252B2 (en) | 2014-03-26 | 2020-05-12 | International Business Machines Corporation | Vertically integrated active matrix backplane |
| JPWO2015163305A1 (ja) * | 2014-04-22 | 2017-04-20 | シャープ株式会社 | アクティブマトリクス基板、及びそれを備えた表示装置 |
| US10360864B2 (en) | 2014-04-22 | 2019-07-23 | Sharp Kabushiki Kaisha | Active-matrix substrate and display device including the same |
| US10235956B2 (en) | 2014-04-22 | 2019-03-19 | Sharp Kabushiki Kaisha | Active-matrix substrate and display device including the same |
| US10115369B2 (en) | 2014-04-28 | 2018-10-30 | Sharp Kabushiki Kaisha | Active matrix substrate, and display device including the active matrix substrate |
| US10121440B2 (en) | 2014-04-28 | 2018-11-06 | Sharp Kabushiki Kaisha | Display device |
| WO2016080498A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
| US10191344B2 (en) | 2014-11-21 | 2019-01-29 | Sharp Kabushiki Kaisha | Active matrix substrate and display panel |
| WO2016080500A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | アクティブマトリクス基板、及びそれを備えた表示装置 |
| JPWO2016080498A1 (ja) * | 2014-11-21 | 2017-09-07 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
| US10410594B2 (en) | 2014-11-21 | 2019-09-10 | Sharp Kabushiki Kaisha | Active matrix substrate, and display device including same |
| US10627688B2 (en) | 2014-11-21 | 2020-04-21 | Sharp Kabushiki Kaisha | Active matrix substrate and display panel |
| US10634968B2 (en) | 2014-11-21 | 2020-04-28 | Sharp Kabushiki Kaisha | Active matrix substrate and display panel |
| CN107003581A (zh) * | 2014-11-21 | 2017-08-01 | 夏普株式会社 | 有源矩阵基板及显示面板 |
| US10809581B2 (en) | 2014-11-21 | 2020-10-20 | Sharp Kabushiki Kaisha | Active matrix substrate, and display panel |
| WO2018181445A1 (ja) * | 2017-03-31 | 2018-10-04 | シャープ株式会社 | アクティブマトリクス基板、及びそれを備えた表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100481099B1 (ko) | 표시 장치 | |
| KR100462133B1 (ko) | 표시 장치 | |
| KR100371841B1 (ko) | 전기 광학 장치의 구동 방법, 전기 광학 장치의 구동회로, 전기 광학 장치 및 전자기기 | |
| US7948461B2 (en) | Image display device | |
| US20020084969A1 (en) | Liquid crystal display device, driving circuit, driving method, and electronic devices | |
| US8081178B2 (en) | Electro-optical device, driving circuit, and electronic apparatus | |
| US20020063671A1 (en) | Active matrix liquid crystal display devices | |
| US8013850B2 (en) | Electrooptic device, driving circuit, and electronic device | |
| KR19980070909A (ko) | 액티브 매트릭스형 액정 표시 장치 | |
| JPH1068931A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20060181502A1 (en) | Signal line driving circuit and image display device | |
| US20050088386A1 (en) | [liquid crystal display panel and driving circuit thereof] | |
| JPH11184406A (ja) | 液晶ディスプレイ装置 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| US20010050678A1 (en) | Line electrode driving apparatus and image display apparatus having same | |
| EP1246159A2 (en) | Active matrix display device with faster static memory circuit implemented at pixel level | |
| US20020135574A1 (en) | Driving method for flat-panel display device | |
| US7027026B2 (en) | Display device | |
| KR100774895B1 (ko) | 액정 표시 장치 | |
| US20030146911A1 (en) | Method for generating control signal, control-signal generation circuit, data-line driving circuit, element substrate, optoelectronic device, and electronic apparatus | |
| KR20030022070A (ko) | 액티브 매트릭스 디스플레이 | |
| JP4192980B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP3456693B2 (ja) | データ信号線駆動回路および画像表示装置 | |
| US20040246214A1 (en) | Liquid crystal display and sampling circuit therefor | |
| US20030112211A1 (en) | Active matrix liquid crystal display devices |