JP3456693B2 - データ信号線駆動回路および画像表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データをデー
タ信号線に出力するデータ信号線駆動回路に関し、特
に、隣接する群からの干渉を低減させることにより、デ
ータ信号線駆動回路を用いた画像表示装置に高品位な画
像を表示させるための構成に関する。

【０００２】

【従来の技術】従来の画像表示装置の一つとして、アク
ティブ・マトリクス駆動方式の液晶表示装置（以下、
「アクティブマトリクス型液晶表示装置」とする。）が
知られている。一般的に、アクティブマトリクス型液晶
表示装置は、画素アレイと、走査信号線駆動回路と、デ
ータ信号線駆動回路から構成される。

【０００３】画素アレイは、互いに交差する多数の走査
信号線と多数のデータ信号線とを備え、隣接する２本の
走査信号線と隣接する２本のデータ信号線とにより包囲
された部分にマトリクス状に設けられた多数の画素を有
する。データ信号線駆動回路は、入力された映像信号を
クロック信号等に同期してサンプリング及び増幅して各
データ信号線に書き込む。走査信号線駆動回路は、画素
内にあるスイッチング素子の開閉を制御することによ
り、各データ信号線に書き込まれた映像信号（データ）
を各画素に書き込むとともに、各画素に書き込まれたデ
ータを保持させる。

【０００４】図９は、従来技術によるデータ信号線駆動
回路の例を示す。図９を参照して、映像データをアクテ
ィブマトリクス型液晶表示装置のデータ信号線に書き込
む方式について説明する。データ信号線の駆動方式とし
ては、点順次駆動方式と線順次駆動方式とがあるが、こ
こでは例として点順次駆動方式について説明する。

【０００５】図９において、映像信号は映像信号線ＤＡ
Ｔ１〜ＤＡＴ４を介して入力される。映像信号線ＤＡＴ
１〜ＤＡＴ４上の映像信号がデータ信号線ＳＬ１１〜Ｓ
Ｌ２４に出力されるためには、各サンプリング回路ＡＳ
ＷがＯＮ状態になることが必要である。スタート信号Ｓ
Ｔとして、正のパルスがシフトレジスタＬＡＴに与えら
れることにより、クロック信号ＣＫに同期してシフトレ
ジスタＬＡＴの各段から正のパルスが各サンプリング回
路ＡＳＷに出力される。これにより、各サンプリング回
路ＡＳＷが一定時間ＯＮ状態になり、映像信号線ＤＡＴ
１〜ＤＡＴ４上の映像信号がデータ信号線ＳＬ１１〜Ｓ
Ｌ２４に出力される。

【０００６】近年、液晶表示装置の小型化や高解像度
化、実装コストの低減などのために、映像情報の表示を
行う画素アレイと駆動回路とが、同一基板上に一体形成
される場合がある。現在広く用いられている透過型液晶
表示装置を、駆動回路一体型の装置として構成する場合
には、透明な基板を使う必要がある。そのため、このよ
うな装置においては、石英基板やガラス基板上に構成す
ることができる多結晶シリコン薄膜トランジスタが能動
素子として用いられる場合が多い。

【０００７】

【発明が解決しようとする課題】従来の画像表示装置、
特に駆動回路を一体形成した画像表示装置においては、
そのデータ信号線駆動回路は図９に示すような構成をと
る。すなわち、複数のサンプリング回路（アナログスイ
ッチ）で１つの群が形成されており、１つのシフトレジ
スタ回路の出力によって、各群の複数のサンプリング回
路（アナログスイッチ）を開閉する構成をとっており、
したがって、１つの群を構成する複数のサンプリング回
路が、同時に開閉することになる。

【０００８】図１０は、従来のデータ信号線駆動回路の
サンプリング回路部分のレイアウトを示す。従来のデー
タ信号線駆動回路においては、隣接するデータ信号線間
の距離Ｄが、各群内においても各群間においても等しく
なるように配置されている（例えば、特開平７−１７５
０３８号公報の図１参照）。これは、同一のパターンを
列状に複数個配置する場合、等間隔に配置する方がレイ
アウトが容易であるためである。また、信号線の間隔を
等しくすることにより、信号線相互の容量結合を等しく
することができるためである。

【０００９】しかし、このような信号線の配置において
は、各群の端に位置するサンプリング回路に対応するデ
ータ信号線に対する雑音が、他のサンプリング回路に対
応するデータ信号線に対する雑音と異なるという問題が
生ずる。これは、あるサンプリング回路群に対応するデ
ータ信号線に画像データを書き込む時には、他のサンプ
リング回路群に対応するデータ信号線は使用されずに浮
遊状態になっているためである。

【００１０】図９の回路において、データ信号線ＳＬ１
１〜１４に画像データを書き込んだ後にデータ信号線Ｓ
Ｌ２１〜２４に画像データを書き込む場合を例として、
上記の問題を説明する。ＳＬ２１〜２４に画像データを
書き込む時点には、ＳＬ１４は画像データが書き込まれ
ない浮遊状態にある。図１０に示されるようにＳＬ１４
はＳＬ２１と近接して配置されているため、ＳＬ１４と
ＳＬ２１の間の容量により、ＳＬ２１の電位レベルの変
化は雑音としてＳＬ１４に重畳される。このＳＬ１４に
重畳される雑音は、ＳＬ２１から離れたＳＬ１１〜１３
にはほとんど重畳されない。また、ＳＬ１１〜１３に隣
接するデータ信号線の電位レベルは、ＳＬ１１〜１３が
浮遊状態になった後に変化することがないため、ＳＬ１
１〜１３はＳＬ１４のように雑音の影響を受けることが
ほとんどない。

【００１１】各群の端に位置するサンプリング回路に対
応するデータ信号線に対して、他のデータ信号線に対す
る雑音と異なる雑音が重畳されると、画像表示の際に周
期的な縞が現れる恐れがある。従来技術によるデータ信
号線駆動回路を用いた画像表示装置においては、このよ
うな周期的な縞が表示画像に現れることがあった。

【００１２】本発明は、上記課題を解決すべくなされた
ものであり、シフトレジスタ回路とアナログスイッチか
らなるデータ信号線駆動回路において、隣接信号線間の
容量による雑音の影響を無くし、高品位の画像表示を実
現することが可能な画像表示装置を提供することを目的
とする。

【００１３】

【課題を解決するための手段】本発明のデータ信号線駆
動回路は、複数のデータ信号線と、複数の出力回路群と
を備えたデータ信号線駆動回路であって、前記複数の出
力回路群のそれぞれは複数の出力回路を含み、前記複数
の出力回路のそれぞれは、前記複数のデータ信号線のそ
れぞれにデータ信号を出力し、同一の前記出力回路群に
含まれる前記複数の出力回路は、同時に前記データ信号
を出力し、前記複数の出力回路は、同一の前記出力回路
群に含まれる、隣接する前記出力回路の間隔が、異なる
前記出力回路群に含まれる、隣接する前記出力回路の間
隔よりも大きくなるように配置されており、これによ
り、上記目的が達成される。

【００１４】前記出力回路はアナログスイッチであり、
前記データ信号線駆動回路の外部から入力された前記デ
ータ信号を直接に前記データ信号線に出力してもよい。

【００１５】隣接する前記出力回路が前記データ信号を
出力する前記データ信号線は隣接し、前記複数のデータ
信号線は、同一の前記出力回路群に含まれる前記出力回
路が前記データ信号を出力する、隣接する前記データ信
号線の間隔が、異なる前記出力回路群に含まれる前記出
力回路が前記データ信号を出力する、隣接する前記デー
タ信号線の間隔よりも大きくなるように配置されていて
もよい。

【００１６】本発明の画像表示装置は、複数のデータ信
号線と、複数の走査信号線と、前記データ信号線と前記
走査信号線とに囲まれた複数の画素と、前記データ信号
線にデータ信号を供給するデータ信号線駆動回路と、前
記走査信号線に走査信号を供給する走査信号線駆動回路
とを備えた画像表示装置であって、前記データ信号線駆
動回路が上記のいずれかのデータ信号線駆動回路であ
り、これにより、上記目的が達成される。

【００１７】前記データ信号線駆動回路は、前記複数の
画素と同一基板上に形成されていてもよい。

【００１８】前記データ信号線駆動回路は、多結晶シリ
コン薄膜トランジスタにより構成されていてもよい。

【００１９】前記多結晶シリコン薄膜トランジスタは、
ガラス基板上に６００℃以下のプロセスで形成されても
よい。

【００２０】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。以下の実施形態においては、本発
明の適用対象となる画像表示装置を液晶表示装置とし、
本発明による液晶表示装置とそのデータ信号線駆動回路
について説明する。しかし、本発明の範囲は以下の説明
によって限定されることはなく、本発明は液晶表示装置
以外の画像表示装置やそれらのデータ信号線駆動回路に
ついても同様に適用し得る。

【００２１】（実施形態１）図１は、本発明の実施形態
１のデータ信号線駆動回路の構成を示す。

【００２２】データ信号線駆動回路は、シフトレジスタ
回路ＬＡＴと、バッファ回路ＢＵＦと、出力回路群ＯＵ
ＴＧとを備える。ここでは、出力回路群ＯＵＴＧは、４
つの出力回路ＯＵＴから構成されるものとする。データ
信号線駆動回路には、映像信号線ＤＡＴ及びデータ信号
線ＳＬが接続され、クロック信号ＣＫ、／ＣＫ及びスタ
ート信号ＳＴが供給されている。クロック信号／ＣＫ
は、クロック信号ＣＫが反転された信号である。

【００２３】データ信号線駆動回路は、映像信号線ＤＡ
Ｔにより供給された映像信号を、クロック信号に同期し
てデータ信号線ＳＬにデータ信号として出力する機能を
有する。データ信号線駆動回路の各構成要素の動作は以
下の通りである。

【００２４】各シフトレジスタ回路ＬＡＴは、クロック
信号ＣＫ、／ＣＫに同期して保持するデータをシフトさ
せる。シフト動作は、最下段のシフトレジスタ回路ＬＡ
Ｔにスタート信号ＳＴの内容が取り込まれ、各段のシフ
トレジスタ回路ＬＡＴの保持するデータが次段のシフト
レジスタ回路ＬＡＴに格納されることにより行われる。
各段のシフトレジスタ回路ＬＡＴの出力する信号は、次
段のシフトレジスタ回路ＬＡＴに入力されると同時に、
各段のバッファ回路ＢＵＦを通じて各出力回路ＯＵＴに
入力される。

【００２５】各出力回路ＯＵＴは、バッファ回路ＢＵＦ
から受け取った信号に従って、映像信号線ＤＡＴ上の映
像信号をデータ信号線ＳＬにデータ信号として出力す
る。バッファ回路ＢＵＦから出力される信号がデータ信
号の出力を指示する信号でない限り、各出力回路ＯＵＴ
はデータ信号の出力を行わない。従って、データ信号線
駆動回路は、スタート信号ＳＴがデータ出力のスタート
を指示する信号でない限りデータ信号の出力を開始しな
い。

【００２６】出力回路群ＯＵＴＧに含まれる各出力回路
ＯＵＴには、同一のバッファ回路ＢＵＦの出力信号が入
力される。そのため、出力回路群ＯＵＴＧに含まれる各
出力回路ＯＵＴは同時にデータ信号線ＳＬにデータ信号
を出力する。

【００２７】このように、データ信号線駆動回路による
データ信号の出力が行われる。

【００２８】図１に示されるデータ信号線駆動回路にお
いて、各出力回路ＯＵＴ間の距離は、各出力回路群ＯＵ
ＴＧ内の間隔Ｄ１よりも各出力回路群ＯＵＴＧ間の間隔
Ｄ２の方が大きくなっている。隣接する出力回路ＯＵＴ
間の寄生容量は、出力回路ＯＵＴ間の距離（間隔）に依
存する。すなわち、出力回路ＯＵＴ間の距離が狭いと、
寄生容量に起因する雑音が大きくなり、無視できないレ
ベルに達することが危惧される。

【００２９】図１に示されるデータ信号線駆動回路にお
いては、各出力回路群ＯＵＴＧ内の出力回路ＯＵＴは同
時に作動し、対応するデータ信号線ＳＬも同時に充電さ
れる。したがって、例えば第１の群のデータ信号線ＳＬ
１１〜１４には同時にデータ信号が書き込まれるため、
隣接する出力回路やデータ信号線等からの雑音があって
も、それを打ち消すように本来のデータ信号で上書きさ
れる。よって、データ信号線ＳＬ１１〜１４へのデータ
信号の書き込みが完了した時点においては、ＳＬ１１〜
１４は他のデータ信号線からの影響は受けていない。

【００３０】次に、第２の群のデータ信号線ＳＬ２１〜
２４にデータ信号が書き込まれる時には、第１の群のデ
ータ信号線ＳＬ１１〜１４は浮遊状態になっている。そ
のため、データ信号線ＳＬ２１にデータが書き込まれる
際に、データ信号線ＳＬ２１の電位変化とデータ信号線
間の寄生容量とに依存する雑音が、隣接するデータ信号
線ＳＬ１４の電位レべルに重畳される。その結果、各出
力回路群ＯＵＴＧの端に位置する出力回路ＯＵＴに対応
するデータ信号線のみが、他のデータ信号線とは異なる
電位変動を受けることになる。

【００３１】しかしながら、図１に示されるデータ信号
線駆動回路においては、各出力回路群ＯＵＴＧ間の出力
回路ＯＵＴの間隔Ｄ２は、各出力回路群ＯＵＴＧ群内の
出力回路の間隔Ｄ１よりも大きくされている。Ｄ２は、
寄生容量の影響がほとんどないレべルの大きさであるた
め、上記の寄生容量に起因する雑音は無視できるレベル
のものである。したがって、各出力回路群ＯＵＴＧの端
に位置する出力回路ＯＵＴに対応するデータ信号線にお
いても信号レべルの変動はなく、全データ信号線ＳＬに
所望の電位レベルのデータ信号を出力することができ
る。

【００３２】ところで、データ信号線駆動回路の構成
や、外部からの制御信号のタイミングによっては、第１
の群のデータ信号線へのデータ書き込みと第２の群（場
合によっては、より多くの群）のデータ信号線へのデー
タ書き込みとが、時間的に一部重複するようなタイミン
グにする場合もある。しかし、この場合にも、第２の群
のデータ信号線への書き込みの後半のタイミングでは、
第１の群のデータ信号線は浮遊状態になっているので、
程度の差はあるが同様の現象が起こる。そのため、上述
のように間隔Ｄ１、Ｄ２を設定することにより、データ
信号線間の寄生容量に起因する雑音の影響を低減するこ
とができる。

【００３３】以上のように、本発明の実施形態１のデー
タ信号線駆動回路においては、各出力回路群間の出力回
路の間隔を、各出力回路群内の出力回路の間隔よりも大
きくとっている。これにより、隣接群からの容量結合の
影響が小さくなり、各群の最終段の信号線に重畳される
雑音が小さくなるため、周期的な出力レベルの変動を避
けることができる。

【００３４】（実施形態２）図２は、本発明の実施形態
２のデータ信号線駆動回路の構成を示す。

【００３５】図２に示されるデータ信号線駆動回路にお
いては、複数のインバータ回路が図１におけるバッファ
回路ＢＵＦに対応し、ＣＭＯＳのアナログスイッチＡＳ
Ｗが図１における出力回路ＯＵＴに対応している。アナ
ログスイッチＡＳＷは、外部から入力されたデータ信号
を直接にデータ信号線ＳＬに出力する。図２のデータ信
号線駆動回路は、図１のデータ信号線駆動回路と同様の
機能を有する。

【００３６】出力回路にアナログスイッチのみを用いる
構成においては、アナログスイッチの駆動能力がデータ
信号線の書き込み精度を決定する。そのため、データ信
号線の書き込み精度を上げるためには、アナログスイッ
チを構成するトランジスタのサイズ（チャネル幅）を大
きくする必要がある。したがって、アナログスイッチを
構成するためには、比較的大きなサイズ（１００〜２０
０μｍ）のトランジスタを用いることが一般的である。
トランジスタのサイズを大きくする結果、アナログスイ
ッチ間の寄生容量も大きくなり、雑音の影響を受けやす
くなる。

【００３７】図２のデータ信号線駆動回路においても、
各アナログスイッチＡＳＷに対応したデータ信号線間の
距離（間隔）は、各群間での間隔Ｄ２が各群内の間隔Ｄ
１よりも大きくなるようにされている。その結果、異な
る群のアナログスイッチ（及びデータ信号線）からの雑
音の影響が現れないようになっている。

【００３８】そのため、実施形態１と同様に、各群の端
に位置するデータ信号線においても、信号レベルの変動
はなく、全データ信号線に所望の電位レベルのデータ信
号を出力することができる。また、図２のようなデータ
信号線駆動回路の構成においては、アナログスイッチの
サイズが比較的大きなものになるため、隣接して配置さ
れるデータ信号線の長さも長くなる。したがって、隣接
するデータ信号線間の容量結合も大きくなるため、各群
間で出力回路間の間隔を大きくとることによる効果は極
めて大きくなる。

【００３９】図３は、図２に示されるデータ信号線駆動
回路のアナログスイッチＡＳＷ部分のレイアウト例を示
す。

【００４０】図３に示されるレイアウトにおいては、各
データ信号線ＳＬ１１〜２４は、それぞれのアナログス
イッチの外側部分に配置されており、映像信号線ＤＡＴ
は、それぞれのアナログスイッチの内側部分に配置され
ている。このレイアウトは、映像信号線ＤＡＴ１〜４の
枝線部分を小さく単純にできるので、その負荷容量を低
減させることができるというメリットがある。その反
面、異なるデータ信号線ＳＬ１１〜２４が隣り合うこと
になるので、データ信号線間の寄生容量が増大し、雑音
の影響を受けやすい配置となっている。

【００４１】上述したように、各群間での間隔Ｄ２を各
群内の間隔Ｄ１よりも大きくすることにより、データ信
号線間の寄生容量による雑音の影響を低減できる。図３
のレイアウトにおいては、データ信号線が容量結合によ
る雑音の影響を受けやすいため、各アナログスイッチ群
間のアナログスイッチの間隔を大きくすることによる効
果は極めて大きくなる。

【００４２】（実施形態３）図４は、本発明の実施形態
３の画像表示装置の構成を示す。

【００４３】図４に示される画像表示装置は、画素アレ
イＡＲＹと、走査信号線駆動回路（ゲートドライバ）Ｇ
Ｄと、データ信号線駆動回路（データドライバ）ＳＤと
を備えたアクティブマトリクス型液晶表示装置である。

【００４４】画素アレイＡＲＹは、互いに交差する多数
の走査信号線ＧＬと多数のデータ信号線ＳＬとを備え、
走査信号線ＧＬとデータ信号線ＳＬとに接続された多数
の画素ＰＩＸを備えている。画素ＰＩＸは、隣接する２
本の走査信号線と隣接する２本のデータ信号線とにより
包囲された部分にマトリクス状に設けられている。

【００４５】データ信号線駆動回路ＳＤは、映像信号線
ＤＡＴから入力された映像信号をクロック信号ＳＰＳ及
びスタート信号ＳＰＳに同期してサンプリング及び増幅
して各データ信号線ＳＬに書き込む。データ信号線駆動
回路ＳＤは、上述した本発明の実施形態１又は実施形態
２の構成を有する。

【００４６】走査信号線駆動回路ＧＤは、クロック信号
ＣＫＧ及びスタート信号ＳＰＧに同期して、走査信号線
ＧＬを順次選択し、画素ＰＩＸ内にあるスイッチング素
子の開閉を制御する。これにより、各データ信号線ＳＬ
に書き込まれたデータ信号を各画素ＰＩＸに書き込むと
ともに、各画素ＰＩＸに書き込まれたデータを保持させ
る。

【００４７】図５は、図４の画像表示装置の画素ＰＩＸ
の構成を示す。画素ＰＩＸは、スイッチング素子である
電界効果トランジスタＳＷと、画素容量とを備える。画
素容量は、液晶容量ＣＬ及び補助容量ＣＳよりなる。補
助容量ＣＳは、必要に応じて画素容量に付加される。

【００４８】図５において、トランジスタＳＷのゲート
は走査信号線ＧＬに接統され、トランジスタＳＷのドレ
イン及びソースを介してデータ信号線ＳＬと画素容量の
一方の電極とが接続されている。また、画素容量の他方
の電極は全画素に共通の共通電極線に接続されている。
各液晶容量ＣＬに印加される電圧により、液晶の透過率
または反射率が変化して所望の表示が行われる。

【００４９】図４の画像表示装置においては、画像を表
示するための映像データは、映像信号線ＤＡＴから、デ
ータ信号線ＳＬを介して画素ＰＩＸに供給される。した
がって、データ信号線での電位レベルに変動があると、
画素での電位レベルにもその影響が現れて表示状態に変
化を来すので、データ信号線に沿った縦縞が現れること
になる。このような縦縞は、ドット単位のランダムな表
示ムラ（輝点や黒点など）よりも目立つので、表示品位
を大幅に劣化させることになる。

【００５０】画像表示装置のデータ信号線駆動回路に、
本発明の実施形態１又は実施形態２のデータ信号線駆動
回路を採用することにより、データ信号線間の寄生容量
による雑音の影響を問題のないレベルまで抑えることが
できるので、データ信号線における映像データの電位レ
ベルの変動が無視できるようになり、縦縞などの表示不
良の発生を抑制することが可能となる。その結果、画像
表示装置における周期的な縞の発生を抑制して、高品位
の表示画像を得ることができる。

【００５１】（実施形態４）図６は、本発明の実施形態
４の画像表示装置の構成を示す。

【００５２】図６に示した画像表示装置においては、画
素アレイＡＲＹと、データ信号線駆動回路ＳＤと、走査
信号線駆動回路ＧＤとは、同一基板ＳＵＢ上に構成され
ている（ドライバモノリシック構造）。同一基板ＳＵＢ
上の回路は、外部コントロール回路ＣＴＬからの信号
と、外部電源回路ＶＧＥＮからの駆動電源とによって駆
動されている。データ信号線駆動回路ＳＤは、上述した
本発明の実施形態１又は実施形態２の構成を有する。

【００５３】図６に示される画像表示装置においては、
データ信号線駆動回路ＳＤは、画面（表示領域）を構成
する画素アレイ全体とほぼ同じ長さの領域に広く分散し
て配置されている。そのため、映像信号線ＤＡＴなどの
配線長は極めて長くなっており、配線遅延も大きくなっ
ている。

【００５４】図６に示されるような画像表示装置におい
て、データ信号線に充分な映像データを書き込むために
は、データ信号線駆動回路の出力回路（アナログスイッ
チ）の出力抵抗を小さくする（駆動力を大きくする）こ
とが必要である。そのため、アナログスイッチのサイズ
（構成するトランジスタのチャネル幅）を大きくする必
要があり、アナログスイッチ（出力回路）間の寄生容量
自体も大きくなる恐れがある。しかし、図６の画像表示
装置のデータ信号線駆動回路は、本発明の実施形態１又
は実施形態２の構成を有するため、異なる群間での寄生
容量は小さく抑えられている。

【００５５】このように、図６のような画像表示装置の
構成においては、データ信号線への雑音が大きくなる可
能性があるので、本発明の効果がより大きく現れること
になる。また、データ信号線駆動回路が画素と同一基板
上に形成される場合には、実施形態２のようにデータ信
号線駆動回路がシフトレジスタ回路とアナログスイッチ
から構成されることが一般的である。このような場合
に、本発明の上記の効果がより顕著になる。

【００５６】また、データ信号線駆動回路（場合によっ
ては、走査信号線駆動回路も）を画素と同一基板上に同
一工程によって形成することにより、別々に構成して実
装するよりも、駆動回路の製造コストや実装コストの低
減を図ることができるとともに、信頼性の向上にも効果
がある。

【００５７】図７は、本発明の実施形態３及び実施形態
４の画像表示装置を構成する多結晶シリコン薄膜トラン
ジスタの構造例を示す。

【００５８】図７に示される多結晶シリコン薄膜トラン
ジスタは、絶縁性基板上の多結晶シリコン薄膜を活性層
とする順スタガー（トップゲート）構造のものである。
しかし、本発明の実施形態３及び実施形態４の画像表示
装置を構成するトランジスタはこれに限られず、逆スタ
ガー構造等の他の構造のものであってもよい。

【００５９】アクティブマトリクス型液晶表示装置に多
結晶シリコン薄膜トランジスタを用いることによって、
実用的な駆動能力を有する走査信号線駆動回路およびデ
ータ信号線駆動回路を、画素アレイと同一基板上にほぼ
同一の製造工程で構成することができる。また、多結晶
シリコン薄膜を用いてトランジスタを形成すると、従来
のアクティブマトリクス液晶表示装置に用いられていた
非晶質シリコン薄膜トランジスタに較べて、極めて駆動
力の高い特性が得られる。

【００６０】多結晶シリコン薄膜トランジスタは、単結
晶シリコントランジスタ（ＭＯＳトランジスタ）に較べ
て、同一サイズでの駆動能力が１〜２桁小さいので、出
力回路（アナログスイッチ）を構成したときに、トラン
ジスタのサイズ（チャネル幅）を１〜２桁大きくする必
要がある。そのため、サイズに比例して、寄生容量がよ
り大きくなる恐れがあるが、上述のような構成のデータ
信号線駆動回路を採用することにより、異なる群間での
寄生容量を小さく抑えることができる。

【００６１】また、多結晶シリコン薄膜トランジスタ
は、その特性にバラツキが生じやすいという特徴がある
ので、トランジスタ特性の影響を受けやすいアンプ等を
構成することが、現実的にはできない。したがって、デ
ータ信号線駆動回路の出力回路としては、図２のような
アナログスイッチを用いることになる。その場合、上述
のように、隣接する出力回路間の雑音の影響が大きくな
る恐れがあるので、本発明を採用することによる効果が
大きくなる。

【００６２】以上のように、多結晶シリコン薄膜トラン
ジスタにより構成されるデータ信号線駆動回路において
は、データ信号線への雑音が大きくなる可能性があるの
で、本発明の効果がより大きく現れることになる。

【００６３】図８は、本発明による画像表示装置を構成
する多結晶シリコン薄膜トランジスタの製造工程を示
す。図８（ａ）〜（ｋ）は、各工程における構造断面図
である。以下、図８を参照して、摂氏６００℃以下で多
結晶シリコン薄膜トランジスタを形成するときの製造プ
ロセスについて簡単に説明する。

【００６４】最初に、図８（ａ）に示されるガラス基板
上に非晶質シリコンを堆積し、非晶質シリコン薄膜を形
成する（図８（ｂ））。この非晶質シリコン薄膜にエキ
シマレーザを照射して、多結晶シリコン薄膜を形成する
（図８（ｃ））。

【００６５】次に、多結晶シリコン薄膜を所望の形状に
パターニングし、活性領域を形成する（図８（ｄ））。
この活性領域とガラス基板との上に、二酸化シリコンか
らなるゲート絶縁膜を形成する（図８（ｅ））。活性領
域の上部のゲート絶縁膜の上に、薄膜トランジスタのゲ
ート電極をアルミニウム等で形成する（図８（ｆ））。

【００６６】次に、薄膜トランジスタのソース・ドレイ
ン領域に不純物（ｎ型領域には燐、ｐ型領域には硼素）
を注入する（図８（ｇ）、（ｈ））。

【００６７】その後、ガラス基板上に形成した層全体の
上に、二酸化シリコン又は窒化シリコン等を堆積して、
層間絶縁膜を形成する（図８（ｉ））。層間絶縁膜にコ
ンタクトホールを開口し（図８（ｊ））、コンタクトホ
ール内にアルミニウム等の金属配線を形成する（図８
（ｋ））。

【００６８】以上の工程において、プロセスの最高温度
は、ゲート絶縁膜形成時の６００℃であるため、米国コ
ーニング社の１７３７ガラス等の高耐熱性ガラスが使用
できる。図８に示すような製造工程で、多結晶シリコン
薄膜トランジスタを、摂氏６００度以下で形成すること
により、歪み点温度が低いが、安価で大面積のガラス基
板を用いることができるようになるため、画像表示装置
の低価格化と大面積化が実現される。

【００６９】なお、液晶表示装置においては、上記工程
の後、さらに別の層間絶縁膜を介して、透明電極（透過
型液晶表示装置の場合）や反射電極（反射型液晶表示装
置の場合）を形成する。

【００７０】以上、本発明についていくつかの実施形態
を示したが、本発明はこれらの実施形態に限定されな
い。例えば、上記の実施形態の組み合わせ等の他の構成
についても、本発明を同様に適用できる。

【００７１】

【発明の効果】本発明によれば、データ信号線駆動回路
における各出力回路群間の出力回路の間隔は、各出力回
路群内の出力回路の間隔よりも大きい。これにより、隣
接群からの容量結合の影響が小さくなり、各群の最終段
の信号線に重畳される雑音が小さくなるので、周期的な
出力レベルの変動を避けることができる。

【００７２】また、本発明によれば、画像表示装置を構
成するデータ信号線駆動回路における各出力回路群間の
出力回路の間隔は、各出力回路群内の出力回路の間隔よ
りも大きい。これにより、データ信号線駆動回路の各群
の最終段におけるデータ信号線のレベル変動が抑えら
れ、周期的な縞の発生が抑制されて高品位の表示画像を
得ることができる。この効果は、駆動回路を一体形成し
た画像表示装置において特に顕著に現れる。

【図面の簡単な説明】

【図１】本発明の実施形態１のデータ信号線駆動回路を
示すブロック図である。

【図２】本発明の実施形態２のデータ信号線駆動回路を
示す回路図である。

【図３】本発明の実施形態２のデータ信号線駆動回路に
含まれるアナログスイッチのレイアウトの例を示す図で
ある。

【図４】本発明の実施形態３の画像表示装置の構成を示
すブロック図である。

【図５】本発明の実施形態３の画像表示装置に含まれる
画素の内部構造の例を示す図である。

【図６】本発明の実施形態４の画像表示装置の構成を示
すブロック図である。

【図７】本発明の実施形態３及び実施形態４の画像表示
装置を構成する多結晶シリコン薄膜トランジスタの構造
例を示す断面図である。

【図８】多結晶シリコン薄膜トランジスタの製造工程の
例を示す構造断面図である。

【図９】従来のデータ信号線駆動回路の構成例を示す回
路図である。

【図１０】従来のデータ信号線駆動回路を構成するアナ
ログスイッチのレイアウトの例を示す図である。

【符号の説明】

ＣＫ，／ＣＫ，ＣＫＳ，ＣＫＧ クロック信号 ＳＴ，ＳＰＳ，ＳＰＧ スタート信号 ＬＡＴ シフトレジスタ回路 ＢＵＦ バッファ回路 ＯＵＴ 出力回路 ＯＵＴＧ 出力回路群 ＤＡＴ 映像信号線 ＳＬ データ信号線 ＡＳＷ サンプリング回路（アナログスイッチ） Ｓ，ＳＮ，ＳＰ サンプリング信号 ＧＬ 走査信号線 ＳＤ データ信号線駆動回路（データドライバ） ＧＤ 走査信号線駆動回路（ゲートドライバ） ＰＩＸ 画素 ＡＲＹ 画素アレイ ＧＰＳ パルス信号 ＣＬ 液晶容量 ＣＳ 補助容量 ＳＷ 画素スイッチ（トランジスタ） ＶＳＨ，ＶＧＨ 電源端子 ＶＳＬ，ＶＧＬ 接地端子 ＶＧＥＮ 電源回路 ＣＴＬ タイミング回路、コントロール回路 ＳＵＢ 基板 ＣＯＭ コモン端子

フロントページの続き (56)参考文献 特開 平２−66970（ＪＰ，Ａ) 特開 平２−46766（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/20 623 G02F 1/1368 G09G 3/36 H01L 29/786

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 複数のデータ信号線と、複数の出力回路
   群とを備えたデータ信号線駆動回路であって、 前記複数の出力回路群のそれぞれは複数の出力回路を含
   み、 前記複数の出力回路のそれぞれは、前記複数のデータ信
   号線のそれぞれにデータ信号を出力し、 同一の前記出力回路群に含まれる前記複数の出力回路
   は、同時に前記データ信号を出力し、 前記複数の出力回路は、同一の前記出力回路群に含まれ
   る、隣接する前記出力回路の間隔が、異なる前記出力回
   路群に含まれる、隣接する前記出力回路の間隔よりも大
   きくなるように配置されている、 データ信号線駆動回路。
2. 【請求項２】 前記出力回路はアナログスイッチであ
   り、前記データ信号線駆動回路の外部から入力された前
   記データ信号を直接に前記データ信号線に出力する、請
   求項１に記載のデータ信号線駆動回路。
3. 【請求項３】 隣接する前記出力回路が前記データ信号
   を出力する前記データ信号線は隣接し、 前記複数のデータ信号線は、同一の前記出力回路群に含
   まれる前記出力回路が前記データ信号を出力する、隣接
   する前記データ信号線の間隔が、異なる前記出力回路群
   に含まれる前記出力回路が前記データ信号を出力する、
   隣接する前記データ信号線の間隔よりも大きくなるよう
   に配置されている、 請求項１又は２に記載のデータ信号線駆動回路。
4. 【請求項４】 複数のデータ信号線と、複数の走査信号
   線と、前記データ信号線と前記走査信号線とに囲まれた
   複数の画素と、前記データ信号線にデータ信号を供給す
   るデータ信号線駆動回路と、前記走査信号線に走査信号
   を供給する走査信号線駆動回路とを備えた画像表示装置
   であって、 前記データ信号線駆動回路が、請求項１乃至３のいずれ
   かに記載のデータ信号線駆動回路である、画像表示装
   置。
5. 【請求項５】 前記データ信号線駆動回路は、前記複数
   の画素と同一基板上に形成されている、請求項４に記載
   の画像表示装置。
6. 【請求項６】 前記データ信号線駆動回路は、多結晶シ
   リコン薄膜トランジスタにより構成されている、請求項
   ５に記載の画像表示装置。
7. 【請求項７】 前記多結晶シリコン薄膜トランジスタ
   は、ガラス基板上に６００℃以下のプロセスで形成され
   る、請求項６に記載の画像表示装置。