TWI455094B - 顯示裝置的閘極驅動器及其運作方法 - Google Patents

Description

顯示裝置的閘極驅動器及其運作方法

本發明是有關於一種顯示裝置的閘極驅動器，且特別是有關於一種具有多個開關單元的閘極驅動器及其運作方法。

一般而言，液晶顯示面板包括以陣列排列之多個畫素、多條掃描線(scan line)及多條資料線(data line)，其中每一畫素包括薄膜電晶體(TFT)以及與薄膜電晶體電性連接之畫素電極(pixel electrode)，並且薄膜電晶體會與對應的掃描線與對應的資料線電性連接。當液晶顯示面板顯示影像時，液晶顯示面板會透過閘極驅動器來依序開啟其每一列畫素，且開啟的畫素會對應的接收源極驅動器所提供的資料電壓。藉此，各畫素的液晶會依據所接收的資料電壓而呈現對應的透光率。

然而，隨著液晶顯示面板的解析度提昇，液晶顯示器所使用閘極驅動器與源極驅動器的數目會增加。因此，液晶顯示器的製造成本便隨著閘極驅動器及源極驅動器的使用數量及電路複雜度而增加。若能簡化閘極驅動器的電路複雜度，便可降低進液晶顯示器的製造成本。

此外，傳統的閘極驅動器可由多個移位暫存器所構成，其中每一移位暫存器會包括多個彼此電性連接的電晶體。基於移位暫存器的電路設計，電晶體的閘極可能會電 性連至另一電晶體的汲極或源極。圖1為兩個電晶體彼此電性連接的的剖面示意圖。依據圖1所示，電晶體TFT1的汲極TFT1D一般會透過閘極絕緣層(未標示)的貫孔V1電性連接至電晶體TFT2的閘極TFT2G，其中貫孔V1為透過額外的製程來形成。因此，貫孔V1的數量會影響移位暫存器的製造成本及複雜度，亦即影響閘極驅動器的製造成本。

本發明提供一種顯示裝置的閘極驅動器及其運作方法，其透過簡單的電路及簡單的控制方式產生閘極訊號，以降低閘極驅動器的製造成本。

本發明提出一種顯示裝置的閘極驅動器，包括多個第一開關單元、多個驅動單元及多個第二開關單元。這些第一開關單元同時接收一第一致能電壓及一第一時序控制信號。這些驅動單元分別耦接這些第一開關單元及一顯示面板的多個掃描線，且同時接收一閘極高電壓及一遮罩控制信號。這些第二開關單元，分別耦接這些掃描線，且同時接收一第二時序控制信號及一閘極低電壓，這些第二開關單元於導通時傳送閘極低電壓至對應的掃描線。這些第一開關單元依據第一時序控制信號逐個導通以傳送第一致能電壓至對應的驅動單元。這些驅動單元依據第一致能電壓及遮罩控制信號逐個導通以傳送閘極高電壓至對應的掃描線。這些第二開關單元依據第二時序控制信號逐個關閉， 導通的第一開關單元與關閉的第二開關單元對應同一掃描線。

本發明亦提出一種閘極驅動器的運作方法，其包括下列步驟。依據一第一時序控制信號將一閘極高電壓逐個提供至一顯示面板的多個掃描線的其中之一。依據一第二時序控制信號將一閘極低電壓逐個停止提供至這些掃描線的其中之一，並且將閘極低電壓提供至其餘的這些掃描線，其中這些掃描線為接收閘極高電壓及閘極低電壓的其中之一。

在本發明之一實施例中，第一時序控制信號由多個第一位元信號及多個第二位元信號所組成，其中各個第一位元信號的電壓準位相反於對應的第二位元信號的電壓準位。

在本發明之一實施例中，各個第一開關單元包括多個第一開關，這些第一開關的控制端分別接收對應的第一位元信號及對應的第二位元信號的其中之一，其中第1個第一開關的第一端接收第一致能電壓，第n個第一開關的第二端耦接收對應的掃描信號，第i個第一開關的第一端耦接第i-1個第一開關的第二端，n及i分別為一正整數，i大於1且小於等於n。

在本發明之一實施例中，各個第一開關單元更包括多個第一電容及多個第二電容，其中各個第一電容的第一端耦接對應的第一開關的第一端，各個第二電容的第一端耦接對應的第一開關的第二端。當各個第一開關的控制端接 收對應的第一位元信號時，對應的第一電容及對應的第二電容的第二端接收對應的第二位元信號。當各個第一開關的控制端接收對應的第二位元信號時，對應的第一電容及對應的第二電容的第二端接收對應的第一位元信號。

在本發明之一實施例中，各個第一電容的電容值等於對應的第一開關的第一端與控制端間的一第一等效電容的電容值，各個第二電容的電容值等於對應的第一開關的第二端與控制端間的一第二等效電容的電容值。

在本發明之一實施例中，各個第一開關單元的這些第一開關的控制端所接收的第一位元信號及第二位元信號部分不同於其他第一開關單元的這些第一開關的控制端所接收的第一位元信號及第二位元信號。

在本發明之一實施例中，這些第一位元信號及這些第二位元信號的轉態時間完全重疊於遮罩控制信號的致能時間。

在本發明之一實施例中，這些第一位元信號的彼此間的頻率倍數為2的m次方，m為不包含零的一正整數或一負整數。

在本發明之一實施例中，各個驅動單元包括一控制開關及驅動開關。控制開關的第一端接收一第一禁能電壓，控制開關的控制端接收遮罩控制信號。驅動開關的第一端接收閘極高電壓，驅動開關的控制端耦接對應的第一開關單元以接收第一致能電壓且耦接控制開關的第二端，驅動開關的第二端耦接對應的掃描線。

在本發明之一實施例中，第二時序控制信號由多個第三位元信號及多個第四位元信號所組成。當各個第三位元信號的電壓準位為一第二致能電壓時，對應的第四位元信號的電壓準位為一第二禁能電壓。當各個第三位元信號的電壓準位為第二禁能電壓時，對應的第四位元信號的電壓準位為第二致能電壓。

在本發明之一實施例中，這些第三位元信號及這些第四位元信號的電壓準位對應於遮罩控制信號的致能時間而切轉換至一低導通電壓。

在本發明之一實施例中，低導通電壓為第二致能電壓及第二禁能電壓的平均。

在本發明之一實施例中，各個第二開關單元包括多個第二開關，這些第二開關的第一端接收閘極低電壓，這些第二開關的第二端耦接對應的掃描線，這些第二開關的控制端分別接收對應的第三位元信號及對應的第四位元信號的其中之一。

在本發明之一實施例中，各個第二開關單元更包括多個第三電容及多個第四電容，其中各個第三電容的第一端耦接對應的第二開關的第一端，各個第四電容的第一端耦接對應的第二開關的第二端。當各個第二開關的控制端接收對應的第三位元信號時，對應的第三電容及對應的第四電容的第二端接收對應的第四位元信號。當各個第二開關的控制端接收對應的第四位元信號時，對應的第三電容及對應的第四電容的第二端接收對應的第三位元信號。

在本發明之一實施例中，各個第三電容的電容值等於對應的第二開關的第一端與控制端間的一第三等效電容的電容值，各個第四電容的電容值等於對應的第二開關的第二端與控制端間的一第四等效電容的電容值。

在本發明之一實施例中，各個第二開關單元的這些第二開關的控制端所接收的第三位元信號及第四位元信號部分不同於其他第二開關單元的這些第二開關的控制端所接收的第三位元信號及第四位元信號。

在本發明之一實施例中，第二致能電壓大於第一致能電壓，第一致能電壓大於閘極高電壓，第二禁能電壓小於第一禁能電壓，第一禁能電壓小於閘極低電壓。

在本發明之一實施例中，第二致能電壓與第一致能電壓的壓差大於一臨界電壓，第一致能電壓與閘極高電壓的壓差大於臨界電壓，第二禁能電壓與第一禁能電壓的壓差大於臨界電壓，第一禁能電壓與閘極低電壓的壓差大於臨界電壓。

在本發明之一實施例中，各個掃描線接收到閘極高電壓時這些第一位元信號及這些第二位元信號的電壓準位部分不同於其他掃描線接收到閘極高電壓時這些第一位元信號及這些第二位元信號的電壓準位。

在本發明之一實施例中，各個掃描線未接收到閘極低電壓時這些第三位元信號及這些第四位元信號的電壓準位部分不同於其他掃描線未接收到閘極高電壓時這些第三位元信號及這些第四位元信號的電壓準位。

基於上述，本發明實施例的顯示裝置的閘極驅動器及其運作方法，其第一開關單元依據第一時序信號而逐個導通以傳送第一致能電壓至對應的驅動單元，而驅動單元依據所接收第一致能電壓及遮罩控制信號傳送閘極高電壓至對應的掃描線，並且第二開關單元依據第二時序信號而逐個關閉以使閘極低電壓不會傳送至對應的掃描線。藉此，可透過簡單的電路及簡單的控制方式產生閘極訊號，以降低閘極驅動器的製造成本。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖2為依據本發明一實施例的顯示裝置系統示意圖。請參照圖2，在本實施例中，顯示裝置100包括時序控制器110、閘極驅動器120、源極驅動器130及顯示面板140。顯示面板140具有多個掃描線141、多個資料線143及多個陣列排列的畫素P，其中各畫素P耦接對應的掃描線141及對應的資料線143，而陣列排列的畫素P即可稱為主動陣列基板。

閘極驅動器120包括閘極驅動電路121及123。較佳地，閘極驅動電路121及123整合於顯示面板140之主動陣列基板(未繪示)上，而可以減少其它的製造流程。也就是說，在顯示面板140之主動陣列基板(未繪示)上形成資料線143、掃描線141與後續的電晶體(未繪示)時，閘極驅 動電路121及123亦同時形成。閘極驅動電路121耦接時序控制器110及顯示面板140，以受控於時序控制器110將閘極高電壓VGH依序傳送至這些掃描線141，藉此依序開啟各列的這些畫素P。較佳地，時序控制器110亦整合於顯示面板140之主動陣列基板(未繪示)上，而可以減少其它的製造流程。也就是說，在顯示面板140之主動陣列基板(未繪示)上形成資料線143、掃描線141與後續的電晶體(未)時，時序控制器110亦同時形成。並且，閘極驅動電路123耦接時序控制器110及顯示面板140，以受控於時序控制器110將閘極低電壓VGL傳送至未接收到閘極高電壓VGH的掃描線141，藉此確實關閉不開啟的畫素P。

源極驅動器130耦接時序控制器110及顯示面板140，以受控於時序控制器110提供多個像素電壓VP至開啟的畫素P，藉此顯示面板140可顯示影像。較佳地，源極驅動器130整合於顯示面板140之主動陣列基板(未繪示)上，而可以減少其它的製造流程。也就是說，在顯示面板140之主動陣列基板(未繪示)上形成資料線143、掃描線141與後續的電晶體(未)時，源極驅動器130亦同時形成。並且，在本發明的實施例中，可依據顯示面板140是否具有自發光能力而選擇性配置背光模組(未繪示)有無，其中背光模組為提供顯示面板140為不具有自發光能力且需要顯示影像時，所需要的面光源。

進一步來說，閘極驅動電路121包括多個第一開關單元FSU及多個驅動單元DU。這些第一開關單元FSU分別 耦接對應的驅動單元DU，且同時接收第一致能電壓VE1及第一時序控制信號TC1。這些第一開關單元FSU依據第一時序控制信號TC1對應的導通以傳送第一致能電壓VE1至對應的驅動單元DU。本發明以這些第一開關單元FSU依據第一時序控制信號TC1逐個導通以傳送第一致能電壓VE1至對應的驅動單元DU，但並不以此為限。

這些驅動單元DU分別耦接對應的掃描線141，且同時接收閘極高電壓VGH及遮罩控制信號MC。這些驅動單元DU會依據遮罩控制信號MC及是否接收至第一致能電壓VE1而逐個導通以傳送閘極高電壓VGH至對應的掃描線141。換言之，當驅動單元DU未接收到第一致能電壓VE1或遮罩控制信號MC表示不可傳送閘極高電壓VGH時，驅動單元DU不會導通以使閘極高電壓VGH不會傳送至對應的掃描線141；當驅動單元DU接收到第一致能電壓VE1且遮罩控制信號MC表示可傳送閘極高電壓VGH時，驅動單元DU會導通以使閘極高電壓VGH會傳送至對應的掃描線141。

閘極驅動電路123包括多個第二開關單元SSU。這些第二開關單元SSU分別耦接對應的掃描線141，且同時接收第二時序控制信號TC2及閘極低電壓VGL。這些第二開關單元SSU於導通時會傳送閘極低電壓VGL至對應的掃描線141，以關閉對應的畫素P。並且，這些第二開關單元SSU會依據第二時序控制信號TC2逐個關閉，以對應開啟的畫素P停止傳送閘極低電壓VGL至對應的掃描 線141。

在本實施例中，各掃描線141會對應一第一開關單元FSU、一驅動單元DU及一第二開關單元SSU，並且各掃描線141所對應的第一開關單元FSU及所對應的第二開關單元SSU會導通其中之一，以使各掃描線141會接收閘極高電壓VGH及閘極低電壓VGL的其中之一。亦即，導通的第一開關單元FSU與關閉的第二開關單元SSU會對應同一掃描線141，以使接收閘極高電壓VGH的掃描線141不會接收到閘極低電壓VGL。並且，第一開關單元FSU會逐個導通，因此掃描線141會逐個接收到閘極高電壓VGH而開啟所對應的畫素P。

此外，在本發明的一實施例中，第一開關單元FSU所接收的第一時序控制信號TC1、驅動單元DU所接收的遮罩控制信號MC及第二開關單元SSU所接收的第二時序控制信號TC2可以是時序控制器110所提供。在其他實施例中，第一時序控制信號TC1、遮罩控制信號MC及第二時序控制信號TC2可以由一控制電路依據時序控制器110所提供的信號(如啟動信號及/或垂直時脈信號)而產生，等同於一控制電路受控於時序控制器110產生第一時序控制信號TC1、遮罩控制信號MC及第二時序控制信號TC2。並且，第一致能電壓VE1、閘極高電壓VGH及閘極低電壓VGL可以由一電源電路所提供，但本發明實施例不以此為限。

圖3A為依據本發明一實施例圖2的閘極驅動器的電 路示意圖。請參照圖2及圖3A，在本實施例中，顯示面板140以8條掃描線(如141_1~141_8)為例以說明。對應地，閘極驅動電路121在此具有8個第一開關單元FSU_1~FSU_8及8個驅動單元DU_1~DU_8，並且閘極驅動電路123在此具有8個第二開關單元SSU_1~SSU_8。

各第一開關單元(如FSU_1~FSU_8)具有多個串接的第一開關(在此以3個第一開關為例)，其中第一開關在此是以電晶體(如T1~T3)來實現，但本發明實施例不以此限。並且，第一時序控制信號TC1例如由多個第一位元信號(對應至本實施例第一開關的數目，在此以3個第一位元信號BS11~BS13為例)及多個第二位元信號(對應至本實施例第一開關的數目，在此以3個第二位元信號BS21~BS23)所組成。

為了使8個第一開關單元FSU_1~FSU_8可個別導通，通常各第一開關單元FSU_1~FSU_8中串接的第一開關的數目大於等於3(對應2³ =8)，亦即透過控制3個以上串接的第一開關的狀態可控制8個第一開關單元個別導通，其中2為開關可決定的狀態數(即開與關)。因此，在此第一開關單元FSU_1~FSU_8中串接的第一開關是以3個串接的電晶體T1~T3為例。在其他實施例中，若顯示面板140有1024條掃描線，則第一開關單元FSU中串接的第一開關的數目會大於等於10個(對應2¹⁰ =1024)，亦即透過控制10個以上串接的第一開關的狀態可控制1024個第一開關單元個別導通。

依照圖3A，在第一開關單元FSU_1~FSU_8中，電晶體T1的閘極(對應控制端)接收透過信號配線LS2所傳送的第一位元信號BS11及透過信號配線LS3所傳送的第二位元信號BS21的其中之一，電晶體T1的汲極(對應第一端)接收透過信號配線LS1所傳送的第一致能電壓VE1，電晶體T1的源極(對應第二端)耦接電晶體T2的汲極；電晶體T2的閘極為接收透過信號配線LS4所傳送的第一位元信號BS12及信號配線LS5所傳送的第二位元信號BS22的其中之一，電晶體T2的源極耦接電晶體T3的汲極；電晶體T3的閘極為接收信號配線LS6所傳送的第一位元信號BS13及接收信號配線LS7所傳送的第二位元信號BS23的其中之一，電晶體T3的源極耦接對應的驅動單元(如DU_1~DU_8)以輸出第一致能電壓VE1。

並且，第一開關單元FSU_1~FSU_8的電晶體T1~T3的閘極所接收的第一位元信號(如BS11~BS13)及第二位元信號(如BS21~BS23)會部分不同於其他第一開關單元的電晶體T1~T3的閘極所接收的第一位元信號(如BS11~BS13)及第二位元信號(如BS21~BS23)。亦即，第一開關單元FSU_1的電晶體T1~T3的閘極分別接收第一位元信號BS11~BS13，其不同於第一開關單元FSU_2的電晶體T1的閘極接收第二位元信號BS21、第一開關單元FSU_3的電晶體T2的閘極接收第二位元信號BS22，其餘可參照圖3A所示，在此則不在贅述。

各個驅動單元DU_1~DU_8包括控制開關(在此以電 晶體TC為例)及驅動開關(在此以電晶體TD為例)。電晶體TC的汲極(對應第一端)接收信號配線LS9所傳送的第一禁能電壓VD1，電晶體TC的閘極(對應控制端)接收信號配線LS8所傳送的遮罩控制信號MC。電晶體TD的汲極(對應第一端)接收信號配線LS10所傳送的閘極高電壓VGH，電晶體TD的閘極(對應控制端)耦接對應的第一開關單元(如FSU_1~FSU_8)以接收第一致能電壓VE1且耦接電晶體TD的源極(對應第二端)以接收第一禁能電壓VD1，電晶體TD的源極(對應第二端)耦接對應的掃描線(如141_1~141_8)。

各第二開關單元(如SSU_1~SSU_8)具有多個第二開關(對應至本實施例第一開關的數目，在此以3個第二開關為例)，其中第二開關在此是以電晶體(如T4~T6)來實現，但本發明實施例不以此限。並且，第二時序控制信號TC2例如由多個第三位元信號(在此以3個第三位元信號BS31~BS33為例)及多個第四位元信號(在此以3個第四位元信號BS41~BS43)所組成。

依照圖3A，在第二開關單元SSU_1~SSU_8中，電晶體T4的閘極(對應控制端)接收透過信號配線LS11所傳送的第三位元信號BS31及透過信號配線LS12所傳送的第四位元信號BS41的其中之一，電晶體T4的汲極(對應第一端)接收透過信號配線LS17所傳送的閘極低電壓VGL，電晶體T4的源極(對應第二端)耦接對應的掃描線(如141_1~141_8)以輸出閘極低電壓VGL；電晶體T5 的閘極接收透過信號配線LS13所傳送的第三位元信號BS32及透過信號配線LS14所傳送的第四位元信號BS42的其中之一，電晶體T5的汲極接收透過信號配線LS17所傳送的閘極低電壓VGL，電晶體T5的源極耦接對應的掃描線(如141_1~141_8)以輸出閘極低電壓VGL；電晶體T6的閘極接收透過信號配線LS15所傳送的第三位元信號BS33及透過信號配線LS16所傳送的第四位元信號BS43的其中之一，電晶體T6的汲極接收透過信號配線LS17所傳送的閘極低電壓VGL，電晶體T6的源極耦接對應的掃描線(如141_1~141_8)以輸出閘極低電壓VGL。

並且，第二開關單元SSU_1~SSU_8的電晶體T4~T6的閘極所接收的第三位元信號(如BS31~BS33)及第四位元信號(如BS41~BS43)會部分不同於其他第一開關單元的電晶體T4~T6的閘極所接收的第三位元信號(如BS31~BS33)及第四位元信號(如BS41~BS43)。亦即，第二開關單元SSU_1的電晶體T4~T6的閘極分別接收第四位元信號BS41~BS43，其不同於第二開關單元SSU_2的電晶體T4的閘極接收第三位元信號BS31、第二開關單元SSU_3的電晶體T5的閘極接收第三位元信號BS32，其餘可參照圖3A所示，在此則不在贅述。

在本發明的實施例中，上述電晶體T1~T6、TC及TD可以為氧化物半導體電晶體，例如：氧化銦鎵鋅(Indium Gallium Zinc Oxide，IGZO)電晶體，但本發明實施例不以此為限，其它例如：多晶矽電晶體、微晶矽電晶體、單晶 矽電晶體、奈米晶矽電晶體、有機半導體電晶體、或其它合適的半導體電晶體、或上述至少二種半導體電晶體之組合。此外，上述電晶體T1~T6、TC及TD的類型可為頂閘型、底閘型、或其它合適的類型、或上述至少二種類型之組合。

依據電路原理，電晶體T1~T6於導通時其閘極所接收的電壓(對應第二致能電壓)實質上會大於第一致能電壓VE1，並且電晶體T1~T6於導通時其閘極所接收的電壓與第一致能電壓VE1的壓差實質上會大於一電晶體(如T1~T6)的臨界電壓(如約3.5伏特)；第一致能電壓VE1實質上會大於閘極高電壓VGH，並且第一致能電壓VE1與閘極高電壓VGH的壓差實質上會大於一電晶體(如TD)的臨界電壓(如約3.5伏特)。

另一方面，電晶體T1~T6於截止時其閘極所接收的電壓(對應第二禁能電壓)實質上會小於第一禁能電壓VD1，並且電晶體T1~T6於截止時其閘極所接收的電壓與第一禁能電壓VD1的壓差實質上會大於一電晶體(如T1~T6)的臨界電壓(如約3.5伏特)；第一禁能電壓VD1實質上會小於閘極低電壓VGL，並且第一禁能電壓VD1與閘極低電壓VGL的壓差實質上會大於一電晶體(如TD)的臨界電壓(如約3.5伏特)。

圖3B為依據本發明一實施例圖3A的閘極驅動器的信號示意圖。請參照圖3B，在本實施例中，第一位元信號BS11的電壓準位大致相反於第二位元信號BS21的電壓準 位，第一位元信號BS12的電壓準位大致相反於第二位元信號BS22的電壓準位，第一位元信號BS13的電壓準位大致相反於第二位元信號BS23的電壓準位。亦即，當各個第一位元信號(如BS11~BS13)的電壓準位為致能電壓時(標示為狀態“H”)，對應的第二位元信號(如BS21~BS23)的電壓準位為禁能電壓(標示為狀態“L”)；當各個第一位元信號(如BS11~BS13)的電壓準位為禁能電壓(disable voltage)時，對應的第二位元信號(如BS21~BS23)的電壓準位為致能電壓(enable voltage)。

並且，第一位元信號(如BS11~BS13)的彼此間的頻率倍數為2的m次方，其中m為不包含零的一正整數或一負整數。換言之，第一位元信號BS11的頻率為第一位元信號BS12的頻率的2倍，第一位元信號BS11的頻率為第一位元信號BS13的頻率的4倍(即2² 倍)，其餘則以此類推。

相似地，第三位元信號BS31的電壓準位大致相反於第四位元信號BS41的電壓準位，第三位元信號BS32的電壓準位大致相反於第四位元信號BS42的電壓準位，第三位元信號BS33的電壓準位大致相反於第四位元信號BS43的電壓準位。亦即，當各個第三位元信號(如BS31~BS33)的電壓準位為致能電壓時(標示為狀態“H”)，對應的第四位元信號(如BS41~BS43)的電壓準位為禁能電壓(標示為狀態“L”)；當各個第三位元信號(如BS31~BS33)的電壓準位為禁能電壓時，對應的第四位元信號(如BS41~BS43) 的電壓準位為致能電壓。

請參照圖3A及圖3B，在期間P1中，第一位元信號BS11~BS13的狀態分別為“HHH”，第二位元信號BS21~BS23的狀態分別為“LLL”，第三位元信號BS31~BS33的狀態分別為“HHH”，第四位元信號B421~BS43的狀態分別為“LLL”。此時，第一開關單元FSU_1的電晶體T1~T3皆導通而傳送第一致能電壓VE1至驅動單元DU_1，而第一開關單元FSU_2~FSU_8中的電晶體T1~T3至少其一不導通，因此驅動單元DU_2~8不會接收到致能電壓VE1。並且，第二開關單元SSU_1的電晶體T4~T6皆截止而不會傳送閘極低電壓VGL至掃描線141_1，而第二開關單元SSU_2~SSU_8中的電晶體T4~T6至少其一導通，因此閘極低電壓VGL會傳送至掃描線141_2~141_8。

由於遮罩控制信號MC在期間P1中為低電壓準位，以致於第一禁能電壓VD1不會傳送至電晶體TD的閘極，因此驅動單元DU_1的電晶體TD會受第一致能電壓VE1的影響而導通。當驅動單元DU_1的電晶體TD導通時，閘極高電壓VGH會透過導通的電晶體TD傳送至掃描線141_1而使掃描線141_1的電壓準位如波形SC1所示。第一開關單元FSU_1~FSU_8中的電晶體T1~T3、驅動單元DU_1的電晶體TC及TD及第二開關單元SSU_1~SSU_8的電晶體T4~T6於期間P2~P8的運作可參照圖3A及圖3B類推得知，在此則不再贅述，其中掃描線141_2~141_8的 電壓準位分別如波形SC2~SC8所示。

此外，在期間P1~P8之間的時間，第一位元信號BS11~BS13及第二位元信號BS21~BS23可能會切換電壓準位(亦即轉態時間)，以致於第一開關單元FSU_1~FSU_8的電晶體T1~T3可能會產生電流而影響驅動單元DU_1~DU8的電晶體TD的狀態。此時，遮罩控制信號MC會為高電壓準位，以控制電晶體TC導通以傳送第一禁能電壓VD1至電晶體TD的閘極。並且，第一位元信號BS11~BS13及第二位元信號BS21~BS23的轉態時間會完全重疊於遮罩控制信號MC的致能時間(即為高電壓準位的時間)，藉此避免電晶體T1~T3於第一位元信號BS11~BS13及第二位元信號BS21~BS23的轉態時間所產生的電流影響至電晶體TD的狀態。

並且，第三位元信號(如BS31~BS33)及第四位元信號(如BS41~BS43)會對應遮罩控制信號MC的致能時間而切換為低導通電壓VLC，以傳送閘極低電壓VGL至掃描線141_1~141_8。在本實施例中，低導通電壓VLC為第三位元信號(如BS31~BS33)及這些第四位元信號(如BS41~BS43)的致能電壓及禁能電壓的平均，但本發明實施例不以此為限。

圖4A為依據本發明另一實施例圖2的第一開關單元的電路示意圖。圖4B為依據本發明另一實施例圖2的第一開關單元的結構示意圖。請參照圖3A、圖4A及圖4B，在本實施例中，第一開關單元FSU_1a更包括多個第一電 容C11~C13及多個第二電容C21~C23。在本實施例中，電晶體T1的閘極耦接傳送第一位元信號BS11的信號配線LS2(於結構上電晶體T1的閘極即信號配線LS2)，實質上等同於電晶體T1的閘極接收第一位元信號BS11，而電晶體T1的汲極與源極會與信號配線LS2形成等效電容Ca與Cb(對應第一等效電容及第二等效電容)，此時第一電容C11耦接於電晶體T1的汲極與傳送第二位元信號BS21的信號配線LS3之間，第二電容C21耦接於電晶體T1的源極與信號配線LS3之間。換言之，第一電容C11及第二電容C21的一端(對應第一端)分別耦接電晶體T1的汲極及源極，第一電容C11及第二電容C21的另一端(對應第二端)接收第二位元信號BS21。

依據上述，第一電容C11會與等效電容Ca串聯，第二電容C21會與等效電容Cb串聯，並且第一位元信號BS11的電壓準位相反於第二位元信號BS21的電壓準位，藉此可透過電容充放電的動作穩定電晶體T1的汲極與源極的電壓準位。其中，等效電容Ca的電容量大致為依據電晶體T1的汲極與信號配線LS2的重疊面積而定，第一電容C11的電容量大致為依據其電極與信號配線LS3的重疊面積而定，等效電容Cb的電容量大致為依據電晶體T1的源極與信號配線LS2的重疊面積而定，第二電容C21的電容量大致為依據其電極與信號配線LS3的重疊面積而定。因此，透過重疊面積的調整，可使第一電容C11的電容量大致相同於等效電容Ca的電容量，且第二電容C21 的電容量大致相同於等效電容Cb的電容量，藉此提升穩定電壓的效果。

在另一實施例中，若第一開關單元(如FSU_2)的電晶體T1的閘極耦接信號配線LS3(於結構上電晶體T1的閘極即信號配線LS3)時(等同於電晶體T1的閘極接收第二位元信號BS21)，則第一電容C11可耦接於電晶體T1的汲極與信號配線LS2之間，第二電容C21耦接於電晶體T1的源極與信號配線LS2之間。換言之，第一電容C11及第二電容C21的一端(對應第一端)分別耦接電晶體T1的汲極及源極，第一電容C11及第二電容C21的另一端(對應第二端)接收第一位元信號BS11。

相似地，第一電容C12耦接於電晶體T2的汲極與傳送第二位元信號BS22的信號配線LS5之間以串聯電晶體T2的汲極與傳送第一位元信號BS12的信號配線LS4所形成的等效電容Cc(對應第一等效電容)，第二電容C22耦接於電晶體T2的源極與信號配線LS5之間以串聯電晶體T2的源極與信號配線LS4所形成的等效電容Cd(對應第二等效電容)，藉此可穩定電晶體T2的汲極與源極的電壓準位。並且，透過重疊面積的調整，可使第一電容C12的電容量大致相同於等效電容Cc的電容量，且第二電容C22的電容量大致相同於等效電容Cd的電容量，藉此提升穩定電壓的效果。

第一電容C13耦接於電晶體T3的汲極與傳送第二位元信號BS23的信號配線LS7之間以串聯電晶體T3的汲極 與傳送第一位元信號BS13的信號配線LS6所形成的等效電容Ce(對應第一等效電容)，第二電容C23耦接於電晶體T3的源極與信號配線LS7之間以串聯電晶體T3的源極與信號配線LS6所形成的等效電容Cf(對應第二等效電容)，藉此可穩定電晶體T3的汲極與源極的電壓準位。並且，透過重疊面積的調整，可使第一電容C13的電容量大致相同於等效電容Ce的電容量，且第二電容C23的電容量大致相同於等效電容Cf的電容量，藉此提升穩定電壓的效果。

圖5A為依據本發明另一實施例圖2的第二開關單元的電路示意圖。圖5B為依據本發明另一實施例圖2的第二開關單元的結構示意圖。請參照圖3A、圖5A及圖5B，本實施例的第二開關單元的電路設計相似於第一開關單元FSU_1a。在本實施例中，第二開關單元SSU_1a更包括多個第三電容C31~C33及多個第四電容C31~C33。

在本實施例中，電晶體T4的閘極耦接傳送第四位元信號BS41的信號配線LS12(於結構上電晶體T4的閘極即信號配線LS12)，等同於電晶體T4的閘極接收第四位元信號BS41。此時，第三電容C31耦接於電晶體T4的汲極與傳送第三位元信號BS31的信號配線LS11之間以串聯電晶體T1的汲極與信號配線LS12所形成的等效電容Cg(對應第三等效電容)，第四電容C41耦接於電晶體T4的源極與信號配線LS11之間以串聯電晶體T4的源極與信號配線LS12所形成的等效電容Ch(對應第四等效電容)。 換言之，第三電容C31及第四電容C41的一端(對應第一端)分別耦接電晶體T4的汲極及源極，第三電容C31及第四電容C41的另一端(對應第二端)接收第三位元信號BS31。藉此，可透過電容充放電的動作穩定電晶體T4的汲極與源極的電壓準位。並且，透過重疊面積的調整，可使第三電容C31的電容量大致相同於等效電容Cg的電容量，且第四電容C41的電容量大致相同於等效電容Ch的電容量，藉此提升穩定電壓的效果。

在另一實施例中，若第二開關單元(如SSU_2)的電晶體T4的閘極耦接信號配線LS11(於結構上電晶體T4的閘極即信號配線LS11)時(等同於電晶體T4的閘極接收第三位元信號BS31)，則第三電容C31可耦接於電晶體T4的汲極與信號配線LS12之間，第四電容C41耦接於電晶體T4的源極與信號配線LS12之間。換言之，第三電容C31及第四電容C41的一端(對應第一端)分別耦接電晶體T4的汲極及源極，第三電容C31及第四電容C41的另一端(對應第二端)接收第四位元信號BS41。

相似地，第三電容C32耦接於電晶體T5的汲極與傳送第三位元信號BS32的信號配線LS13之間以串聯電晶體T5的汲極與傳送第四位元信號BS42的信號配線LS14所形成的等效電容Ci，第四電容C42耦接於電晶體T5的源極與信號配線LS13之間以串聯電晶體T5的源極與信號配線LS14所形成的等效電容Cj，藉此可穩定電晶體T5的汲極與源極的電壓準位。並且，透過重疊面積的調整，可使 第三電容C32的電容量大致相同於等效電容Ci的電容量，且第四電容C42的電容量大致相同於等效電容Cj的電容量，藉此提升穩定電壓的效果。

第三電容C33耦接於電晶體T6的汲極與傳送第三位元信號BS33的信號配線LS15之間以串聯電晶體T6的汲極與傳送第四位元信號BS43的信號配線LS16所形成的等效電容Ck，第四電容C43耦接於電晶體T6的源極與信號配線LS15之間以串聯電晶體T6的源極與信號配線LS16所形成的等效電容C1，藉此可穩定電晶體T6的汲極與源極的電壓準位。並且，透過重疊面積的調整，可使第三電容C43的電容量大致相同於等效電容Ck的電容量，且第二電容C43的電容量大致相同於等效電容C1的電容量，藉此提升穩定電壓的效果。

此外，依據圖4B及圖5B所示的第一開關單元FSU_1a及第二開關單元SSU_1a的結構，本發明實施例的電晶體為透過其汲極與源極相互耦接，因此可降少貫孔的數量，藉此可降低閘極驅動器120的製造複雜度及製造成本。

圖6為依據本發明一實施例的閘極驅動器的運作方法的流程圖。請參照圖6，在本實施例中，會依據第一時序控制信號將閘極高電壓逐個提供至顯示面板的多個掃描線的其中之一(步驟S610)。以及，依據第二時序控制信號將閘極低電壓逐個停止提供至這些掃描線的其中之一，並且將閘極低電壓提供至其餘的這些掃描線，其中這些掃描線為接收閘極高電壓及閘極低電壓的其中之一(步驟 S620)。

在本發明的一實施例中，第一時序控制信號由多個第一位元信號及多個第二位元信號所組成，第二時序控制信號由多個第三位元信號及多個第四位元信號所組成。其中，各個掃描線接收到閘極高電壓時這些第一位元信號及這些第二位元信號的電壓準位部分不同於其他掃描線接收到閘極高電壓時這些第一位元信號及這些第二位元信號的電壓準位。並且，各個掃描線未接收到閘極低電壓時這些第三位元信號及這些第四位元信號的電壓準位部分不同於其他掃描線未接收到閘極高電壓時這些第三位元信號及這些第四位元信號的電壓準位。其中，上述步驟的順序為用以說明，本發明實施例不以此為限，並且上述步驟的細節可參照圖2、圖3A、圖3B、圖4A、圖4B、圖5A及圖5B的實施例，在此則不再贅述。

綜上所述，本發明實施例的顯示裝置的閘極驅動器及其運作方法，其第一開關單元依據第一時序信號而逐個導通以傳送第一致能電壓至對應的驅動單元，而驅動單元依據所接收第一致能電壓及遮罩控制信號傳送閘極高電壓至對應的掃描線，並且第二開關單元依據第二時序信號而逐個關閉以使閘極低電壓不會傳送至對應的掃描線。藉此，可透過簡單的電路及簡單的控制方式產生閘極訊號，以降低閘極驅動器的製造成本。並且，每個電晶體的汲極及源極可分別配置一電容，以穩定電晶體的汲極及源極的電壓準位。再者，上述電晶體可以為氧化物半導體電晶體，例 如：氧化銦鎵鋅(Indium Gallium Zinc Oxide，IGZO)電晶體，以便用製程的監控。於其它實施例中，亦可使用上述其它半導體種類電晶體及上述所述的電晶體種類。此外，電晶體為透過其汲極與源極相互耦接，因此可降少貫孔的數量，藉此可降低閘極驅動器的製造複雜度及製造成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧顯示裝置

110‧‧‧時序控制器

120‧‧‧閘極驅動器

121、123‧‧‧閘極驅動電路

130‧‧‧源極驅動器

140‧‧‧顯示面板

141、141_1~141_8‧‧‧掃描線

143‧‧‧資料線

BS11~BS13、BS21~BS23、BS31~BS33、BS41~BS43‧‧‧位元信號

C11~C13、C21~C23、C31~CC33、C41~C43‧‧‧電容

Ca~C1‧‧‧等效電容

DU、DU_1~DU_8‧‧‧驅動單元

FSU、FSU_1~FSU_8、FSU_1a、SSU、SSU_1~SSU_8、SSU_1a‧‧‧開關單元

H、L‧‧‧狀態

LS1~LS17‧‧‧信號配線

MC‧‧‧遮罩控制信號

P‧‧‧畫素

P1~P8‧‧‧期間

SC1~SC8‧‧‧波形

TC1、TC2‧‧‧時序控制信號

TFT1、TFT2、T1~T6、TC、TD‧‧‧電晶體

TFT1D‧‧‧汲極

TFT2G‧‧‧閘極

V1‧‧‧貫孔

VD1‧‧‧禁能電壓

VE1‧‧‧致能電壓

VGH‧‧‧閘極高電壓

VGL‧‧‧閘極低電壓

VLC‧‧‧低導通電壓

S610、S620‧‧‧步驟

圖1為兩個電晶體彼此電性連接的的剖面示意圖。

圖2為依據本發明一實施例的顯示裝置系統示意圖。

圖3A為依據本發明一實施例圖2的閘極驅動器的電路示意圖。

圖3B為依據本發明一實施例圖3A的閘極驅動器的信號示意圖。

圖4A為依據本發明另一實施例圖2的第一開關單元的電路示意圖。

圖4B為依據本發明另一實施例圖2的第一開關單元的結構示意圖。

圖5A為依據本發明另一實施例圖2的第二開關單元的電路示意圖。

圖5B為依據本發明另一實施例圖2的第二開關單元的結構示意圖。

圖6為依據本發明一實施例的閘極驅動器的運作方法的流程圖。

100‧‧‧顯示裝置

110‧‧‧時序控制器

120‧‧‧閘極驅動器

121、123‧‧‧閘極驅動電路

130‧‧‧源極驅動器

140‧‧‧顯示面板

141‧‧‧掃描線

143‧‧‧資料線

DU‧‧‧驅動單元

FSU‧‧‧開關單元

MC‧‧‧遮罩控制信號

P‧‧‧畫素

TC1、TC2‧‧‧時序控制信號

VE1‧‧‧致能電壓

VGH‧‧‧閘極高電壓

VGL‧‧‧閘極低電壓

Claims (24)

1. 一種顯示裝置的閘極驅動器，包括：多個第一開關單元，同時接收一第一致能電壓及一第一時序控制信號；多個驅動單元，分別耦接該些第一開關單元及一顯示面板的多個掃描線，且同時接收一閘極高電壓及一遮罩控制信號；以及多個第二開關單元，分別耦接該些掃描線，且同時接收一第二時序控制信號及一閘極低電壓，該些第二開關單元於導通時傳送該閘極低電壓至對應的掃描線；其中，該些第一開關單元依據該第一時序控制信號逐個導通以傳送該第一致能電壓至對應的驅動單元，該些驅動單元依據該第一致能電壓及該遮罩控制信號逐個導通以傳送該閘極高電壓至對應的掃描線，該些第二開關單元依據該第二時序控制信號逐個關閉，導通的第一開關單元與關閉的第二開關單元對應同一掃描線。
2. 如申請專利範圍第1項所述之顯示裝置的閘極驅動器，其中該第一時序控制信號由多個第一位元信號及多個第二位元信號所組成，其中各該些第一位元信號的電壓準位相反於對應的第二位元信號的電壓準位。
3. 如申請專利範圍第2項所述之顯示裝置的閘極驅動器，其中各該些第一開關單元包括多個第一開關，該些第一開關的控制端分別接收對應的第一位元信號及對應的第二位元信號的其中之一，其中第1個第一開關的第一端 接收該第一致能電壓，第n個第一開關的第二端耦接收對應的掃描信號，第i個第一開關的第一端耦接第i-1個第一開關的第二端，n及i分別為一正整數，i大於1且小於等於n。
4. 如申請專利範圍第3項所述之顯示裝置的閘極驅動器，其中各該些第一開關單元更包括多個第一電容及多個第二電容，其中各該些第一電容的第一端耦接對應的第一開關的第一端，各該些第二電容的第一端耦接對應的第一開關的第二端，當各該些第一開關的控制端接收對應的第一位元信號時，對應的第一電容及對應的第二電容的第二端接收對應的第二位元信號，當各該些第一開關的控制端接收對應的第二位元信號時，對應的第一電容及對應的第二電容的第二端接收對應的第一位元信號。
5. 如申請專利範圍第4項所述之顯示裝置的閘極驅動器，其中各該些第一電容的電容值等於對應的第一開關的第一端與控制端間的一第一等效電容的電容值，各該些第二電容的電容值等於對應的第一開關的第二端與控制端間的一第二等效電容的電容值。
6. 如申請專利範圍第3項所述之顯示裝置的閘極驅動器，其中各該些第一開關單元的該些第一開關的控制端所接收的第一位元信號及第二位元信號部分不同於其他第一開關單元的該些第一開關的控制端所接收的第一位元信號及第二位元信號。
7. 如申請專利範圍第2項所述之顯示裝置的閘極驅 動器，其中該些第一位元信號及該些第二位元信號的轉態時間完全重疊於該遮罩控制信號的致能時間。
8. 如申請專利範圍第2項所述之顯示裝置的閘極驅動器，其中該些第一位元信號的彼此間的頻率倍數為2的m次方，m為不包含零的一正整數或一負整數。
9. 如申請專利範圍第1項所述之顯示裝置的閘極驅動器，其中各該些驅動單元包括：一控制開關，該控制開關的第一端接收一第一禁能電壓，該控制開關的控制端接收該遮罩控制信號；以及一驅動開關，該驅動開關的第一端接收該閘極高電壓，該驅動開關的控制端耦接對應的第一開關單元以接收該第一致能電壓且耦接該控制開關的第二端，該驅動開關的第二端耦接對應的掃描線。
10. 如申請專利範圍第9項所述之顯示裝置的閘極驅動器，其中該第二時序控制信號由多個第三位元信號及多個第四位元信號所組成，當各該些第三位元信號的電壓準位為一第二致能電壓時，對應的第四位元信號的電壓準位為一第二禁能電壓，當各該些第三位元信號的電壓準位為該第二禁能電壓時，對應的第四位元信號的電壓準位為該第二致能電壓。
11. 如申請專利範圍第10項所述之顯示裝置的閘極驅動器，其中該些第三位元信號及該些第四位元信號的電壓準位對應於該遮罩控制信號的致能時間而切轉換至一低導通電壓。
12. 如申請專利範圍第11項所述之顯示裝置的閘極驅動器，其中該低導通電壓為該第二致能電壓及該第二禁能電壓的平均。
13. 如申請專利範圍第10項所述之顯示裝置的閘極驅動器，其中各該些第二開關單元包括多個第二開關，該些第二開關的第一端接收該閘極低電壓，該些第二開關的第二端耦接對應的掃描線，該些第二開關的控制端分別接收對應的第三位元信號及對應的第四位元信號的其中之一。
14. 如申請專利範圍第13項所述之顯示裝置的閘極驅動器，其中各該些第二開關單元更包括多個第三電容及多個第四電容，其中各該些第三電容的第一端耦接對應的第二開關的第一端，各該些第四電容的第一端耦接對應的第二開關的第二端，當各該些第二開關的控制端接收對應的第三位元信號時，對應的第三電容及對應的第四電容的第二端接收對應的第四位元信號，當各該些第二開關的控制端接收對應的第四位元信號時，對應的第三電容及對應的第四電容的第二端接收對應的第三位元信號。
15. 如申請專利範圍第14項所述之顯示裝置的閘極驅動器，其中各該些第三電容的電容值等於對應的第二開關的第一端與控制端間的一第三等效電容的電容值，各該些第四電容的電容值等於對應的第二開關的第二端與控制端間的一第四等效電容的電容值。
16. 如申請專利範圍第13項所述之顯示裝置的閘極 驅動器，其中各該些第二開關單元的該些第二開關的控制端所接收的第三位元信號及第四位元信號部分不同於其他第二開關單元的該些第二開關的控制端所接收的第三位元信號及第四位元信號。
17. 如申請專利範圍第10項所述之顯示裝置的閘極驅動器，其中該第二致能電壓大於該第一致能電壓，該第一致能電壓大於該閘極高電壓，該第二禁能電壓小於該第一禁能電壓，該第一禁能電壓小於該閘極低電壓。
18. 如申請專利範圍第17項所述之顯示裝置的閘極驅動器，其中該第二致能電壓與該第一致能電壓的壓差大於一臨界電壓，該第一致能電壓與該閘極高電壓的壓差大於該臨界電壓，該第二禁能電壓與該第一禁能電壓的壓差大於該臨界電壓，該第一禁能電壓與該閘極低電壓的壓差大於該臨界電壓。
19. 一種閘極驅動器的運作方法，包括：依據一第一時序控制信號將一閘極高電壓逐個提供至一顯示面板的多個掃描線的其中之一；以及依據一第二時序控制信號將一閘極低電壓逐個停止提供至該些掃描線的其中之一，並且將該閘極低電壓提供至其餘的該些掃描線，其中該些掃描線為接收該閘極高電壓及該閘極低電壓的其中之一。
20. 如申請專利範圍第19項所述之閘極驅動器的運作方法，其中該第一時序控制信號由多個第一位元信號及多個第二位元信號所組成，其中各該些第一位元信號的電 壓準位相反於對應的第二位元信號的電壓準位。
21. 如申請專利範圍第20項所述之閘極驅動器的運作方法，其中各該些掃描線接收到該閘極高電壓時該些第一位元信號及該些第二位元信號的電壓準位部分不同於其他掃描線接收到該閘極高電壓時該些第一位元信號及該些第二位元信號的電壓準位。
22. 如申請專利範圍第20項所述之閘極驅動器的運作方法，其中該些第一位元信號的彼此間的頻率倍數為2的m次方，m為不包含零的一正整數或一負整數。
23. 如申請專利範圍第19項所述之閘極驅動器的運作方法，其中該第二時序控制信號由多個第三位元信號及多個第四位元信號所組成，其中各該些第三位元信號的電壓準位大致相反於對應的第四位元信號的電壓準位。
24. 如申請專利範圍第23項所述之閘極驅動器的運作方法，其中各該些掃描線未接收到該閘極低電壓時該些第三位元信號及該些第四位元信號的電壓準位部分不同於其他掃描線未接收到該閘極高電壓時該些第三位元信號及該些第四位元信號的電壓準位。