JP7300397B2 - 超高解像度パネルの欠陥検出方法 - Google Patents

超高解像度パネルの欠陥検出方法 Download PDF

Info

Publication number
JP7300397B2
JP7300397B2 JP2019570518A JP2019570518A JP7300397B2 JP 7300397 B2 JP7300397 B2 JP 7300397B2 JP 2019570518 A JP2019570518 A JP 2019570518A JP 2019570518 A JP2019570518 A JP 2019570518A JP 7300397 B2 JP7300397 B2 JP 7300397B2
Authority
JP
Japan
Prior art keywords
conductors
defect
sensor
electrical circuit
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019570518A
Other languages
English (en)
Other versions
JP2020524795A5 (ja
JP2020524795A (ja
Inventor
アルバート マーティン、ラウル
ノリオ ブライス、リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orbotech Ltd
Original Assignee
Orbotech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orbotech Ltd filed Critical Orbotech Ltd
Publication of JP2020524795A publication Critical patent/JP2020524795A/ja
Publication of JP2020524795A5 publication Critical patent/JP2020524795A5/ja
Application granted granted Critical
Publication of JP7300397B2 publication Critical patent/JP7300397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/304Contactless testing of printed or hybrid circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/58Testing of lines, cables or conductors

Description

(関連出願の相互参照)
発明の名称が「高解像度パネルの欠陥検出方法」で2017年6月22日に出願の米国仮特許出願第62/523,275号明細書及び発明の名称が「高解像度パネルの欠陥検出方法」で2017年11月23日に出願の米国仮特許出願第62/590,277号明細書に記載の内容は参照用に本願明細書に盛り込まれているものとする。また、37 C.F.R. 1.78(a)(1)の規定に従い上記両出願を本願優先権主張の基礎とする。
本発明は、自動電気回路検査システム及び方法に関する。
様々な種類のフラット・パネル・ディスプレイ検査システムが知られている。従来のそのようなシステムの一つが特許文献1に開示されている。同文献に記載の内容は参照用に本願明細書に組み込まれているものとする。
米国特許第5,764,209号明細書
本発明は、改良された電気回路の検査システムと方法を提供することを目的としている。
本発明の好ましい実施の形態では、相互に離間して設けられた多数の導体を有する電気回路の検査システムであって、前記多数の導体のうち空間的に近接した複数の導体それぞれに異なる電圧を印加するよう動作する電圧ドライバと、前記電気回路に関して、規定されたテスト領域の少なくとも一つの特性を検出するよう動作し、前記複数の導体それぞれの位置間隔を区別するには十分な空間解像度を有していないセンサと、前記センサからの少なくとも一つの出力に応答して、前記複数の導体に欠陥があるかどうかを確認するための欠陥インジケータと、を有する電気回路の検査システムを提供する。
前記電圧ドライバは、前記複数の導体に欠陥がない場合には前記テスト領域に現れる複数の電界全体を重畳した結果がゼロとなるように前記異なる電圧を選定し印加するのが好ましい。また、前記電圧ドライバは、前記複数の導体に欠陥がある場合には前記テスト領域に現れる複数の電界全体を重畳した結果がゼロとはならないように前記異なる電圧を選定し印加する。
本発明の好ましい実施の形態では、前記欠陥インジケータは、前記センサにより検出された前記テスト領域に現れる複数の電界全体を重畳した結果に基づいて、欠陥の位置を確認する。また、前記欠陥インジケータは、前記テスト領域に現れる複数の電界全体を重畳した結果に基づいて、前記欠陥の位置を確認する。
前記テスト領域は前記複数の導体の上に設定されているのが好ましい。
本発明の好ましい実施の形態では、前記センサは電界センサであり、電気光学センサ、あるいは光学センサであることが好ましい。
本発明の好ましい実施の形態では、前記欠陥インジケータは、前記欠陥を人間が視認可能に表示し、前記欠陥の位置を示す。
本発明の他の実施の形態では、相互に離間して設けられた多数の導体を有する電気回路の検査システムであって、前記電気回路に関して、規定されたテスト領域の少なくとも一つの特性を検出するよう動作するセンサと、前記多数の導体のうち空間的に近接した複数の導体それぞれに異なる電圧を印加するよう動作する電圧ドライバと、前記センサからの出力に応答して、前記複数の導体に欠陥があるかどうかを確認するための欠陥インジケータと、を有する電気回路の検査システムを提供する。
本発明の好ましい実施の形態では、前記センサは、前記複数の導体それぞれの位置間隔を区別するには十分な空間解像度を有していない。付加的に、あるいは代替として、前記電圧ドライバは、前記複数の導体に欠陥がある場合には前記テスト領域に現れる複数の電界全体を重畳した結果がゼロとはならないように、前記異なる電圧を選定し印加する。
前記欠陥インジケータは、前記センサにより検出された前記テスト領域に現れる複数の電界全体を重畳した結果に基づいて、欠陥位置を確認するのが好ましい。加えて、前記欠陥インジケータは、前記テスト領域に現れる複数の電界全体を重畳した結果に基づいて、前記欠陥位置を確認する。
本発明の好ましい実施の形態では、前記テスト領域は前記複数の導体の上に設定されている。
前記センサは、電界センサであることが好ましい。
本発明の好ましい実施の形態では、前記センサは、電気光学センサであるか、あるいは光学センサである。
本発明の好ましい実施の形態では、前記欠陥インジケータは、前記欠陥を人間が視認可能に表示し、前記欠陥の位置を示す。
前記センサは電気光学モジュレータを有することが好ましい。あるいは、前記欠陥インジケータは、前記電気光学モジュレータを画像化し、カメラ出力を提供するカメラと、前記カメラ出力を受け取り、向上した画像出力を提供する画像向上回路と、前記向上した画像出力を表示するディスプレイと、を有する。
本発明の好ましい実施の形態では、前記多数の導体は、相互に離間し全体的に平行に配列された多数の導体を有し、前記電圧ドライバは、前記平行に配列された多数の導体に対し、交互にかつ同時に異なる電圧を印加する。加えて、前記平行に配列された導体の隣接する導体間位置にある前記テスト領域における重畳電界は、前記隣接した導体に欠陥がない場合にはほぼゼロとなる。付加的に、若しくは代替として、前記センサは、所定の導体の位置ではなく、前記平行に配列された導体のうちの隣接する導体間の前記テスト領域における重畳電界全体を検出する。
本発明の好ましい実施の形態では、前記センサは前記電気回路から垂直距離だけ隔てた位置にあり、前記垂直距離は相互に離間した平行配列された導体のうちの隣接する導体を隔てる距離の倍数であり、この倍数は、2よりも大きいことが好ましい。
本発明の更に別の実施の形態では、相互に離間して設けられた多数の導体を有する電気回路の検査方法であって、前記多数の導体のうち空間的に近接した複数の導体それぞれに異なる電圧を印加するステップと、前記複数の導体それぞれの位置間隔を区別するには十分な空間解像度を有していないセンサを用いて、前記電気回路に関して、規定されたテスト領域の少なくとも一つの特性を検出するステップと、前記検出ステップの検出結果に応答して、前記複数の導体に欠陥があるかどうかを確認するステップと、を有する電気回路の検査方法を提供する。
前記複数の導体に欠陥がない場合には前記テスト領域に現れる複数の電界全体を重畳した結果がゼロとなるように、また前記複数の導体に欠陥がある場合には前記テスト領域に現れる複数の電界全体を重畳した結果がゼロとはならないように、前記異なる電圧を選定するステップを更に有するのが好ましい。
本発明の好ましい実施の形態では、前記検出ステップは、電界センサ、電気光学センサ、及び光学センサの少なくともいずれか一つのセンサを用いて検出するステップを有する。
本発明の好ましい実施の形態では、前記電気回路の検査方法は、前記複数の導体に欠陥が検出された場合、当該欠陥の位置を確認するステップを更に有する。また、前記電気回路の検査方法は、欠陥が検出された場合、当該欠陥とその位置を人間が視認可能な表示を提供するステップと、欠陥が検出されなかった場合、欠陥が検出されなかったことを人間が視認可能な表示を提供するステップと、を更に有する。
本発明の更に別の実施の形態では、相互に離間して設けられた多数の導体を有する電気回路の検査方法であって、前記多数の導体のうち空間的に近接した複数の導体それぞれに異なる電圧を印加するステップと、前記複数の導体中に欠陥がない場合には前記テスト領域に現れる複数の電界全体を重畳した結果がゼロとなるように、また前記複数の導体中に欠陥がある場合には前記テスト領域に現れる複数の電界全体を重畳した結果がゼロとはならないように、前記異なる電圧を選定するステップと、前記電気回路に関し、規定されたテスト領域の少なくとも一つの特性を検出するステップと、前記検出ステップの検出結果に応答して、前記複数の導体中に欠陥があるかどうかを確認するステップと、を有する電気回路の検査方法を提供する。
本発明の好ましい実施の形態では、前記検出ステップは、電界センサ、電気光学センサ、及び光学センサの少なくともいずれか一つのセンサを用いて検出するステップを有する。
前記電気回路の検査方法は、前記複数の導体中に欠陥が検出された場合、当該欠陥の位置を確認するステップを更に有することが好ましい。加えて、前記電気回路の検査補法は、欠陥が検出された場合、当該欠陥とその位置を人間が視認可能な表示を提供するステップと、欠陥が検出されなかった場合、欠陥が検出されなかったことを人間が視認可能な表示を提供するステップと、を更に有する。
図面と共に以下の詳細な説明により本発明をより深く理解することができるであろう。
本発明の好ましい実施の形態により構成され動作する電気回路の検査システムを簡素化し概念的に、動作可能な向きにおいて欠陥が検出されなかった場合を示した図である。 本発明の好ましい実施の形態により構成され動作する電気回路の検査システムを簡素化し概念的に、動作可能な向きにおいて第1のタイプの欠陥が検出された場合を示した図である。 発明の好ましい実施の形態により構成され動作する電気回路の検査システムを簡素化し概念的に、動作可能な向きにおいて第2のタイプの欠陥が検出された場合を示した図である。 図1A-図1Cそれぞれに示したシステムの簡素化した機能図である。
図1A-図1Cを参照する。これら図面のそれぞれは、本発明の好ましい実施の形態による異なる欠陥検出動作方向における電気回路検査システムの簡素化した概念図である。
図1A-図1Cからわかるように、本システムは従来の自動電気回路検査シャーシ、好ましくは、自動フラット・パネル・ディスプレイ検査シャーシ100を有し、イスラエル国、ヤブネ所在のオーボテック社のモデル「AC6068 ARRAY チェッカー」として入手可能である。しかしながら、本システムをフラット・パネル・ディスプレイの検査用に用いるのが好ましいが、対応可能な他の種類の電気回路に適用してもよい。
図1A-図1Cからわかるように、通常一又はそれ以上の数のフラット・パネル・ディスプレイ用の複数のバックプレイン電子回路を有するガラスシートはシャーシ100上に支持されている。以下、ガラスシートは、基板若しくはプレートとも称する。通常、基板上の複数のバックプレイン電子回路は同じものであるが、一枚の基板に異なる形状、デザインのバックプレイン電子回路を含むようにしてもよい。基板のサイズは通常2m×2mから3m×3mの範囲にあるが、通常検査に引き続いて、これを多数のバックプレイン電子回路102に分割する。ディスプレイをテレビに使用する場合には少数に分割し、電話やその他小型のディスプレイを利用するものにあっては数千にまで分割する。検査対象のバックプレイン電子回路102のそれぞれには、全体的に均一に離間し、概略平行に配列された電気性導体110が少なくとも一列含まれている。前記少なくとも一列の電気性導体110は一次元形状若しくは二次元形状であってもよい。通常、前記少なくとも一列の電気性導体106を構成するそれぞれの電気性導体110は、フラット・パネル・ディスプレイ用バックプレイン電子回路102の少なくとも一つの個別画素112と関連付けられている。
図1A-図1Cそれぞれの下部左側の拡大図からわかるように、フラット・パネル・ディスプレイ・バックプレイン電子回路102は、二次元配列された個別の画素112の列を有している。それぞれの画素112は個別導体と考えてよく、回路により電気的に制御される。それぞれの当該回路は、複数の導電性、絶縁性及び半導体性素子で構成されている。各画素は電気信号で駆動されてもよく、画素列が一次元若しくは二次元の平行に配列された導体に対応するようにする。
現在のところ、従来の高解像度フラット・パネル・ディスプレイの導体幅は5-20ミクロン、導体間距離は10-30ミクロンである。将来的には、導体幅と導体間距離は更に小さくなるもとと考えられている。
本発明の好適な実施の形態によれば、同一のフラット・パネル・ディスプレイ・バックプレイン電子回路102の検査中は、均一な間隔を隔てて配列された隣接する導体102にはそれぞれ極性が逆の電圧がかけられた状態が維持されている。均一な間隔を隔てて配列された導体110は、通常は概ね平行となっているが、均一な間隔を隔てて配列された導体は好適な幾何学的配列としてもよい。
本発明の好適な実施の形態によれば、電界センサ120は、電界光学センサであるのが好ましい。当該電界光学センサは電光学モジュレータからなるが、光学センサといった他の好適なセンサをガントリ130に取り付けてもよい。ガントリ130は、フラット・パネル・ディスプレイ・バックプレイン電子回路102をシャーシ100がスキャンすることとの関係性を持ちながら移動可能となっている。これはガントリ130が、一時的に、多数の均一な間隔を隔てて配列された導体110の側部にあって、隣接する導体110が生成する電界の重畳電界を検出するためである。
本発明の実施の形態の特記すべき特徴は、従来技術と対比すると、検出対象の導体110に欠陥がない場合には、通常センサが検出する電界はゼロか極めてゼロに近い値になることである。これは、隣接する導体110に対して極性が異なる同じ電圧の印加を維持した場合に、隣接する導体によって生成された電界の重畳電界を表したものである。欠陥が存在すると、検出する電界はゼロとはならない。
本発明の実施の形態の更に特記すべき特徴は、センサ120が導体により生成された重畳電界を検出する限りにおいて、センサ120は導体110から垂直方向に垂直距離だけ離間した位置にある。当該垂直距離は、個々の導体110により生成される電界を検出するのに必要な距離よりも長い。通常、センサ120はバックプレイン電子回路102から垂直距離だけ離間しているが、この垂直距離は隣接する導体間距離の倍数となっている。2以上の倍数とするのが好ましい。
よって、垂直距離は、導体幅が5-20ミクロンで、導体間距離が10-30ミクロンであれば、垂直距離は30-50ミクロンに設定してもよい。従って、センサ120は、複数ある導体の個々の導体位置の間を判別できるほど十分な空間解像度を有している必要はない。
ここで、特に図1Aを参照すると、ショート若しくは複数ある導体110の一つが切断しているような欠陥がなければ、センサ120の様々な位置で検出される電界はゼロであり、図には、これを黒塗りのドットで示してある。ただし、矢印150で示されているように、センサ120のエッジ部分若しくはランダムで通常は自己キャンセルされるショットノイズが生ずる場合は除かれる。
図1Bを参照すると、導体110の一つに切断のような欠陥があると、隣接する二つの導体は同じ極性で同じ電圧となり、そのため矢印160で示されるように、これら二つの導体による重畳電界をセンサ120で検出するとゼロとはならない。
図1Cを参照すると、隣接する二つの導体110間のショートといった欠陥があると、隣接する三つの導体は同じ極性で同じ電圧となり、そのため矢印170で示されるように、これら三つの導体による重畳電界をセンサで電出するとゼロとはならない。図1Cに示されているショートにより形成される電界の形と図1Bに示されている切断により形成される電界の形は異なっていることがわかる。そのため、これら二種類の欠陥を区別することができる。
図2を参照する。図2は図1A-図1Cに示されているシステムを簡略化した機能図である。図2からわかるように、検査対象のフラット・パネル・ディスプレイ・バックプレイン電子回路の各導体110には電圧ドライバ200により電圧が印加される。かかる電圧印加は、好ましくはショーティング・バーを用いることで実行することができる。ショーティング・バーの一例は、米国特許第5,081,687号明細書に記載されており、同記載は参照用に本願明細書に組み込まれたものとする。代わりに、二次元アレイ・プロービング・システムを用いてもよい。好適なプロービング・システムの一例が米国特許出願公開第2017/0146567号に記載されており、同記載は参照用に本願明細書に組み込まれたものとする。
上記説明からわかるように、本発明の好ましい実施の形態によれば、隣接する導体110は同じ電圧で異なる極性の電圧が印加された状態を維持しており、欠陥がない場合には、導体の上方に形成される電界はゼロ、若しくは十分にゼロに近くなり、有効に欠陥検出を行うことができる。代わりに、異なる電圧パターンを用いてもよい。例えば、三つの異なる導体に三つの異なる電圧が印加されるような3組駆動パターンを用いて、欠陥がない場合には、導体の上に形成される電界がゼロ、若しくは十分にゼロに近くなるようにし、効果的な欠陥検出を可能にするようにしてもよい。
好ましくは、欠陥インジケータ210を設けてもよい。欠陥インジケータ210は、センサ120の出力に応答し、特定の時間にセンサ120の下にある複数の導体110の中に欠陥がある導体の存否を確認ためのものである。欠陥インジケータ210は、カメラ220、信号処理回路230及びディスプレイ240を備えるのが好ましい。アゼルバイジャン 85008、イースト マクドエル ロード、フェニックス 5005番地所在のオンセミコンダクタ社製25メガピクセルの改良型オンセミ(OnSemi)のVITA25Kモデルは市場で入手可能であり、カメラ220として使用することができる。カメラ220はセンサ120を視野に入れ、機械が可視的に検知可能な変化を光学的に検出する。この変化は、電界がゼロでないことを示している。
カメラ220の出力は信号処理回路230に供給するのが好ましい。信号処理回路230はカメラ220の出力をフィルタにかけて、ショットノイズや他の不要なアーチファクトといったノイズを除去するのが好ましい。検査出力と何らかの欠陥表示とをフラット・パネル・ディスプレイ・バックプレイン電子回路102と関連づけできるように、信号処理回路230は、カメラ220の出力を電圧ドライバ200の動作により調整するのが好ましい。欠陥の位置と種類を示す欠陥表示は、オペレータに対して表示するものであり、検査対象の電気回路の画像に重ね合わせてディスプレイ240に表示するのが好ましい。
本発明は、図示された内容や上記説明に限定されないことは当業者であれば理解できるであろう。本発明の範囲は上記した様々な特徴のコンビネーション及びサブコンビネーションの両者とそれらの変形例を含み、それらは従来技術とはならない。

Claims (34)

  1. 相互に離間して設けられた多数の導体を有する電気回路の検査システムであって、
    前記多数の導体のうち空間的に近接した複数の導体それぞれに異なる電圧を印加するよう動作する電圧ドライバであり、前記複数の導体は相互に離間し全体的に平行に配列され、全体的に平行に配列された前記複数の導体に対し空間的に交互にかつ同時に異なる電圧を印加する電圧ドライバと、
    前記電気回路に関して、規定されたテスト領域の少なくとも一つの特性を検出するよう動作し、前記複数の導体それぞれの位置間隔を区別するには十分な空間解像度を有していない、前記複数の導体により生成された重畳電界全体を検出するように構成され、電気光学モジュレータを有するセンサと、
    前記センサからの少なくとも一つの出力に応答して、前記複数の導体に欠陥があるかどうかを確認するための欠陥インジケータと、を有することを特徴とする電気回路の検査システム。
  2. 前記電圧ドライバは、前記複数の導体に欠陥がない場合には前記テスト領域に現れる前記重畳電界全体がゼロとなるように前記異なる電圧を選定し印加することを特徴とする請求項1に記載の電気回路の検査システム。
  3. 前記電圧ドライバは、前記複数の導体に欠陥がある場合には前記テスト領域に現れる前記重畳電界全体がゼロとはならないように前記異なる電圧を選定し印加することを特徴とする請求項2に記載の電気回路の検査システム。
  4. 前記欠陥インジケータは、前記センサにより検出された前記テスト領域に現れる前記重畳電界全体に基づいて、欠陥の位置を確認することを特徴とする請求項1に記載の電気回路の検査システム。
  5. 前記欠陥インジケータは、前記テスト領域に現れる前記重畳電界全体の値に基づいて、前記欠陥の位置を確認することを特徴とする請求項4に記載の電気回路の検査システム。
  6. 前記テスト領域は前記複数の導体の上に設定されていることを特徴とする請求項1に記載の電気回路の検査システム。
  7. 前記センサは、電界センサであることを特徴とする請求項1に記載の電気回路の検査システム。
  8. 前記センサは、電気光学センサであることを特徴とする請求項1に記載の電気回路の検査システム。
  9. 前記センサは、光学センサであることを特徴とする請求項1に記載の電気回路の検査システム。
  10. 前記欠陥インジケータは、前記欠陥とその位置を人間が視認可能に表示することを特徴とする請求項1に記載の電気回路の検査システム。
  11. 相互に離間して設けられた多数の導体を有する電気回路の検査システムであって、
    前記電気回路に関して、規定されたテスト領域の少なくとも一つの特性を検出するよう動作し、複数の導体により生成された重畳電界全体を検出するように構成され、電気光学モジュレータを有するセンサと、
    前記多数の導体のうち空間的に近接した前記複数の導体それぞれに異なる電圧を印加するよう動作し、前記複数の導体に欠陥がない場合には前記テスト領域に現れる前記重畳電界全体がゼロとなるように前記異なる電圧を選定し印加し、前記複数の導体は相互に離間し全体的に平行に配列され、全体的に平行に配列された前記複数の導体に対し空間的に交互にかつ同時に異なる電圧を印加する電圧ドライバと、
    前記センサからの出力に応答して、前記複数の導体に欠陥があるかどうかを確認するための欠陥インジケータと、を有することを特徴とする電気回路の検査システム。
  12. 前記センサは、前記複数の導体それぞれの位置間隔を区別するには十分な空間解像度を有していないことを特徴とする請求項11に記載の電気回路の検査システム。
  13. 前記電圧ドライバは、前記複数の導体に欠陥がある場合には前記テスト領域に現れる前記重畳電界全体がゼロとはならないように、前記異なる電圧を選定し印加することを特徴とする請求項11に記載の電気回路の検査システム。
  14. 前記欠陥インジケータは、前記センサにより検出された前記テスト領域に現れる前記重畳電界全体に基づいて、欠陥位置を確認することを特徴とする請求項11に記載の電気回路の検査システム。
  15. 前記欠陥インジケータは、前記テスト領域に現れる前記重畳電界全体の値に基づいて、前記欠陥位置を確認することを特徴とする請求項14に記載の電気回路の検査システム。
  16. 前記テスト領域は前記複数の導体の上に設定されていることを特徴とする請求項11に記載の電気回路の検査システム。
  17. 前記センサは、電界センサであることを特徴とする請求項11に記載の電気回路の検査システム。
  18. 前記センサは、電気光学センサであることを特徴とする請求項11に記載の電気回路の検査システム。
  19. 前記センサは、光学センサであることを特徴とする請求項11に記載の電気回路の検査システム。
  20. 前記欠陥インジケータは、前記欠陥とその位置を人間が視認可能に表示することを特徴とする請求項11に記載の電気回路の検査システム。
  21. 前記欠陥インジケータは、
    前記電気光学モジュレータを画像化し、カメラ出力を提供するカメラと、
    前記カメラ出力を受け取り、向上した画像出力を提供する画像向上回路と、
    前記向上した画像出力を表示するディスプレイと、を有することを特徴とする請求項11に記載の電気回路の検査システム。
  22. 前記平行に配列された導体の隣接する導体間位置にある前記テスト領域における重畳電界全体は、前記隣接した導体に欠陥がない場合にはほぼゼロとなることを特徴とする請求項11に記載の電気回路の検査システム。
  23. 前記センサは、所定の導体の位置ではなく、前記平行に配列された導体のうちの隣接す
    る導体間の前記テスト領域における重畳電界全体を検出することを特徴とする請求項11に記載の電気回路の検査システム。
  24. 前記センサは前記電気回路から垂直距離だけ隔てた位置にあり、前記垂直距離は相互に離間した平行配列された導体のうちの隣接する導体を隔てる距離の倍数であることを特徴とする請求項11に記載の電気回路の検査システム。
  25. 前記倍数は、2よりも大きいことを特徴とする請求項24に記載の電気回路の検査システム。
  26. 相互に離間して設けられた多数の導体を有する電気回路の検査方法であって、
    前記多数の導体のうち空間的に近接した複数の導体それぞれに異なる電圧を印加するステップであり、前記複数の導体は相互に離間し全体的に平行に配列され、全体的に平行に配列された前記複数の導体に対し空間的に交互にかつ同時に異なる電圧を印加するステップと、
    前記複数の導体それぞれの位置間隔を区別するには十分な空間解像度を有していない、電気光学モジュールを備えるセンサを用いて、前記電気回路に関して、規定されたテスト領域の少なくとも一つの特性を検出するステップであり、前記複数の導体により生成された重畳電界全体を検出するステップと、
    前記検出ステップの検出結果に応答して、前記複数の導体に欠陥があるかどうかを確認するステップと、を有することを特徴とする電気回路の検査方法。
  27. 前記複数の導体に欠陥がない場合には前記テスト領域に現れる前記重畳電界全体がゼロとなるように、また前記複数の導体に欠陥がある場合には前記テスト領域に現れる前記重畳電界全体がゼロとはならないように、前記異なる電圧を選定するステップを更に有することを特徴とする請求項26に記載の電気回路の検査方法。
  28. 前記検出ステップは、電界センサ、電気光学センサ、又は光学センサの少なくともいずれか一つのセンサを用いて検出するステップを有することを特徴とする請求項26に記載の電気回路の検査方法。
  29. 前記複数の導体に欠陥が検出された場合、当該欠陥の位置を確認するステップを更に有することを特徴とする請求項26に記載の電気回路の検査方法。
  30. 欠陥が検出された場合、当該欠陥とその位置を人間が視認可能な表示を提供するステップと、
    欠陥が検出されなかった場合、欠陥が検出されなかったことを人間が視認可能な表示を提供するステップと、を更に有することを特徴とする請求項29に記載の電気回路の検査方法。
  31. 相互に離間して設けられた多数の導体を有する電気回路の検査方法であって、
    前記多数の導体のうち空間的に近接した複数の導体それぞれに異なる電圧を印加するステップと、
    前記複数の導体中に欠陥がない場合にはテスト領域に現れる重畳電界全体がゼロとなるように、また前記複数の導体中に欠陥がある場合には前記テスト領域に現れる重畳電界全体がゼロとはならないように、前記異なる電圧を選定するステップであり、前記複数の導体は相互に離間し全体的に平行に配列され、前記異なる電圧は、全体的に平行に配列された前記複数の導体に対し空間的に交互にかつ同時に印加されるステップと、
    前記電気回路に関し、規定されたテスト領域の少なくとも一つの特性を検出するステップであり、前記複数の導体により生成された前記重畳電界全体を電気光学モジュレータを用いて検出するステップと、
    前記検出ステップの検出結果に応答して、前記複数の導体中に欠陥があるかどうかを確認するステップと、を有することを特徴とする電気回路の検査方法。
  32. 前記検出ステップは、電界センサ、電気光学センサ、又は光学センサの少なくともいずれか一つのセンサを用いて検出するステップを有することを特徴とする請求項31に記載の電気回路の検査方法。
  33. 前記複数の導体中に欠陥が検出された場合、当該欠陥の位置を確認するステップを更に有することを特徴とする請求項31に記載の電気回路の検査方法。
  34. 欠陥が検出された場合、当該欠陥とその位置を人間が視認可能な表示を提供するステップと、
    欠陥が検出されなかった場合、欠陥が検出されなかったことを人間が視認可能な表示を提供するステップと、を更に有することを特徴とする請求項33に記載の電気回路の検査方法。
JP2019570518A 2017-06-22 2018-06-18 超高解像度パネルの欠陥検出方法 Active JP7300397B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762523275P 2017-06-22 2017-06-22
US62/523,275 2017-06-22
US201762590277P 2017-11-23 2017-11-23
US62/590,277 2017-11-23
PCT/US2018/037979 WO2018236699A1 (en) 2017-06-22 2018-06-18 METHOD OF DETECTING DEFECTS IN VERY HIGH RESOLUTION PANELS

Publications (3)

Publication Number Publication Date
JP2020524795A JP2020524795A (ja) 2020-08-20
JP2020524795A5 JP2020524795A5 (ja) 2021-07-29
JP7300397B2 true JP7300397B2 (ja) 2023-06-29

Family

ID=64737389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019570518A Active JP7300397B2 (ja) 2017-06-22 2018-06-18 超高解像度パネルの欠陥検出方法

Country Status (6)

Country Link
US (1) US11335222B2 (ja)
JP (1) JP7300397B2 (ja)
KR (1) KR102546454B1 (ja)
CN (1) CN110770592B (ja)
TW (1) TWI778072B (ja)
WO (1) WO2018236699A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002131365A (ja) 2000-08-16 2002-05-09 Oht Inc 検査方法及び検査装置
JP2009277913A (ja) 2008-05-15 2009-11-26 Shimadzu Corp 配線検査方法、配線検査装置、およびtftアレイ検査装置
JP2010506196A (ja) 2007-04-17 2010-02-25 オーキンス エレクトロニクス カンパニー,リミテッド 電気光学的ディテクタ

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01101646A (ja) * 1987-10-15 1989-04-19 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示装置の製造方法
US5175504A (en) * 1991-06-17 1992-12-29 Photon Dynamics, Inc. Method and apparatus for automatically inspecting and repairing a simple matrix circuit panel
US5432461A (en) 1991-06-28 1995-07-11 Photon Dynamics, Inc. Method of testing active matrix liquid crystal display substrates
US5764209A (en) 1992-03-16 1998-06-09 Photon Dynamics, Inc. Flat panel display inspection system
JP3179288B2 (ja) * 1994-07-21 2001-06-25 アルプス電気株式会社 配線基板の検査装置および検査方法
JPH08105926A (ja) * 1994-10-05 1996-04-23 Fujitsu Ltd 配線パターン検査装置及び配線パターン検査方法
US6154561A (en) 1997-04-07 2000-11-28 Photon Dynamics, Inc. Method and apparatus for detecting Mura defects
US6118279A (en) 1997-07-30 2000-09-12 Candescent Technologies Corporation Magnetic detection of short circuit defects in plate structure
IL124961A (en) * 1998-06-16 2006-10-05 Orbotech Ltd Contactless test method and system
US6219443B1 (en) 1998-08-11 2001-04-17 Agilent Technologies, Inc. Method and apparatus for inspecting a display using a relatively low-resolution camera
US6545500B1 (en) * 1999-12-08 2003-04-08 John E. Field Use of localized temperature change in determining the location and character of defects in flat-panel displays
JP3943832B2 (ja) 2000-12-28 2007-07-11 株式会社東芝 基板検査装置およびその制御方法
JP4757810B2 (ja) * 2001-03-19 2011-08-24 株式会社半導体エネルギー研究所 半導体装置、検査装置
JP2002340989A (ja) * 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
CN1247987C (zh) 2001-07-09 2006-03-29 山田吉郎 表面检查装置及其方法
US7330583B2 (en) * 2002-08-19 2008-02-12 Photon Dynamics, Inc. Integrated visual imaging and electronic sensing inspection systems
AU2003272829A1 (en) * 2002-10-03 2004-04-23 Applied Materials Israel, Ltd. System and method for defect localization on electrical test structures
US7324214B2 (en) 2003-03-06 2008-01-29 Zygo Corporation Interferometer and method for measuring characteristics of optically unresolved surface features
US6982556B2 (en) * 2003-06-06 2006-01-03 Yieldboost Tech, Inc. System and method for classifying defects in and identifying process problems for an electrical circuit
IL157331A0 (en) 2003-08-11 2004-06-20 Odf Optronics Ltd An electro-optic system for combining imaging sensors with selected spatial resolution
US7176433B1 (en) 2004-05-07 2007-02-13 Kla-Teacor Technologies Corporation Resolution enhancement for macro wafer inspection
US7084970B2 (en) 2004-05-14 2006-08-01 Photon Dynamics, Inc. Inspection of TFT LCD panels using on-demand automated optical inspection sub-system
KR100630005B1 (ko) * 2004-05-18 2006-09-27 엘지전자 주식회사 비파괴 검사 장치 및 검사 방법
US7317325B2 (en) 2004-12-09 2008-01-08 Applied Materials, Inc. Line short localization in LCD pixel arrays
US7466161B2 (en) * 2005-04-22 2008-12-16 Photon Dynamics, Inc. Direct detect sensor for flat panel displays
KR101209042B1 (ko) 2005-11-30 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
US7468611B2 (en) 2006-10-20 2008-12-23 Photon Dynamics, Inc. Continuous linear scanning of large flat panel media
US7924435B2 (en) 2006-12-22 2011-04-12 Zygo Corporation Apparatus and method for measuring characteristics of surface features
WO2008086222A2 (en) * 2007-01-04 2008-07-17 Displaytech, Inc Digital display
JP4518123B2 (ja) 2007-09-12 2010-08-04 ソニー株式会社 表示パネル及びパネル検査装置
JP2012021959A (ja) 2010-07-16 2012-02-02 Toshiba Corp パターン検査装置、パターン検査方法、およびパターンを有する構造体
US20140062521A1 (en) * 2011-04-25 2014-03-06 Sharp Kabushiki Kaisha Wiring defect inspecting method, wiring defect inspecting apparatus, and method for manufacturing semiconductor substrate
JP5261540B2 (ja) * 2011-06-24 2013-08-14 シャープ株式会社 欠陥検査装置及び欠陥検査方法
JP5628139B2 (ja) * 2011-10-18 2014-11-19 シャープ株式会社 配線欠陥検査方法
KR101990550B1 (ko) * 2012-10-26 2019-06-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
KR102008469B1 (ko) 2013-02-27 2019-08-08 삼성디스플레이 주식회사 표시 장치의 검사 장치, 방법 및 컴퓨터 판독 가능한 기록 매체
KR20140113469A (ko) * 2013-03-15 2014-09-24 포톤 다이나믹스, 인코포레이티드 검사 중에 디스플레이의 실시간 모니터링을 위한 시스템 및 방법
TW201704766A (zh) * 2015-03-19 2017-02-01 帝喜科技股份有限公司 加熱粒子束以識別缺陷
WO2016199009A1 (en) * 2015-06-08 2016-12-15 Wizedsp Ltd. An electrostatic loudspeaker and method of same
JP6433384B2 (ja) 2015-07-01 2018-12-05 キヤノン株式会社 画像処理装置および画像処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002131365A (ja) 2000-08-16 2002-05-09 Oht Inc 検査方法及び検査装置
JP2010506196A (ja) 2007-04-17 2010-02-25 オーキンス エレクトロニクス カンパニー,リミテッド 電気光学的ディテクタ
JP2009277913A (ja) 2008-05-15 2009-11-26 Shimadzu Corp 配線検査方法、配線検査装置、およびtftアレイ検査装置

Also Published As

Publication number Publication date
CN110770592B (zh) 2022-11-01
US11335222B2 (en) 2022-05-17
US20200111396A1 (en) 2020-04-09
WO2018236699A1 (en) 2018-12-27
TW201920975A (zh) 2019-06-01
KR20200019667A (ko) 2020-02-24
JP2020524795A (ja) 2020-08-20
CN110770592A (zh) 2020-02-07
TWI778072B (zh) 2022-09-21
KR102546454B1 (ko) 2023-06-21

Similar Documents

Publication Publication Date Title
US8428334B2 (en) Inspection System
CN100541282C (zh) 阵列基板及具有所述阵列基板的主基板和液晶显示装置
JP6100246B2 (ja) 全原画像を使用した欠陥検出システムおよび方法
US7317325B2 (en) Line short localization in LCD pixel arrays
JPH0626987A (ja) Lcdパネルにおける交差短絡欠陥の位置を決定する方法および装置
TWI474012B (zh) 導電圖案檢查裝置及檢查方法
JPH08233559A (ja) 配線基板の検査装置
KR20100028275A (ko) 평판 디스플레이의 전극라인 검사 장치 및 방법
JP2008310087A (ja) 電子回路基板の製造方法およびその製造装置
JP4856698B2 (ja) 導体路構造体の検査方法
JP7300397B2 (ja) 超高解像度パネルの欠陥検出方法
US9035673B2 (en) Method of in-process intralayer yield detection, interlayer shunt detection and correction
JP2008151954A (ja) 表示デバイスの製造方法および表示デバイス
JP5077544B2 (ja) Tftアレイの検査方法及びtftアレイ検査装置
KR101933547B1 (ko) 비접촉 저항 검사기
KR100555013B1 (ko) 광학 장치의 제조 방법 및 이에 이용하는 결함 판정용검사 도구
KR20070035317A (ko) 전계 검출 센서
JPH05333357A (ja) 液晶表示素子におけるストライプ電極パターンの検査方法及び検査装置
JP2014153177A (ja) 検査装置および検査方法
JP3479171B2 (ja) 液晶駆動基板の検査方法
JPH07270476A (ja) 線状電極の欠陥検出方法および欠陥検出装置
JP2012078127A (ja) Tftアレイ検査装置およびtftアレイ検査方法
JP4350475B2 (ja) 光学デバイスの製造方法およびこれに用いる欠陥判定用の検査具
JP3448290B2 (ja) 液晶パネル検査装置
JP2020524795A5 (ja)

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20201005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20201021

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230619

R150 Certificate of patent or registration of utility model

Ref document number: 7300397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150