JP2002340989A - 測定方法、検査方法及び検査装置 - Google Patents
測定方法、検査方法及び検査装置Info
- Publication number
- JP2002340989A JP2002340989A JP2001144193A JP2001144193A JP2002340989A JP 2002340989 A JP2002340989 A JP 2002340989A JP 2001144193 A JP2001144193 A JP 2001144193A JP 2001144193 A JP2001144193 A JP 2001144193A JP 2002340989 A JP2002340989 A JP 2002340989A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- circuit
- voltage
- terminals
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/265—Contactless testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/07—Non contact-making probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
な検査方法の確立、及び該検査方法を用いる検査装置の
提供。 【解決手段】 非接触にて前記回路または回路素子に電
圧を印加することで、前記回路または回路素子を動作さ
せ、前記回路または回路素子から出力された電圧を非接
触で読み取り、前記回路または回路素子の良否を判定す
ることを特徴とする検査方法。
Description
る回路または回路素子を動作させ、該回路または回路素
子の出力を読み取る測定方法と、該測定方法を用いて画
素部が正常に動作するかどうかを検査する方法に関す
る。特に、非接触型の検査方法、及びそれを用いた非接
触型の検査装置に関する。
れた半導体膜(厚さ数〜数百nm程度)を用いて薄膜ト
ランジスタ(TFT)を構成する技術が注目されてい
る。その理由は、半導体装置の一つであるアクティブマ
トリクス型の半導体表示装置の需要が高まってきたこと
による。アクティブマトリクス型の半導体表示装置に
は、代表的には液晶ディスプレイ、OLED(Organic
Light Emitting Device)ディスプレイ、DMD(Digit
al Micromirror Device)が含まれる。
たTFT(結晶質TFT)は高い移動度が得られること
から、同一基板上に機能回路を集積させて高精細な画像
表示を行うアクティブマトリクス型の半導体表示装置を
実現することが可能である。
体表示装置は、様々な製造工程を経て完成する。例えば
アクティブマトリクス型の液晶ディスプレイの場合、半
導体膜の成膜とパターン形成を行なうパターン形成工程
と、カラー化を実現するためのカラーフィルタ形成工程
と、半導体を含む素子を有する素子基板と、対向電極を
有する対向基板との間に液晶を封入して液晶パネルを形
成するセル組立工程と、セル組立工程において組み立て
られた液晶パネルに、該液晶パネルを動作させるための
駆動部品やバックライトを取り付け、液晶ディスプレイ
として完成させるモジュール組み立て工程とを、主に有
している。
少の違いはあるが、上記各工程には、検査工程が含まれ
る。製品として完成する前に、工程の早い段階で不良品
を見分けることができたら、そのパネルに関しては後の
工程を省略することが可能である。よって検査工程は、
コスト削減という観点から見て、非常に有効な手段であ
る。
まれる検査工程の1つに、パターン形成後の欠陥検査が
ある。
形成した後、半導体膜、絶縁膜または配線のパターン
(以下、単にパターンと呼ぶ)の幅のばらつきによって
動作不良が生じている箇所や、ゴミまたは成膜不良によ
って、配線が断線またはショートしている箇所を検出し
たり、検査対象である回路または回路素子が正常に動作
するかどうかを特定するための検査である。
法と、プローブ検査方法とに大別される。
ターンをCCD等で読み取り、基準となるパターンと比
較して不良箇所(欠陥)を識別する検査方法である。ま
た、プローブ検査方法は、基板側の端子に微細なピン
(プローブ)を立てて、プローブ間の電流または電圧の
大きさによって良否を判定する検査方法である。一般的
に、前者は非接触型検査方法と呼ばれ、後者は触針型検
査方法と呼ばれる。
良否を判定することが可能である。しかし、上記各検査
方法にはそれぞれ短所がある。
成が終了した後に検査を行なうと、下層に形成されたパ
ターンを識別するのが困難であるため、不良箇所を検出
し、回路または回路素子の良否を判定するのが難しい。
かといって、パターンを形成するたび毎に検査を行なう
と、検査工程自体が煩雑になり、製造工程全体にかかる
時間も長くなってしまう。また、プローブ検査方法で
は、配線またはプローブ用の端子に直接プローブを立て
るため、配線またはプローブ用の端子に傷がついて微細
なゴミが生じることがある。検査工程において生じたゴ
ミは、後の工程の歩留まりを低下させる原因になり、好
ましくない。
プローブ用の端子にプローブを立てないで済む、より簡
便な検査方法の確立、及び該検査方法を用いる検査装置
の提供を課題とする。
立てなくても、電磁誘導によって素子基板の配線に起電
力を生じさせることで、該配線に電流を流すことができ
るのではないかと考えた。
検査用の基板(検査用基板)を別途用意する。該検査用
基板は入力用の1次コイル(本明細書中において、入力
用1次コイルまたは第1の1次コイルと呼ぶ)と、出力
用の2次コイル(以下、出力用2次コイルまたは第2の
2次コイルと呼ぶ)を有している。また、検査対象であ
る素子基板は、入力用の2次コイル(以下、入力用2次
コイルまたは第1の2次コイルと呼ぶ)と、出力用の1
次コイル(以下、出力用1次コイルまたは第2の1次コ
イルと呼ぶ)を有している。
ル、出力用1次コイル及び出力用2次コイルは、とも
に、基板上に成膜した導電膜をパターニングすることで
形成することができる。そして、本発明において、入力
用1次コイル、入力用2次コイル、出力用1次コイル及
び出力用2次コイルは、中心に磁性体を設けて磁路とし
たコイルではなく、中心に磁性体を設けないコイルを用
いた。
イルと、素子基板が有する入力用2次コイルを一定の間
隔を空けて重ね合わせ、入力用1次コイルが有する2つ
の端子間に交流の電圧(交流電圧)を印加することで、
入力用2次コイルが有する2つの端子間に起電力を生じ
させる。
用1次コイルと入力用2次コイルは、間隔の制御が可能
な限り近づけたほうが良い。
加されるとは、該電圧がコイルの有する2つの端子間に
印加されることを意味する。また、本明細書においてコ
イルに信号が入力されるとは、該信号の電圧がコイルの
有する2つの端子間に印加されることを意味する。
である交流の電圧を、素子基板において整流化した後適
当に平滑化することで、素子基板が有する回路または回
路素子を駆動させるための直流の電圧(以下、電源電圧
と呼ぶ)として用いることが可能である。また、入力用
2次コイルに生じた起電力である交流の電圧の波形を、
波形整形回路等で適当に整形することで、素子基板が有
する回路または回路素子を駆動させるための電圧を有す
る信号(以下、駆動信号と呼ぶ)として用いることが可
能である。
源電圧を、素子基板上に形成された回路または回路素子
に供給する。回路または回路素子は、該駆動信号または
電源電圧によって何らかの動作を行なう。そして検査し
たい該回路または回路素子の出力を、全て素子基板上に
設けられた検査専用回路に入力する。
るか否かを特定することができるのならば、該回路また
は回路素子のどの部分の電圧でも、回路または回路素子
の出力として、検査専用回路に入力することができる。
ある交流の電圧は、検査専用回路にも入力されている。
そして検査専用回路は主に、検査対象である回路また
は回路素子の出力を信号処理し、検査対象の回路または
回路素子の動作状態を情報として有している信号(動作
情報信号)を生成する手段と、該動作情報信号を増幅
する手段と、増幅された該動作情報信号に従って、検
査専用回路に入力された交流の電圧の振幅を変調させ、
出力する手段を有している。なお本明細書において、交
流の電圧を有する信号を交流の信号と呼び、変調させら
れた交流の信号を、被変調信号と呼ぶ。
必ずしも設ける必要はない。また本明細書において、
増幅された該動作情報信号に従って、検査専用回路に入
力された交流の電圧の振幅を変調させ出力する手段を、
以下、変調回路と呼ぶ。
信号は、素子基板に設けられた出力用1次コイルが有す
る2つの端子のうち、一方の端子に入力される。出力用
1次コイルが有するもう一方の端子には、一定の電圧が
与えられている。この状態で、素子基板が有する出力用
1次コイルと検査用基板が有する出力用2次コイルとを
一定の間隔を空けて重ね合わせることで、出力用2次コ
イルが有する2つの端子間に起電力を生じさせる。
用1次コイルと出力用2次コイルは、間隔の制御が可能
な限り近づけたほうが良い。
電圧が与えられている。そして、出力用2次コイルのも
う一方の端子における電圧の値は、被変調信号の電圧に
よって定まる。よって、出力用2次コイルのもう一方の
端子における電圧の値から、検査対象の回路または回路
素子が、正常に動作するか否かを特定することができ
る。
圧の周波数を高めると、検査専用回路から出力用1次コ
イルの端子に入力される被変調信号の周波数も高くな
る。コイルのインピーダンスは、巻き数、サイズ等のコ
イルの設計や、コイルに入力される信号の周波数等、様
々な要素によって決まる。そのため、検査専用回路に入
力される変調前の交流の電圧の周波数の値は、コイルの
インピーダンスの値を左右する他の要素との兼ね合いで
決めるのが望ましい。
作状態によって、動作情報信号に直流の成分が含まれて
いる場合がある。動作情報信号に直流の成分が含まれて
いる場合でも、動作情報信号による変調によって生成さ
れた交流の被変調信号を出力用1次コイルの端子に入力
することで、良否の情報を有する起電力を出力用2次コ
イルの端子間に生じさせることができる。
良品の2つに選り分けるのではなく、動作状態によって
複数のランクに選り分けるようにしても良い。
イルは、必ずしも同じ1つの検査用基板上に設けなくて
も良い。それぞれ異なる基板上に形成していても良い。
イルを設けずに、回路または回路素子が駆動することで
生じる微弱な電磁波、または電界をモニターし、多数の
回路または回路素子の中から、正常に動作していない箇
所を検出することが可能である。
るあらゆる情報をモニターし、利用することができる。
具体的に、電磁波または電界が有する情報として、周波
数、位相、強度、時間など、様々な次元において収集す
ることが可能である。本発明においては、多数の回路ま
たは回路素子の中から、正常に動作していない箇所を検
出することが可能であるのならば、電磁波または電界が
有する情報のうち、どのような情報でも利用することが
可能である。
弱な電磁波、または電界のモニターの仕方は、公知の方
法を用いることができる。
ローブを立てなくても不良箇所を検出し、回路または回
路素子の良否を判定することができるので、プローブを
立てることで生じた微細なゴミにより、後の工程の歩留
まりを低下させるのを防ぐことができる。なおかつ、光
学式検査方法と異なり、1回の検査工程で全てのパター
ン形成工程の良否を判断することができるので、検査工
程がより簡便化される。
なうための検査基板の上面図を示す。また、図1(B)
に、検査される素子基板の上面図を示す。なお本実施の
形態では、液晶ディスプレイが有する素子基板を例にと
って、本発明の検査方法について説明するが、本発明の
検査方法は、液晶ディスプレイに限って用いることがで
きるわけではなく、半導体を用いて形成された半導体装
置であるならば、どれでも用いることが可能である。
0上に、入力用1次コイル形成部101、出力用2次コ
イル形成部102、外部入力用バッファ103、外部出
力用バッファ104、コネクター接続部105が設けら
れている。なお本明細書において検査基板とは、基板1
00と、基板100上に形成された回路または回路素子
全てを含んでいる。
形成部101と出力用2次コイル形成部102の数及び
配置は、図1(A)に示した構成に限定されない。入力
用1次コイル形成部101と出力用2次コイル形成部1
02の数及び配置は、設計者が任意に設定することが可
能である。
0上に、信号線駆動回路111、走査線駆動回路11
2、画素部113、引きまわし配線114、コネクター
接続部115、波形整形回路または整流回路116、入
力用2次コイル形成部117、出力用1次コイル形成部
118、検査専用回路119、コイル用配線120が設
けられている。なお本明細書において素子基板とは、基
板110と、基板110上に形成された回路または回路
素子全てを含んでいる。なお、引きまわし配線114
は、素子基板が有する画素部と駆動回路に駆動信号や電
源電圧を供給するための配線である。
形成部117と出力用1次コイル形成部118の数及び
配置は、図1(B)に示した構成に限定されない。入力
用2次コイル形成部117と出力用1次コイル形成部1
18の数及び配置は、設計者が任意に設定することが可
能である。
後の工程において、FPCまたはTAB等が接続され
る。なお、素子基板は検査工程終了後、コイル用配線1
20が物理的及び電気的に切り離されるように、点線A
−A’において切断される。
板の動作について説明する。なお検査工程における信号
の流れを分かり易くするために、図1で示した素子基板
と検査基板の構成を、図2にブロック図で示し、図1及
び図2を参照して説明する。
たは交流電源202から、コネクター接続部105に接
続されるコネクターを介して、外部入力用バッファ10
3に検査用の交流の信号が入力される。検査用の交流の
信号は、外部入力用バッファ103において緩衝増幅さ
れ、入力用1次コイル形成部101に入力される。
の信号を、外部入力用バッファ103において緩衝増幅
してから、入力用1次コイル形成部101に入力する
が、本発明はこの構成に限定されない。外部入力用バッ
ファ103を設けずに、直接交流の信号を入力用1次コ
イル形成部101に入力しても良い。
の入力用1次コイルが形成されている。各入力用1次コ
イルの2つの端子間に、交流の信号が印加される。
コイル形成部117には、入力用1次コイル形成部10
1が有する複数の入力用1次コイルに対応した複数の入
力用2次コイルが形成されている。入力用1次コイルに
交流の信号が入力されると、電磁誘導により、各入力用
2次コイルが有する2つの端子間に起電力である交流の
電圧が生じる。
電圧は、波形整形回路116aまたは整流回路116b
に供給される。波形整形回路116aまたは整流回路1
16bでは、該交流の電圧を整形または整流化し、駆動
信号または電源電圧を生成する。
イル用配線120を介して引きまわし配線114に入力
される。入力された駆動信号または電源電圧等は、引き
まわし配線114を介して信号線駆動回路111、走査
線駆動回路112、画素部113に供給される。
れており、各画素には画素電極が形成されている。な
お、信号線駆動回路及び走査線駆動回路は、図1(A)
及び図2に示した数に限定されない。
動回路112、画素部113が有する各回路または回路
素子の出力が、検査専用回路119に入力される。
ンジスタの各端子の電圧や画素電極の電圧を、回路また
は回路素子の出力として検査専用回路119に入力する
ことができる。ただし全ての画素において、回路または
回路素子の出力を検査専用回路119に入力する必要は
なく、任意に選択した画素においてのみ、回路または回
路素子の出力を検査専用回路119に入力するようにし
ても良い。また、画素部113に実際の表示には用いな
い検査専用の画素(ダミー画素)を設け、検査専用の画
素において回路または回路素子の出力を検査専用回路1
19に入力するようにしても良い。これは画素部113
に限られず、素子基板が有する全ての回路または回路素
子の出力を、検査専用回路119に入力する必要はな
く、回路または回路素子のいくつかを選択し、その出力
を検査専用回路119に入力するようにしても良い。ま
た、実際の駆動には用いない検査専用の回路または回路
素子を形成し、該検査専用の回路または回路素子の出力
を検査専用回路119に入力するようにしても良い。
たは回路素子の出力を信号処理し、検査対象の回路また
は回路素子の動作状態を情報として有している信号(動
作情報信号)を生成する。そして該動作情報信号の振幅
を増幅すし、変調回路121に入力する。なお、動作情
報信号は必ずしも増幅する必要はなく、この場合、直接
変調回路121に入力する。
次コイルにおいて生成された交流の電圧が入力されてい
る。該交流の信号は、検査専用回路119が有する変調
回路121に入力される。
121において入力された交流の電圧の振幅を、入力さ
れた該動作情報信号に従って変調させ、被変調信号とし
て出力用1次コイル形成部118に入力する。
た被変調信号の電圧は、具体的には、出力用1次コイル
形成部118が有する複数の出力用1次コイルの、一方
の端子に入力される。複数の出力用1次コイルが有する
もう一方の端子には、一定の電圧が与えられている。
コイル形成部102には、出力用1次コイル形成部10
2が有する複数の出力用1次コイルに対応した複数の出
力用2次コイルが形成されている。出力用1次コイルの
2つの端子間に交流の電圧が入力されると、電磁誘導に
より、各出力用2次コイルが有する2つの端子間に起電
力である交流の電圧が生じる。出力用2次コイルが有す
る2つの端子間に生じる交流の電圧は、回路または回路
素子の動作状態を情報として有している。
電圧が与えられている。そして、出力用2次コイルのも
う一方の端子における電圧は、外部出力用バッファ10
4において増幅され、検査部203に入力される。
も設ける必要はなく、出力用2次コイルのもう一方の端
子における電圧を、増幅せずに直接検査部203に入力
するようにしても良い。
動作状態を情報として有する交流の電圧から、回路また
は回路素子の良否を判定したり、不良箇所の位置を突き
止めることができる。
圧の周波数を高めると、検査専用回路から出力用1次コ
イルの端子に入力される被変調信号の周波数も高くな
る。コイルのインピーダンスは、巻き数、サイズ等のコ
イルの設計や、コイルに入力される信号の周波数等、様
々な要素によって決まる。そのため、検査専用回路に入
力される変調前の交流の電圧の周波数の値は、コイルの
インピーダンスの値を左右する他の要素との兼ね合いで
決めるのが望ましい。
作状態によって、動作情報信号に直流の成分が含まれて
いる場合がある。動作情報信号に直流の成分が含まれて
いる場合でも、動作情報信号による変調によって生成さ
れた交流の被変調信号を出力用1次コイルの端子に入力
することで、良否の情報を有する起電力を出力用2次コ
イルの端子間に生じさせることができる。
イルは、必ずしも同じ1つの検査用基板上に設けなくて
も良い。それぞれ異なる基板上に形成していても良い。
次コイルが形成されている部分を入力用1次コイル形成
部とし、複数の出力用2次コイルが形成されている部分
を出力用2次コイル形成部として、区別しているが、本
発明の検査基板はこの構成に限定されない。複数の入力
用1次コイルと複数の出力用2次コイルが混ざるように
配置されている場合、複数の入力用1次コイルが形成さ
れている部分と、複数の出力用2次コイルが形成されて
いる部分を区別する必要はない。
駆動回路111、走査線駆動回路112、画素部113
に入力されると、信号線駆動回路111、走査線駆動回
路112及び画素部113が有する各回路または回路素
子において、電磁波または電界が生じる。出力用1次コ
イル及び出力用2次コイルを設けずに、回路または回路
素子が駆動することで生じる微弱な電磁波、または電界
をモニターし、多数の回路または回路素子の中から、正
常に動作していない箇所を検出することも可能である。
において生じる電界及び電磁波の強さは、正常に動作し
ている回路または回路素子において生じる電界及び電磁
波の強さと異なる。よって、各回路または回路素子にお
いて生じた電磁波及び電界の強度をモニターすること
で、検査部203において良否を判定したり、不良箇所
の位置を突き止めることができる。
設けない場合、図2では、検査専用回路119からの出
力を、所定の端子(パッド)に入力する。そして、該パ
ッドにおける電界または電磁波の強度を測定し、該測定
値を検査部203に入力することで、検査部203にお
いて良否を判定したり、欠陥箇所の位置を検出すること
ができる。
は、回路または回路素子の良否を判定することができる
程度の感度を有しているならば、どのような方法を用い
ても良い。
ル、出力用1次コイル及び出力用2次コイル(以下、単
にコイルと総称する)の詳しい構成について説明する。
に示したコイルは、曲線を描いて渦を巻いた状態になっ
ており、コイルの両端にはコイル用端子301、302
が形成されている。また、図3(B)に示したコイルは
矩形を描いて渦を巻いた状態になっており、コイルの両
端にはコイル用端子303、304が形成されている。
有する配線全体が同一平面上に形成され、且つコイルが
有する配線が渦を巻いていれば良い。よって、コイルが
形成されている平面に対して垂直の方向から見たとき
に、コイルの有する配線が曲線を描いていても、角のあ
る形を描いていても良い。
める面積は、設計者が適宜設定することができる。
た様子を、図4(A)に示す。ただし、図1(B)及び
図2に示した素子基板が、図3(A)に示したコイルを
入力用2次コイル、出力用1次コイルとして有し、同じ
く図1(A)及び図2に示した検査基板が、図3(A)
に示したコイルを入力用1次コイル、出力用2次コイル
として有する場合について示す。なお206は、検査基
板204と、信号源、交流電源及び検査部とを接続する
コネクターである。
が有する入力用1次コイル形成部101と、素子基板2
05が有する入力用2次コイル形成部117は、一定の
間隔を空けて重なっている。なおこの間隔は小さいほど
望ましく、入力用1次コイル形成部101と、素子基板
205が有する入力用2次コイル形成部117は、間隔
の制御が可能な限り近づけたほうが良い。
コイル形成部102と、素子基板205が有する出力用
1次コイル形成部118は、一定の間隔を空けて重なっ
ている。なおこの間隔は小さいほど望ましく、出力用2
次コイル形成部102と、出力用1次コイル形成部11
8は、間隔の制御が可能な限り近づけたほうが良い。
間隔は、両基板を固定することで保つようにしても良
い。また、素子基板205と検査基板204のいずれか
一方を固定し、検査基板204と素子基板205の間に
一定の流量または圧力の流体を用いることで、間隔を保
つようにしても良い。なお流体として、代表的には気体
または液体を用いることができる。またその他に、粘性
を有するゲルなどの流体を用いることも可能である。
次コイル形成部117とが重なっている部分の拡大図
を、図4(B)に示す。208は入力用1次コイルであ
り、207は入力用2次コイルを示している。
ル207は、配線の渦の巻く方向が同一になっている
が、本発明はこの構成に限定されない。1次コイルと2
次コイルの渦の巻く方向が逆であっても良い。
(Lgap)も設計者が適宜設定することができる。
次コイルと、出力用2次コイル形成部102の出力用2
次コイルも、図4(B)に示した入力用1次コイル20
8と入力用2次コイル207と同様に重ねることで、電
磁結合させることができる。
の詳しい構成について説明する。
1、入力用1次コイル形成部101、入力用2次コイル
形成部117、波形整形回路116aの接続の様子を示
す。入力用1次コイル形成部101には、複数の入力用
1次コイル208が設けられている。入力用2次コイル
形成部117には、複数の入力用2次コイル207が設
けられている。
01から検査用の交流の信号が入力されている。具体的
には、信号源201から検査用の交流の信号の電圧が、
各入力用1次コイル208が有する2つの端子間に印加
される。入力用1次コイル208に交流の信号が入力さ
れると、対応する入力用2次コイル207に起電力であ
る交流の電圧が生じ、該交流の電圧が波形整形回路11
6aに印加される。
る量、すなわち電圧や電流等の波形を形成したり、整形
したりするために用いる電子回路である。図5では、抵
抗501、502、コンデンサ503を有し、各回路素
子を組み合わせて積分型波形整形回路116aを構成し
ている。むろん波形整形回路は図5に示した構成に限ら
れない。また、電源回路と同様に、ダイオードを用いた
検波回路を使用し、波形整形を行なっても良い。
入力された交流の起電力から、具体的にはクロック信号
(CLK)、スタートパルス信号(SP)、ビデオ信号
(Video Signals)を生成し、出力する。
た信号に限定されず、任意の波形の信号を生成すること
が可能である。波形整形回路116aで生成される信号
は、回路または回路素子の動作状態を確認することがで
きる信号であれば良い。
は、後段の回路(図1及び図2では、信号線駆動回路1
11、走査線駆動回路112、画素部113に入力され
る。
しい構成について説明する。
02、入力用1次コイル形成部101、入力用2次コイ
ル形成部117、整流回路116bの接続の様子を示
す。入力用1次コイル形成部101には、複数の入力用
1次コイル208が設けられている。入力用2次コイル
形成部117には、複数の入力用2次コイル207が設
けられている。
202から検査用の交流の信号が入力されている。入力
用1次コイル208に交流の信号が入力されると、対応
する入力用2次コイル207に起電力である交流の電圧
が生じ、該交流の電圧が整流回路116bに印加され
る。
された交流の電圧から直流の電源電圧を生成する回路を
意味する。なお直流の電源電圧とは、回路または回路素
子に与えられる、一定の高さに保たれた電圧を意味す
る。
オード601と、コンデンサ602と、抵抗603とを
有している。ダイオード601は入力された交流の電圧
を整流化し、直流の電圧に変換する。
整流化される前の、交流の電圧の時間変化を示す。ま
た、図7(B)に、整流化された後の電圧の時間変化を
示す。図7(A)のグラフと図7(B)のグラフを比較
してわかるように、整流化された後は、半周期毎に、電
圧が0または一方の極性を有する値をとる、いわゆる脈
流の電圧になっている。
圧として用いることが難しい。そこで通常では、コンデ
ンサにおいて電荷を蓄えることによって、脈流を平滑化
して直流の電圧に変換している。しかし、薄膜の半導体
を用いて、脈流を十分に平滑化させることができる大容
量のコンデンサを形成するには、コンデンサ自体の面積
を非常に大きくする必要があり、現実的ではない。そこ
で、本発明では、整流化した後に位相の異なる脈流の電
圧を合成(加算)し、電圧を平滑化する。上記構成によ
り、コンデンサの容量が小さくても脈流を十分に平滑化
させることができ、さらには、コンデンサを積極的に設
けなくとも、脈流を十分に平滑化させることができる。
相の異なる交流の信号を入力することで、4つのダイオ
ード601から位相の異なる4つの脈流の電圧を出力す
るようにする。そして、上記4つの脈流の電圧が加算さ
れて、高さがほぼ一定に保たれた直流の電源電圧が生成
され、後段の回路に出力される。
ら出力される、位相の異なる4つの脈流の信号を加算す
ることで、電源電圧を生成していたが、本発明はこの構
成に限定されない。位相分割の数はこれに限定されず、
整流回路からの出力を、電源電圧として用いることがで
きるぐらい平滑化することが可能であれば、位相分割の
数は幾つでも良い。
することで得られる、電源電圧の時間変化を示す。図8
(A)は、4つの位相の異なる脈流の電圧を加算するこ
とで、1つの電源電圧が生成されている例を示してい
る。
電圧は、複数の脈流を加算して生成されるため、直流以
外の成分であるリプルが存在している。リプルとは電圧
の最も高い電圧と最も低い電圧との差に相当する。リプ
ルが小さければ小さいほど、整流回路において生成され
る電圧は直流に近づき、電源電圧として用いやすくな
る。
電圧を加算することで得られる、電源電圧の時間変化を
示す。図8(A)に示した電源電圧の時間変化と比較し
て、リプルが小さくなっていることがわかる。
電圧を加算することで得られる、電源電圧の時間変化を
示す。図8(B)に示した電源電圧の時間変化と比較し
て、リプルがさらに小さくなっていることがわかる。
流を加算することで、電源電圧のリプルが小さくなり、
より直流化されることがわかる。よって、位相分割の数
が多ければ多いほど、整流回路から出力される電源電圧
が平滑化されやすい。また、コンデンサ602の容量が
大きければ大きいほど、整流回路から出力される電源電
圧が平滑化されやすい。
電圧は、端子610、611から出力される。具体的に
は、端子610からグラウンドに近い電圧が出力され、
端子611からは正の極性を有する電源電圧が出力され
る。なお、ダイオードの陽極と陰極を逆に接続すること
で、出力される電源電圧の極性を逆にすることができ
る。端子610、611に接続されているダイオード6
02は、端子612、613に接続されているダイオー
ド601に対して、陽極と陰極が逆に接続されている。
よって、端子612からグラウンドに近い電圧が出力さ
れ、端子613からは負の極性を有する電源電圧が出力
される。
路素子が形成されており、各回路または回路素子の種類
または用途によって、回路または回路素子に供給するべ
き電源電圧の高さが異なる。図6に示した整流回路で
は、入力する交流の信号の振幅を調整することで、各端
子にに入力される電圧の高さを調整することができる。
さらに、回路または回路素子によって接続する端子を変
えることで、回路または回路素子に供給される電源電圧
の高さを変えることができる。
半波整流回路に限定されない。本発明で用いる整流回路
は、入力された交流の信号から直流の電源電圧を生成す
ることができる回路であれば良い。
る整流回路の回路図を示す。図18(A)に示した整流
回路は倍電圧全波整流回路901であり、2つのダイオ
ード902、903を有している。また図18(A)に
示した倍電圧全波整流回路は、コンデンサ904、90
5を有している。なおコンデンサの位置及びその数は、
図18(A)に示したものに限定されない。
ド903のアノードは、共に入力用2次コイルの端子の
1つに接続されている。倍電圧全波整流回路901を複
数設け、出力を加算することによって、図6に示した半
波整流回路に比べて2倍の直流電圧を得ることができ
る。
整流回路911であり、4つのダイオード912、91
3、914、915を有している。4つのダイオード9
12、913、914、915はブリッジ回路を形成し
ている。また図18(B)に示したブリッジ整流回路
は、コンデンサ916を有している。なおコンデンサの
位置及びその数は、図18(B)に示したものに限定さ
れない。
詳しい構成について説明する。
す。検査専用回路119は、検査対象である回路または
回路素子の出力を信号処理し、検査対象の回路または回
路素子の動作状態を情報として有している信号(動作情
報信号)を生成する手段を有している。本実施の形態で
は、上記手段としてA/D変換回路223と、データフ
ォーマット部224を用いる。
12、画素部113が有する回路または回路素子からの
アナログの出力は、A/D変換回路223においてデジ
タル信号に変換される。デジタル信号はデータフォーマ
ット部224に入力される。なお、回路または回路素子
からの出力が、アナログではなくデジタル信号である場
合、該デジタル信号を直接データフォーマット部224
に入力する。
素子から出力される信号を全てデジタルに変換し、デー
タフォーマット部224においてデジタルの信号を用い
て処理を行なっている。しかし本発明はこの構成に限定
されない。回路または回路素子から出力される信号を全
てアナログに変換し、データフォーマット部224にお
いてアナログの信号を処理するようにしても良い。
たは回路素子に対応する入力されたデジタル信号を演算
処理し、動作情報信号を生成する。動作情報信号とは、
検査対象の回路または回路素子の動作状態を情報として
有する信号である。なお動作情報信号は、具体的には、
パラレルに入力されたデジタル信号を一旦記憶し、順に
読み出すことによってシリアルに変換された信号であっ
ても良いし、パラレルに入力されたデジタル信号の電圧
を所定のタイミングに従って順に出力することで得られ
る信号であっても良い。また、検査対象となる回路また
は回路素子の出力が、全て同じ電圧を有するデジタル信
号であるときと、1つでも異なる電圧を有するデジタル
信号があるときとで、データフォーマット部224から
出力される動作情報信号の電圧を変えるようにしても良
い。いずれにしても、動作情報信号から検査対象である
回路または回路素子の良否、さらには不良箇所の位置を
把握することができれば良い。
る動作情報信号は、バッファ222において増幅され、
変調回路121に入力される。なおバッファ222を設
けずに、データフォーマット部224からの出力を直接
変調回路121に入力するようにしても良い。
流電源202から検査用の交流の信号が入力されてい
る。入力用1次コイル208に交流の信号が入力される
と、対応する入力用2次コイル207に起電力である交
流の電圧が生じ、該交流の電圧が変調回路121に印加
される。
7から入力された交流の電圧の振幅を、データフォーマ
ット部224またはバッファ222から入力された動作
情報信号に従って変調させる手段を有している。図9で
は、上記手段としてトランジスタ220、221を有し
ているが、本発明はこの構成に限定されない。変調回路
121は、入力用2次コイル207から入力された交流
の電圧の振幅を、データフォーマット部224またはバ
ッファ222から入力された動作情報信号に従って変調
させることができれば、どのような構成を有していても
良い。
222の出力が、トランジスタ220及び221のゲー
ト電極に入力されている。トランジスタ220のソース
領域とドレイン領域は、一方は入力用2次コイル207
が有する第1の端子に接続されており、もう一方は出力
用1次コイル210の第1の端子に接続されている。ト
ランジスタ221のソース領域とドレイン領域は、一方
は出力用1次コイル210の第1の端子に接続されてお
り、もう一方は一定の電圧が与えられている。なお、こ
の一定の電圧はグラウンドの電圧であっても良い。
から出力された交流の電圧が、動作情報信号によって変
調され、被変調信号として出力用1次コイル210の第
1の端子に入力される。なお、本実施の形態では、動作
情報信号によって、入力用2次コイル207から出力さ
れた交流の電圧がスイッチングされ、被変調信号として
出力用1次コイル210の第1の端子に入力されてい
る。
1次コイル210がそれぞれ有する第2の端子には、共
に同じ一定の電圧が与えられている。なおこの電圧は、
グラウンドの電圧であっても良い。
イル211とが電磁結合すると、出力用1次コイル21
1の2つの端子間に起電力である交流の電圧が生じる。
該交流の電圧は、検査部203に入力される。
1から入力された交流の電圧から、検査対象の回路また
は回路素子が、正常に動作するか否かを特定することが
できる。
圧の周波数を高めると、検査専用回路から出力用1次コ
イルの端子に入力される被変調信号の周波数も高くな
る。コイルのインピーダンスは、巻き数、サイズ等のコ
イルの設計や、コイルに入力される信号の周波数など、
様々な要素によって決まる。そのため、検査専用回路に
入力される変調前の交流の電圧の周波数の値は、コイル
のインピーダンスの値を左右する他の要素との兼ね合い
で決めるのが望ましい。
作状態によって、動作情報信号に直流の成分が含まれて
いる場合がある。動作情報信号に直流の成分が含まれて
いる場合でも、動作情報信号による変調によって生成さ
れた交流の被変調信号を出力用1次コイルの端子に入力
することで、良否の情報を有する起電力を出力用2次コ
イルの端子間に生じさせることができる。
駆動回路と走査線駆動回路を、素子基板が有している例
について説明したが、本発明で検査する素子基板はこれ
に限定されない。素子基板が画素部のみを有している場
合でも、本発明の検査方法を用いて検査することが可能
である。また、TEGと称される単体素子または該単体
素子を複合化した評価回路においても、本発明の検査方
法及び検査装置を用いて動作状態を確認することが可能
である。
が有する素子基板の検査方法について説明したが、液晶
ディスプレイ以外の半導体表示装置においても、本実施
の形態で示した検査方法を用いて検査することが可能で
ある。また半導体表示装置に限られず、基板上に形成さ
れた半導体の特性を利用した半導体装置であれば、本発
明の検査方法を用いて検査することが可能である。な
お、半導体装置には、ガラス基板上に成膜された半導体
薄膜を用いた半導体装置であっても良いし、単結晶のシ
リコン基板に形成された半導体装置であっても良い。
せて、コイルの数及び設計を適宜設定する必要がある。
また、入力用1次コイル形成部に入力する検査用の交流
の信号の波形、周波数及び振幅も、半導体装置の種類及
び規格に合わせて適宜設定する必要がある。
ローブを立てなくても良否を判定することができるの
で、プローブを立てることで生じた微細なゴミにより、
後の工程の歩留まりを低下させるのを防ぐことができ
る。なおかつ、光学式検査方法と異なり、1回の検査工
程で全てのパターン形成工程の良否を判断することがで
きるので、検査工程がより簡便化される。
イル及び出力用2次コイルを設けずに、回路または回路
素子が駆動することで生じる微弱な電磁波、または電界
をモニターし、多数の回路または回路素子の中から、正
常に動作していない箇所を検出する例について説明す
る。
の構成を示す。図10に示した素子基板455は、検査
専用回路419を有している。検査専用回路419は、
検査対象である回路または回路素子の出力を信号処理
し、検査対象の回路または回路素子の動作状態を情報と
して有している信号(動作情報信号)を生成する手段を
有している。本実施例では、上記手段としてA/D変換
回路473と、データフォーマット部474を用いる。
線駆動回路411、走査線駆動回路412、画素部41
3を有している。そして、信号線駆動回路411、走査
線駆動回路412、画素部413が有する回路または回
路素子からのアナログの出力は、A/D変換回路473
においてデジタル信号に変換される。デジタル信号はデ
ータフォーマット部474に入力される。なお、回路ま
たは回路素子からの出力が、アナログではなくデジタル
信号である場合、該デジタル信号を直接データフォーマ
ット部474に入力する。
から出力される信号を全てデジタルに変換し、データフ
ォーマット部474においてデジタルの信号を処理して
いる。しかし本発明はこの構成に限定されない。回路ま
たは回路素子から出力される信号をアナログに変換し、
データフォーマット部474においてアナログの信号を
処理しても良い。
れた回路または回路素子に対応する全てのデジタル信号
を演算処理し、検査対象の回路または回路素子の動作状
態を情報として有している動作情報信号を生成する。
る動作情報信号は、バッファ472において増幅され、
変調回路421に入力される。なおバッファ472を設
けずに、データフォーマット部474からの出力を直接
変調回路421に入力するようにしても良い。
次コイル458には、交流電源452から検査用の交流
の信号が入力されている。入力用1次コイル458に交
流の信号が入力されると、対応する素子基板455が有
する入力用2次コイル457に起電力である交流の電圧
が生じ、該交流の電圧が変調回路421に印加される。
7から入力された交流の電圧の振幅を、データフォーマ
ット部474またはバッファ472から入力された動作
情報信号に従って変調させる手段を有している。図9で
は、上記手段としてトランジスタ470、471を有し
ているが、本発明はこの構成に限定されない。変調回路
421は、入力用2次コイル457から入力された交流
の電圧の振幅を、データフォーマット部474またはバ
ッファ472から入力された動作情報信号に従って変調
させることができれば、どのような構成を有していても
良い。
472の出力が、トランジスタ470及び471のゲー
ト電極に入力されている。トランジスタ470のソース
領域とドレイン領域は、一方は入力用2次コイル457
が有する第1の端子に接続されており、もう一方は、素
子基板455が有する出力用パッド458に接続されて
いる。トランジスタ471のソース領域とドレイン領域
は、一方は出力用パッド458に接続されており、もう
一方は一定の電圧が与えられている。なお、この一定の
電圧はグラウンドの電圧であっても良い。
2の端子には、一定の電圧が与えられている。なおこの
電圧は、グラウンドの電圧であっても良い。
から出力された交流の電圧が、動作情報信号によって変
調され、被変調信号として出力用パッド458に入力さ
れる。
波または電界が生じている。検査基板454及び素子基
板455とは別途設けられた測定部460において、該
電磁波または電界をモニターし、データとして検査部4
53に入力する。検査部453では、該データから、検
査対象の回路または回路素子が、正常に動作するか否か
を特定することができる。
るあらゆる情報をモニターし、利用することができる。
具体的に、電磁波または電界が有する情報として、周波
数、位相、強度、時間など、様々な次元において収集す
ることが可能である。本発明においては、多数の回路ま
たは回路素子の中から、正常に動作していない箇所を検
出することが可能であるのならば、電磁波または電界が
有する情報のうち、どのような情報でも利用することが
可能である。
弱な電磁波、または電界のモニターの仕方は、公知の方
法を用いることができる。本実施例では、検査工程にお
いて回路または回路素子において生じる電界を、電気光
学効果を利用して検出する例について説明する。具体的
に本実施例では、ポッケルス・セルを用いて測定する例
について説明する。
つであるポッケルス効果を用いた電気光学素子の1つで
ある。なお電気光学素子とは、電界がかかると屈折率が
変化する電気光学効果を利用した素子である。この性質
を利用し、結晶に交流電圧やパルス電圧を加えて、光の
変調やシャッター、円偏光の発生や検出に用いることが
できる。
極、強誘電体結晶であるポッケルス結晶を有している。
第1電極と第2電極の間にポッケルス結晶が挟まれてい
る。第1電極及び第2電極は、光を透過する導電性の材
料で形成されている。
る。そして、第1電極及び第2電極は、素子基板と並行
に、なおかつ第2電極と出力用パッド458が重なるよ
うに配置されている。なお、第2電極は素子基板455
と接するように配置してもよいし、一定の間隔を空けて
配置するようにしても良い。また、第2電極と素子基板
455の間に、緩衝材となるものを挟むようにしても良
い。
よって、ポッケルスセルの出力用パッド458と重なる
部分において光の屈折率が変化する。この屈折率は出力
用パッド458から発せられる電界の強度によって変化
する。よって、ポッケルスセルにおける光の屈折率をモ
ニターすることで、出力用パッド458から発せられる
電界の強度を測定することができる。
のうち、素子基板に対して垂直な方向における光を、偏
光ビームスプリッターなどの光学系を用いて分離し、そ
の強度をモニターすることで、ポッケルスセルの屈折率
を算出し、該屈折率からポッケルスセルに印加された電
圧の大きさを求めることができる。そして、ポッケルス
セルに印加された電圧の大きさから、不良箇所を検出す
ることが可能である。
らかの演算処理を施し、良否を判定するようにしても良
い。
用回路に入力し、該出力用パッドにおいて生じる電磁波
または電界の強度を、電気光学素子を用いて測定するこ
とで、検査対象である回路または回路素子において、い
ちいちポッケルス・セルを用いてモニターする必要がな
くなり、検査工程を簡便化及び迅速化することができ
る。
4H2PO4、BaTiO3、KH2PO4(KHP)、KD
2PO4(KDP)、LiNbO3、ZnOなどの結晶を
用いることができる。しかし本実施例で用いることがで
きるポッケルス結晶は上述したものに限定されない。ポ
ッケルス効果を有する結晶であれば良い。
いたが、電界の大きさを感知するための電気光学素子は
これに限定されない。電圧の印加により、その光学的特
性が変化するという現象を利用した電気光学素子であれ
ば、本発明の検査方法または検査装置に用いることが可
能である。よって、液晶などを用いることも可能であ
る。
入力される交流の電圧の周波数を高めると、検査専用回
路から出力用パッドに入力される被変調信号の周波数も
高くなる。
信号及び電源電圧について、液晶ディスプレイとOLE
Dディスプレイの場合を例にとって、より詳しく説明す
る。
の画素部と駆動回路の構造によって変わってくるため、
各素子基板の規格に合わせて数を設定することが肝要で
ある。
素子基板の構成を示す。図11に示した素子基板は、信
号線駆動回路700、走査線駆動回路701、画素部7
02を有している。
走査線が形成されており、信号線と走査線で囲まれた領
域が画素に相当する。なお、図11では複数の画素のう
ち、1つの信号線703と、1つの走査線704とを有
する画素のみを代表的に示した。各画素はスイッチング
素子となる画素TFTと、液晶セルの画素電極706を
有している。
04に接続されている。そして画素TFT705のソー
ス領域とドレイン領域は、一方は信号線703に、もう
一方は画素電極706に接続されている。
710、レベルシフタ711、アナログスイッチ712
を有している。シフトレジスタ710、レベルシフタ7
11及びアナログスイッチ712には、電源電圧(Po
wer supply)が与えられている。また、シフ
トレジスタ710には信号線駆動回路用のクロック信号
(S−CLK)とスタートパルス信号(S−SP)が与
えられている。アナログスイッチ712にはビデオ信号
(Video signals)が与えられている。
−CLK)とスタートパルス信号(S−SP)が入力さ
れると、ビデオ信号のサンプリングのタイミングを決定
するサンプリング信号が生成され、レベルシフタ711
に入力される。サンプリング信号は、レベルシフタ71
1においてその電圧の振幅を大きくされ、アナログスイ
ッチ712に入力される。アナログスイッチ712で
は、入力されたサンプリング信号に同期して、入力され
たビデオ信号をサンプリングし、信号線703に入力す
る。
721と、バッファ722を有している。シフトレジス
タ721、バッファ722には、電源電圧(Power
supply)が与えられている。また、シフトレジ
スタ721には走査線駆動回路用のクロック信号(G−
CLK)とスタートパルス信号(G−SP)が与えられ
ている。
−CLK)とスタートパルス信号(G−SP)が入力さ
れると、走査線の選択のタイミングを決定する選択信号
が生成され、バッファ722に入力される。バッファ7
22に入力された選択信号は、緩衝増幅されて走査線7
04に入力される。
走査線704にゲート電極が接続された画素TFT70
5がオンになる。そして、信号線に入力されたサンプリ
ングされたビデオ信号が、オンになっている画素TFT
705を介して、画素電極706に入力される。
査線駆動回路701と、画素部702が動作したとき
に、各回路または回路素子の出力(End Signa
ls)が検査専用回路730に入力される。そして検査
専用回路において、各回路または回路素子の出力から動
作情報信号が生成され、該動作情報信号によって被変調
信号が生成される。そして、該被変調信号が出力用1次
コイルに入力されることによって出力用2次コイルに生
じた交流の電圧が、検査部に入力され、検査部におい
て、各回路または回路素子の動作の良否の状態が確認さ
れる。なお、信号線駆動回路700と、走査線駆動回路
701と、画素部702が動作したときに、各回路また
は回路素子において発生する電界または電磁波を何らか
の手段を用いてモニターすることで、各回路または回路
素子の状態の良否を判定することもできる。
フリップフロップを用いて形成されている場合、S−C
LKに同期して、最初のフリップフロップに与えられて
記憶された電圧が、順に次の段のフリップフロップに送
られ記憶される。このように、複数のフリップフロップ
が順に動作する。そして各フリップフロップが動作する
ことで得られるサンプリング信号は、そのパルスの出現
するタイミングが順にずれていく。前段のフリップフロ
ップが正常に動作しないと、その後段のフリップフロッ
プも正常に正常に動作しなくなる。よってこの場合、最
終段のフリップフロップが動作することで得られたサン
プリング信号を、出力(End Signals)とし
て用いることができる。シフトレジスタが有するフリッ
プフロップのいずれか1つが、不良箇所を有するするた
めに正常に動作しないときの出力は、全てのフリップフ
ロップが正常に動作するときとの出力と、その電圧の波
形が異なる。
K、S−SP、G−CLK、G−SP及びビデオ信号
を、検査用の駆動信号として各回路に入力している。な
お、検査用の駆動信号は、上述した信号に限定されな
い。駆動に関わる信号ならば、検査用の駆動信号として
用いることが可能である。例えば、上述した信号の他
に、走査線の走査方向を切りかえるタイミングを決定す
る信号や、走査線への選択信号の入力方向を切りかえる
信号などを入力しても良い。ただし、検査したい回路に
おいて、回路または回路素子の良否を判定できるような
信号を入力することが肝要である。
するのではなく、その中の一部の回路を検査対象とする
場合、該回路の状態の良否を判定することが可能である
ならば、上述した全ての駆動信号を入力する必要はな
い。例えば、信号線駆動回路700が有するシフトレジ
スタ710のみを検査対象とするとき、検査用の駆動信
号であるS−CLK、S−SPと、シフトレジスタ71
0用の検査用の電源電圧のみを、波形整形回路と整流回
路において生成し、シフトレジスタ710に入力すれば
良い。
プレイの、素子基板の構成を示す。なお、図11ではデ
ジタルのビデオ信号を用いて画像を表示するOLEDデ
ィスプレイの駆動回路を例に説明する。図12に示した
素子基板は、信号線駆動回路800、走査線駆動回路8
01、画素部802を有している。
の走査線と、複数の電源線が形成されており、信号線と
走査線と電源線とで囲まれた領域が画素に相当する。な
お、図12では複数の画素のうち、1つの信号線807
と、1つの走査線809と、1つの電源線808を有す
る画素のみを代表的に示した。各画素はスイッチング素
子となるスイッチング用TFT803と、駆動用TFT
804と、保持容量805と、OLEDの画素電極80
6を有している。
は走査線809に接続されている。そしてスイッチング
用TFT803のソース領域とドレイン領域は、一方は
信号線807に、もう一方は駆動用TFT804のゲー
ト電極に接続されている。
ン領域は、一方は電源線808に、もう一方は画素電極
806に接続されている。そして、駆動用TFT804
のゲート電極と電源線808とで保持容量805が形成
されている。なお保持容量805は必ずしも形成する必
要はない。
810、第1ラッチ811、第2ラッチ812を有して
いる。シフトレジスタ810、第1ラッチ811及び第
2ラッチ812には、それぞれ電源電圧(Power
supply)が与えられている。また、シフトレジス
タ810には信号線駆動回路用のクロック信号(S−C
LK)とスタートパルス信号(S−SP)が与えられて
いる。第1ラッチ811にはラッチのタイミングを決定
するラッチ信号(Latch signals)とビデ
オ信号(Video signals)が与えられてい
る。
−CLK)とスタートパルス信号(S−SP)が入力さ
れると、ビデオ信号のサンプリングのタイミングを決定
するサンプリング信号が生成され、第1ラッチ811に
入力される。
リング信号を、バッファ等によって緩衝増幅してから、
第1ラッチ811に入力するようにしても良い。サンプ
リング信号が入力される配線には、多くの回路あるいは
回路素子が接続されているために負荷容量(寄生容量)
が大きい。この負荷容量が大きいために生ずるタイミン
グ信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐ
ために、このバッファは有効である。
チを有している。第1ラッチ811では、入力されたサ
ンプリング信号に同期して、入力されたビデオ信号をサ
ンプリングし、各ステージのラッチに順に記憶してい
く。
チにビデオ信号の書き込みが一通り終了するまでの時間
を、ライン期間と呼ぶ。実際には、上記ライン期間に水
平帰線期間が加えられた期間をライン期間に含むことが
ある。
12にラッチ信号が入力される。この瞬間、第1ラッチ
811に書き込まれ保持されているビデオ信号は、第2
ラッチ812に一斉に送出され、第2ラッチ812の全
ステージのラッチに書き込まれ、保持される。
えた第1ラッチ811には、シフトレジスタ810から
のサンプリング信号に基づき、ビデオ信号の書き込みが
順次行われる。
ッチ812に書き込まれ、保持されているビデオ信号が
ソース信号線に入力される。
821と、バッファ822を有している。シフトレジス
タ822、バッファ822には、電源電圧(Power
supply)が与えられている。また、シフトレジ
スタ821には走査線駆動回路用のクロック信号(G−
CLK)とスタートパルス信号(G−SP)が与えられ
ている。
−CLK)とスタートパルス信号(G−SP)が入力さ
れると、走査線の選択のタイミングを決定する選択信号
が生成され、バッファ822に入力される。バッファ8
22に入力された選択信号は、緩衝増幅されて走査線8
09に入力される。
走査線809にゲート電極が接続されたスイッチング用
TFT803がオンになる。そして、信号線に入力され
たビデオ信号が、オンになっているスイッチング用TF
T803を介して、駆動用TFT804のゲート電極に
入力される。
されたビデオ信号の有する1または0の情報に基づい
て、そのスイッチングが制御される。駆動用TFT80
4がオンのときに、電源線の電位が画素電極に与えられ
る。駆動用TFT804がオフのとき、電源線の電位が
画素電極に与えられない。
査線駆動回路801と、画素部802が動作したとき
に、各回路または回路素子の出力(End Signa
ls)が検査専用回路830に入力される。そして検査
専用回路において、各回路または回路素子の出力から動
作情報信号が生成され、該動作情報信号によって被変調
信号が生成される。そして、該被変調信号が出力用1次
コイルに入力されることによって出力用2次コイルに生
じた交流の電圧が、検査部に入力され、検査部におい
て、各回路または回路素子の動作の良否の状態が確認さ
れる。なお、信号線駆動回路800と、走査線駆動回路
801と、画素部802が動作したときに、各回路また
は回路素子において発生する電界または電磁波を何らか
の手段を用いてモニターすることで、各回路または回路
素子の状態の良否を判定することもできる。
K、S−SP、G−CLK、G−SP、ラッチ信号及び
ビデオ信号を、検査用の駆動信号として各回路に入力し
ている。なお、検査用の駆動信号は、上述した信号に限
定されない。駆動に関わる信号ならば、検査用の駆動信
号として用いることが可能である。例えば、上述した信
号の他に、走査線の走査方向を切りかえるタイミングを
決定する信号や、走査線への選択信号の入力方向を切り
かえる信号などを入力しても良い。ただし、検査したい
回路において、回路または回路素子の良否を判定できる
ような信号を入力することが肝要である。
るのではなく、その中の一部の回路を検査対象とする場
合、該一部の回路のみを動作させるような駆動信号のみ
を入力すれば良く、上述した駆動信号を全て入力する必
要はない。例えば、信号線駆動回路800が有するシフ
トレジスタ810のみを検査対象とするとき、検査用の
駆動信号であるS−CLK、S−SPと、シフトレジス
タ810用の検査用の電源電圧のみを、波形整形回路と
整流回路において生成し、シフトレジスタ810に入力
すれば良い。
の信号を加算して生成している場合、加算する脈流の信
号の数によっても1次コイルの数は変わってくる。
11及び図12に示した構造を有する素子基板に限定す
るわけではない。本発明の検査装置及び検査方法は、非
接触にて駆動信号と電源電圧を入力することで、各回路
または回路素子の出力から動作情報信号を生成すること
ができる半導体装置であれば良く、あらゆる種類及び規
格の半導体装置に用いることが可能である。
て実施することが可能である。
板を用いて複数の表示用の基板を形成する場合におい
て、検査終了後の基板の切断について説明する。
子基板の上面図を示す。1001は画素部、1002は
走査線駆動回路、1003は信号線駆動回路である。ま
た1004で示した領域には、複数の入力用2次コイル
と、複数の出力用1次コイル、波形整形回路、整流回
路、検査専用回路等の、検査工程のときのみ用い、検査
工程終了後は用いない回路または回路素子が形成されて
いる。
て素子基板を切断することで、1つの素子基板から9つ
の表示用の基板が形成される。なお、本実施例では、1
つの基板から9つの表示用の基板を形成している例につ
いて示しているが、本実施例はこの数に限定されない。
用配線とが物理的及び電気的に切り離されるように切断
され、破壊されている。そして図13では、領域100
4が、素子基板の切断後、表示用には用いない基板の方
に設けられている。
いて、図13とは異なる例について説明する。1101
は画素部、1102は走査線駆動回路、1103は信号
線駆動回路である。また1104で示した領域には、複
数の入力用2次コイルと、複数の出力用1次コイル、波
形整形回路、整流回路、検査専用回路等の、検査工程の
ときのみ用い、検査工程終了後は用いない回路または回
路素子が形成されている。
て素子基板を切断することで、1つの素子基板から9つ
の表示用の基板が形成される。なお、本実施例では、1
つの基板から9つの表示用の基板を形成している例につ
いて示しているが、本実施例はこの数に限定されない。
用配線とが物理的及び電気的に切り離されるように切断
され、破壊されている。そして図14では、領域110
4が、基板の切断ライン上に設けられており、検査終了
後に切断され、破壊される。検査終了後、領域1104
に形成されている回路または回路素子は不要であるの
で、完成した半導体装置の動作に何ら支障はきたさな
い。
断後、半導体装置に用いられる方の基板に残されていて
も良いし、半導体装置には用いない方の基板上に形成さ
れていても良い。また、切断後、破壊されていても良
い。
由に組み合わせて実施することが可能である。
工程の順序について、フローチャートを用いて説明す
る。
ートを示す。まず、検査前の作製工程が終了した後、検
査用の電源電圧または駆動信号を検査対象の回路または
回路素子に入力する。
を入力することで検査対象である回路または回路素子を
動作させて、その出力を検査専用回路に入力し、検査専
用回路において動作情報信号を生成する。
信号の振幅を該動作情報信号に従って変調することで、
被変調信号を生成し、出力用1次コイルに入力する。そ
して、出力用1次コイルと出力用2次コイルを電磁結合
させ、出力用2次コイルにおいて生じた交流の電圧を検
査部に入力する。
査部において良否と、さらには不良箇所の位置を特定す
ることができる。具体的には、正常に動作している回路
素子を用いた場合に検査部に入力される交流の信号の振
幅と、実際に検査する回路素子を用いた場合に検査部に
入力される交流の信号の振幅とを比較する。なおこのと
き、同じ回路または回路素子どうしで、検査部に入力さ
れる交流の信号の振幅を比較するようにしても良いし、
シミュレーションにより算出された理論値から導出した
振幅の値と、実際の測定によって得られた振幅の値とを
比較するようにしても良い。
交流の信号の電圧の振幅が著しく異なった場合、その異
なる振幅に対応する回路または回路素子を、不良箇所と
判断する。
と、さらには不良箇所の位置を同時に特定することも可
能となる。なおこのとき、回路または回路素子の良否の
判断基準は、本発明を実施する者が適宜設定することが
可能であり、不良箇所が1つでも存在した場合に不良と
判断することも可能であるし、ある一定の数の不良箇所
が存在した場合に不良と判断することも可能である。
のとみなされ、検査工程後の作製工程が開始される。
品として完成させない(ロットアウト)か、不良の原因
を特定するかが選択される。なお、1つの大型基板から
複数の製品を作製しようとする場合は、基板切断後に良
品と不良品を選り分け、不良品はロットアウトとなる。
能だと判断された場合、リペア後、再び本発明の検査工
程を行ない、上述した動作を繰り返すことができる。逆
にリペアが不可能だと判断された場合、そこでロットア
ウトとなる。
組み合わせて実施することが可能である。
るコイルと、該コイルが有する端子と配線(コイル用配
線)との接続について、詳しく説明する。
601が形成され、該コイル1601を覆って前期絶縁
表面上に層間絶縁膜1603を形成している。そして、
該層間絶縁膜にコンタクトホールを形成して、層間絶縁
膜上に、コンタクトホールを介してコイル1601と接
続するように、コイル用配線1602を形成している。
C’における断面図である。
配線1612が形成され、該コイル用配線1612を覆
って前期絶縁表面上に層間絶縁膜1613を形成してい
る。そして、該層間絶縁膜にコンタクトホールを形成し
て、層間絶縁膜上に、コンタクトホールを介してコイル
用配線1612と接続するように、コイル1611を形
成している。
D’における断面図である。
製方法は、上述した方法に限定されない。絶縁膜をパタ
ーニングすることで渦状の溝を形成し、該溝を覆って導
電性を有する膜を前記絶縁膜上に形成する。その後、前
記導電性の膜を、前記絶縁膜が露出するまでエッチング
またはCMP法を用いて研磨することで、前記溝におい
てのみ導電性の膜が残るようにする。この溝において残
った導電性の膜をコイルとして用いることも可能であ
る。
組み合わせて実施することが可能である。
方法を用いて検査を行なうための、検査装置の構成につ
いて説明する。
示す。図17に示した本発明の検査装置1700は、信
号源または交流電源1702と、入力用1次コイル17
20と、出力用2次コイル1721とを有している。さ
らに、入力用1次コイル1720と素子基板1703が
有する入力用2次コイル1722を、また出力用2次コ
イル1721と素子基板1703が有する出力用1次コ
イル1723を、それぞれ一定の間隔をおいて重ね合わ
せることのできる手段(基板固定手段1704)を有し
ている。さらに、素子基板1703において生成された
被変調信号によって、出力用2次コイル1721におい
て生成された交流の電圧から、良否を判定する手段(検
査部1705)を有している。
1702を検査装置170の一部とみなしたが、本発明
の検査装置は、信号源または交流電源1702を含んで
いなくとも良い。
成される交流の信号は、検査基板1701が有する外部
入力用バッファ1706に入力される。入力された交流
の信号は、外部入力用バッファ1706において増幅ま
たは緩衝増幅され、検査基板1701が有する入力用1
次コイル1720に入力される。
3は、入力用1次コイル1720と、入力用2次コイル
1722とが一定の間隔をおいて重なるように、基板固
定手段1704によってその位置が定められる。
て生じた交流の電圧により生成された電源電圧または駆
動信号が、素子基板1703が有する回路または回路素
子1712に入力される。なお素子基板1703が有す
る、電源電圧または駆動信号を生成する回路について
は、発明の実施の形態において既に詳しく述べているの
で、ここでは説明を省略する。
は、検査専用回路1730に入力される。検査専用回路
1730は変調回路1731を有している。検査専用回
路1730は、回路または回路素子1712からの出力
から動作情報信号を生成し、変調回路1731に入力す
る。
生じた交流の電圧は、変調回路1731に入力される。
変調回路1731では、入力された交流の電圧を動作情
報信号によって変調することで、被変調信号を生成す
る。生成された被変調信号は、出力用1次コイル172
3に入力される。
3は、出力用1次コイル1723と、出力用2次コイル
1721とが一定の間隔をおいて重なるように、基板固
定手段1704によってその位置が定められる。
て交流の電圧が生じる。該交流の電圧は、外部出力用バ
ッファ1732において増幅または緩衝増幅され、検査
部1705に入力される。
05に入力された交流の電圧を数値化し、データ(測定
値)として検査部1705が有する演算部1709に送
る。
もとに、良否を判定する。具体的な例を挙げると、正常
に動作している回路素子を用いた場合に検査部に入力さ
れる交流の信号をメモリー等に記憶しておき、実際に検
査する回路素子を用いた場合に検査部に入力される交流
の信号の振幅と比較する。また、同じ回路または回路素
子どうしで、検査部に入力される交流の信号の振幅を比
較するようにしても良いし、シミュレーションにより算
出された理論値から導出した振幅の値と、実際の測定に
よって得られた振幅の値とを比較するようにしても良
い。
あり、本発明はこれに限定されない。検査部に入力され
る交流の信号の振幅が、正常な回路素子を用いた場合に
検査部に入力される交流の信号の振幅と比べて、著しく
異なっている回路素子を検出することができれば良い。
交流の信号の電圧の振幅が著しく異なった場合、その異
なる振幅に対応する回路または回路素子を、不良と判断
する。なお実際には、正常の回路の場合でも、検査部に
入力される交流の信号の電圧の振幅は、ある一定の周期
ごとに変化している場合が多い。その場合、周期毎に振
幅の平均値を求め、その周期毎の平均値を正常な回路素
子のものと比較するようにしても良い。比較の仕方は、
どのような方法を用いても良い。
電界または電磁波をモニターし、良否を判定する場合、
出力用1次コイル1723、出力用2次コイル172
1、外部出力用バッファ1732は設ける必要はない。
そして、この場合、素子基板1703に出力用パッドを
設け、変調回路1723から出力される被変調信号を、
出力用パッドに入力する。
該出力用パッドにおいて生じた電磁波または電界を、該
測定部においてモニターし、データとして検査部170
5が有する演算部1709に送る。演算部1709で
は、入力されたデータをもとに、回路または回路素子の
動作の状態、さらには不良箇所の位置を特定する。
組み合わせて実施することが可能である。
端子に直接プローブを立てなくても、検査対象の回路ま
たは回路素子の動作の良否を判定することができるの
で、プローブを立てることで生じた微細なゴミにより、
後の工程の歩留まりを低下させるのを防ぐことができ
る。なおかつ、光学式検査方法と異なり、1回の検査工
程で全てのパターン形成工程の良否を判断することがで
きるので、検査工程がより簡便化される。
図。
時変化。
時変化。
図。
図。
ク図。
ート。
Claims (30)
- 【請求項1】回路または回路素子の測定方法であって、 非接触にて前記回路または回路素子に電圧を印加するこ
とで、前記回路または回路素子を動作させ、 前記回路または回路素子から出力された電圧を非接触で
読み取る測定方法。 - 【請求項2】請求項1において、前記測定方法により読
み取られた前記回路または回路素子から出力された電圧
を用い、前記回路または回路素子の動作状態を検査する
検査方法。 - 【請求項3】回路または回路素子の測定方法であって、 非接触にて前記回路または回路素子に電圧を印加するこ
とで、前記回路または回路素子を動作させ、 前記回路または回路素子から出力された電圧を用いて、
交流電圧を変調することで、被変調信号を生成し、 前記被変調信号の電圧を非接触で読み取る測定方法。 - 【請求項4】請求項3において、前記測定方法により読
み取られた前記被変調信号の電圧を用い、前記回路また
は回路素子の動作状態を検査する検査方法。 - 【請求項5】回路または回路素子の測定方法であって、 非接触にて前記回路または回路素子に電圧を印加するこ
とで、前記回路または回路素子を動作させ、 前記回路または回路素子から出力された電圧を非接触で
読み取り、 前記回路または回路素子の動作状態を検査する検査方
法。 - 【請求項6】回路または回路素子の測定方法であって、 非接触にて前記回路または回路素子に電圧を印加するこ
とで、前記回路または回路素子を動作させ、 前記回路または回路素子から出力された電圧を用いて、
交流電圧を変調することで、被変調信号を生成し、 前記被変調信号の電圧を非接触で読み取り、 前記回路または回路素子の動作状態を検査する検査方
法。 - 【請求項7】回路または回路素子の検査方法であって、 第1のコイルが有する2つの端子間に第1の交流電圧を
印加し、 前記第1のコイルと第2のコイルとを、一定の間隔をお
いて重ね合わせ、 前記第2のコイルが有する2つの端子間に生じた第2の
交流電圧から、前記回路または回路素子を動作させる信
号を生成し、 前記信号を前記回路または回路素子に入力することで、
前記回路または回路素子を動作させ、 前記回路または回路素子から出力された電圧を用いて、
第3の交流電圧を変調することで、被変調信号を生成
し、 前記被変調信号の電圧を、第3のコイルが有する2つの
端子間に印加し、 前記第3のコイルと、第4のコイルとを、一定の間隔を
おいて重ね合わせ、 前記第4のコイルが有する2つの端子間に生じた第4の
交流電圧から、前記回路または回路素子の動作状態を検
査することを特徴とする検査方法。 - 【請求項8】回路または回路素子の検査方法であって、 第1のコイルが有する2つの端子間に第1の交流電圧を
印加し、 前記第1のコイルと第2のコイルとを、一定の間隔をお
いて重ね合わせ、 前記第2のコイルが有する2つの端子間に生じた第2の
交流電圧を、整流化またはその電圧の波形を整形して前
記回路または回路素子に印加することで、前記回路また
は回路素子を動作させ、 前記回路または回路素子から出力された電圧を用いて、
第3の交流電圧を変調することで、被変調信号を生成
し、 前記被変調信号の電圧を、第3のコイルが有する2つの
端子間に印加し、 前記第3のコイルと、第4のコイルとを、一定の間隔を
おいて重ね合わせ、 前記第4のコイルが有する2つの端子間に生じた第4の
交流電圧から、前記回路または回路素子の動作状態を検
査することを特徴とする検査方法。 - 【請求項9】請求項7または請求項8において、 前記第3の交流電圧の周波数は、前記第1の交流電圧の
周波数よりも高いことを特徴とする検査方法。 - 【請求項10】回路または回路素子の検査方法であっ
て、 複数の第1のコイルがそれぞれ有する2つの端子間に、
位相の異なる第1の交流電圧を印加し、前記複数の第1
のコイルと複数の第2のコイルとをそれぞれ一定の間隔
をおいて重ね合わせることで、前記複数の第2のコイル
がそれぞれ有する2つの端子間に位相の異なる交流電圧
を生じさせ、 前記複数の第2のコイルが有する2つの端子間に生じた
位相の異なる交流電圧を、整流化した後加算すること
で、直流の電圧を生成し、 第3のコイルが有する2つの端子間に第2の交流電圧を
印加し、前記第3のコイルと、第4のコイルとをそれぞ
れ一定の間隔をおいて重ね合わせることで、前記第4の
コイルが有する2つの端子間に交流電圧を生じさせ、 前記直流の電圧を前記回路または回路素子に印加するこ
とで、前記回路または回路素子から出力される電圧によ
って、前記第4のコイルが有する2つの端子間に生じた
交流電圧を変調し、 前記変調された交流電圧を第5のコイルが有する2つの
端子間に印加し、前記第5のコイルと第6のコイルとを
一定の間隔をおいて重ね合わせることで、前記第6のコ
イルが有する2つの端子間に交流電圧を生じさせ、 前記第6のコイルにおいて生じた交流電圧から、前記回
路または回路素子の動作状態を検査することを特徴とす
る検査方法。 - 【請求項11】請求項10において、 前記複数の第1のコイル、前記第3のコイル及び前記第
6のコイルは第1の絶縁表面上に形成されており、 前記回路または回路素子、前記複数の第2のコイル、前
記第4のコイル及び前記第5のコイルは第2の絶縁表面
上に形成されていることを特徴とする検査方法。 - 【請求項12】請求項10または請求項11において、 前記第2の交流電圧の周波数は、前記第1の交流電圧の
周波数よりも高いことを特徴とする検査方法。 - 【請求項13】請求項10乃至請求項12のいずれか1
項において、 前記複数の第1のコイル、前記複数の第2のコイル、前
記第3のコイル、前記第4のコイル、前記第5のコイル
及び前記第6のコイルが有する配線は、それぞれ同一平
面上に形成され、且つ前記配線は渦を巻いていることを
特徴とする検査方法。 - 【請求項14】回路または回路素子の検査方法であっ
て、 複数の第1のコイルがそれぞれ有する2つの端子間に、
位相の異なる第1の交流電圧を印加し、前記複数の第1
のコイルと複数の第2のコイルとをそれぞれ一定の間隔
をおいて重ね合わせることで、前記複数の第2のコイル
がそれぞれ有する2つの端子間に位相の異なる交流電圧
を生じさせ、 前記複数の第2のコイルが有する2つの端子間に生じた
位相の異なる交流電圧を、整流化した後加算すること
で、直流の電圧を生成し、 第3のコイルが有する2つの端子間に、第2の交流電圧
を印加し、前記第3のコイルと第4のコイルとをそれぞ
れ一定の間隔をおいて重ね合わせることで、前記第4の
コイルがそれぞれ有する2つの端子間に交流電圧を生じ
させ、 前記第4のコイルが有する2つの端子間に生じた交流電
圧の波形を整形することで、前記回路または回路素子を
駆動させるための電圧を生成し、 第5のコイルが有する2つの端子間に第3の交流電圧を
印加し、前記第5のコイルと、第6のコイルとをそれぞ
れ一定の間隔をおいて重ね合わせることで、前記第6の
コイルが有する2つの端子間に交流電圧を生じさせ、 前記直流の電圧及び前記回路または回路素子を駆動させ
るための電圧を前記回路または回路素子に印加すること
で、前記回路または回路素子から出力される電圧によっ
て、前記第6のコイルが有する2つの端子間に生じた交
流電圧を変調し、 前記変調された交流電圧を第7のコイルが有する2つの
端子間に印加し、前記第7のコイルと第8のコイルとを
一定の間隔をおいて重ね合わせることで、前記第8のコ
イルが有する2つの端子間に交流電圧を生じさせ、 前記第8のコイルにおいて生じた交流電圧から、前記回
路または回路素子の動作状態を検査することを特徴とす
る検査方法。 - 【請求項15】請求項14において、 前記複数の第1のコイル、前記第3のコイル、前記第5
のコイル及び前記第8のコイルは第1の絶縁表面上に形
成されており、 前記回路または回路素子、前記複数の第2のコイル、前
記第4のコイル、前記第6のコイル及び前記第7のコイ
ルは第2の絶縁表面上に形成されていることを特徴とす
る検査方法。 - 【請求項16】請求項14または請求項15において、 前記第3の交流電圧の周波数は、前記第1の交流電圧ま
たは前記第2の交流電圧の周波数よりも高いことを特徴
とする検査方法。 - 【請求項17】請求項14乃至請求項16のいずれか1
項において、 前記複数の第1のコイル、前記複数の第2のコイル、前
記第3のコイル、前記第4のコイル、前記第5のコイ
ル、前記第6のコイル、前記第7のコイル及び前記第8
のコイルが有する配線は、それぞれ同一平面上に形成さ
れ、且つ前記配線は渦を巻いていることを特徴とする検
査方法。 - 【請求項18】回路または回路素子の検査方法であっ
て、 第1のコイルが有する2つの端子間に、第1の交流電圧
を印加し、前記第1のコイルと第2のコイルとをそれぞ
れ一定の間隔をおいて重ね合わせることで、前記第2の
コイルがそれぞれ有する2つの端子間に交流電圧を生じ
させ、 前記第2のコイルが有する2つの端子間に生じた交流電
圧の波形を整形することで、前記回路または回路素子を
駆動させるための電圧を生成し、 第3のコイルが有する2つの端子間に第2の交流電圧を
印加し、前記第3のコイルと、第4のコイルとをそれぞ
れ一定の間隔をおいて重ね合わせることで、前記第4の
コイルが有する2つの端子間に交流電圧を生じさせ、 前記回路または回路素子を駆動させるための電圧を前記
回路または回路素子に印加することで、前記回路または
回路素子から出力される電圧によって、前記第4のコイ
ルが有する2つの端子間に生じた交流電圧を変調し、 前記変調された交流電圧を第5のコイルが有する2つの
端子間に印加し、前記第5のコイルと第6のコイルとを
一定の間隔をおいて重ね合わせることで、前記第6のコ
イルが有する2つの端子間に交流電圧を生じさせ、 前記第6のコイルにおいて生じた交流電圧から、前記回
路または回路素子の動作状態を検査することを特徴とす
る検査方法。 - 【請求項19】請求項18において、 前記第1のコイル、前記第3のコイル及び前記第6のコ
イルは第1の絶縁表面上に形成されており、 前記回路または回路素子、前記第2のコイル、前記第4
のコイル及び前記第5のコイルは第2の絶縁表面上に形
成されていることを特徴とする検査方法。 - 【請求項20】請求項18または請求項19において、 前記第2の交流電圧の周波数は、前記第1の交流電圧の
周波数よりも高いことを特徴とする検査方法。 - 【請求項21】請求項18乃至請求項20のいずれか1
項において、 前記第1のコイル、前記第2のコイル、前記第3のコイ
ル、前記第4のコイル、前記第5のコイル及び前記第6
のコイルが有する配線は、それぞれ同一平面上に形成さ
れ、且つ前記配線は渦を巻いていることを特徴とする検
査方法。 - 【請求項22】請求項11、請求項15または請求項1
9において、 前記第1の絶縁表面と前記第2の絶縁表面の間隔は、前
記第1の絶縁表面と前記第2の絶縁表面の間に流体を流
すことで制御していることを特徴とする検査方法。 - 【請求項23】素子基板が有する回路または回路素子の
検査装置であって、 第1の1次コイルと、 第2の2次コイルと、 前記第1の1次コイルと、前記素子基板が有する第1の
2次コイルとを、一定の間隔をおいて重ね合わせる手段
と、 前記第2の2次コイルと、前記素子基板が有する第2の
1次コイルとを、一定の間隔をおいて重ね合わせる手段
と、 前記第1の1次コイルが有する2つの端子間に交流電圧
を印加する手段と、 前記第2の2次コイルが有する2つの端子間に生じた交
流電圧から、前記回路または回路素子の動作状態を検査
する手段と、を有することを特徴とする検査装置。 - 【請求項24】素子基板が有する回路または回路素子の
検査装置であって、 第1の1次コイルと、 第2の2次コイルと、 前記第1の1次コイルと、前記素子基板が有する第1の
2次コイルとを、一定の間隔をおいて重ね合わせる手段
と、 前記第2の2次コイルと、前記素子基板が有する第2の
1次コイルとを、一定の間隔をおいて重ね合わせる手段
と、 前記第1の1次コイルが有する2つの端子間に交流電圧
を印加する手段と、 前記第2の2次コイルが有する2つの端子間に生じた交
流電圧を増幅または緩衝増幅する手段と、 前記増幅または緩衝増幅された交流電圧から、前記回路
または回路素子の動作状態を検査する手段と、を有する
ことを特徴とする検査装置。 - 【請求項25】素子基板が有する回路または回路素子の
検査装置であって、 第1の1次コイルと、 第2の2次コイルと、 前記第1の1次コイルと、前記素子基板が有する第1の
2次コイルとを、一定の間隔をおいて重ね合わせる手段
と、 前記第2の2次コイルと、前記素子基板が有する第2の
1次コイルとを、一定の間隔をおいて重ね合わせる手段
と、 前記第1の1次コイルが有する2つの端子間に交流電圧
を印加する手段と、 前記第2の2次コイルが有する2つの端子間に生じた交
流電圧から、前記回路または回路素子の動作状態を検査
する手段と、を有し、 前記第2の2次コイルが有する2つの端子間に生じた交
流電圧は、前記回路または回路素子の動作状態または不
良箇所の位置を情報として有していることを特徴とする
検査装置。 - 【請求項26】素子基板が有する回路または回路素子の
検査装置であって、 第1の1次コイルと、 第2の2次コイルと、 前記第1の1次コイルと、前記素子基板が有する第1の
2次コイルとを、一定の間隔をおいて重ね合わせる手段
と、 前記第2の2次コイルと、前記素子基板が有する第2の
1次コイルとを、一定の間隔をおいて重ね合わせる手段
と、 前記第1の1次コイルが有する2つの端子間に交流電圧
を印加する手段と、 前記第2の2次コイルが有する2つの端子間に生じた交
流電圧を増幅または緩衝増幅する手段と、 前記増幅または緩衝増幅された交流電圧から、前記回路
または回路素子の動作状態を検査する手段と、 を有し、 前記増幅または緩衝増幅された交流電圧は、前記回路ま
たは回路素子の動作状態または不良箇所の位置を情報と
して有していることを特徴とする検査装置。 - 【請求項27】請求項23乃至請求項26のいずれか1
項において、 前記第1の1次コイルと、前記第1の2次コイルとの間
の間隔を、前記第1の1次コイルと、前記第1の2次コ
イルとの間に流体を流すことで制御していることを特徴
とする検査装置。 - 【請求項28】請求項23乃至請求項27のいずれか1
項において、 前記第2の1次コイルと、前記第2の2次コイルとの間
の間隔を、前記第2の1次コイルと、前記第2の2次コ
イルとの間に気体または液体を流すことで制御している
ことを特徴とする検査装置。 - 【請求項29】請求項23乃至請求項28のいずれか1
項において、 前記第1の1次コイルが有する配線は、同一平面上に形
成され、且つ前記配線は渦を巻いていることを特徴とす
る検査装置。 - 【請求項30】請求項23乃至請求項29のいずれか1
項において、 前記第2の2次コイルが有する配線は、同一平面上に形
成され、且つ前記配線は渦を巻いていることを特徴とす
る検査装置。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001144193A JP2002340989A (ja) | 2001-05-15 | 2001-05-15 | 測定方法、検査方法及び検査装置 |
TW091109813A TWI264074B (en) | 2001-05-15 | 2002-05-10 | Measuring method, inspection method, inspection device, semiconductor device, method of manufacturing a semiconductor device, and method of manufacturing an element substrate |
US10/144,586 US6891391B2 (en) | 2001-05-15 | 2002-05-13 | Measuring method, inspection method, inspection device, semiconductor device, method of manufacturing a semiconductor device, and method of manufacturing an element substrate |
KR1020020026350A KR100936043B1 (ko) | 2001-05-15 | 2002-05-14 | 회로 또는 회로 소자의 측정방법 및 검사방법과, 회로 또는 회로 소자 검사장치 |
CN2006100198130A CN1837838B (zh) | 2001-05-15 | 2002-05-15 | 半导体器件的测量方法、检查方法及其检查装置 |
CNB021193649A CN1288734C (zh) | 2001-05-15 | 2002-05-15 | 半导体器件的测量、检查、制造方法及其检查装置 |
US11/093,803 US8193827B2 (en) | 2001-05-15 | 2005-03-30 | Measuring method, inspection method, inspection device, semiconductor device, method of manufacturing a semiconductor device, and method of manufacturing an element substrate |
US13/484,587 US20120235179A1 (en) | 2001-05-15 | 2012-05-31 | Measuring Method, Inspection Method, Inspection Device, Semiconductor Device, Method of Manufacturing a Semiconductor Device, and Method of Manufacturing an Element Substrate |
US14/791,706 US20150309086A1 (en) | 2001-05-15 | 2015-07-06 | Measuring Method, Inspection Method, Inspection Device, Semiconductor Device, Method of Manufacturing a Semiconductor Device, and Method of Manufacturing an Element Substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001144193A JP2002340989A (ja) | 2001-05-15 | 2001-05-15 | 測定方法、検査方法及び検査装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010286799A Division JP2011085597A (ja) | 2010-12-23 | 2010-12-23 | 検査方法及び検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002340989A true JP2002340989A (ja) | 2002-11-27 |
JP2002340989A5 JP2002340989A5 (ja) | 2008-05-22 |
Family
ID=18990182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001144193A Withdrawn JP2002340989A (ja) | 2001-05-15 | 2001-05-15 | 測定方法、検査方法及び検査装置 |
Country Status (5)
Country | Link |
---|---|
US (4) | US6891391B2 (ja) |
JP (1) | JP2002340989A (ja) |
KR (1) | KR100936043B1 (ja) |
CN (2) | CN1288734C (ja) |
TW (1) | TWI264074B (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007504654A (ja) * | 2003-08-25 | 2007-03-01 | タウ−メトリックス インコーポレイテッド | 半導体コンポーネントとウエハの製造を評価するための手法 |
JP2007175861A (ja) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | 微小構造体の検査方法及びマイクロマシン |
JP2007532884A (ja) * | 2004-04-08 | 2007-11-15 | フォームファクター, インコーポレイテッド | 無線テストカセット |
JP2008058554A (ja) * | 2006-08-31 | 2008-03-13 | Sony Corp | 表示装置 |
JP2008185537A (ja) * | 2007-01-31 | 2008-08-14 | Kaiser Technology:Kk | 交流信号検出装置、受信装置及び基板間伝送システム |
JP2009141011A (ja) * | 2007-12-04 | 2009-06-25 | Nec Electronics Corp | 半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法 |
WO2012164974A1 (ja) * | 2011-06-02 | 2012-12-06 | アルプス電気株式会社 | 可変容量コンデンサ |
WO2012172768A1 (ja) * | 2011-06-16 | 2012-12-20 | シャープ株式会社 | 表示装置 |
US8558555B2 (en) | 2005-12-02 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Test method of microstructure body and micromachine |
JP2014060416A (ja) * | 2013-10-29 | 2014-04-03 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG142160A1 (en) | 2001-03-19 | 2008-05-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
US6850080B2 (en) * | 2001-03-19 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Inspection method and inspection apparatus |
JP2002340989A (ja) * | 2001-05-15 | 2002-11-27 | Semiconductor Energy Lab Co Ltd | 測定方法、検査方法及び検査装置 |
KR100867726B1 (ko) * | 2002-11-21 | 2008-11-10 | 삼성전자주식회사 | 액정표시장치의 제조 방법 |
KR101026644B1 (ko) | 2003-01-08 | 2011-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
US7973313B2 (en) | 2003-02-24 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container |
US7199637B2 (en) * | 2003-09-02 | 2007-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Rectifier circuit without alternating-current feedback |
US7253391B2 (en) | 2003-09-19 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor device and electronic apparatus |
US7495272B2 (en) * | 2003-10-06 | 2009-02-24 | Semiconductor Energy Labortaory Co., Ltd. | Semiconductor device having photo sensor element and amplifier circuit |
KR101270180B1 (ko) * | 2004-01-30 | 2013-05-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 검사장치 및 검사방법과, 반도체장치 제작방법 |
US7460014B2 (en) * | 2004-06-22 | 2008-12-02 | Vubiq Incorporated | RFID system utilizing parametric reflective technology |
JP2006029893A (ja) * | 2004-07-14 | 2006-02-02 | Agilent Technol Inc | ディスプレイパネルの製造システム、それに用いられる製造方法、及びそのための検査装置 |
JP4817636B2 (ja) | 2004-10-04 | 2011-11-16 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US20060109120A1 (en) * | 2004-11-19 | 2006-05-25 | Jeremy Burr | RFID tag in a substrate |
EP1696368B1 (en) * | 2005-02-28 | 2011-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
KR100759688B1 (ko) * | 2006-04-07 | 2007-09-17 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법 |
KR100799161B1 (ko) * | 2006-07-20 | 2008-01-29 | 마이크로 인스펙션 주식회사 | 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법 |
KR100793558B1 (ko) * | 2006-09-18 | 2008-01-14 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그의 모기판과 유기전계발광표시장치의 제조방법 |
US7881693B2 (en) | 2006-10-17 | 2011-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR100843148B1 (ko) * | 2006-12-22 | 2008-07-02 | 삼성전자주식회사 | 액정 표시 장치, 액정 표시 장치의 테스트용 커넥터 및이의 테스트 방법 |
EP1986238A3 (en) * | 2007-04-27 | 2010-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Resin molded optical semiconductor device and corresponding fabrication method |
US7768457B2 (en) * | 2007-06-22 | 2010-08-03 | Vubiq, Inc. | Integrated antenna and chip package and method of manufacturing thereof |
WO2009002464A2 (en) * | 2007-06-22 | 2008-12-31 | Vubiq Incorporated | System and method for wireless communication in a backplane fabric architecture |
US7793237B2 (en) * | 2007-12-17 | 2010-09-07 | International Business Machines Corporation | System, structure and method of providing dynamic optimization of integrated circuits using a non-contact method of selection, and a design structure |
JP5428299B2 (ja) * | 2008-03-18 | 2014-02-26 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
US8385461B1 (en) | 2009-04-20 | 2013-02-26 | Vubiq, Inc. | On-off keying using vector modulation |
IN2012DN02174A (ja) | 2009-08-19 | 2015-08-21 | Vubiq Inc | |
US9893406B2 (en) | 2009-08-19 | 2018-02-13 | Vubiq Networks, Inc. | Method of forming a waveguide interface by providing a mold to form a support block of the interface |
CN102654659B (zh) | 2012-04-06 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种检测液晶基板的设备及方法 |
KR102096050B1 (ko) * | 2013-08-16 | 2020-04-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 검사 장치 및 유기 발광 표시 장치 검사 방법 |
FR3019938B1 (fr) * | 2014-04-09 | 2017-09-01 | Commissariat Energie Atomique | Dispositif optoelectronique a diodes electroluminescentes a diagramme d'emission ameliore |
TWI778072B (zh) * | 2017-06-22 | 2022-09-21 | 以色列商奧寶科技有限公司 | 用於在超高解析度面板中偵測缺陷之方法 |
KR102387464B1 (ko) * | 2017-10-12 | 2022-04-15 | 삼성전자주식회사 | 배선 회로 테스트 장치 및 방법과, 그 방법을 포함한 반도체 소자 제조방법 |
US10818997B2 (en) | 2017-12-29 | 2020-10-27 | Vubiq Networks, Inc. | Waveguide interface and printed circuit board launch transducer assembly and methods of use thereof |
US11287807B2 (en) * | 2018-11-13 | 2022-03-29 | Rockwell Automation Technologies, Inc. | Defect detection during an automated production process |
WO2020118058A1 (en) | 2018-12-05 | 2020-06-11 | Vubiq Networks, Inc. | High bit density millimeter wave rfid systems, devices, and methods of use thereof |
CN110736909B (zh) * | 2019-10-18 | 2022-09-20 | 北京华峰测控技术股份有限公司 | 半导体器件封装检测方法、计算机设备及可读存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0727871U (ja) * | 1993-11-02 | 1995-05-23 | 日本航空電子工業株式会社 | Icカードの構造 |
JP2001013187A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | マトリクスアレイ装置及びマトリクスアレイ装置用基板 |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3311818A (en) * | 1963-03-11 | 1967-03-28 | Api Instr Company | Non-contact apparatus for magnetically measuring strain |
US4737775A (en) * | 1984-12-14 | 1988-04-12 | Kabushiki Kaisha Meidensha | Insulation deterioration monitoring apparatus |
JPS63228058A (ja) | 1987-03-17 | 1988-09-22 | Mitsubishi Electric Corp | 電磁超音波発生装置 |
JPH01297626A (ja) | 1988-05-26 | 1989-11-30 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイとその検査方法 |
JPH0213859A (ja) | 1988-07-01 | 1990-01-18 | Fujitsu Ltd | 三相電源電圧の異常検出回路 |
US5432461A (en) * | 1991-06-28 | 1995-07-11 | Photon Dynamics, Inc. | Method of testing active matrix liquid crystal display substrates |
JPH06230086A (ja) * | 1992-09-22 | 1994-08-19 | Nec Corp | Lsiのテスト回路 |
JP3120200B2 (ja) * | 1992-10-12 | 2000-12-25 | セイコーインスツルメンツ株式会社 | 光弁装置、立体画像表示装置および画像プロジェクタ |
JP2803943B2 (ja) * | 1992-10-21 | 1998-09-24 | アルプス電気株式会社 | 非接触電力供給装置 |
JPH06349913A (ja) | 1993-06-14 | 1994-12-22 | Fujitsu Ltd | バーンインの非接触モニター方法 |
US5574273A (en) * | 1993-06-14 | 1996-11-12 | Hitachi Maxell, Ltd. | Non-contact system parallel data transfer system |
JP3464709B2 (ja) | 1993-06-14 | 2003-11-10 | 日立マクセル株式会社 | 非接触式パラレルデータ伝送システム |
JPH0727871A (ja) | 1993-07-09 | 1995-01-31 | Japan Aviation Electron Ind Ltd | 光ファイバを用いた土砂崩れ検出センサ |
JPH07301648A (ja) | 1994-05-06 | 1995-11-14 | Mitsubishi Electric Corp | 基板検査装置および基板検査方法 |
FI103837B1 (fi) * | 1994-12-22 | 1999-09-30 | Nokia Mobile Phones Ltd | Tiedonsiirto- ja käsittelymenetelmä |
JP2909807B2 (ja) * | 1995-11-22 | 1999-06-23 | セイコーインスツルメンツ株式会社 | 超伝導量子干渉素子磁束計および非破壊検査装置 |
US6940267B1 (en) * | 1995-12-27 | 2005-09-06 | William H. Swain | Error correction by selective modulation |
JP3607032B2 (ja) * | 1996-06-03 | 2005-01-05 | 東芝マイクロエレクトロニクス株式会社 | 不揮発性強誘電体メモリ及びその駆動方法 |
US5929652A (en) * | 1997-09-02 | 1999-07-27 | Midwest Research Institute | Apparatus for measuring minority carrier lifetimes in semiconductor materials |
JP3288303B2 (ja) * | 1997-09-04 | 2002-06-04 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
JPH11166963A (ja) * | 1997-12-04 | 1999-06-22 | Kyodo Kumiai Joint Labo Sendai | 磁界方向検出方法 |
WO1999032893A1 (en) | 1997-12-22 | 1999-07-01 | Conexant Systems, Inc. | Wireless test apparatus for integrated circuit die |
JP4323577B2 (ja) * | 1997-12-26 | 2009-09-02 | キヤノン株式会社 | 分離方法および半導体基板の製造方法 |
JP3606047B2 (ja) * | 1998-05-14 | 2005-01-05 | セイコーエプソン株式会社 | 基板の製造方法 |
JP4075138B2 (ja) | 1998-06-05 | 2008-04-16 | 凸版印刷株式会社 | 非接触icカード用検査装置および検査方法 |
US6207468B1 (en) * | 1998-10-23 | 2001-03-27 | Lucent Technologies Inc. | Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device |
JP2000258482A (ja) | 1999-03-08 | 2000-09-22 | Toshiba Corp | 周波数検査装置 |
JP2000321591A (ja) * | 1999-05-14 | 2000-11-24 | Nec Corp | 液晶表示装置 |
JP2001013917A (ja) * | 1999-06-30 | 2001-01-19 | Hitachi Ltd | ディスプレイ装置 |
KR100333271B1 (ko) * | 1999-07-05 | 2002-04-24 | 구본준, 론 위라하디락사 | 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법. |
US6677852B1 (en) * | 1999-09-22 | 2004-01-13 | Intermec Ip Corp. | System and method for automatically controlling or configuring a device, such as an RFID reader |
US6509217B1 (en) * | 1999-10-22 | 2003-01-21 | Damoder Reddy | Inexpensive, reliable, planar RFID tag structure and method for making same |
JP3885922B2 (ja) * | 2000-03-07 | 2007-02-28 | 株式会社ルネサステクノロジ | 半導体チップとそれを用いたicカード及びrfid |
US6407546B1 (en) * | 2000-04-07 | 2002-06-18 | Cuong Duy Le | Non-contact technique for using an eddy current probe for measuring the thickness of metal layers disposed on semi-conductor wafer products |
CA2308820A1 (en) | 2000-05-15 | 2001-11-15 | The Governors Of The University Of Alberta | Wireless radio frequency technique design and method for testing of integrated circuits and wafers |
JP4552069B2 (ja) * | 2001-01-04 | 2010-09-29 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
WO2002063675A1 (fr) | 2001-02-02 | 2002-08-15 | Hitachi, Ltd. | Circuit integre, procede de test et de fabrication d'un circuit integre |
US6762556B2 (en) | 2001-02-27 | 2004-07-13 | Winsor Corporation | Open chamber photoluminescent lamp |
SG142160A1 (en) | 2001-03-19 | 2008-05-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
US6850080B2 (en) | 2001-03-19 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Inspection method and inspection apparatus |
JP3761470B2 (ja) * | 2001-04-04 | 2006-03-29 | 北斗電子工業株式会社 | 非接触電圧計測方法及び装置並びに検出プローブ |
JP2002340989A (ja) * | 2001-05-15 | 2002-11-27 | Semiconductor Energy Lab Co Ltd | 測定方法、検査方法及び検査装置 |
TW548860B (en) * | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
JP3642304B2 (ja) * | 2001-08-09 | 2005-04-27 | セイコーエプソン株式会社 | 液晶パネル、液晶装置及び電子機器 |
US20060007248A1 (en) * | 2004-06-29 | 2006-01-12 | Damoder Reddy | Feedback control system and method for operating a high-performance stabilized active-matrix emissive display |
US7378837B2 (en) * | 2004-06-07 | 2008-05-27 | General Electric Company | Method and system for calibrating a micro-electromechanical system (MEMS) based sensor using tunneling current sensing |
US7659892B2 (en) * | 2005-03-17 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and portable terminal |
US20090066610A1 (en) * | 2005-08-23 | 2009-03-12 | Tetsuya Sakamoto | Plasma Display Apparatus |
-
2001
- 2001-05-15 JP JP2001144193A patent/JP2002340989A/ja not_active Withdrawn
-
2002
- 2002-05-10 TW TW091109813A patent/TWI264074B/zh not_active IP Right Cessation
- 2002-05-13 US US10/144,586 patent/US6891391B2/en not_active Expired - Lifetime
- 2002-05-14 KR KR1020020026350A patent/KR100936043B1/ko not_active IP Right Cessation
- 2002-05-15 CN CNB021193649A patent/CN1288734C/zh not_active Expired - Fee Related
- 2002-05-15 CN CN2006100198130A patent/CN1837838B/zh not_active Expired - Fee Related
-
2005
- 2005-03-30 US US11/093,803 patent/US8193827B2/en active Active
-
2012
- 2012-05-31 US US13/484,587 patent/US20120235179A1/en not_active Abandoned
-
2015
- 2015-07-06 US US14/791,706 patent/US20150309086A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0727871U (ja) * | 1993-11-02 | 1995-05-23 | 日本航空電子工業株式会社 | Icカードの構造 |
JP2001013187A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | マトリクスアレイ装置及びマトリクスアレイ装置用基板 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007504654A (ja) * | 2003-08-25 | 2007-03-01 | タウ−メトリックス インコーポレイテッド | 半導体コンポーネントとウエハの製造を評価するための手法 |
JP2011097098A (ja) * | 2003-08-25 | 2011-05-12 | Tau-Metrix Inc | 半導体コンポーネントとウエハの製造を評価するための手法 |
JP2011097099A (ja) * | 2003-08-25 | 2011-05-12 | Tau-Metrix Inc | 半導体コンポーネントとウエハの製造を評価するための手法 |
JP2007532884A (ja) * | 2004-04-08 | 2007-11-15 | フォームファクター, インコーポレイテッド | 無線テストカセット |
US8558555B2 (en) | 2005-12-02 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Test method of microstructure body and micromachine |
JP2007175861A (ja) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | 微小構造体の検査方法及びマイクロマシン |
JP2008058554A (ja) * | 2006-08-31 | 2008-03-13 | Sony Corp | 表示装置 |
JP2008185537A (ja) * | 2007-01-31 | 2008-08-14 | Kaiser Technology:Kk | 交流信号検出装置、受信装置及び基板間伝送システム |
US8704334B2 (en) | 2007-12-04 | 2014-04-22 | Renesas Electronics Corporation | Semiconductor device, method of manufacturing the same, and signal transmitting/receiving method using the semiconductor device |
JP2009141011A (ja) * | 2007-12-04 | 2009-06-25 | Nec Electronics Corp | 半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法 |
US9685496B2 (en) | 2007-12-04 | 2017-06-20 | Renesas Electronics Corporation | Semiconductor device, method of manufacturing the same, and signal transmitting/receiving method using the semiconductor device |
US10115783B2 (en) | 2007-12-04 | 2018-10-30 | Renesas Electronics Corporation | Semiconductor device, method of manufacturing the same, and signal transmitting/receiving method using the semiconductor device |
WO2012164974A1 (ja) * | 2011-06-02 | 2012-12-06 | アルプス電気株式会社 | 可変容量コンデンサ |
JP5619998B2 (ja) * | 2011-06-02 | 2014-11-05 | アルプス電気株式会社 | 可変容量コンデンサ |
WO2012172768A1 (ja) * | 2011-06-16 | 2012-12-20 | シャープ株式会社 | 表示装置 |
JP2014060416A (ja) * | 2013-10-29 | 2014-04-03 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20050218926A1 (en) | 2005-10-06 |
US20150309086A1 (en) | 2015-10-29 |
CN1837838A (zh) | 2006-09-27 |
CN1837838B (zh) | 2012-06-20 |
KR100936043B1 (ko) | 2010-01-08 |
KR20020087360A (ko) | 2002-11-22 |
TWI264074B (en) | 2006-10-11 |
US8193827B2 (en) | 2012-06-05 |
US6891391B2 (en) | 2005-05-10 |
CN1288734C (zh) | 2006-12-06 |
US20020173060A1 (en) | 2002-11-21 |
US20120235179A1 (en) | 2012-09-20 |
CN1385888A (zh) | 2002-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002340989A (ja) | 測定方法、検査方法及び検査装置 | |
US7902845B2 (en) | Inspection method and inspection apparatus | |
US20070064192A1 (en) | Liquid crystal display apparatus | |
KR100800330B1 (ko) | 라인 온 글래스형 신호라인 검사를 위한 액정표시패널 | |
EP1655631A1 (en) | Inspection method, semiconductor device, and display device | |
US9472131B2 (en) | Testing of integrated circuit to substrate joints | |
JP4255645B2 (ja) | 検査方法及び検査装置 | |
TW573128B (en) | Voltage measuring method, electrical test method and apparatus, semiconductor device manufacturing method and device substrate manufacturing method | |
JP4757810B2 (ja) | 半導体装置、検査装置 | |
KR20070071341A (ko) | 액정표시장치 및 이의 테스트 방법 | |
JP2003107136A (ja) | 電圧測定方法、電気的検査方法、電気的検査装置、半導体装置の作製方法及び素子基板の作製方法 | |
US9761162B2 (en) | Array substrate for display panel and method for inspecting array substrate for display panel | |
JP2015017991A (ja) | 検査方法 | |
JP2011085597A (ja) | 検査方法及び検査装置 | |
JP2011227087A (ja) | 半導体装置 | |
JP2897939B2 (ja) | アクティブマトリックスアレイ検査装置 | |
JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 | |
JPH11326424A (ja) | 半導体素子検査装置及び半導体素子検査方法 | |
CN100470751C (zh) | 电压测量方法,电测试方法和装置,半导体器件制造方法和器件衬底制造方法 | |
JP2003075794A (ja) | アレイ基板の検査方法 | |
JP2817834B2 (ja) | 液晶基板検査方法 | |
JP2607447Y2 (ja) | 表示体駆動用半導体装置 | |
JPH0611677A (ja) | 液晶表示パネルの検査方法 | |
KR20070103849A (ko) | 기판 전극의 단선 및 합선 검사방법 및 검사장치 | |
JPH09292428A (ja) | 液晶表示装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100922 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101223 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101227 |