JP2897939B2 - アクティブマトリックスアレイ検査装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はアクティブマトリック
スアレイ型液晶表示装置に用いられ、行、列に配された
薄膜トランジスタを通じて絵素電極を駆動するアクティ
ブマトリックスアレイの検査装置に関するものである。

【０００２】

【従来の技術】近年、液晶表示装置の大型化、高精細化
に伴う絵素数の増大により走査線数が増え、従来から用
いられている単純マトリックス型表示装置では表示コン
トラストや応答速度が低下することから、各絵素にスイ
ッチング素子を配置したアクティブマトリックス型液晶
表示装置が利用されつつある。しかしながら前記アクテ
ィブマトリックス型液晶表示装置に用いるアクティブマ
トリックスアレイは一枚の基板に数万個以上のスイッチ
ング素子としての薄膜トランジスタを含む薄膜素子及び
薄膜回路を形成しなければならない。そのためアクティ
ブマトリックスアレイを全体にわたって無欠陥で製造す
ることは非常に高度な技術を要する。現在の技術ではア
クティブマトリックスアレイの良否を検査し、良否の判
定および欠陥の検出をおこない、欠陥箇所を修正する必
要がある。

【０００３】図１１にアクティブマトリックス型液晶表
示装置に用いるアクティブマトリックスアレイを示す。
複数本のゲート信号線Ｘ₁ 〜Ｘ_m+1 及びこれらのゲート
信号線と直交する複数本のソース信号線Ｙ₁〜Ｙ_n を備
え、その交点に薄膜トランジスタＴ₁₁〜Ｔ_mnを設け、そ
の各薄膜トランジスタのドレイン電極はそれぞれ絵素電
極Ｐ₁₁〜Ｐ_mnと接続され、さらにその絵素電極Ｐ₁₁〜Ｐ
_mnにそれぞれ補助容量Ｃ₁₁〜Ｃ_mnを通じてゲート信号線
Ｘ₂ 〜Ｘ_m+1 に接続されている。

【０００４】薄膜トランジスタＴ₂₁のようにゲート・ド
レイン間で短絡欠陥１２が発生すると、液晶表示装置と
して構成した時に、これらに接続されている絵素の表示
状態が異常となり、表示特性における線欠陥となること
から表示品位を著しく低下させる。また薄膜トランジス
タＴ₁₂のようにゲート・ドレイン間短絡やソース・ドレ
イン間短絡欠陥１３が発生すると、液晶表示装置とした
時にこの短絡により絵素の表示状態が異常となることか
ら、表示特性上における点欠陥となり、上記線欠陥と同
じく表示品位を低下させる要因となる。したがって前述
した線欠陥及び点欠陥となる部分を検出し、その欠陥箇
所を修正することが重要となる。

【０００５】このため、従来においてはアクティブマト
リックスアレイを次のようにして検査していた。ゲート
信号線Ｘ₁ 〜Ｘ_m+1 がそれぞれスイッチＳ₁₁〜Ｓ_1m+1を
通じて抵抗測定手段１４に接続され、ソース信号線Ｙ₁
〜Ｙ_n がそれぞれスイッチＳ ₂₁〜Ｓ_2nを通じて抵抗測定
手段１４に接続される。テストプローブ位置決め手段１
５によりテストプローブ１６が位置決めされ任意の絵素
電極にテストプローブ１６を位置決めすることができ
る。また抵抗値測定手段１４はテストプローブ１６とも
接続されており、任意のゲート信号線またはソース信号
線と、任意の薄膜トランジスタのドレイン端子と接続さ
れている絵素電極との間の抵抗値を測定することができ
る。以下同一記号、同一番号のものは同一構成とする。

【０００６】従来において、トランジスタＴ₁₁のゲート
・ドレイン間欠陥を検査するには、ソース信号線Ｙ₁ の
スイッチＳ₂₁を開放するとともにゲート信号線Ｘ₁ のス
イッチＳ₁₁を閉じる。つぎにテストプローブ位置決め手
段１５は薄膜トランジスタＴ ₁₁のドレイン端子に接続さ
れている絵素電極Ｐ₁₁にテストプローブ１６を位置決め
する。次に抵抗値測定手段１４は薄膜トランジスタ素子
Ｔ₁₁のゲート・ドレイン間の抵抗値を測定する。測定さ
れた抵抗値より欠陥を検出することができる。同じよう
に薄膜トランジスタＴ₂₁についてはゲート信号線Ｘ₁ の
スイッチＳ₁₁を開放し、ゲート信号線Ｘ₂ のスイッチＳ
₁₂を閉じ、テストプローブ１６を薄膜トランジスタＴ₂₁
のドレイン端子と接続されている絵素電極Ｐ₁₂に位置決
めし、抵抗値測定手段１４により薄膜トランジスタＴ₂₁
のゲート、ドレイン間の抵抗値を測定するという動作を
くりかえせばよい。薄膜トランジスタＴ_m1まで終了すれ
ばつぎにソース信号線Ｙ₂ のスイッチＳ₂₂を開放し、薄
膜トランジスタＴ₁₂〜Ｔ_m2に対して前述と同じ動作をく
りかえし、各トランジスタのゲート、ドレイン間の抵抗
値を測定していけばよい。以上の動作を薄膜トランジス
タＴ_mnまでくりかえせばよい。

【０００７】つぎにソース・ドレイン間欠陥の検出方法
について説明する。この場合はまずゲート信号線Ｘ₁ の
スイッチＳ₁₁を開放するとともにソース信号線Ｙ₁ のス
イッチＳ₂₁を閉じる。つぎにテストプローブ位置決め手
段１５は薄膜トランジスタＴ ₁₁のドレイン端子と接続さ
れている絵素電極Ｐ₁₁にテストプローブ１６を位置決め
する。その後抵抗値測定手段１４は薄膜トランジスタＴ
₁₁のソース・ドレイン間の抵抗値を測定する。測定され
た抵抗値より欠陥を検出することができる。同じように
薄膜トランジスタＴ₂₁についてはゲート信号線Ｘ₂ のス
イッチＳ₁₂を開放し、テストプローブ１６を薄膜トラン
ジスタＴ₂₁のドレイン端子に接続される絵素電極Ｐ₂₁に
位置決めし、そのトランジスタＴ₂₁のソース・ドレイン
間抵抗値を測定するという動作をくりかえせばよい。薄
膜トランジスタＴ_m1まで抵抗値の測定を終了すれば、つ
ぎにソース信号線Ｙ₁ のスイッチＳ₁₂を開放し、ソース
信号線Ｙ₂ のスイッチＳ₂₂を閉じ今回は薄膜トランジス
タＴ₁₂に対して前述と同じ動作をくりかえし、抵抗値を
測定していけばよい。以上の動作を薄膜トランジスタＴ
_mnまでくりかえすとよい。

【０００８】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成ではテストプローブ１６を用いるため、テスト
プローブ１６を直接薄膜トランジスタのドレインやドレ
イン端子に接続された絵素電極に接触させる必要があ
り、素子表面を損傷するおそれがある。またテストプロ
ーブ１６の接触不良による欠陥検出もれがおこりやす
い。そのうえ、テストプローブ１６を移動させながら欠
陥検出をおこなう必要があり、すべて機械的位置決めで
あるため、その位置決め時間に膨大な時間を要するとい
う問題があった。

【０００９】この発明は上記問題点に鑑み、アクティブ
マトリックスアレイの欠陥検出を非接触かつ容易に検出
するアクティブマトリックスアレイの検査装置を提供す
ることを目的としている。

【００１０】

【課題を解決するための手段】請求項１の発明によれ
ば、ゲート信号発生手段及びソース信号発生手段が設け
られ、被検査アクティブマトリックスアレイの各ゲート
信号線がゲート信号線選択手段によりゲート信号発生手
段の出力端子と、開放端子と、グランド端子との何れか
に切替え接続され、またソース信号線選択手段により各
ソース信号線がソース信号発生手段の出力端子と、開放
端子と、グランド端子との何れかに切替え接続される。
ゲート信号線及びソース信号線とに接続された薄膜トラ
ンジスタのドレイン端子の電気的状態が非接触プローブ
により非接触で検出される。その検出出力によりその薄
膜トランジスタの良、不良が判定される。

【００１１】請求項２の発明によれば、アクティブマト
リックスアレイ中のゲート信号線を短絡しているゲート
信号線用ショートリングにゲート用スイッチを通じてゲ
ート信号発生手段が接続され、ソース信号線を短絡して
いるソース信号線用ショートリングにソース用スイッチ
を通じてソース信号発生手段が接続される。非接触プロ
ーブ及び判定手段が請求項１の発明と同様に用いられ
る。

【００１２】請求項３の発明は駆動回路を内蔵したアク
ティブマトリックスアレイに対する検査装置であって、
ゲート信号発生手段から内蔵の垂直シフトレジスタを動
作させてゲート信号線を順次駆動することができる信号
が発生され、ソース信号発生手段から内蔵の水平シフト
レジスタ及びソース線駆動回路を動作させてソース信号
線を順次駆動することができる信号が発生される。ゲー
ト信号発生手段はゲートスイッチ手段により垂直シフト
レジスタに接続され、ソース信号発生手段はソーススイ
ッチ手段により水平シフトレジスタ及びソース線駆動回
路に接続される。非接触プローブ及び判定手段が請求項
１の発明と同様に用いられる。

【００１３】

【実施例】図１に請求項１の発明の実施例を示し、図１
１と対応する部分に同一符号を付けてある。この発明で
はゲート信号発生手段１７とソース信号発生手段１８と
が設けられる。ゲート信号線選択手段１９、つまりスイ
ッチＳ₁₁〜Ｓ_1m+1によりそれぞれゲート信号線Ｘ₁ 〜Ｘ
_m+1 が開放端子、ゲート信号発生手段１７の出力端子、
グランド端子の何れかに選択的に接続され、ソース信号
線選択手段２０、つまりスイッチＳ₂₁〜Ｓ_2nによりそれ
ぞれソース信号線Ｙ₁ 〜Ｙ_nが開放端子、ソース信号発
生手段１８の出力端子、グランド端子の何れかに選択的
に接続される。ゲート信号発生手段１７及びソース信号
発生手段１８はそれぞれ一定電圧信号又は一定振幅の方
形波電圧信号を発生することができ、かつその方形波電
圧信号の周期を変化させることができるものである。

【００１４】任意の薄膜トランジスタのドレイン端子の
電気的状態を非接触で検出する非接触プローブ２１が設
けられる。非接触プローブ２１の例として電荷光学プロ
ーブを用いる場合につき説明する。電荷光学プローブ２
１は例えば図２に示すようにレーザ光源２２からのレー
ザ光ビーム２３ｉが反射鏡２４で反射され、光偏光器２
５を通り、更に集光レンズ２６で集光されてアクティブ
マトリックスアレイ１１上に入射される。アクティブマ
トリックスアレイ１１はＸＹステージ２７上に載置され
ている。電子計算機よりなる処理制御装置２８の制御部
（制御機能) ２９からＸＹステージ２７と、光偏向器２
５とが制御され、光ビーム２３ｉのアクティブマトリッ
クスアレイ１１内のＸＹ面内での入射位置が設定され
る。

【００１５】レーザ光２３ｉの波長は、薄膜トランジス
タ内で電子−正孔対を発生させない波長に選定されてあ
り、半導体の屈折率は半導体内の電荷密度に応じた値を
とるため、入射光ビーム２２のアクティブマトリックス
アレイ１１よりの反射光ビーム２３ｒの強度は、その入
射点の屈折率、つまり反射率と対応し、従ってその点の
電荷密度、つまり電気的状態（電圧など) と対応する。
反射光ビーム２３ｒは集光レンズ２６で集光され、反射
鏡３１で反射されて受光器３２で受光されて電気信号に
変換される。制御部２９はゲート信号発生手段１７及び
ソース信号発生手段１８の各信号の発生、その電圧値、
周期の制御、またゲート信号線選択手段１９、ソース信
号線選択手段２０の各スイッチの選択的制御などを行
う。

【００１６】受光器３２の出力電気信号は情報処理部
（情報処理機能) ３３において印加ゲート信号、ソース
信号を参照して光ビーム２３ｉの入射点における電気的
状態を検出し、かつその薄膜トランジスタ（絵素) の良
不良、欠陥の程度を判定し、不良と判定されるとその判
定結果をその不良箇所と共に表示器３４に表示する。必
要に応じて、その判定結果、又は電気的情報を記憶部３
５に入射位置情報と共に記憶する。

【００１７】次に各種の欠陥の検出について具体的に説
明する。まず、ゲート・ドレイン間短絡欠陥について説
明する。図３はゲート・ドレイン間短絡欠陥の検出を説
明するためのブロック図であり、薄膜トランジスタＴ₁₂
にゲート・ドレイン間短絡部１２が発生している。スイ
ッチＳ₁₁のみでゲート信号線Ｘ₁ とゲート信号発生手段
１７とが接続され、薄膜トランジスタがオンする程度の
適当な大きさの高レベルの信号がゲート信号発生手段１
７からゲート信号線Ｘ₁ に印加される。ゲート信号線選
択手段１９のスイッチＳ₁₁以外のスイッチにより、ゲー
ト信号線Ｘ₁ 以外の全てのゲート信号線はグランドと接
続され、またソース信号線選択手段２０の全てのスイッ
チは開放端子に接続され、全てのソース信号線Ｙ₁ 〜Ｙ
_n は開放状態にある。もし薄膜トランジスタに欠陥がな
ければゲート信号線Ｘ₁ に接続されている薄膜トランジ
スタＴ_1i（ｉは１からｎまでの整数、以下同様）のドレ
イン端子Ｄ_1i及びそのドレイン端子に接続されている絵
素電極Ｐ_1iはグランド電位に保たれる。しかしゲート信
号線Ｘ₁ に接続されている薄膜トランジスタＴ₁₂にゲー
ト・ドレイン間短絡１２があるためにドレイン端子Ｄ₁₂
及びそのドレイン端子に接続されている絵素電極Ｐ₁₂に
は短絡部１２を通じてゲート信号線Ｘ₁ から信号が加わ
り、高レベル状態となる。この高レベル状態となったド
レイン端子Ｄ₁₂あるいは絵素電極Ｐ₁₂の電気的状態を非
接触プローブ２１により検出することにより薄膜トラン
ジスタＴ₁₂に欠陥が発生していることがわかる。なお絵
素電極は通常ＩＴＯで作られ、これも一種の半導体であ
り、特に補助容量は半導体を利用して作られ、その絵素
電極との接続部の電荷密度からドレイン電位の状態を検
出できる。

【００１８】また薄膜トランジスタＴ₁₂の欠陥状態、つ
まり欠陥の程度を検出するには次のようにすればよい。
前記欠陥状態とは、短絡欠陥部分に有限の抵抗値をもっ
ている場合であり、非常に高抵抗の場合は、薄膜トラン
ジスタは正常動作をすることができ、完全短絡の場合は
異常となる。しかし、数キロオームから１メガオームの
高抵抗の場合、絵素の表示状態が多少異常となる。近
年、点欠陥・線欠陥が減少するにつれ、上記の高抵抗の
短絡も検出し、その状態を測定し、プロセスを改善して
いくことが必要となりつつある。この欠陥状態を検出す
るにはスイッチＳ ₁₁によりゲート信号発生手段１７とゲ
ート信号線Ｘ₁ とを接続し、選択手段１９のスイッチＳ
₁₁以外のスイッチにより前記ゲート信号線Ｘ₁ 以外の全
てのゲート信号線をグランドに接続する。また選択手段
２０のスイッチにより全てのソース信号線Ｙ_j （ｊは１
からｎまでの整数、以下同様）をソース信号発生手段１
８と接続し、図４Ａに示すようにトランジスタをオンす
る高レベルの電圧とトランジスタをオフする低レベルの
電圧とを交互に繰り返すゲート信号をゲート信号発生手
段１７から出力させ、また図４Ｂに示すように一定電圧
のソース信号をソース信号発生手段１８から発生させ
る。ゲート信号の周期をＴ_P 、トランジスタをオンさせ
る時間Ｔ_ONとする。前記のような短絡欠陥がある場合、
ゲートが閉じられている時間つまりトランジスタのオフ
の時間Ｔ_P −Ｔ_ONに補助容量Ｃ₁₂に充電された電荷が短
絡部１２を通じて放電する。よってゲート信号により薄
膜トランジスタＴ₁₂のドレイン端子Ｄ₁₂及びそのドレイ
ン端子Ｄ₁₂に接続されている絵素電極Ｐ₁₂の電位は高レ
ベルと低レベルとを交互に繰り返す状態となる。しかし
ゲートを開く時間Ｔ_ONを長くまたは周期Ｔ_P を短くする
ことにより薄膜トランジスタＴ₁₂のドレイン端子Ｄ₁₂ま
たはこれに接続されている絵素電極Ｐ₁₂の電位を常時高
レベルの状態になる時が補助容量Ｃ₁₂と短絡部１２の抵
抗との時定数に応じて異なる。従って薄膜トランジスタ
Ｔ₁₂のドレイン端子Ｄ₁₂またはこれに接続されている絵
素電極Ｐ₁₂の電気的状態を非接触プローブ２１で検出
し、そのときのＴ _ONおよびＴ_P の値から短絡部１２の欠
陥状態を知ることができる。

【００１９】次にソース・ドレイン間短絡の検出につい
て説明する。図５はソース・ドレイン間短絡欠陥を説明
するためのブロック図であり、薄膜トランジスタ素子Ｔ
₁₂にソース・ドレイン間短絡部１３が発生している。図
５において選択手段１９のスイッチにより全てのゲート
信号線Ｘ₁ 〜Ｘ_m+1 はグランドに接続され、選択手段２
０のスイッチにより全てのソース信号線Ｙ₁ 〜Ｙ_n はソ
ース信号発生手段１８に接続され、零でない適当な大き
さの高レベルの信号をソース信号線に印加した場合を考
える。もし全ての薄膜トランジスタに欠陥がなければ、
全ての薄膜トランジスタのドレイン端子及びそのドレイ
ン端子に接続されている絵素電極の電気的状態は低レベ
ルの状態である。しかしソース信号線Ｙ₂ に接続されて
いる薄膜トランジスタＴ₂₁にソース・ドレイン間短絡１
３があるため、薄膜トランジスタＴ₁₂のドレイン端子Ｄ
₁₂及びこれに接続されている絵素電極Ｐ₁₂の電気的状態
は高レベル状態となる。この高レベル状態となった薄膜
トランジスタＴ₁₂のドレイン端子またはこれに接続され
ている絵素電極Ｐ₁₂の電気的状態を非接触プローブ２１
で検出すれば薄膜トランジスタＴ₁₂に欠陥１３が発生し
ていることがわかる。

【００２０】また薄膜トランジスタＴ₁₂の欠陥状態を検
出するには次のようにすればよい。図５においてスイッ
チＳ₁₁を用いてゲート信号線Ｘ₁ とゲート信号発生手段
１７とを接続し、ゲート信号線Ｘ₁以外のゲート信号線
を選択手段１９のスイッチによりグランドに接地する。
さらに全てのソース信号線Ｙ₁ 〜Ｙ_n を選択手段２０の
スイッチによりソース信号発生手段１８と接続し、図４
Ｃに示すようなゲート信号をゲート信号発生手段１７か
ら、図４Ｄに示すようなソース信号をソース信号発生手
段１８から同期をとりながら高レベルの電圧と低レベル
の電圧とを交互に繰り返す信号をそれぞれ発生させる。
前記のような短絡欠陥１３がある場合、ソース信号電圧
が低レベル時、補助容量Ｃ₁₂に充電された電荷が放電し
てしまう。ゆえに薄膜トランジスタＴ₁₂のドレイン端子
Ｄ₁₂及びこれに接続されている絵素電極Ｐ₁₂の電位は高
レベルと低レベルとを繰り返す状態となる。しかしトラ
ンジスタをオンする時間Ｔ_ONを長くまたは周期Ｔ_P を短
くすることにより、薄膜トランジスタＴ₁₂のドレイン端
子Ｄ₁₂及びこれに接続されている絵素電極Ｐ₁₂の電位を
常時高レベル状態にすることが可能である。この常時高
レベル状態となるときを非接触プローブ２１で検出し、
そのときのＴ_ONおよびＴ_P の値から欠陥状態を知ること
ができる。

【００２１】次に補助容量・ゲート信号線間短絡欠陥の
検出について説明する。図６は補助容量・ゲート信号線
間短絡欠陥の検出を説明するためのブロック図であり、
補助容量Ｃ₁₁とゲート信号線Ｘ₂ との間に短絡欠陥３６
が発生している。図６においてスイッチＳ₁₂をもちいて
ゲート信号線Ｘ₂ とゲート信号発生手段１７とを接続
し、ゲート信号発生手段１７からゲート信号線Ｘ₂ に零
でない適当な大きさの高レベルの信号を印加する。ゲー
ト信号線Ｘ₂ 以外の全てのゲート信号線は選択手段１９
のスイッチを用いてグランドに接地し、また全てのソー
ス信号線は選択手段２０のスイッチを用いて開放または
グランドに接地した場合を考える。もし短絡欠陥がなけ
れば薄膜トランジスタのドレイン端子及びこれに接続さ
れている絵素電極の電位は低レベル状態である。しかし
短絡部３６があるため薄膜トランジスタＴ₁₁のドレイン
端子Ｄ₁₁及びこれに接続されている絵素電極Ｐ₁₁の電位
は高レベル状態となる。この高レベルとなった薄膜トラ
ンジスタＴ₁₁のドレイン端子Ｄ₁₁またはドレイン端子Ｄ
₁₁に接続されている絵素電極Ｐ₁₁の電気的状態を非接触
プローブ２１で検出すれば補助容量Ｃ₁₁・ゲート信号線
Ｘ₂ 間に短絡欠陥３６が発生していることを検出でき
る。

【００２２】次に補助容量・ソース信号線間短絡欠陥の
検出について説明する。図７は補助容量・ソース信号線
短絡欠陥の検出を説明するためのブロック図であり、補
助容量Ｃ₁₁とソース信号線Ｙ₂ との間に短絡欠陥が発生
している。図７において選択手段２０のスイッチを用い
て全てソース信号線Ｙ₁ 〜Ｙ_n とソース信号手段１８と
を接続し、ソース信号発生手段１８から全てのソース信
号線に適当な大きさの高レベルの信号を印加する。また
選択手段１９のスイッチを用いて全てのゲート信号線Ｘ
₁ 〜Ｘ_m+1 を開放またはグランドに接地した場合を考え
る。もし短絡欠陥３７がなければ薄膜トランジスタのド
レイン端子及びそのドレイン端子に接続されている絵素
電極の電位は低レベル状態である。しかし短絡部３７が
あるため薄膜トランジスタＴ₁₁のドレイン端子Ｄ₁₁及び
これに接続されている絵素電極Ｐ ₁₁の電位は高レベル状
態となる。この高レベルとなった薄膜トランジスタＴ₁₁
のドレイン端子Ｄ₁₁またはこれに接続されている絵素電
極Ｐ₁₁の電気的状態を非接触プローブ２１で検出すれば
補助容量Ｃ₁₁・ソース信号線Ｙ₂ 間に短絡欠陥３７が発
生していることを検出できる。

【００２３】次に正常薄膜トランジスタの特性を検査す
る方法について図１及び図４を用いて説明する。たとえ
ば薄膜トランジスタＴ₁₂の特性を検査するためにはスイ
ッチＳ₁₁を用いてゲート信号線Ｘ₁ をゲート信号発生手
段１７に接続し、ゲート信号線Ｘ₁ 以外の全てのゲート
信号線は選択手段１９のスイッチを用いてグランドに接
地する。かつ全てのソース信号線は選択手段２０のスイ
ッチを用いてソース信号発生手段１８に接続し、図４Ｃ
に示す高レベルの電圧と低レベルの電圧とを交互に繰り
返すゲート信号をゲート信号線Ｘ₁ に、図４Ｄに示す高
レベルの電圧と低レベルの電圧とを交互に繰り返すソー
ス信号を全てのソース信号線に同期をとりながら印加す
る。すると補助容量Ｃ₁₂に電荷が充電され、薄膜トラン
ジスタＴ ₁₂のドレイン端子Ｄ₁₂及びこれに接続されてい
る絵素電極Ｐ₁₂の電位は高レベル状態となる。次にトラ
ンジスタをオンする時間Ｔ_ONを短くまたは周期Ｔ_P を長
くしていけば、薄膜トランジスタＴ₁₂のドレイン端子Ｄ
₁₂及びこれに接続されている絵素電極Ｐ₁₂の電位はリー
クによりしだいに高レベルと低レベルとを交互に繰り返
す状態となるから、前記状態を薄膜トランジスタＴ₁₂の
ドレイン端子Ｄ₁₂またはドレイン端子Ｄ₁₂に接続されて
いる絵素電極Ｐ₁₂を非接触プローブ２１で検出すれば薄
膜トランジスタＴ₁₂の特性を検査することができる。

【００２４】図８に請求項２の発明の実施例を示す。ア
クティブマトリックスアレイ１１は製造過程で、静電破
壊防止対策としてショートリング３８，３９が基板の周
囲に施されている（ショートリング３８，３９は液晶パ
ネルとした時は除去されている）。このような場合ショ
ートリング３８，３９を付けたまま検査する必要があ
る。このためには図３中に示したゲート信号線とソース
電極との短絡１２を検査する場合は図８に示すようにゲ
ート信号発生手段１７をスイッチＳ₁ を通じて、ゲート
信号線Ｘ₁ 〜Ｘ_m+1 を短絡したショートリング３８に接
続し、スイッチＳ ₂ をオンとしてソース信号線Ｙ₁ 〜Ｙ
_n を短絡したショートリング３９をソース信号発生手段
１８に接続し、ゲート信号発生手段１７からすべてのゲ
ート信号線Ｘ₁ 〜Ｘ_m+1 に高レベル信号を印加し、ソー
ス信号発生手段１８から低レベル信号をすべてのソース
信号線Ｙ₁ 〜Ｙ_n に印加する。この時、絵素電極が高レ
ベルとなるものは欠陥が生じていると判断する。

【００２５】図５中に示したソース・ドレイン間短絡１
３を検出するには、ゲート信号発生手段１７から低レベ
ル信号をすべてのゲート信号線Ｘ₁ 〜Ｘ_m+1 に印加し、
ソース信号発生手段１８から高レベル信号をすべてのソ
ース信号線Ｙ₁ 〜Ｙ_n に印加し、絵素電極が高レベルの
ものは欠陥があると判断する。図６中に示した補助容量
とゲート信号線との短絡３６を検出する場合は、すべて
のゲート信号線Ｘ₁ 〜Ｘ_m+1 を高レベルとし、すべての
ソース信号を低レベルとして、絵素電極が高レベルのも
のは欠陥とする。図７中に示した補助容量とソース信号
線との短絡３７を検出するには全てのゲート信号線Ｘ₁
〜Ｘ_m+1 に低レベルを印加し、全てのソース信号線Ｙ₁
〜Ｙ_n に高レベルを印加し、絵素電極が高レベルのもの
は欠陥とする。なお欠陥１２と欠陥３６とを、また欠陥
１３と欠陥３７とをそれぞれ上記検査では区別すること
はできない、この区別を必要とする場合は他の検査によ
る。

【００２６】図９に請求項３の発明の実施例を示す。ア
クティブマトリックスアレイの基板に、薄膜トランジス
タを駆動するための駆動回路を内蔵したものもある。即
ち例えば図９に示すようにアクティブマトリックスアレ
イ１１が形成された基板４１に、垂直シフトレジスタ４
２が形成され、その各シフト段がゲート信号線Ｘ₁ 〜Ｘ
_m+1 にそれぞれ接続され、また第１、第２水平シフトレ
ジスタ４３，４４が形成され、その各シフト段はそれぞ
れ第１、第２ソース線駆動回路４５，４６の各対応する
駆動用薄膜トランジスタのゲートに接続され、これら第
１、第２ソース線駆動回路４５，４６の各駆動用薄膜ト
ランジスタの出力側はソース信号線Ｙ₁ 〜Ｙ_n の１本お
きに交互に対応するものに接続される。なお従来におけ
る接触検査でゲート信号線の断線や短絡を検査できるよ
うに、回路４７と端子４８とが設けられ、またソース信
号線の断線や短絡を検査できるように、回路４９，５１
と端子５２，５３が設けられている。

【００２７】ゲート信号発生手段５４として図１０Ａ，
Ｂに示す互いに逆位相のシフトクロックφ_v と反転φ_v
と、図１０Ｃに示す１クロック周期幅（１ビット）の起
動信号ＳＰ_v とが発生され、スイッチ手段Ｓ_v を通じて
垂直シフトレジスタ４２の対応入力端子へ供給すること
ができるようにされる。また、ソース信号発生手段５５
から、図１０Ａ，Ｂ，Ｃに示したと同様な２つのシフト
クロックと、１ビット起動信号とが発生されて、第１、
第２水平シフトレジスタ４３，４４のそれぞれ対応端子
に、スイッチ手段Ｓ_h1、Ｓ_h2を通じて供給することがで
きるようにされ、かつカラー画像信号（単なる高レベル
信号）が発生され、スイッチ手段Ｓ_s1、Ｓ_s2を通じて、
ソース線駆動回路４５，４６の各駆動用薄膜トランジス
タのドレインに共通に供給することができるようにされ
る。要するにゲート信号発生手段５４はゲート信号線Ｘ
₁ 〜Ｘ_m+1 を順次駆動することができる信号を発生し、
ソース信号発生手段５５はソース信号線Ｙ₁ 〜Ｙ_n を順
次駆動できる信号を発生する。

【００２８】図３中の欠陥１２を検出するためには、ス
イッチ手段Ｓ_h1，Ｓ_h2，Ｓ_s1，Ｓ_s2を開放としてソース
信号線Ｙ₁ 〜Ｙ_n をオープン状態あるいはグランド状態
にし、この状態でスイッチ手段Ｓ_v を閉じて、ゲート信
号発生手段５４により図１０Ａ，Ｂ，Ｃに示す、φ_v 、
反転φ_v 、ＳＰ_Vを垂直シフトレジスタ４２に与えて、
図１０Ｄ，Ｅ（…）に示すような信号がゲート信号線Ｘ
₁ ，Ｘ₂ （…Ｘ_m+1 ）に加わる。この時、欠陥１２のあ
る絵素電極は図１０Ｆに示すような電位変化を示し、こ
の欠陥１２がなく正常な場合の絵素電極の電位変化は図
１０Ｇのようになる。絵素電極の電位変化をスタートパ
ルスＳＰ_v に同期させて非接触プローブでモニタして正
常、短絡を判定することができる。

【００２９】図５中の欠陥１３を検出するための設定は
欠陥１２を検出する場合と同じである。この時ゲート信
号線Ｘ₁ ，Ｘ₂ （…Ｘ_m+1 ）には図１０Ｄ，Ｅ（…）に
示すような信号が加わる。欠陥１３のある絵素電極は図
１０Ｈに示すようにほとんど電位変化を示さない。しか
し欠陥１３がない正常な場合の絵素電極の電位変化は図
１０Ｉに示すように変化する。両者の違いにより、欠陥
１２の検出時と同様の方法で正常、短絡を判別できる。

【００３０】図６中の欠陥３６を検出するための設定は
欠陥１２を検出する場合と同じである。この時ゲート信
号線Ｘ₁ ，Ｘ₂ （…Ｘ_m+1 ）には図１０Ｄ，Ｅ（…）に
示すような信号が加わる。欠陥３６のある絵素電極は図
１０Ｊに示すような電位変化を示す。欠陥３６がなく正
常な場合の絵素電極の電位変化は図１０Ｋに示すように
変化する。両者の違いにより、欠陥１２の検出時と同様
の方法で正常、短絡を判別できる。また欠陥１２と欠陥
３６との区別は欠陥のある絵素電極の電位変化がゲート
信号線Ｘ₁ に加わる信号と同位相の場合は欠陥１２と判
定し、ゲート信号線Ｘ₂ に加わる信号と同位相の場合は
欠陥３６と判定する。

【００３１】図７中の欠陥３７を検出するための設定は
スイッチ手段Ｓ_v を開いてゲート信号線Ｘ₁ 〜Ｘ_m+1 は
オープン状態あるいはグランド状態にしておく。スイッ
チ手段Ｓ_h1，Ｓ_h2，Ｓ_s1，Ｓ_s2を閉じて、ソース信号線
Ｙ₁ ，Ｙ₂ （…）には図１０Ｄ，Ｅ（…）に示すような
信号を加える。この時欠陥３７のある絵素電極は図１０
Ｌに示すような電位変化を示し、この欠陥３７がない正
常な場合の絵素電極の電位は図１０Ｍに示すように低レ
ベルのままである。この両者の違いにより欠陥１２の検
出時と同様の方法で欠陥３７に対する正常、短絡を判別
することができる。

【００３２】上述の実施例ではトランジスタをオンする
時間Ｔ_ONまたは周期Ｔ_P を変化させたが、ゲート電圧あ
るいはソース電圧を変化させても補助容量への充電量を
可変させることができるから、そのようにして薄膜トラ
ンジスタの特性を検査してもよい。またこの実施例では
非接触プローブ２１として、電荷光学プローバーを用い
たが電気光学プローブ（例えば特開平２−１３４５８４
「電気光学信号の測定」）または電子ビームプローブに
置き換えても良い。前述では補助容量として補助容量の
一方を絵素電極、他方をとなりのゲート信号線に接続す
る付加容量方式を用いたアクティブマトリックスアレイ
の検査方法について述べたが、補助容量として補助容量
の一方を絵素電極、他方を共通電極に接続する蓄積容量
方式のアクティブマトリックスアレイの検査にもこの発
明を適用できる。

【００３３】

【発明の効果】以上述べたように非接触プローブを用い
るため、薄膜トランジスタなどの表面を損傷するおそれ
はない。また接触不良による欠陥検出もれが生じるおそ
れがなく、確実に検出できる、更に光ビームや電子ビー
ムの偏向を非機械的に行うことにより検出点に対する位
置決めを高速に行うことができ、検査時間を短かくする
ことができる。

【図面の簡単な説明】

【図１】請求項１の発明の実施例を示すブロック図。

【図２】非接触プローブ２１の具体例としての電荷光学
プローブの例を示すブロック図。

【図３】図１の装置でゲート・ドレイン短絡欠陥１２を
検出するための接続を示す図。

【図４】抵抗値をもつ欠陥を検出するための信号例を示
す波形図。

【図５】図１の装置でドレイン・ソース短絡欠陥１３を
検出するための接続を示す図。

【図６】図１の装置で補助容量とゲート信号線との短絡
欠陥３６を検出するための接続を示す図。

【図７】図１の装置で補助容量とソース信号線との短絡
欠陥３７を検出するための接続を示す図。

【図８】請求項２の発明の実施例を示すブロック図。

【図９】請求項３の発明の実施例を示すブロック図。

【図１０】図９の実施例の動作を説明するための信号の
例を示す波形図。

【図１１】従来の検査装置を示すブロック図。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01R 31/00 G02F 1/133 G02F 1/136

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ゲート信号発生手段と、 ソース信号発生手段と、 被検査アクティブマトリックスアレイの各ゲート信号線
   を選択的に上記ゲート信号発生手段の出力端子、開放端
   子及びグランド端子の何れかに切替え接続するゲート信
   号線選択手段と、 上記被検査アクティブマトリックスアレイの各ソース信
   号線を、選択的に上記ソース信号発生手段の出力端子、
   開放端子及びグランド端子の何れかに切替え接続するソ
   ース信号線選択手段と、 上記ゲート信号線及び上記ソース信号線に接続された薄
   膜トランジスタのドレイン端子の電気的状態を非接触で
   検出する非接触プローブと、 その非接触プローブよりの上記検出出力によりその薄膜
   トランジスタの良不良を判定する手段と、 を具備するアクティブマトリックスアレイ検査装置。
2. 【請求項２】 ゲート信号発生手段と、 ソース信号発生手段と、 被検査アクティブマトリックスアレイのゲート信号線用
   ショートリングに上記ゲート信号発生手段を接続するゲ
   ート用スイッチと、 上記被検査アクティブマトリックスアレイのソース信号
   線用ショートリングに上記ソース信号発生手段を接続す
   るソース用スイッチと、 上記被検査アクティブマトリックスアレイのゲート信号
   線及びソース信号線に接続された薄膜トランジスタのド
   レイン端子の電気的状態を非接触で検出する非接触プロ
   ーブと、 その非接触プローブよりの検出出力によりその薄膜トラ
   ンジスタの良不良を判定する手段と、 を具備するアクティブマトリックスアレイ検査装置。
3. 【請求項３】 被検査アクティブマトリックスアレイに
   内蔵された垂直シフトレジスタを動作させて、ゲート信
   号線を順次駆動することができる信号を発生するゲート
   信号発生手段と、 上記アクティブマトリックスアレイに内蔵された水平シ
   フトレジスタ及びソース線駆動回路を動作させて、ソー
   ス信号線を順次駆動することができる信号を発生するソ
   ース信号発生手段と、 上記ゲート信号発生手段を上記垂直シフトレジスタに対
   し接続、切離を行うゲートスイッチ手段と、 上記ソース信号発生手段を上記水平シフトレジスタ及び
   ソース線駆動回路に対し接続、切離を行うソーススイッ
   チ手段と、 上記ゲート信号線及びソース信号線に接続された薄膜ト
   ランジスタのドレイン端子の電気的状態を非接触で検出
   する非接触プローブと、 その非接触プローブよりの上記検出出力によりその薄膜
   トランジスタの良不良を判定する手段と、 を具備するアクティブマトリックスアレイ検査装置。