JPS63182578A - 液晶表示装置の検査装置 - Google Patents

液晶表示装置の検査装置

Info

Publication number
JPS63182578A
JPS63182578A JP62014526A JP1452687A JPS63182578A JP S63182578 A JPS63182578 A JP S63182578A JP 62014526 A JP62014526 A JP 62014526A JP 1452687 A JP1452687 A JP 1452687A JP S63182578 A JPS63182578 A JP S63182578A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
picture element
state
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62014526A
Other languages
English (en)
Other versions
JPH0726993B2 (ja
Inventor
Hiroshi Takahara
博司 高原
Hitoshi Noda
均 野田
Tatsuhiko Tamura
達彦 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62014526A priority Critical patent/JPH0726993B2/ja
Publication of JPS63182578A publication Critical patent/JPS63182578A/ja
Publication of JPH0726993B2 publication Critical patent/JPH0726993B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜トランジスタ素子アレイを応用した液晶表
示装置の検査装置に関するものである。
以下薄膜トランジスタ素子アレイをTFTアレイと呼ぶ
従来の技術 液晶表示装置の表示容量増大に伴って、走査線数が増え
、従来から用いられている電極マトリ・ノクス方式では
液晶表示装置の表示コントラストや応答速度が低下する
。そこで表示特性向上のためにアクティブマトリックス
型液晶表示装置にTPTアレイが利用されつつある。
第7図はTPTアレイを用いた液晶表示装置の一部等価
回路図である。複数本のゲート信号線3及びこれらのゲ
ート信号線と直交する複数本のソース信号線4を備え、
その各交点に薄膜トランジスタ素子1を設け、そのドレ
イン電極は液晶の等価回路である絵素コンデンサ2と接
続されている。
ゲート・ソース間で短絡が発生すると、これらに接続さ
れている絵素の表示状態が異常となり、表示特性におけ
る線欠陥となることから表示品位を著しく低下させる。
また薄膜トランジスタ素子のゲート・ドレイン間及びソ
ース・ドレイン間で短絡が発生すると、この短絡により
絵素の表示状態が異常となることから、表示特性上にお
ける点欠陥となり、上記線欠陥と同じく表示品位を低下
させる要因となる。したがって前述した線欠陥および点
欠陥を検出し、欠陥−所を修正することが重要となる。
以下、図面を参照しながら、従来の液晶表示装置の検査
装置について説明する。第8図は従来の液晶表示装置の
検査装置のブロック図である。第8図において、5は液
晶表示装置であり、薄膜トランジスタ素子Tmn (m
、nは整数)、絵素コンデンサCmn (m、nは整数
)、ゲート信号線Xm(mは整数)、ソース信号線Yn
 (nは整数)が作製されている。また液晶表示装置中
の6はゲート・ドレイン間短絡欠陥を、7はソース・ド
レイン間短絡欠陥を生じているところを示している。
8はソース信号線との接続手段、9はゲート信号線との
接続手段、10は抵抗値測定手段、11はテストプロー
ブ位置決め手段、19はテストプローブまた31m(m
は整数)はゲート信号線との接続手段9中に設けられた
スイッチ、52n(nは整数)はソース信号線との接続
である。ゲート信号線との接続手段9は液晶表示装置5
の任意のゲート信号線と電気的接続をとることができ、
ソース信号線との接続手段8は液晶表示語W5の任意の
ソース信号線と電気的接続をとることができ、テストプ
ローブ位置決め手段11は任意の絵素のドレイン端子に
テストプローブ19を位置決めすることができる。また
抵抗値測定手段はテストプローブ19とソース信号線接
続手段・ゲート信号接続手段とに接続されており、任意
のゲート信号線またはソース信号線と任意の薄膜トラン
ジスタ素子のドレイン端子間の抵抗値を測定することが
できる。以下同一記号、同一番号のものは同一構成とす
る。
以上のように構成された液晶表示装置の検査装置につい
てその動作を説明する。まずゲート・ドレイン間欠陥の
検出方法について説明する。この場合はソース信号線と
の接続手段8はY1端子のスイッチS21を開放すると
ともにゲート信号線接続手段9はX1端子のスイッチS
I、を閉じる。つぎにテストプローブ位置決め手段11
は薄膜トランジスタ素子TI+のドレイン端子にテスト
プローブ19を位置決めする。次に抵抗値測定手段10
は薄膜トランジスタ素子T1゜のゲート・ドレイン間の
抵抗値を測定する。測定された抵抗値より欠陥を検出す
ることができる。同じように薄膜トランジスタ素子T2
IについてはX1端子のスイッチS11を開放しX2端
子のスイッチSヮを閉じ、テストプローブ12を薄膜ト
ランジスタ素子T4のドレイン端子に位置決めし、抵抗
値を測定するという動作をくりかえせばよい。薄膜トラ
ンジスタ素子Tm1まで終了すればつぎにソース信号線
接続手段8はY2端子のスイッチS4を開放し、今回は
薄膜トランジスタ素子T、に対して前述と同じ動作をく
りかえし、抵抗値を測定していけばよい。以上の動作を
薄膜トランジスタ素子Tmnまでくりかえせばよい。
つぎにソース・ドレイン間欠陥の検出方法について説明
する。この場合はゲート信号線との接続手段9はX1端
子のスイッチS11を開放するとともにソース信号線と
の接続手段8はY1端子のスイッチS4を閉じる。つぎ
にテストプローブ位置決め手段11は薄膜トランジスタ
素子TI+のドレイン端子にテストプローブ19を位置
決めする。
次に抵抗値測定手段10は薄膜トランジスタ素子T11
のソース・ドレイン間の抵抗値を測定する。
測定された抵抗値より欠陥を検出することができる。同
じように薄膜トランジスタ素子T4についてはX2端子
のスイッチs1□を開放し、テストプローブ12を薄膜
トランジスタ素子T4のドレイン端子に位置決めし、抵
抗値を測定するという動作をくりかえせばよい。薄膜ト
ランジスタT rn 1まで終了すればつぎにソース信
号線との接続手段8はY1端子のスイッチs2+を開放
し、スイッチSt1を閉じ今回は薄膜トランジスタ素子
T、Zに対して前述と同じ動作をくりかえし、抵抗値を
測定していけばよい。以上の動作を薄膜トランジスタ素
子Tmnまでくりかえせばよい。
発明が解決しようとする問題点 しかしながら上記のような構成ではテストプローブを用
いるため、テストプローブを直接薄膜トランジスタのド
レイン端子やドレイン端子に接続された絵素電極に接触
させる必要があり、素子表面を損傷するおそれがある。
またテストプローブの接触不良による欠陥検出もれがお
こりやすい。
そのうえ、テストプローブを移動させながら欠陥検出を
おこなう必要がなるため位置決め時間に膨大な時間を要
するという問題点を有してした。
本発明は上記問題点に鑑み、液晶表示装置の欠陥検出を
非接触かつ容易に検出する液晶表示装置の検査装置を提
供することを目的としている。
問題点を解決するための手段 上記問題点を解決するために本発明の液晶表示装置の検
査装置は任意のゲート信号線に電気的接続をとる手段と
ゲート信号発生手段と任意のソース信号線に接続する手
段とソース信号発生手段と任意の絵素の表示状態を光学
的に検出する手段を有するという構成を備えたものであ
る。
作用 本発明は上記した構成により次のようになる。
正常の液晶表示装置ではゲート信号あるいはソース信号
のみでは液晶表示装置上に作製された薄膜トランジスタ
素子のドレイン端子の絵素コンデンサには充電はおこな
われない。したがって絵素は点燈状態とならない。ゆえ
に点燈状態となった絵素を光学的検出手段で検出すれば
薄膜トランジスタ素子あるいは絵素コンデンサの欠陥を
検出することができる。また通常のゲート信号とソース
信号を印加すれば絵素コンデンサに充電がおこなわれる
から絵素は点燈状態となる。しかし薄膜トランジスタ素
子または絵素コンデンサに欠陥があれば、全熱点燈しな
かったり、点滅状態となる。ゆえに欠陥を検出すること
ができる。また点滅状態となった絵素に接続されている
薄膜トランジスタ素子または絵素コンデンサに印加する
ゲート信号・ソース信号を可変させることにより点滅状
態から点燈状態に変化させることができる。したがって
欠陥の程度および状態をも検出することができる。
実施例 以下本発明の液晶表示装置の検査装置について、図面を
参照しながら説明する。第1図は本発明の一実施例の液
晶表示装置の検査装置のブロック図である。第1図にお
いて12は光学的検出手段、工3はゲート信号発生手段
、14はソース信号発生手段である。光学的検出手段は
非接触で任意の絵素の状態を検出できるものであり、フ
ォトトランジスタ素子などを用いてもよいし、目視でも
おこなうことができる。ゲート信号発生手段13が発生
する信号はゲート信号線との接続手段9を通じて任意の
ゲート信号線に印加することができ、またゲート信号発
生手段は液晶表示装置に作製された薄膜トランジスタ素
子をオン状態に保持する電圧または同期的にオン状態と
オフ状態にする電圧を発生することができ、かつ前記ト
ランジスタをオン状態にする電圧・オン状態を保持する
時間および周期時間を可変できる機能をもっている。
ソース信号発生手段14が発生する信号はソース信号線
との接続手段8を通じて任意のソース信号線に印加する
ことができ、またソース信号発生手段14は一定電圧ま
たは複数の一定電圧を周期的にくりかえす信号を発生さ
せることができ、かつ前記電圧の大きさおよび周期を可
変できる機能をもっている。またソース信号発生手段1
4が発生する信号はゲート信号発生手段13が発生する
信号と同期をとることが可能である。
以上のように構成された液晶表示装置の検査装置につい
てその動作を説明する。
まず、ゲート・ドレイン間短絡欠陥の検出について説明
する。第2図はゲート・ドレイン間短絡欠陥の検出を説
明するためのブロック図であり、薄膜トランジスタ素子
T21にゲート・ドレイン間短絡部15が発生している
。第2図においてスイッチSI2のみを閉じて液晶を光
が十分に透過する状態に保つことができる大きさの信号
をゲート信号発生手段からゲート信号線X2に印加した
場合を考える。もし薄膜トランジスタ素子に欠陥がなけ
ればゲート信号線X2に接続されている絵素は非点燈状
態である。しかしゲート信号線X2に接続されている薄
膜トランジスタ素子T、Jにゲート・ドレイン間短絡が
あるため絵素コンデンサCiIには短絡部15を通じて
信号が加わり絵素は点燈状態となる。前記点燈状態とな
った絵素を光学的検出手段12で検出すれば薄膜トラン
ジスタ素子T2.に欠陥が発生していることがわかる。
また薄膜トランジスタ素子T4の欠陥状態を検出するに
は次のようにすればよい。前記欠陥状態とば、短絡欠陥
部分に抵抗値をもっている場合であり、非常に高抵抗の
場合は、薄膜トランジスタ素子は正常動作をすることが
でき、完全短絡の場合は異常となる。しかし、高抵抗の
場合たとえば数キロオームから1メガオームの短絡の場
合、絵素の表示状態が多少異常となる。近年、点欠陥・
線欠陥数が減少するにつれ、上記の高抵抗の短絡も検出
し、その状態を測定し、プロセスを改善していくことが
必要となりつつある。これはTFTアレイ作製プロセス
のトラブルにより薄膜トランジスタ素子を構成する絶縁
膜に微細なピンホールが生じ電気的導通が生じている場
合などにおこると考えられる。この欠陥状態を検出する
にはスイッチS1□とスイッチS!lを閉じ、第6(a
)図に示すようなゲート信号をゲート信号発生手段13
からソース信号をソース信号発生手段から発生させる。
第6図においてaをトランジスタをオンする時間すを信
号周期時間とする。前記のような短絡欠陥がある場合、
ゲートが閉じられている時間つまりb−aの時間に絵素
コンデンサち充電された電荷を放電してしまう。ゆえに
絵素は点燈と消燈をくりかえす状態つまり点滅状態とな
る。しかしゲートを開く時間aを長くまたは周期時間す
を短くすることにより絵素を点燈状態にすることが絵素
コンデンサの容量と短絡部の抵抗の時間数により可能で
ある。前記点燈状態となるときを光学的検出手段12で
検出し、そのときのaおよびbの値から欠陥状態を知る
ことができる。
次にソース・ドレイン間短絡の検出について説明する。
第3図はソース・ドレイン間陥落欠陥の検出を説明する
ためのブロック図であり、薄膜トランジスタ素子TI2
にソース・ドレイン間短絡部16が発生している。第3
図においてスイッチS22のみを閉じて液晶を光が十分
に透過する状態に保つことができる大きさの信号をソー
ス信号発生手段14からソース信号線Y2に印加した場
合を考える。もし薄膜トランジスタ素子に欠陥がなけれ
ばソース信号線Y2に接続されている絵素は非点燈状態
である。しかしソース信号線Y2に接続されている薄膜
トランジスタ素子T!lにソース・ドレイン間短絡があ
るため絵素コンデンサC1□には短絡部16を通じて信
号が加わり絵素は点燈状態となる。前記点燈状態となっ
た絵素を光学的検出手段12で検出すれば薄膜トランジ
スタ素子Tヮに欠陥が発生していることがわかる。
また薄膜トランジスタ素子TI2の欠陥状態を検出する
には次のようにすればよい。第3図においてスイッチS
!1とスイッチS22を閉じ、第6(b1図に示すよう
なゲート信号をゲート信号発生手段13からソース信号
をソース信号発生手段14から周期をとりながら発生さ
せ、印加する。前記のような短絡欠陥がある場合、ソー
ス信号電圧が低電圧時、絵素コンデンサに充電された電
荷を放電してしまう。ゆえに絵素は点燈と消燈をくりか
えす状態となる。しかしトランジスタをオンする時間a
を長くまたは周期時間すを短くすることにより絵素を点
燈状態にすることが可能である。この点燈状態となると
きを光学的検出手段12で検出し、そのときのaおよび
bの値から欠陥状態を知ることができる。以上はaおよ
びbを可変させるとしたがソース信号電圧あるいはゲー
ト信号電圧の大きさを変化させても絵素コンデンサへの
充電量を変化させることができるため、前記電圧の大き
さからも欠陥状態を知ることができることは明らかであ
る。
次に絵素コンデンサ・ゲート信号線間短絡欠陥の検出に
ついて説明する。第4図は絵素コンデンサ・ゲート信号
線間短絡欠陥の検出を説明するためのブロック図であり
、絵素コンデンサCI+とゲート信号線X2に短絡欠陥
が発生している。第4図においてスイッチSヮのみを閉
じて液晶を光が十分に透過する状態に保つことができる
大きさの信号をゲート信号発生手段からゲート信号線X
2に印加した場合を考える。もし短絡欠陥がなければ絵
素は非点燈状態である。しかし短絡部17があるため絵
素コンデンサC11には信号が加わり絵素は点燈状態と
なる。前記点燈状態となった絵素を光学的検出手段12
で検出すれば絵素コンデンサCI+ ・ゲート信号線X
2間に短絡欠陥が発生していることを検出できる。
次に絵素コンデンサ・ソース信号線間短絡欠陥の検出に
ついて説明する。第5図は絵素コンデンサ・ソース信号
線間短絡欠陥の検出を説明するためのブロック図であり
、絵素コンデンサC11とソース信号線Y2に短絡欠陥
が発生している。第5図においてスイッチS4のみを閉
じて液晶を光を十分に透過する状態に保つことができる
大きさの信号をソース信号発生手段からソース信号線Y
2に印加した場合を考える。もし短絡欠陥がなければ絵
素は非点燈状態である。しかし短絡部分18があるため
絵素コンデンサCI+には信号が加わり絵素は点燈状態
となる。前記点燈状態となった絵素を光学的検出手段1
2で検出すれば絵素コンデンサCII ・ソース信号線
72間に短絡欠陥が発生していることがわかる。
次に正常薄膜トランジスタ素子の特性を検査する方法に
ついて第1図と第6(a)図を用いて説明する。たとえ
ば薄膜トランジスタ素子T4の特性を検査するためには
スイッチSI!を閉じ、第6(a)図のゲート信号をゲ
ート信号線X2に印加する。かつスイッチS4を閉じ、
第6(b)図のソース信号をソース信号線Y2に印加す
る。すると絵素コンデンサC4に電荷が充電され、絵素
は点燈状態となる。次に第6(a)図のトランジスタを
オンする時間aを短くまたは周期時間すを長くしていけ
ば絵素はしだいに点滅状態となるから、前記状態を光学
的検出手段で検出すれば薄膜トランジスタ素子の特性を
検査することができる。
なお本実施例ではトランジスタaまたは周期時間すを変
化させるとしたが、ゲート電圧あるいはソース電圧を変
化させても絵素コンデンサへの充電量を可変させること
ができるから薄膜トランジスタ素子の特性を検査できる
ことは明らかである。
発明の効果 以上のように本発明はテストプローブを用いず、非接触
で液晶表示装置を検査できるため、従来の液晶表示装置
の検査装置のように薄膜トランジスタ素子などの表面を
全く損傷するおそれがなく、かつテストプローブを移動
手段など機械的駆動手段をもたないため非常に高速に検
査をおこなうことができる。その上、液晶表示装置を点
燈させて検査をさせるものであるから、液晶表示装置を
最終製品あるいは最終製品に近い状態で検査をおこなう
ことができ、その効果は大である。
【図面の簡単な説明】
第1図は本発明の一実施例の液晶表示装置の検査装置の
ブロック図、第2図、第3図、第4図。 第5図は本発明の検査装置を用いて液晶表示装置の検査
を説明するためのブロック図、第6図はゲート信号・ソ
ース信号のタイミングチアート図、第7図はTPTアレ
イを用いた液晶表示装置の一部等価回路図、第8図は従
来の一実施例の液晶表示装置の検査装置のブロック図で
ある。 1・・・・・・薄膜トランジスタ素子、2・・・・・・
絵素コンデンサ、3・・・・・・ゲート信号線、4・・
・・・・ソース信号線、5・・・・・・液晶表示装置、
8・・・・・・ソース信号線との接続手段、9・・・・
・・ゲート信号線との接続手段、10・・・・・・抵抗
値測定手段、11・・・・・・テストプローブ位置決め
手段、12・・・・・・光学的検出手段、13・・・・
・・ゲート信号発生手段、14・・・・・・ソース信号
発生手段、19・・・・・・テストプローブ。

Claims (3)

    【特許請求の範囲】
  1. (1)アクティブマトリックス型液晶表示装置にあって
    、任意のゲート信号線に電気的接続をとる手段とゲート
    信号発生手段と任意のソース信号線に電気的接続をとる
    手段とソース信号発生手段と任意の絵素の表示状態を光
    学的に検出する手段とを有することを特徴とする液晶表
    示装置の検査装置。
  2. (2)ゲート信号発生手段は、液晶表示装置に作製され
    たスイッチ素子としてのトランジスタのスイッチをオン
    状態に保持する電圧または前記トランジスタのスイッチ
    を周期的にオン状態とオフ状態にする電圧を発生させる
    ことができ、かつ前記トランジスタのスイッチをオン状
    態にする電圧、オン状態を保持する時間およびオン状態
    とオフ状態を繰り返す周期を可変できることを特徴とす
    る特許請求の範囲第(1)項記載の液晶表示装置の検査
    装置。
  3. (3)ソース信号発生手段は任意の大きさの一定電圧ま
    たは複数の一定電圧を周期的にくり返す信号を発生する
    ことができ、かつ前記電圧の大きさおよび周期を可変で
    きることを特徴とする特許請求の範囲第(1)項記載の
    液晶表示装置の検査装置。
JP62014526A 1987-01-23 1987-01-23 液晶表示装置の検査装置 Expired - Lifetime JPH0726993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62014526A JPH0726993B2 (ja) 1987-01-23 1987-01-23 液晶表示装置の検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62014526A JPH0726993B2 (ja) 1987-01-23 1987-01-23 液晶表示装置の検査装置

Publications (2)

Publication Number Publication Date
JPS63182578A true JPS63182578A (ja) 1988-07-27
JPH0726993B2 JPH0726993B2 (ja) 1995-03-29

Family

ID=11863567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62014526A Expired - Lifetime JPH0726993B2 (ja) 1987-01-23 1987-01-23 液晶表示装置の検査装置

Country Status (1)

Country Link
JP (1) JPH0726993B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255336A (ja) * 1988-08-22 1990-02-23 Matsushita Electric Ind Co Ltd 液晶表示パネルの製造方法
JPH02135875U (ja) * 1989-04-14 1990-11-13
EP0599623A3 (en) * 1992-11-25 1995-08-02 Sharp Kk Method and device for inspecting an active matrix substrate.
JPH08262385A (ja) * 1994-09-30 1996-10-11 Toshiba Corp 液晶素子評価方法および評価装置
JPH09304227A (ja) * 1996-05-16 1997-11-28 Toshiba Corp 液晶素子評価方法および評価装置
JP2008218357A (ja) * 2007-03-08 2008-09-18 Matsushita Electric Ind Co Ltd スイッチ装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255336A (ja) * 1988-08-22 1990-02-23 Matsushita Electric Ind Co Ltd 液晶表示パネルの製造方法
JPH02135875U (ja) * 1989-04-14 1990-11-13
EP0599623A3 (en) * 1992-11-25 1995-08-02 Sharp Kk Method and device for inspecting an active matrix substrate.
JPH08262385A (ja) * 1994-09-30 1996-10-11 Toshiba Corp 液晶素子評価方法および評価装置
JPH09304227A (ja) * 1996-05-16 1997-11-28 Toshiba Corp 液晶素子評価方法および評価装置
JP2008218357A (ja) * 2007-03-08 2008-09-18 Matsushita Electric Ind Co Ltd スイッチ装置

Also Published As

Publication number Publication date
JPH0726993B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
TWI496227B (zh) 用於測試電晶體陣列的改良方法及系統
US7317325B2 (en) Line short localization in LCD pixel arrays
WO2005010600A1 (ja) 液晶表示パネルの検査装置及び液晶パネルの検査方法
JPS63182578A (ja) 液晶表示装置の検査装置
US5550484A (en) Apparatus and method for inspecting thin film transistor
JP2004047838A (ja) 太陽電池モジュール検査装置または検査方法
JP4473427B2 (ja) アレイ基板の検査方法及び該検査装置
JPH1184420A (ja) 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
JP2506840B2 (ja) アクティブマトリックスアレイの検査方法
US20070139069A1 (en) Method and apparatus for testing a liquid crystal cell
JPH0511000A (ja) アクテイブマトリツクスアレイ検査装置
US6650138B2 (en) Display device test procedure and apparatus
JPH02135490A (ja) アクティブマトリックスアレイおよびその検査方法
JPH03209179A (ja) コンデンサのリーク検査器
JP3266502B2 (ja) 液晶表示装置の検査方法
JPH07287247A (ja) アクティブマトリクス基板の検査方法
JPH07104712A (ja) アクティブマトリクスアレイ検査装置
JP3121038B2 (ja) Lcd基板上のtft画素の検査方法及び検査装置
JP2000214423A (ja) 液晶表示装置の検査方法および検査装置
JP2002040075A (ja) アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法
JPH03154879A (ja) 基板検査装置
JPH0792647B2 (ja) 液晶表示装置の欠陥検出方法
JP2507085B2 (ja) アクティブマトリクス基板の検査方法
JPH01144093A (ja) 液晶表示装置用基板の検査方法
JPH085691A (ja) 薄膜トランジスタアレイの検査方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term