JPH0726993B2 - 液晶表示装置の検査装置 - Google Patents

液晶表示装置の検査装置

Info

Publication number
JPH0726993B2
JPH0726993B2 JP62014526A JP1452687A JPH0726993B2 JP H0726993 B2 JPH0726993 B2 JP H0726993B2 JP 62014526 A JP62014526 A JP 62014526A JP 1452687 A JP1452687 A JP 1452687A JP H0726993 B2 JPH0726993 B2 JP H0726993B2
Authority
JP
Japan
Prior art keywords
liquid crystal
signal line
display device
crystal display
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62014526A
Other languages
English (en)
Other versions
JPS63182578A (ja
Inventor
博司 高原
均 野田
達彦 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62014526A priority Critical patent/JPH0726993B2/ja
Publication of JPS63182578A publication Critical patent/JPS63182578A/ja
Publication of JPH0726993B2 publication Critical patent/JPH0726993B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Liquid Crystal (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜トランジスタ素子アレイを応用した液晶表
示装置の検査装置に関するものである。
以下薄膜トランジスタ素子アレイをTFTアレイと呼ぶ。
従来の技術 液晶表示装置の表示容量増大に伴って、走査線数が増
え、従来から用いられている電極マトリックス方式では
液晶表示装置の表示コントラストや応答速度が低下す
る。そこで表示特性向上のためにアクティブマトリック
ス型液晶表示装置にTFTアレイが利用されつつある。
第7図はTFTアレイを用いた液晶表示装置の一部等価回
路図である。複数本のゲート信号線3及びこれらのゲー
ト信号線と直交する複数本のソース信号線4を備え、そ
の各交点に薄膜トランジスタ素子1を設け、そのドレイ
ン電極は液晶の等価回路である絵素コンデンサ2と接続
されている。
ゲート・ソース間で短絡が発生すると、これらに接続さ
れている絵素の表示状態が異常となり、表示特性におけ
る線欠陥となることから表示品位を著しく低下させる。
また薄膜トランジスタ素子のゲート・ドレイン間及びソ
ース・ドレイン間で短絡が発生すると、この短絡により
絵素の表示状態が異常となることから、表示特性上にお
ける点欠陥となり、上記線欠陥と同じく表示品位を低下
させる要因となる。したがって前述した線欠陥および点
欠陥を検出し、欠陥箇所を修正することが重要となる。
以下、図面を参照しながら、従来の液晶表示装置の検査
装置について説明する。第8図は従来の液晶表示装置の
検査装置のブロック図である。第8図において、5は液
晶表示装置であり、薄膜トランジスタ素子Tmn(m,nは整
数),絵素コンデンサ電極Dmn(m,nは整数),ゲート信
号線Xm(mは整数),ソース信号線Yn(nは整数)が作
製されている。また液晶表示装置中の6はゲート・ドレ
イン間短絡欠陥を、7はソース・ドレイン間短絡欠陥を
生じているところを示している。8はソース信号線との
接続手段、9はゲート信号線との接続手段、10は抵抗値
測定手段、11はテストプローブ位置決め手段、19はテス
トプローブまたS1m(mは整数)はゲート信号線との接
続手段9中に設けられたスイッチ、S2n(nは整数)は
ソース信号線との接続である。ゲート信号線との接続手
段9は液晶表示装置5の任意のゲート信号線と電気的接
続をとることができ、ソース信号線との接続手段8は液
晶表示装置5の任意のソース信号線と電気的接続をとる
ことができ、テストプローブ位置決め手段11は任意の絵
素のドレイン端子にテストプローブ19を位置決めするこ
とができる。また抵抗値測定手段はテストプローブ19と
ソース信号線接続手段・ゲート信号接続手段とに接続さ
れており、任意のゲート信号線またはソース信号線と任
意の薄膜トランジスタ素子のドレイン端子間の抵抗値を
測定することができる。以下同一記号、同一番号のもの
は同一構成とする。
以上のように構成された液晶表示装置の検査装置につい
てその動作を説明する。まずゲート・ドレイン間欠陥の
検出方式について説明する。この場合はソース信号線と
の接続手段8はY1端子のスイッチS21を開放するととも
にゲート信号線接続手段9はX1端子のスイッチS11を閉
じる。つぎにテストプローブ位置決め手段11は薄膜トラ
ンジスタ素子T11のドレイン端子にテストプローブ19を
位置決めする。次に抵抗値測定手段10は薄膜トランジス
タ素子T11のゲート・ドレイン間の抵抗値を測定する。
測定された抵抗値より欠陥を検出することができる。同
じように薄膜トランジスタ素子T21についてはX1端子の
スイッチS11を開放しX2端子のスイッチS12を閉じ、テス
トプローブ12を薄膜トランジスタ素子T21のドレイン端
子に位置決めし、抵抗値を測定するという動作をくりか
えせばよい。薄膜トランジスタ素子Tm1まで終了すれば
つぎにソース信号線接続手段8はY2端子のスイッチS22
を開放し、今回は薄膜トランジスタ素子T12に対して前
述と同じ動作をくりかえし、抵抗値を測定していけばよ
い。以上の動作を薄膜トランジスタ素子Tmnまでくりか
えせばよい。
つぎにソース・ドレイン間欠陥の検出方式について説明
する。この場合はゲート信号線との接続手段9はX1端子
のスイッチS11を開放するとともにソース信号線との接
続手段8はY1端子のスイッチS21を閉じる。つぎにテス
トプローブ位置決め手段11は薄膜トランジスタ素子T11
のドレイン端子にテストプローブ19を位置決めする。次
に抵抗値測定手段10は薄膜トランジスタ素子T11のソー
ス・ドレイン間の抵抗値を測定する。測定された抵抗値
より欠陥を検出することができる。同じように薄膜トラ
ンジスタ素子T21についてはX2端子のスイッチS12を開放
し、テストプローブ12を薄膜トランジスタ素子T21のド
レイン端子に位置決めし、抵抗値を測定するという動作
をくりかえせばよい。薄膜トランジスタTm1まで終了す
ればつぎにソース信号線との接続手段8はY1端子のスイ
ッチS21を開放し、スイッチS22を閉じ今回は薄膜トラン
ジスタ素子T12に対して前述と同じ動作をくりかえし、
抵抗値を測定していけばよい。以上の動作を薄膜トラン
ジスタ素子Tmnまでくりかえせばよい。
発明が解決しようとする問題点 しかしながら上記のような構成ではテストプローブを用
いるため、テストプローブを直接薄膜トランジスタのド
レイン端子やドレイン端子に接続された絵素電極に接触
させる必要があり、素子表面を損傷するおそれがある。
またテストプローブの接触不良による欠陥検出もれがお
こりやすい。そのうえ、テストプローブを移動させなが
ら欠陥検出をおこなう必要があるため位置決め時間に膨
大な時間を要するという問題点を有してした。
本発明は上記問題点に鑑み、液晶表示装置の欠陥検出を
非接触かつ容易に検出する液晶表示装置の検査装置を提
供することを目的としている。
問題点を解決するための手段 上記問題点を解決するため本発明の液晶表示装置の検査
装置は、液晶表示装置のゲート信号線と電気的に接続を
とる第1の接続手段と、前記表示装置の任意のソース信
号線と電気的に接続をとる第2の接続手段と、任意の絵
素状態を光学的に検出する検出手段と、前記表示装置の
スイッチング素子をオン状態およびオフ状態にする第1
の信号を発生するゲート信号発生手段と、周期的あるい
は一定値の第2の信号を発生するソース信号線手段とを
具備し、ゲート信号発生手段は第1の接続手段を介して
前記ゲート信号線に第1の信号を印加できるように構成
され、ソース信号発生手段は第2の接続手段を介して前
記ソース信号線に第2の信号を印加できるように構成さ
れ、前記信号の印加による絵素の表示状態を前記検出手
段で検出することを特徴とするものである。
作用 本発明は上記した構成により次のようになる。正常の液
晶表示装置ではゲート信号あるいはソース信号のみでは
液晶表示装置上に作製された薄膜トランジスタ素子のド
レイン端子の絵素コンデンサには充電はおこなわれな
い。したがって絵素は点燈状態とはならない。ゆえに点
燈状態となった絵素を光学的検出手段で検出すれば薄膜
トランジスタ素子あるいは絵素コンデンサの欠陥を検出
することができる。また通常のゲート信号とソース信号
を印加すれば絵素コンデンサに充電がおこなわれるから
絵素は点燈状態となる。しかし薄膜トランジスタ素子ま
たは絵素コンデンサに欠陥があれば、全然点燈しなかっ
たり、点滅状態となる。ゆえに欠陥を検出することがで
きる。また点滅状態となった絵素に接続されている薄膜
トランジスタ素子または絵素コンデンサに印加するゲー
ト信号・ソース信号を可変させることにより点滅状態か
ら点燈状態に変化させることができる。したがって欠陥
の程度および状態をも検出することができる。
実施例 以下本発明の液晶表示装置の検査装置について、図面を
参照しながら説明する。第1図は本発明の一実施例の液
晶表示装置の検査装置のブロック図である。第1図にお
いて12は光学的検出手段、13はゲート信号発生手段、14
はソース信号発生手段、Cmn(m,nは整数)は絵素コンデ
ンサである。光学的検出手段は非接触で任意の絵素の状
態を検出できるものであり、フォトトランジスタ素子な
どを用いてもよいし、目視でもおこなうことができる。
ゲート信号発生手段13が発生する信号はゲート信号線と
の接続手段9を通じて任意のゲート信号線に印加するこ
とができ、またゲート信号発生手段は液晶表示装置に作
製された薄膜トランジスタ素子をオン状態に保持する電
圧または同期的にオン状態とオフ状態にする電圧を発生
することができ、かつ前記トランジスタをオン状態にす
る電圧・オン状態を保持する時間および周期時間を可変
できる機能をもっている。ソース信号発生手段14が発生
する信号はソース信号線との接続手段8を通じて任意の
ソース信号線に印加することができ、またソース信号発
生手段14は一定電圧または複数の一定電圧を周期的にく
りかえす信号を発生させることができ、かつ前記電圧の
大きさおよび周期を可変できる機能をもっている。また
ソース信号発生手段14が発生する信号はゲート信号発生
手段13が発生する信号と同期をとることが可能である。
以上のように接続手段8、9は信号発生手段13、14から
出力される信号を液晶表示装置の任意の信号線に伝達す
るためのもので、アナログスイッチ、プローバ、リレー
スイッチ等あるいはこれらの組み合わせ等が該当する。
以上のように構成された液晶表示装置の検査装置につい
てその動作を説明する。
まず、ゲート・ドレイン間短絡欠陥の検出について説明
する。第2図はゲート・ドレイン間短絡欠陥の検出を説
明するためのブロック図であり、薄膜トランジスタ素子
T21にゲート・ドレイン間短絡部15が発生している。第
2図においてスイッチS12のみを閉じて液晶を光が十分
に透過する状態に保つことができる大きさの信号をゲー
ト信号発生手段からゲート信号線X2に印加した場合を考
える。もし薄膜トランジスタ素子に欠陥がなければゲー
ト信号線X2に接続されている絵素は非点燈状態である。
しかしゲート信号線X2に接続されている薄膜トランジス
タ素子T21にゲート・ドレイン間短絡があるため絵素コ
ンデンサC21には短絡部15を通じて信号が加わり絵素は
点燈状態となる。前記点燈状態となった絵素を光学的検
出手段12で検出すれば薄膜トランジスタ素子T21に欠陥
が発生していることがわかる。
また薄膜トランジスタ素子T21の欠陥状態を検出するに
は次のようにすればよい。前記欠陥状態とは、短絡欠陥
部分に抵抗値をもっている場合であり、非常に高抵抗の
場合は、薄膜トランジスタ素子は正常動作をすることが
でき、完全短絡の場合は異常となる。しかし、高抵抗の
場合たとえば数キロオームから1メガオームの短絡の場
合、絵素の表示状態が多少異常となる。近年、点欠陥・
線欠陥数が減少するにつれ、上記の高抵抗の短絡も検出
し、その状態を測定し、プロセスを改善していくことが
必要となりつつある。これはTFTアレイ作製プロセスの
トラブルにより薄膜トランジスタ素子を構成する絶縁膜
に微細なピンホールが生じ電気的導通が生じている場合
などにおこると考えられる。この欠陥状態を検出するに
はスイッチS12とスイッチS21を閉じ、第6(a)図に示す
ようなゲート信号をゲート信号発生手段13からソース信
号をソース信号発生手段から発生させる。第6図におい
てaをトランジスタをオンする時間bを信号周期時間と
する。前記のような短絡欠陥がある場合、ゲートが閉じ
られている時間つまりb−aの時間に絵素コンデンサち
充電された電荷を放電してしまう。ゆえに絵素は点燈と
消燈をくりかえす状態つまり点滅状態となる。しかしゲ
ートを開く時間aを長くまたは周期時間bを短くするこ
とにより絵素を点燈状態にすることが絵素コンデンサの
容量と短絡部の抵抗との時定数により可能である。前記
点燈状態となるときを光学的検出手段12で検出し、その
ときのaおよびbの値から欠陥状態を知ることができ
る。
次にソース・ドレイン間短絡の検出について説明する。
第3図はソース・ドレイン間陥落欠陥の検出を説明する
ためのブロック図であり、薄膜トランジスタ素子T12
ソース・ドレイン間短絡部16が発生している。第3図に
おいてスイッチS22のみを閉じて液晶を光が十分に透過
する状態に保つことができる大きさの信号をソース信号
発生手段14からソース信号線Y2に印加した場合を考え
る。もし薄膜トランジスタ素子に欠陥がなければソース
信号線Y2に接続されている絵素は非点燈状態である。し
かしソース信号線Y2に接続されている薄膜トランジスタ
素子T21にソース・ドレイン間短絡があるため絵素コン
デンサC12には短絡部16を通じて信号が加わり絵素は点
燈状態となる。前記点燈状態となった絵素を光学的検出
手段12で検出すれば薄膜トランジスタ素子T12に欠陥が
発生していることがわかる。
また薄膜トランジスタ素子T12の欠陥状態を検出するに
は次のようにすればよい。第3図においてスイッチS11
とスイッチS22を閉じ、第6(b)図に示すようなゲート信
号をゲート信号発生手段13からソース信号をソース信号
発生手段14から同期をとりながら発生させ、印加する。
前記のような短絡欠陥がある場合、ソース信号電圧が低
電圧時、絵素コンデンサに充電された電荷を放電してし
まう。ゆえに絵素は点燈と消燈をくりかえす状態とな
る。しかしトランジスタをオンする時間aを長くまたは
周期時間bを短くすることにより絵素を点燈状態にする
ことが可能である。この点燈状態となるときを光学的検
出手段12で検出し、そのときのaおよびbの値から欠陥
状態を知ることができる。以上はaおよびbを可変させ
るとしたがソース信号電圧あるいはゲート信号電圧の大
きさを変化させても絵素コンデンサへの充電量を変化さ
せることができるため、前記電圧の大きさからも欠陥状
態を知ることができることは明らかである。
次に絵素コンデンサ・ゲート信号線間短絡欠陥の検出に
ついて説明する。第4図は絵素コンデンサ・ゲート信号
線間短絡欠陥の検出を説明するためのブロック図であ
り、絵素コンデンサC11とゲート信号線X2に短絡欠陥が
発生している。第4図においてスイッチS12のみを閉じ
て液晶を光が十分に透過する状態に保つことができる大
きさの信号をゲート信号発生手段からゲート信号線X2
印加した場合を考える。もし短絡欠陥がなければ絵素は
非点燈状態である。しかし短絡部17があるため絵素コン
デンサC11には信号が加わり絵素は点燈状態となる。前
記点燈状態となった絵素を光学的検出手段12で検出すれ
ば絵素コンデンサC11・ゲート信号線X2間に短絡欠陥が
発生していることを検出できる。
次に絵素コンデンサ・ソース信号線間短絡欠陥の検出に
ついて説明する。第5図は絵素コンデンサ・ソース信号
線間短絡欠陥の検出を説明するためのブロック図であ
り、絵素コンデンサC11とソース信号線Y2に短絡欠陥が
発生している。第5図においてスイッチS22のみを閉じ
て液晶を光を十分に透過する状態に保つことができる大
きさの信号をソース信号発生手段からソース信号線Y2
印加した場合を考える。もし短絡欠陥がなければ絵素は
非点燈状態である。しかし短絡部分18があるため絵素コ
ンデンサC11には信号が加わり絵素は点燈状態となる。
前記点燈状態となった絵素を光学的検出手段12で検出す
れば絵素コンデンサC11・ソース信号線Y2間に短絡欠陥
が発生していることがわかる。
次に正常薄膜トランジスタ素子の特性を検査する方法に
ついて第1図と第6(a)図を用いて説明する。たとえば
薄膜トランジスタ素子T22の特性を検査するためにはス
イッチS12を閉じ、第6(a)図のゲート信号をゲート信号
線X2に印加する。かつスイッチS22を閉じ、第6(b)図の
ソース信号をソース信号線Y2に印加する。すると絵素コ
ンデンサC22に電荷が充電され、絵素は点燈状態とな
る。次に第6(a)図のトランジスタをオンする時間aを
短くまたは周期時間bを長くしていけば絵素はしだいに
点滅状態となるから、前記状態を光学的検出手段で検出
すれば薄膜トランジスタ素子の特性を検査することがで
きる。
なお本実施例ではトランジスタaまたは周期時間bを変
化させるとしたが、ゲート電圧あるいはソース電圧を変
化させても絵素コンデンサへの充電量を可変させること
ができるから薄膜トランジスタ素子の特性を検査できる
ことは明らかである。
発明の効果 以上のように本発明はテストプローブを用いず、非接触
で液晶表示装置を検査できるため、従来の液晶表示装置
の検査装置のように薄膜トランジスタ素子などの表面を
全く損傷するおそれがなく、かつテストプローブを移動
手段など機械的駆動手段をもたないため非常に高速に検
査をおこなうことができる。その上、液晶表示装置を点
燈させて検査をさせるものであるから、液晶表示装置を
最終製品あるいは最終製品に近い状態で検査をおこなう
ことができ、その効果は大である。
【図面の簡単な説明】
第1図は本発明の一実施例の液晶表示装置の検査装置の
ブロック図、第2図,第3図,第4図,第5図は本発明
の検査装置を用いて液晶表示装置の検査を説明するため
のブロック図、第6図はゲート信号、ソース信号のタイ
ミングチァート図、第7図はTFTアレイを用いた液晶表
示装置の一部等価回路図、第8図は従来の一実施例の液
晶表示装置の検査装置のブロック図である。 1……薄膜トランジスタ素子、2……絵素コンデンサ、
3……ゲート信号線、4……ソース信号線、5……液晶
表示装置、8……ソース信号線との接続手段、9……ゲ
ート信号線との接続手段、10……抵抗値測定手段、11…
…テストプローブ位置決め手段、12……光学的検出手
段、13……ゲート信号発生手段、14……ソース信号発生
手段、19……テストプローブ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−175937(JP,A) 特開 昭55−4034(JP,A) 実開 昭54−176379(JP,U)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】アクティブマトリックス型液晶表示装置の
    検査装置にあって、前記表示装置の任意のゲート信号線
    と電気的に接続をとる第1の接続手段と、前記表示装置
    の任意のソース信号線と電気的に接続をとる第2の接続
    手段と、任意の絵素状態を光学的に検出する検出手段
    と、前記表示装置のスイッチング素子をオン状態および
    オフ状態にする第1の信号を発生するゲート信号発生手
    段と、周期的あるいは一定値の第2の信号を発生するソ
    ース信号発生手段とを具備し、ゲート信号発生手段は第
    1の接続手段を介して前記ゲート信号線に第1の信号を
    印加できるように構成され、ソース信号発生手段は第2
    の接続手段を介して前記ソース信号線に第2の信号を印
    加できるように構成され、第1の信号と第2の信号のう
    ち少なくとも一方の信号による絵素の表示状態を前記検
    出手段で検出することを特徴とする液晶表示装置の検査
    装置。
JP62014526A 1987-01-23 1987-01-23 液晶表示装置の検査装置 Expired - Lifetime JPH0726993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62014526A JPH0726993B2 (ja) 1987-01-23 1987-01-23 液晶表示装置の検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62014526A JPH0726993B2 (ja) 1987-01-23 1987-01-23 液晶表示装置の検査装置

Publications (2)

Publication Number Publication Date
JPS63182578A JPS63182578A (ja) 1988-07-27
JPH0726993B2 true JPH0726993B2 (ja) 1995-03-29

Family

ID=11863567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62014526A Expired - Lifetime JPH0726993B2 (ja) 1987-01-23 1987-01-23 液晶表示装置の検査装置

Country Status (1)

Country Link
JP (1) JPH0726993B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2502699B2 (ja) * 1988-08-22 1996-05-29 松下電器産業株式会社 液晶表示パネルの製造方法
JPH088459Y2 (ja) * 1989-04-14 1996-03-06 カシオ計算機株式会社 液晶表示パネルの欠陥検査装置
DE69330669T2 (de) * 1992-11-25 2002-07-04 Sharp Kk Verfahren und Vorrichtung zum Prüfen eines Substrates mit aktiver Matrix
JP2685425B2 (ja) * 1994-09-30 1997-12-03 株式会社東芝 液晶素子評価方法
JP2744221B2 (ja) * 1996-05-16 1998-04-28 株式会社東芝 液晶素子評価方法および評価装置
JP4862697B2 (ja) * 2007-03-08 2012-01-25 パナソニック株式会社 スイッチ装置

Also Published As

Publication number Publication date
JPS63182578A (ja) 1988-07-27

Similar Documents

Publication Publication Date Title
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
KR101706930B1 (ko) 트랜지스터 어레이의 개선된 테스트 방법 및 시스템
US5550484A (en) Apparatus and method for inspecting thin film transistor
JPH0726993B2 (ja) 液晶表示装置の検査装置
JP2506840B2 (ja) アクティブマトリックスアレイの検査方法
JPH1184420A (ja) 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
US20070139069A1 (en) Method and apparatus for testing a liquid crystal cell
JPH0627494A (ja) 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置
CN104090393A (zh) 一种液晶盒晶体管电性测试方法
JPH0792647B2 (ja) 液晶表示装置の欠陥検出方法
JPS6244717A (ja) 表示装置
JPH0511000A (ja) アクテイブマトリツクスアレイ検査装置
JPH07287247A (ja) アクティブマトリクス基板の検査方法
JPH07104712A (ja) アクティブマトリクスアレイ検査装置
JP2629213B2 (ja) アクティブマトリックスアレイの検査方法および検査装置
JP3439038B2 (ja) 液晶ディスプレイ基板の検査方法及び装置
JP3266502B2 (ja) 液晶表示装置の検査方法
JP3121038B2 (ja) Lcd基板上のtft画素の検査方法及び検査装置
JPH0769676B2 (ja) アクティブマトリックスアレイおよびその検査方法
JP2506807B2 (ja) アクティブマトリックスアレイの製造方法
JP2002040075A (ja) アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法
JP3191898B2 (ja) 薄膜トランジスタアレイの検査方法
JP2000214423A (ja) 液晶表示装置の検査方法および検査装置
JP3163397B2 (ja) マトリクス電極の電気特性検査方法及びその装置
JPH0590373A (ja) 薄膜トランジスタの特性検査装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term