JP2502699B2 - 液晶表示パネルの製造方法 - Google Patents
液晶表示パネルの製造方法Info
- Publication number
- JP2502699B2 JP2502699B2 JP20762088A JP20762088A JP2502699B2 JP 2502699 B2 JP2502699 B2 JP 2502699B2 JP 20762088 A JP20762088 A JP 20762088A JP 20762088 A JP20762088 A JP 20762088A JP 2502699 B2 JP2502699 B2 JP 2502699B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gate
- driving
- source
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はアクティブマトリックス型液晶表示装置に用
いる液晶表示パネルの製造方法に関するものである。
いる液晶表示パネルの製造方法に関するものである。
従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数
が増え、従来から用いられている単純マトリックス型液
晶表示装置では表示コントラストや応答速度が低下する
ため、各絵素にスイッチング素子を配置したアクティブ
マトリックス型液晶表示装置が利用されつつある。しか
しながら前記液晶表示装置に用いるアクティブマトリッ
クスアレイには数万個以上の薄膜トランジスタ（以後TF
Tと呼ぶ）を形成する必要がある。したがってすべての
アクティブマトリックスアレイを無欠陥で作製すること
は困難であり、現在の技術ではアクティブマトリックス
アレイ上に形成されたTFTを検査し、良否を判別する必
要がある。そこで容易にアクティブマトリックスアレイ
を検査することのできる液晶表示パネルの製造方法が待
ち望まれていた。
が増え、従来から用いられている単純マトリックス型液
晶表示装置では表示コントラストや応答速度が低下する
ため、各絵素にスイッチング素子を配置したアクティブ
マトリックス型液晶表示装置が利用されつつある。しか
しながら前記液晶表示装置に用いるアクティブマトリッ
クスアレイには数万個以上の薄膜トランジスタ（以後TF
Tと呼ぶ）を形成する必要がある。したがってすべての
アクティブマトリックスアレイを無欠陥で作製すること
は困難であり、現在の技術ではアクティブマトリックス
アレイ上に形成されたTFTを検査し、良否を判別する必
要がある。そこで容易にアクティブマトリックスアレイ
を検査することのできる液晶表示パネルの製造方法が待
ち望まれていた。
以下、従来の液晶表示パネルの製造方法について説明
する。
する。
第５図（ａ）（ｂ）は液晶表示パネルの製造工程中の
一状態での平面図およびAA′線での断面図である。第５
図において１はガラスなどの絶縁基板、２はアクティブ
マトリックスアレイのゲート信号線を駆動するためのIC
（以後ゲート駆動用ICと呼ぶ。）積載部、３はアクティ
ブマトリックスアレイのソース信号線を駆動するための
IC（以後ソース駆動用ICと呼ぶ。）積載部、４はITOな
どからなる透明電極などが形成された対向電極基板、５
は封止樹脂、６は液晶表示パネルの表示領域、7,8は液
晶を配向させるための配向膜、９は液晶である。なお図
面において偏光板など説明に不要な箇所は省略してあ
り、また一部拡大あるいは縮小した部分が存在する。ま
た同一番号・同一記号の箇所は同一内容あるいは同一構
成の部分である。以上のことは以下の図面においても同
様である。
一状態での平面図およびAA′線での断面図である。第５
図において１はガラスなどの絶縁基板、２はアクティブ
マトリックスアレイのゲート信号線を駆動するためのIC
（以後ゲート駆動用ICと呼ぶ。）積載部、３はアクティ
ブマトリックスアレイのソース信号線を駆動するための
IC（以後ソース駆動用ICと呼ぶ。）積載部、４はITOな
どからなる透明電極などが形成された対向電極基板、５
は封止樹脂、６は液晶表示パネルの表示領域、7,8は液
晶を配向させるための配向膜、９は液晶である。なお図
面において偏光板など説明に不要な箇所は省略してあ
り、また一部拡大あるいは縮小した部分が存在する。ま
た同一番号・同一記号の箇所は同一内容あるいは同一構
成の部分である。以上のことは以下の図面においても同
様である。
また第６図は第５図のアで示す点線内の一部拡大平面
図、第７図は第５図のイで示す点線内の一部拡大平面
図、第８図は第５図の表示領域６の一部拡大平面図であ
る。ただし第８図においては特に図面の作図を容易にす
るため対向電極基板などを省略している。第６図から第
８図において、10は絶縁基板１上にゲート駆動用IC（図
示せず。）の端子電極と接続するために形成された端子
電極（以後、IC接続端子電極と呼ぶ。）、11は絶縁基板
１上に形成されたソース信号線、12は絶縁基板１上に形
成されたゲート信号線、13はゲート駆動用IC（図示せ
ず）を制御する信号を伝達するための信号線（以後、ゲ
ートIC制御信号線と呼ぶ。）、14はソース駆動用IC（図
示せず。）のIC接続端子電極、15はソース駆動用IC（図
示せず）を制御する信号を伝達するための信号線（以
後、ソースIC制御信号線と呼ぶ）、16はゲート信号線12
とソース信号線11の交点近傍に形成されたスイッチング
素子としてのTFT、17は絵素電極である。
図、第７図は第５図のイで示す点線内の一部拡大平面
図、第８図は第５図の表示領域６の一部拡大平面図であ
る。ただし第８図においては特に図面の作図を容易にす
るため対向電極基板などを省略している。第６図から第
８図において、10は絶縁基板１上にゲート駆動用IC（図
示せず。）の端子電極と接続するために形成された端子
電極（以後、IC接続端子電極と呼ぶ。）、11は絶縁基板
１上に形成されたソース信号線、12は絶縁基板１上に形
成されたゲート信号線、13はゲート駆動用IC（図示せ
ず）を制御する信号を伝達するための信号線（以後、ゲ
ートIC制御信号線と呼ぶ。）、14はソース駆動用IC（図
示せず。）のIC接続端子電極、15はソース駆動用IC（図
示せず）を制御する信号を伝達するための信号線（以
後、ソースIC制御信号線と呼ぶ）、16はゲート信号線12
とソース信号線11の交点近傍に形成されたスイッチング
素子としてのTFT、17は絵素電極である。
以下、従来の液晶表示パネルの製造方法について図面
を参照しながら説明する。
を参照しながら説明する。
まず、第１工程にて、TFTなどが形成された絶縁基板
１に配向膜７などを形成し、次にITOなどの透明電極お
よび配向膜８などが形成された対向電極基板４を取り付
ける。同時に絶縁基板１と対向電極基板４間に液晶膜厚
を規定するスペーサ（図示せず）を散布し、また封止樹
脂５により前記基板の周辺部を封止する。次に前記基板
１と４間に液晶を注入・封止する。以上の第１工程終了
後の液晶表示パネルの平面図を示したものが第６図であ
る。
１に配向膜７などを形成し、次にITOなどの透明電極お
よび配向膜８などが形成された対向電極基板４を取り付
ける。同時に絶縁基板１と対向電極基板４間に液晶膜厚
を規定するスペーサ（図示せず）を散布し、また封止樹
脂５により前記基板の周辺部を封止する。次に前記基板
１と４間に液晶を注入・封止する。以上の第１工程終了
後の液晶表示パネルの平面図を示したものが第６図であ
る。
次に第２工程について第９図を用い説明する。第２工
程は前記第１工程まで終了した液晶表示パネルの良否を
判定する検査工程である。第９図は第２工程である液晶
表示パネルの検査工程を説明するための説明図である。
第９図において、G1−G4はゲート信号線、S1−S4はソー
ス信号線、T11−T44はTFT、P11−P44は絵素電極、R1−R
4は電圧の有無を検出するためのピックアップ抵抗、18
は対向電極基板、19,20は信号線と接続するためのプロ
ーブ、21はゲート信号線に電圧を印加するための電圧印
加手段、22はピックアップ抵抗の両端に発生する電圧を
検出するための電圧検出手段、23はTFTのT32に発生した
ゲート・ドレイン間短絡欠陥である。検査方法として
は、まずゲート信号線G1にプローブ19を圧接し、ゲート
信号線に電圧を印加する。次にプローブ20をソース信号
線S1から順に圧接していき、ピックアップ抵抗R1−R4に
電圧が発生していないかを検査する。次にプローブ19を
ゲート信号線G2に圧接し、ゲート信号線G2に電圧を印加
し、同様にプローブ20をソース信号線S1から順に圧接し
ていき、ピックアップ抵抗R1−R4に電圧が発生していな
いかを検査する。以上の動作を順次繰りかえすことによ
り第２工程である検査をおこなう。以上の方法により、
ゲート・ドレイン短絡欠陥23はプローブ19をゲート信号
線G3、プローブ20をソース信号線S2にそれぞれ圧接した
とき、ゲート信号線G3に印加された電圧によりTFTのT32
が動作状態（以後、オン状態と呼ぶ。逆に動作していな
い状態をオフ状態と呼ぶ。）となるためゲート信号線G3
→ゲート・ドレイン短絡欠陥23→T32のドレイン→T32の
ソース→ソース→ソース信号線S2→ピックアップ抵抗R2
なる経路が発生ごとにより検出することができる。
程は前記第１工程まで終了した液晶表示パネルの良否を
判定する検査工程である。第９図は第２工程である液晶
表示パネルの検査工程を説明するための説明図である。
第９図において、G1−G4はゲート信号線、S1−S4はソー
ス信号線、T11−T44はTFT、P11−P44は絵素電極、R1−R
4は電圧の有無を検出するためのピックアップ抵抗、18
は対向電極基板、19,20は信号線と接続するためのプロ
ーブ、21はゲート信号線に電圧を印加するための電圧印
加手段、22はピックアップ抵抗の両端に発生する電圧を
検出するための電圧検出手段、23はTFTのT32に発生した
ゲート・ドレイン間短絡欠陥である。検査方法として
は、まずゲート信号線G1にプローブ19を圧接し、ゲート
信号線に電圧を印加する。次にプローブ20をソース信号
線S1から順に圧接していき、ピックアップ抵抗R1−R4に
電圧が発生していないかを検査する。次にプローブ19を
ゲート信号線G2に圧接し、ゲート信号線G2に電圧を印加
し、同様にプローブ20をソース信号線S1から順に圧接し
ていき、ピックアップ抵抗R1−R4に電圧が発生していな
いかを検査する。以上の動作を順次繰りかえすことによ
り第２工程である検査をおこなう。以上の方法により、
ゲート・ドレイン短絡欠陥23はプローブ19をゲート信号
線G3、プローブ20をソース信号線S2にそれぞれ圧接した
とき、ゲート信号線G3に印加された電圧によりTFTのT32
が動作状態（以後、オン状態と呼ぶ。逆に動作していな
い状態をオフ状態と呼ぶ。）となるためゲート信号線G3
→ゲート・ドレイン短絡欠陥23→T32のドレイン→T32の
ソース→ソース→ソース信号線S2→ピックアップ抵抗R2
なる経路が発生ごとにより検出することができる。
次に第３工程について説明する。第３工程では第２工
程で良品と判定された液晶表示パネルにゲート駆動用IC
およびソース駆動用ICを絶縁基板１上のIC接続端子電極
に接続する。
程で良品と判定された液晶表示パネルにゲート駆動用IC
およびソース駆動用ICを絶縁基板１上のIC接続端子電極
に接続する。
以上の第１から第３工程により液晶表示パネルは完成
する。
する。
発明が解決しようとする課題 近年、液晶表示パネルの信号線の間隔は200μｍ以下
の微小化の傾向にあり、また信号線の本数は数百本以上
と増加の傾向にある。したがって、従来の液晶表示パネ
ルの製造方法の第二工程では、プローブ19,20を各信号
線に圧接する際に非常な困難がともなう。前述の困難と
は以下に示す事である。まず第１に液晶表示パネルの信
号線の間隔が微小になってきているため、信号線の先端
に形成されるプローブ圧接用パットが150μｍ角程度あ
るいはそれ以下と微小になってきていることがあげられ
る。したがって、プローブを正確に位置決めする必要が
ある。前記位置決めのためには高度の位置決め装置を用
いる必要があるため装置コストが高くつく。また、位置
決めに長時間を要するという問題点があった。第２に液
晶表示パネルの信号線本数が増大してきているため、プ
ローブに圧接および位置決め回数が増大してきているこ
とがあげられる。またTFTのソース・ドレインの短絡欠
陥を検出するためには、プローブの一方を絵素電極に圧
接する必要がある。したがってすべてのTFTの良否を検
査しようとすると膨大な時間を要する。
の微小化の傾向にあり、また信号線の本数は数百本以上
と増加の傾向にある。したがって、従来の液晶表示パネ
ルの製造方法の第二工程では、プローブ19,20を各信号
線に圧接する際に非常な困難がともなう。前述の困難と
は以下に示す事である。まず第１に液晶表示パネルの信
号線の間隔が微小になってきているため、信号線の先端
に形成されるプローブ圧接用パットが150μｍ角程度あ
るいはそれ以下と微小になってきていることがあげられ
る。したがって、プローブを正確に位置決めする必要が
ある。前記位置決めのためには高度の位置決め装置を用
いる必要があるため装置コストが高くつく。また、位置
決めに長時間を要するという問題点があった。第２に液
晶表示パネルの信号線本数が増大してきているため、プ
ローブに圧接および位置決め回数が増大してきているこ
とがあげられる。またTFTのソース・ドレインの短絡欠
陥を検出するためには、プローブの一方を絵素電極に圧
接する必要がある。したがってすべてのTFTの良否を検
査しようとすると膨大な時間を要する。
以上の理由により従来の液晶表示パネルの製造方法で
は、第２工程に膨大な時間と製造コストがかかる。した
がって、ほとんど第２工程はおこなわず、液晶表示パネ
ルの完成後、前記パネルに映像を表示させて表示状態か
らパネルの良・不良を判定していた。しかしパネルの完
成後、不良と判定された場合、装着したソースおよびゲ
ート駆動用ICとパネルをともにすてざるをえず、製造コ
ストが増大するという問題点があった。
は、第２工程に膨大な時間と製造コストがかかる。した
がって、ほとんど第２工程はおこなわず、液晶表示パネ
ルの完成後、前記パネルに映像を表示させて表示状態か
らパネルの良・不良を判定していた。しかしパネルの完
成後、不良と判定された場合、装着したソースおよびゲ
ート駆動用ICとパネルをともにすてざるをえず、製造コ
ストが増大するという問題点があった。
課題を解決するための手段 上記課題を解決するため、第１の本発明の液晶表示パ
ネルの製造方法は、 ゲート駆動用ICの端子電極とソース駆動用ICの端子電
極うち少なくとも一方の端子電極と、前記第１の基板上
の信号線とを、導電性接着剤を介して接続する第１の工
程と、前記導電性接着剤を加熱して仮硬化状態にする第
２の工程と、前記接続した駆動用ICを動作させて、前記
ゲート信号線と前記ソース信号線のうち少なくとも一方
に信号を印加し、異常表示を行う絵素を光検出手段で検
出する第３の工程と、前記導電性接着剤を加熱して本硬
化させる第４の工程からなることを特徴とするものであ
り、 第２の本発明の液晶表示パネルの製造方法は、 ゲート駆動用ICの端子電極の突起電極とソース駆動用
ICの端子電極の突起電極うち少なくとも一方の突起電極
上に導電性接着材を転写する第１の工程と、前記導電性
接着剤を転写された突起電極と前記基板上の信号線と
を、前記導電性接着剤を介して電気的に接続する第２の
工程と、前記接続した駆動用ICを動作させて、前記ゲー
ト信号線と前記ソース信号線のうち少なくとも一方に信
号を印加し、異常表示を行う画素を光検出手段で検出す
る第３の工程と、前記導電性接着剤を本硬化させる第４
の工程からなることを特徴とするものであり、 第３の本発明の液晶表示パネルの製造方法は、 ゲート駆動用ICの端子電極の突起電極とソース駆動用
ICの端子電極の突起電極うち少なくとも一方の突起電極
上に導電性接着材を転写する第１の工程と、前記導電性
接着剤を転写された突起電極と前記基板上の信号線と
を、前記導電性接着剤を介して接続する第２の工程と、
前記導電性接着剤を加熱して仮硬化状態にする第３の工
程と、前記接続した駆動用ICを動作させて、前記ゲート
信号線と前記ソース信号線のうち少なくとも一方に信号
を印加し、異常表示を行う画素を光検出手段で検出する
第４の工程と、前記導電性接着剤を加熱して本硬化させ
る第５の工程からなることを特徴とするものであり、 第４の本発明の液晶表示パネルの製造方法は、 ゲート駆動用ICの突起電極とソース駆動用ICの突起電
極の突起電極上に導電性接着材を転写する第１の工程
と、前記ソース駆動用ICの突起電極と前記基板上のソー
ス信号線とを、前記ゲート駆動用ICの突起電極と前記基
板上のゲート信号線とを、前記導電性接着剤を介して接
続する第２の工程と、前記導電性接着剤を加熱して仮硬
化状態にする第３の工程と、ゲート駆動用ICから前記ス
イッチング素子をオフ状態にする信号を前記ゲート信号
線に印加し、ソース駆動用ICからの液晶の光透過状態を
変化できる信号を前記ソース信号線に印加し、前記信号
の印加により光透過状態となる絵素を光検出手段で検出
する第４の工程と、前記導電性接着剤を加熱して本硬化
させる第５の工程からなることを特徴とするものであ
る。
ネルの製造方法は、 ゲート駆動用ICの端子電極とソース駆動用ICの端子電
極うち少なくとも一方の端子電極と、前記第１の基板上
の信号線とを、導電性接着剤を介して接続する第１の工
程と、前記導電性接着剤を加熱して仮硬化状態にする第
２の工程と、前記接続した駆動用ICを動作させて、前記
ゲート信号線と前記ソース信号線のうち少なくとも一方
に信号を印加し、異常表示を行う絵素を光検出手段で検
出する第３の工程と、前記導電性接着剤を加熱して本硬
化させる第４の工程からなることを特徴とするものであ
り、 第２の本発明の液晶表示パネルの製造方法は、 ゲート駆動用ICの端子電極の突起電極とソース駆動用
ICの端子電極の突起電極うち少なくとも一方の突起電極
上に導電性接着材を転写する第１の工程と、前記導電性
接着剤を転写された突起電極と前記基板上の信号線と
を、前記導電性接着剤を介して電気的に接続する第２の
工程と、前記接続した駆動用ICを動作させて、前記ゲー
ト信号線と前記ソース信号線のうち少なくとも一方に信
号を印加し、異常表示を行う画素を光検出手段で検出す
る第３の工程と、前記導電性接着剤を本硬化させる第４
の工程からなることを特徴とするものであり、 第３の本発明の液晶表示パネルの製造方法は、 ゲート駆動用ICの端子電極の突起電極とソース駆動用
ICの端子電極の突起電極うち少なくとも一方の突起電極
上に導電性接着材を転写する第１の工程と、前記導電性
接着剤を転写された突起電極と前記基板上の信号線と
を、前記導電性接着剤を介して接続する第２の工程と、
前記導電性接着剤を加熱して仮硬化状態にする第３の工
程と、前記接続した駆動用ICを動作させて、前記ゲート
信号線と前記ソース信号線のうち少なくとも一方に信号
を印加し、異常表示を行う画素を光検出手段で検出する
第４の工程と、前記導電性接着剤を加熱して本硬化させ
る第５の工程からなることを特徴とするものであり、 第４の本発明の液晶表示パネルの製造方法は、 ゲート駆動用ICの突起電極とソース駆動用ICの突起電
極の突起電極上に導電性接着材を転写する第１の工程
と、前記ソース駆動用ICの突起電極と前記基板上のソー
ス信号線とを、前記ゲート駆動用ICの突起電極と前記基
板上のゲート信号線とを、前記導電性接着剤を介して接
続する第２の工程と、前記導電性接着剤を加熱して仮硬
化状態にする第３の工程と、ゲート駆動用ICから前記ス
イッチング素子をオフ状態にする信号を前記ゲート信号
線に印加し、ソース駆動用ICからの液晶の光透過状態を
変化できる信号を前記ソース信号線に印加し、前記信号
の印加により光透過状態となる絵素を光検出手段で検出
する第４の工程と、前記導電性接着剤を加熱して本硬化
させる第５の工程からなることを特徴とするものであ
る。
作用 本発明では、パネル形成後、駆動用ICを積載し、前記
ICを動作させることによりゲート・ソース信号線に信号
を印加する。したがって、信号線にプローブを圧接する
必要がない。また駆動用ICから信号線に印加する信号は
高速に変化させることができるため、前記パネルの検査
時間および検査装置のコストを大幅に減少させることが
できる。
ICを動作させることによりゲート・ソース信号線に信号
を印加する。したがって、信号線にプローブを圧接する
必要がない。また駆動用ICから信号線に印加する信号は
高速に変化させることができるため、前記パネルの検査
時間および検査装置のコストを大幅に減少させることが
できる。
実施例 以下本発明の液晶表示パネルの製造方法の一実施例に
ついて図面を参照しながら説明する。
ついて図面を参照しながら説明する。
まず第１工程は従来の液晶表示パネルの製造方法と同
一である。
一である。
以下、第２工程について説明する。第１図および第２
図は第２工程を行なっている液晶表示パネルの一部拡大
平面図である。なお第２工程は液晶表示パネルの検査工
程であり、第１図は第５図のアの点線内の部分、第２図
は第５図のイの点線内の部分を示している。第２工程に
おいて、第１図に示すようにIC接続端子電極10にゲート
駆動用IC24を積載する。また第２図に示すようにIC接続
端子電極14にはソース駆動用IC25を積載する。IC接続端
子電極10と接続されるゲート駆動用ICおよびIC接続端子
電極14と接続されるソース駆動用ICの端子電極（図示せ
ず。以後IC端子電極と呼ぶ。）上にはメッキ技術または
ネイルヘッドボンディンズの技術を用いて、数μｍから
100μｍの高さのAuからなる突起電極（図示せず）が形
成されている。また前記突起電極上には数十μｍの導電
性接合層が形成されている。前記導電性接合層は接着剤
としてエポキシ系，フィノール系等を主剤として、Ag,A
u,Ni,C,SnO2などのフレークを混ぜたものであり、転写
等の技術で形成される。IC接続端子電極とIC端子電極と
は前記突起電極および導電性接合層を介して電極的に接
続される。特にフェノール系樹脂は常温で硬化が進行し
ないため、本発明の方法に用いることが好ましい。以上
のようにガラス基板などに半導体チップを直接積載する
技術をガラスオンチップ技術（以後COG技術とよぶ。）
という。絶縁基板１に駆動用IC24,25を装着後、導電性
接合層に熱を印加し、前記接合層を仮硬化状態にする。
前記仮硬化状態とは、本硬化状態がIC接続端子電極とIC
端子電極間の導電性接合層が硬化し、ゲート駆動用ICが
永久装着され前記端子電極間の抵抗値が500mΩ以下と低
いのに対し、駆動用IC24,25がわずかな振動などで位置
ずれがおこさないが、容易に取りはずすことができる状
態をいう。仮硬化のための温度は電気オーブンなどを用
い、100℃以内の温度で１分程度加熱しておこなう。ま
た、仮硬化状態では前記端子電極間の抵抗は数10Ω程度
あるのが通常であるが、検査工程では駆動用ICの動作速
度は10K Hz以下とゆっくりであるため、入力抵抗でICが
誤動作するという問題は生じない。
図は第２工程を行なっている液晶表示パネルの一部拡大
平面図である。なお第２工程は液晶表示パネルの検査工
程であり、第１図は第５図のアの点線内の部分、第２図
は第５図のイの点線内の部分を示している。第２工程に
おいて、第１図に示すようにIC接続端子電極10にゲート
駆動用IC24を積載する。また第２図に示すようにIC接続
端子電極14にはソース駆動用IC25を積載する。IC接続端
子電極10と接続されるゲート駆動用ICおよびIC接続端子
電極14と接続されるソース駆動用ICの端子電極（図示せ
ず。以後IC端子電極と呼ぶ。）上にはメッキ技術または
ネイルヘッドボンディンズの技術を用いて、数μｍから
100μｍの高さのAuからなる突起電極（図示せず）が形
成されている。また前記突起電極上には数十μｍの導電
性接合層が形成されている。前記導電性接合層は接着剤
としてエポキシ系，フィノール系等を主剤として、Ag,A
u,Ni,C,SnO2などのフレークを混ぜたものであり、転写
等の技術で形成される。IC接続端子電極とIC端子電極と
は前記突起電極および導電性接合層を介して電極的に接
続される。特にフェノール系樹脂は常温で硬化が進行し
ないため、本発明の方法に用いることが好ましい。以上
のようにガラス基板などに半導体チップを直接積載する
技術をガラスオンチップ技術（以後COG技術とよぶ。）
という。絶縁基板１に駆動用IC24,25を装着後、導電性
接合層に熱を印加し、前記接合層を仮硬化状態にする。
前記仮硬化状態とは、本硬化状態がIC接続端子電極とIC
端子電極間の導電性接合層が硬化し、ゲート駆動用ICが
永久装着され前記端子電極間の抵抗値が500mΩ以下と低
いのに対し、駆動用IC24,25がわずかな振動などで位置
ずれがおこさないが、容易に取りはずすことができる状
態をいう。仮硬化のための温度は電気オーブンなどを用
い、100℃以内の温度で１分程度加熱しておこなう。ま
た、仮硬化状態では前記端子電極間の抵抗は数10Ω程度
あるのが通常であるが、検査工程では駆動用ICの動作速
度は10K Hz以下とゆっくりであるため、入力抵抗でICが
誤動作するという問題は生じない。
第３図は本発明の液晶表示パネルの製造方法の第２工
程の検査工程を説明するための説明図である。におい
て、27はTFTのT33に発生したソース・ドレイン短絡欠
陥、26は光検出手段であり、具体的にはCCDカメラある
いはホトセンサなどが該当する。
程の検査工程を説明するための説明図である。におい
て、27はTFTのT33に発生したソース・ドレイン短絡欠
陥、26は光検出手段であり、具体的にはCCDカメラある
いはホトセンサなどが該当する。
以下検査方法について説明する。まずゲート駆動用IC
を動作させ、すべてのゲート信号線にTFTをオフ状態に
する信号（以後、オフ電圧と呼ぶ。逆にTETをオン状態
にする信号をオン電圧と呼ぶ。）を印加する。このとき
ソース駆動用IC25からは信号は印加しない。次にゲート
信号線G1のみに第４図に示す矩形波形の信号を印加する
とともに光検出手段26によりTFTの絵素電極P11から順に
P14までの液晶の光透過状態つまり絵素電極への電圧印
加状態を測定する。T11からT14までのすべてのTFTに欠
陥が生じていなければ、ソース信号線には信号が印加さ
れておらず、たとえTFTのゲートがオン状態となっても
絵素電極には信号が印加されない。ゆえに絵素電極上の
液晶の配向が変化することはなく、光検出手段26には液
晶表示パネルのたとえば裏面から入射する透過光は検出
されない。次に今度はゲート信号線G2のみに第４図に示
す矩形波形を印加し、同様に光検出手段26でTFTの絵素
電極P21から順にP24上の液晶の光透過状態を測定する。
以上の動作をすべてのゲート信号線に対しておこなう。
第３図に示す液晶表示パネルはゲート・ドレイン短絡欠
陥23つまりピンホールが発生しているため、印加され、
前記絵素電極P22上の液晶の配向を変化させる。したが
って光検出手段26に絵素電極P22を透過した光が検出さ
れる。つまり異常表示の画素を検出することができる。
なお、表示状態はノーマリホワイト表示では黒表示に、
ノーマリブラック表示では白表示になる。
を動作させ、すべてのゲート信号線にTFTをオフ状態に
する信号（以後、オフ電圧と呼ぶ。逆にTETをオン状態
にする信号をオン電圧と呼ぶ。）を印加する。このとき
ソース駆動用IC25からは信号は印加しない。次にゲート
信号線G1のみに第４図に示す矩形波形の信号を印加する
とともに光検出手段26によりTFTの絵素電極P11から順に
P14までの液晶の光透過状態つまり絵素電極への電圧印
加状態を測定する。T11からT14までのすべてのTFTに欠
陥が生じていなければ、ソース信号線には信号が印加さ
れておらず、たとえTFTのゲートがオン状態となっても
絵素電極には信号が印加されない。ゆえに絵素電極上の
液晶の配向が変化することはなく、光検出手段26には液
晶表示パネルのたとえば裏面から入射する透過光は検出
されない。次に今度はゲート信号線G2のみに第４図に示
す矩形波形を印加し、同様に光検出手段26でTFTの絵素
電極P21から順にP24上の液晶の光透過状態を測定する。
以上の動作をすべてのゲート信号線に対しておこなう。
第３図に示す液晶表示パネルはゲート・ドレイン短絡欠
陥23つまりピンホールが発生しているため、印加され、
前記絵素電極P22上の液晶の配向を変化させる。したが
って光検出手段26に絵素電極P22を透過した光が検出さ
れる。つまり異常表示の画素を検出することができる。
なお、表示状態はノーマリホワイト表示では黒表示に、
ノーマリブラック表示では白表示になる。
次にすべてのゲート信号線にTFTをオフ状態にする信
号を印加する。またソース駆動用IC25を動作させ、ソー
ス信号線S1に第４図に示す矩形波を印加する。前記状態
時に光検出手段26によりTFTの絵素電極P11から順にP41
までの液晶の光透過状態を測定する。T11からT14までの
すべてのTFTに欠陥が生じていなければ、各TFTのゲート
はオフ状態であるため、絵素電極には信号が印加されな
い。ゆえに絵素電極上の液晶の配向が変化することはな
く、光検出手段26には液晶表示パネルの裏面から入射す
る透過光は検出されない。次に今度はソース信号線S2に
ソース駆動用IC25から第４図に示す矩形波形を印加し、
同様に光検出手段26でTFTの絵素電極P12から順にP42上
の液晶の光透過状態を測定する。異常の動作をすべての
ソース信号線に対しておこなう。第３図に示す液晶表示
パネルはソース・ドレイン短絡欠陥27が発生しているた
め、ソース信号線S3に信号を印加すると直接絵素電極P
33に前記信号が印加され、前記絵素電極P33上の液晶の
配向を変化させる。したがって光検出手段26に絵素電極
P33を透過した光が検出される。
号を印加する。またソース駆動用IC25を動作させ、ソー
ス信号線S1に第４図に示す矩形波を印加する。前記状態
時に光検出手段26によりTFTの絵素電極P11から順にP41
までの液晶の光透過状態を測定する。T11からT14までの
すべてのTFTに欠陥が生じていなければ、各TFTのゲート
はオフ状態であるため、絵素電極には信号が印加されな
い。ゆえに絵素電極上の液晶の配向が変化することはな
く、光検出手段26には液晶表示パネルの裏面から入射す
る透過光は検出されない。次に今度はソース信号線S2に
ソース駆動用IC25から第４図に示す矩形波形を印加し、
同様に光検出手段26でTFTの絵素電極P12から順にP42上
の液晶の光透過状態を測定する。異常の動作をすべての
ソース信号線に対しておこなう。第３図に示す液晶表示
パネルはソース・ドレイン短絡欠陥27が発生しているた
め、ソース信号線S3に信号を印加すると直接絵素電極P
33に前記信号が印加され、前記絵素電極P33上の液晶の
配向を変化させる。したがって光検出手段26に絵素電極
P33を透過した光が検出される。
異常のように仮接続された駆動用ICを動作させ、液晶
表示パネルの検査をおこなう。
表示パネルの検査をおこなう。
次に本発明の液晶表示パネルの製造方法の第３工程に
ついて説明する。第３工程は第２工程で良品と判定され
た液晶表示パネルに対して行う。なお第２工程で絵素欠
陥が多く不良と判定された液晶表示パネルは仮接続され
ていた駆動用ICを取りはずし、液晶表示パネルは廃棄さ
れ、前記駆動用ICは再使用される。
ついて説明する。第３工程は第２工程で良品と判定され
た液晶表示パネルに対して行う。なお第２工程で絵素欠
陥が多く不良と判定された液晶表示パネルは仮接続され
ていた駆動用ICを取りはずし、液晶表示パネルは廃棄さ
れ、前記駆動用ICは再使用される。
第３工程では、電気オーブン・ヒートコラムを用い、
200度以内の温度で10分間以内加熱しておこなう。前記
加熱により、駆動用ICの導電性接合層を本硬化させ、前
記駆動用ICは基板に完全接続される。異常の工程を経て
液晶表示パネルは完成する。
200度以内の温度で10分間以内加熱しておこなう。前記
加熱により、駆動用ICの導電性接合層を本硬化させ、前
記駆動用ICは基板に完全接続される。異常の工程を経て
液晶表示パネルは完成する。
なお、本発明の実施例において、導電性接合層を仮硬
化させるとしたが、第２工程において、絶縁基板１など
に振動を与えることがなく、駆動用IC24,25に位置ずれ
が生じないときは、仮硬化させる必要がないことは明ら
かである。また、駆動用IC24,25が低価格で、パネルが
不良のとき絶縁基板１といっしょに廃棄しても問題ない
ときは、第２工程で駆動用ICの導電性接合層を本硬化さ
せてもよい。
化させるとしたが、第２工程において、絶縁基板１など
に振動を与えることがなく、駆動用IC24,25に位置ずれ
が生じないときは、仮硬化させる必要がないことは明ら
かである。また、駆動用IC24,25が低価格で、パネルが
不良のとき絶縁基板１といっしょに廃棄しても問題ない
ときは、第２工程で駆動用ICの導電性接合層を本硬化さ
せてもよい。
また、駆動用ICはTETが形成された基板に積載すると
したが、これに限るものでなく、TFTなどのスイッチン
グ素子の信号線に信号を印加できる部位であればよいこ
とは明らかである。
したが、これに限るものでなく、TFTなどのスイッチン
グ素子の信号線に信号を印加できる部位であればよいこ
とは明らかである。
また、駆動用ICはCOG技術で積載するとしたがこれに
限定するものではなく、信号線に容易に信号を印加でき
るようにかつ容易にICを取りはずしができる技術であれ
ばよいことは明らかである。
限定するものではなく、信号線に容易に信号を印加でき
るようにかつ容易にICを取りはずしができる技術であれ
ばよいことは明らかである。
また駆動用ICはソース駆動用ICおよびゲート駆動用IC
を両方とも基板に仮接続して液晶表示パネルの検査をお
こなうとしたが、これに限るものではなく、たとえば、
ソース駆動用ICを積載し、TFTのソース・ドレイン短絡
欠陥の検出検査をおこなったのち、ゲート駆動用ICを積
載してもよいことは明らかである。
を両方とも基板に仮接続して液晶表示パネルの検査をお
こなうとしたが、これに限るものではなく、たとえば、
ソース駆動用ICを積載し、TFTのソース・ドレイン短絡
欠陥の検出検査をおこなったのち、ゲート駆動用ICを積
載してもよいことは明らかである。
発明の効果 本発明の液晶表示パネルの製造方法は、駆動用ICをパ
ネルに仮接続し、検査工程をおこなうものである。した
がって、前記パネルの良否検査を前記パネルの信号線に
プローブを圧接することなしに行なうことができる。ま
た微細間隔で形成されたすべての信号線に所定電圧を印
加することができるから、すべての信号線にプローブを
圧接したのち同様の効果が得られ、かつ前記所定電圧は
電気的に切り換え可能であるから、高速かつ精度のよい
検査をおこなうことができる。また検査工程でパネルが
不良である場合は、装着した駆動用ICは仮接続状態であ
るので、取りはずして再使用することが可能である。し
たがって液晶表示パネルの製造コストを大幅に低減させ
ることができる。
ネルに仮接続し、検査工程をおこなうものである。した
がって、前記パネルの良否検査を前記パネルの信号線に
プローブを圧接することなしに行なうことができる。ま
た微細間隔で形成されたすべての信号線に所定電圧を印
加することができるから、すべての信号線にプローブを
圧接したのち同様の効果が得られ、かつ前記所定電圧は
電気的に切り換え可能であるから、高速かつ精度のよい
検査をおこなうことができる。また検査工程でパネルが
不良である場合は、装着した駆動用ICは仮接続状態であ
るので、取りはずして再使用することが可能である。し
たがって液晶表示パネルの製造コストを大幅に低減させ
ることができる。
第１図および第２図は本発明の液晶表示パネルの製造方
法を説明するための液晶表示パネルの一部拡大平面図、
第３図は本発明の液晶表示パネルの製造方法の検査工程
を説明するための説明図、第４図は印加信号の波形図、
第５図は液晶表示パネルの平面図および断面図、第６
図，第７図および第８図は第５図の一部拡大平面図、第
９図は従来の液晶表示の検査工程を説明するための説明
図である。 １……絶縁基板、２……ゲート駆動用IC積載部、３……
ソース駆動用IC積載部、４……対向電極基板、５……封
止樹脂、６……表示領域、7,8……配向膜、９……液
晶、10,14……IC接続端子電極、11……ソース信号線、1
2……ゲート信号線、13……ゲートIC制御信号線、15…
…ソースIC制御信号線、16……TFT、17……絵素電極、1
8……対向電極基板、19,20……プローブ、21……電圧印
加手段、22……電圧検出手段、23……ゲート・ドレイン
短絡欠陥、24……ゲート駆動用IC、25……ソース駆動用
IC、26……光検出手段、27……ソース・ドレイン短絡欠
陥、G1〜G4……ゲート信号線、S1〜S4……ソース信号
線、R1−R4……ピックアップ抵抗。
法を説明するための液晶表示パネルの一部拡大平面図、
第３図は本発明の液晶表示パネルの製造方法の検査工程
を説明するための説明図、第４図は印加信号の波形図、
第５図は液晶表示パネルの平面図および断面図、第６
図，第７図および第８図は第５図の一部拡大平面図、第
９図は従来の液晶表示の検査工程を説明するための説明
図である。 １……絶縁基板、２……ゲート駆動用IC積載部、３……
ソース駆動用IC積載部、４……対向電極基板、５……封
止樹脂、６……表示領域、7,8……配向膜、９……液
晶、10,14……IC接続端子電極、11……ソース信号線、1
2……ゲート信号線、13……ゲートIC制御信号線、15…
…ソースIC制御信号線、16……TFT、17……絵素電極、1
8……対向電極基板、19,20……プローブ、21……電圧印
加手段、22……電圧検出手段、23……ゲート・ドレイン
短絡欠陥、24……ゲート駆動用IC、25……ソース駆動用
IC、26……光検出手段、27……ソース・ドレイン短絡欠
陥、G1〜G4……ゲート信号線、S1〜S4……ソース信号
線、R1−R4……ピックアップ抵抗。
Claims (4)
- 【請求項１】アクティブマトリックス型液晶表示パネル
の製造方法であって、 ゲート信号線とソース信号線とが形成された第１の基板
と対向電極が形成された第２の基板間に液晶が注入され
た液晶表示パネルと、ゲート駆動用ICと、ソース駆動用
ICを準備し、 前記ゲート駆動用ICの端子電極と前記ソース駆動用ICの
端子電極うち少なくとも一方の端子電極と、前記第１の
基板上の信号線とを、導電性接着剤を介して接続する第
１の工程と、 前記導電性接着剤を加熱して仮硬化状態にする第２の工
程と、 前記接続した駆動用ICを動作させて、前記ゲート信号線
と前記ソース信号線のうち少なくとも一方に信号を印加
し、異常表示を行う絵素を光検出手段で検出する第３の
工程と、 前記導電性接着剤を加熱して本硬化させる第４の工程か
らなることを特徴とする液晶表示パネルの製造方法。 - 【請求項２】アクティブマトリックス型液晶表示パネル
の製造方法であって、 ゲート信号線とソース信号線とが形成された第１の基板
と対向電極が形成された第２の基板間に液晶が注入され
た液晶表示パネルと、端子電極に突起電極が形成された
ゲート駆動用ICと、端子電極に突起電極が形成されたソ
ース駆動用ICを準備し、 前記ゲート駆動用ICの端子電極の突起電極と前記ソース
駆動用ICの端子電極の突起電極うち少なくとも一方の突
起電極上に導電性接着材を転写する第１の工程と、 前記導電性接着剤を転写された突起電極と前記基板上の
信号線とを、前記導電性接着剤を介して電気的に接続す
る第２の工程と、 前記接続した駆動用ICを動作させて、前記ゲート信号線
と前記ソース信号線のうち少なくとも一方に信号を印加
し、異常表示を行う画素を光検出手段で検出する第３の
工程と、 前記導電性接着剤を本硬化させる第４の工程からなるこ
とを特徴とする液晶表示パネルの製造方法。 - 【請求項３】アクティブマトリックス型液晶表示パネル
の製造方法であって、 ゲート信号線とソース信号線とが形成された第１の基板
と対向電極が形成された第２の基板間に液晶が注入され
た液晶表示パネルと、端子電極に突起電極が形成された
ゲート駆動用ICと、端子電極に突起電極が形成されたソ
ース駆動用ICを準備し、 前記ゲート駆動用ICの端子電極の突起電極と前記ソース
駆動用ICの端子電極の突起電極うち少なくとも一方の突
起電極上に導電性接着材を転写する第１の工程と、 前記導電性接着剤を転写された突起電極と前記基板上の
信号線とを、前記導電性接着剤を介して接続する第２の
工程と、 前記導電性接着剤を加熱して仮硬化状態にする第３の工
程と、 前記接続した駆動用ICを動作させて、前記ゲート信号線
と前記ソース信号線のうち少なくとも一方に信号を印加
し、異常表示を行う画素を光検出手段で検出する第４の
工程と、 前記導電性接着剤を加熱して本硬化させる第５の工程か
らなることを特徴とする液晶表示パネルの製造方法。 - 【請求項４】アクティブマトリックス型液晶表示パネル
の製造方法であって、 ゲート信号線とソース信号線と前記ゲート信号線および
ソース信号線に接続されたスイッチング素子とが形成さ
れた第１の基板と対向電極が形成された第２の基板間に
液晶が注入された液晶表示パネルと、端子電極に突起電
極が形成されたゲート駆動用ICと、端子電極に突起電極
が形成されたソース駆動用ICを準備し、 前記ゲート駆動用ICの突起電極と前記ソース駆動用ICの
突起電極の突起電極上に導電性接着材を転写する第１の
工程と、 前記ソース駆動用ICの突起電極と前記基板上のソース信
号線とを、前記ゲート駆動用ICの突起電極と前記基板上
のゲート信号線とを、前記導電性接着剤を介して接続す
る第２の工程と、 前記導電性接着剤を加熱して仮硬化状態にする第３の工
程と、 ゲート駆動用ICから前記スイッチング素子をオフ状態に
する信号を前記ゲート信号線に印加し、ソース駆動用IC
からの液晶の光透過状態を変化できる信号を前記ソース
信号線に印加し、前記信号の印加により光透過状態とな
る絵素を光検出手段で検出する第４の工程と、 前記導電性接着剤を加熱して本硬化させる第５の工程か
らなることを特徴とする液晶表示パネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20762088A JP2502699B2 (ja) | 1988-08-22 | 1988-08-22 | 液晶表示パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20762088A JP2502699B2 (ja) | 1988-08-22 | 1988-08-22 | 液晶表示パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0255336A JPH0255336A (ja) | 1990-02-23 |
| JP2502699B2 true JP2502699B2 (ja) | 1996-05-29 |
Family
ID=16542811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20762088A Expired - Fee Related JP2502699B2 (ja) | 1988-08-22 | 1988-08-22 | 液晶表示パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502699B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014079095A1 (zh) * | 2012-11-20 | 2014-05-30 | 深圳市华星光电技术有限公司 | 液晶面板的测试装置及方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823612B2 (ja) * | 1977-06-29 | 1983-05-16 | エプソン株式会社 | 液晶パネルの製造方法 |
| JPS6243138A (ja) * | 1985-08-21 | 1987-02-25 | Seiko Instr & Electronics Ltd | 液晶表示装置のｉｃ実装構造 |
| JPS62170935A (ja) * | 1986-01-24 | 1987-07-28 | Fuji Electric Co Ltd | アクチブマトリクス液晶表示装置の製造方法 |
| JPS62120780U (ja) * | 1986-01-24 | 1987-07-31 | ||
| JPH0726993B2 (ja) * | 1987-01-23 | 1995-03-29 | 松下電器産業株式会社 | 液晶表示装置の検査装置 |
-
1988
- 1988-08-22 JP JP20762088A patent/JP2502699B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014079095A1 (zh) * | 2012-11-20 | 2014-05-30 | 深圳市华星光电技术有限公司 | 液晶面板的测试装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0255336A (ja) | 1990-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI283763B (en) | Method of manufacturing liquid crystal display panels | |
| US7535522B2 (en) | Liquid crystal display and method of inspecting the same | |
| US6777973B2 (en) | Liquid crystal display device and its testing method | |
| US7403257B2 (en) | Liquid crystal display device and inspecting method of bonding state between liquid crystal display panel and drive IC | |
| KR100909417B1 (ko) | 액정표시패널의 검사용 패드 구조 | |
| JP2001166327A (ja) | 素子基板装置、その製造方法及びそれを備えた電気光学装置 | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| JPH11231329A (ja) | 電気光学装置 | |
| JP2502699B2 (ja) | 液晶表示パネルの製造方法 | |
| JPH095381A (ja) | 液晶パネルと駆動回路素子の接続検査方法 | |
| JP2002217237A (ja) | 平面表示装置 | |
| JPH07113724B2 (ja) | 液晶表示パネルの製造方法 | |
| JP3087730B2 (ja) | 液晶表示装置の製造方法 | |
| US6961081B2 (en) | Positioning and inspecting system and method using same | |
| JP2001005016A (ja) | 液晶装置及びその検査方法 | |
| JP3095733B2 (ja) | 表示パネル及びその製造方法 | |
| JP4370788B2 (ja) | 電気光学装置の製造方法 | |
| JPH09113562A (ja) | 液晶マトリックス表示パネルの検査方法 | |
| JPH11168214A (ja) | 液晶電気光学装置及びその作製方法 | |
| KR100979382B1 (ko) | 지그 및 이를 이용한 전압 인가 방법 | |
| JP2000031202A (ja) | 半導体装置の実装体及び半導体装置の実装方法 | |
| JP2558755B2 (ja) | 液晶表示パネル用セグメントドライブｉｃ | |
| JPH0812355B2 (ja) | 液晶表示パネルの製造方法 | |
| JP2001249345A (ja) | 液晶表示装置及びその製造方法 | |
| KR100697376B1 (ko) | 액정표시패널의 테스트장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |