JPH07113724B2

JPH07113724B2 - 液晶表示パネルの製造方法

Info

Publication number: JPH07113724B2
Application number: JP15325388A
Authority: JP
Inventors: 博司高原; 均野田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-06-21
Filing date: 1988-06-21
Publication date: 1995-12-06
Anticipated expiration: 2010-12-06
Also published as: JPH024229A

Description

【発明の詳細な説明】産業上の利用分野本発明はアクティブマトリックス型液晶表示装置に用い
る液晶表示パネル製造方法に関するものである。

従来の技術近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では表示コントラストや応答速度が低下するた
め、各絵素にスイッチング素子を配置したアクティブマ
トリックス型液晶表示装置が利用されつつある。しかし
ながら前記液晶表示装置に用いるアクティブマトリック
スアレイには数万個以上の薄膜トランジスタ（以後TFT
と呼ぶ）を形成する必要がある。したがってすべてのア
クティブマトリックスアレイを無欠陥で作製することは
困難であり、現在の技術ではアクティブマトリックスア
レイ上に形成されたTFTを検査し、良否を判別する必要
がある。そこで容易にアクティブマトリックスアレイを
検査することのできる液晶表示パネルの製造方法が待ち
望まれていた。

以下、従来の液晶表示パネルの製造方法について説明す
る。

第６図（ａ），（ｂ）は液晶表示パネルの完成後の平面
図およびAA′線での断面図である。第６図において１は
ガラスなどの絶縁基板、２はアクティブマトリックスア
レイのゲート信号線を駆動するためのIC（以後ゲート駆
動用ICと呼ぶ。）積載部、３はアクティブマトリックス
アレイのソース信号線を駆動するためのIC（以後ソース
駆動用ICと呼ぶ。）積載部、４は透明電極などが形成さ
れた対向電極基板、５は封止樹脂、６は液晶表示パネル
の表示領域、7,8は液晶を配向させるための配向膜、９
は液晶である。なお図面において説明に不要な箇所は省
略してあり、また一部拡大あるいは縮小した部分が存在
する。また同一番号・同一記号の箇所は同一内容あるい
は同一構成の部分である。以上のことは以下の図面にお
いても同様である。

また第７図は第６図のアで示す点線内の一部拡大平面
図、第８図は第６図のイで示す点線内の一部拡大平面
図、第９図は第６図の表面領域６の一部拡大平面図であ
る。ただし第９図においては特に図面の作図を容易にす
るため対向電極基板などを省略している。第７図から第
９図において、10は絶縁基板１上にゲート信号線に信号
を印加するためのIC（図示せず。）の端子電極と接続す
るために形成された端子電極（以後、IC接続端子電極と
呼ぶ。）、11は絶縁基板１上に形成されたゲート信号
線、12は絶縁基板１上に形成されたソース信号線、28は
ゲート駆動用IC（図示せず）を制御する信号を伝達する
ための信号線（以後、ゲートIC制御信号線と呼ぶ。）、
13はソース信号線に信号を印加するためのIC（図示せ
ず。）のIC接続端子電極、15はゲート信号線11とソース
信号線12の交点近傍に形成されたスイッチング素子とし
ての薄膜トランジスタ（以後、TFTと呼ぶ。）、29は絵
素電極である。

以下、従来の液晶表示パネルの製造方法について図面を
参照しながら説明する。

まず、第１工程にて、TFTなどが形成された絶縁基板１
に配向膜７等を形成し、次にITOなどの透明電極および
配向膜８などが形成された対向電極基板４を取り付け
る。同時に絶縁基板１と対向電極基板４間に液晶膜厚を
規定するスペーサ（図示せず）を散布し、また封止樹脂
５により前記基板の周辺部を封止する。次に前記基板１
と４間に液晶を注入・封止する。以上の第１工程終了後
の液晶表示パネルの平面図を示したものが第６図であ
る。

次に第２工程について第10図を用い説明する。第２工程
は前記第１工程まで終了した液晶表示パネルの良否を判
定する検査工程である。第10図は第２工程である液晶表
示パネルの検査工程を説明するための説明図である。第
10図において、G₁−G₄はゲート信号線、S₁−S₄はソース
信号線、T₁₁−T₄₄はTFT、P₁₁−P₄₄は絵素電極、R₁−R₄
は電圧の有無を検出するためのピックアップ抵抗、17,1
9は信号線と接続するためのプローブ、18はゲート信号
線に電圧を印加するための電圧印加手段、20はピックア
ップ抵抗の両端に発生する電圧を検出するための電圧検
出手段、23はTFTのT₃₂に発生したゲート・ドレイン間短
絡欠陥、24はゲート信号線G₂とソース信号線S₄の交点に
発生した短絡（以後、クロスショートと呼ぶ。）であ
る。検査方法としては、まずゲート信号線G₁にプローブ
17を圧接し、ゲート信号線に電圧を印加する。次にプロ
ーブ19をソース信号線S₁から順に圧接していき、ピック
アップ抵抗R₁−R₄に電圧が発生していないかを検査す
る。次にプローブ17をゲート信号線G₂に圧接し、ゲート
信号線G₂に電圧を印加し同様にプローブ19をソース信号
線S₁から順に圧接していき、ピックアップ抵抗R₁−R₄に
電圧が発生していないかを検査する。以上の動作を順次
繰りかえすことにより第２工程である検査をおこなう。
第10図に示す液晶表示パネルでは、クロスショート24が
発生しているため、プローブ17をゲート信号線G₂に圧接
し、プローブ19をソース信号線S₄に圧接したときピック
アップ抵抗R₄に電圧が発生する。したがってクロスショ
ート24を検査することができる。またゲート・ドレイン
短絡欠陥23はプローブ17をゲート信号線G₃、プローブ19
を信号線S₂にそれぞれ圧接したとき、ゲート信号線G₃に
印加された電圧によりTFTのT₃₂が動作状態（以後、オン
状態と呼ぶ。逆に動作していない状態をオフ状態と呼
ぶ。）となる。したがってゲート信号線G₃→ゲート・ド
レイン短絡欠陥23→T₃₂のドレイン→T₃₂のソース→ソー
ス信号線S₂→ピックアップ抵抗R₂になる経路が発生する
ことにより、短絡欠陥23を検査することができる。な
お、クロスショートとゲート・ドレイン短絡欠陥の判別
はピックアップ抵抗に発生する電圧がクロスショートの
方が大きいことから判別することができる。

次に第３工程について説明する。第３工程では第２工程
で良品と判定された液晶表示パネルにゲート駆動用ICお
よびソース駆動用ICを絶縁基板１上のIC接続端子電極に
接続する。

以上の第１から第３工程により液晶表示パネルは完成す
る。

発明が解決しようとする課題近年、液晶表示パネルの信号線の間隔は200μｍ以下の
微小化の傾向にあり、また信号線の本数は数百本以上と
増加の傾向にある。したがって、従来の液晶表示パネル
の製造方法の第二工程では、プローブ17,19を各信号線
に圧接する際に非常な困難がともなう。前述の困難とは
以下に示す事である。まず第１に液晶表示パネルの信号
線の間隔が微小になってきているため、信号線の先端に
形成されるプローブ圧接用パットが150μｍ角程度ある
いはそれ以下と微小になってきていることがあげられ
る。したがって、プローブを正確に位置決めする必要が
ある。前記位置決めのためには高度の位置決めの装置を
用いる必要があるため装置コストが高くつく。また、位
置決めに長時間を要するという問題点があった。第２に
液晶表示パネルの信号線本数が増大してきているため、
プローブの圧接および位置決め回数が増大してきている
ことがあげられる。したがってすべてのTFTの良否およ
びすべての信号線のクロスショートを検査しようとする
と膨大な時間を要する。

以上の理由により従来の液晶表示パネルの製造方法では
第２工程に膨大な時間と製造コストがかかる。したがっ
て、ほとんど第２工程はおこなわれず、液晶表示パネル
の完成後、前記パネルに映像を表示させて表示状態から
パネルの良・不良を判定していた。しかし、パネルの完
成後、不良と判定された場合、装着したソースおよびゲ
ート駆動用ICとパネルをともにすてざるをえず、製造コ
ストが増大するという問題点があった。

課題を解決するための手段上記課題を解決するため本発明の液晶表示パネルの製造
方法は、TFTが形成された絶縁基板に対向電極基板を貼
りあわせ、貼りあわされた前記２枚の基板間に液晶を注
入し、封止することによりパネル化を行なう第１の工程
と、前記パネルにゲート駆動用ICを積載し、前記ICを動
作させ、順次ゲート信号線にTFTを動作状態にする信号
を印加するとともに、ソース信号線に出力される信号を
検出し、前記パネルの良否を判定する第２の工程と、第
２の工程終了後、前記パネルにソース駆動用ICを積載す
る第３の工程を行なうというものである。

作用本発明では、パネル形成後、ゲート駆動用ICを積載し、
前記ICを動作させることによりゲート信号線に信号を印
加する。したがって、ゲート信号線にプローブを圧接す
る必要がない。ゆえにプローブはソース信号線に圧接す
るだけですみ、またゲート駆動用ICからゲート信号線に
印加する信号は高速に変化させることができるため、前
記パネルの検査時間および検査装置のコストを大幅に減
少させることができる。

実施例以下本発明の液晶表示パネルの製造方法の一実施例につ
いて図面を参照しながら説明する。

まず第１工程は従来の液晶表示パネルの製造方法と同一
である。

以下、第２工程について説明する。第１図および第２図
は第２工程を行っている液晶表示パネルの一部拡大平面
図である。なお第２工程は液晶表示パネルの検査工程で
あり、第１図は第６図のアの点線内の部分、第２図は第
６図のイの点線内の部分を示している。第２工程におい
て、第１図に示すようにIC接続端子電極10にゲート駆動
用IC21を装着する。また第２図に示すようにIC接続端子
電極13にはソース駆動用ICは装着せず、前記IC接続端子
電極13にはプローブなどの接続手段を圧接するために用
いる。IC接続端子電極10と接続されるゲート駆動用ICの
端子電極（図示せず。以後IC端子電極と呼ぶ。）上には
メッキ技術またはネイルヘッドボンディンズの技術を用
いて、数μｍから100μｍの高さのA_uからなる突起電極
（図示せず）が形成されている。また前記突起電極上に
は数十μｍの導電性接合層を形成されている。前記導電
性接合層は、接着剤としてエポキシ系、フィノール系等
を主剤として、A_g・A_u・N_i・Ｃ・S_nO₂などのフレークを
混ぜたものであり、転写等の技術で形成される。IC接続
端子電極とIC端子電極とは前記突起電極および導電性接
合層を介して電極的に接続される。特にフェノール系樹
脂は常温で硬化が進行しないため、本発明の方法に用い
ることが好ましい。以上のよううにガラス基板などに半
導体チップを直接積載する技術をガラスオンチップ技術
（以後COG技術と呼ぶ。）という。絶縁基板１にゲート
駆動用IC21を装着後、導電性接合層に熱を印加し、前記
接合層を仮硬化状態にする。前記仮硬化状態とは、本硬
化状態がIC接続端子電極とIC端子電極間の導電性接合が
硬化し、ゲート駆動用ICが永久装着され前記端子電極間
の抵抗値が500mΩ以下と低いのに対し、ゲート駆動用IC
がわずかな振動などで位置ずれがおこさないが、容易に
取りはずすことができる状態をいう。また、仮硬化状態
では前記端子電極間の抵抗は数10Ω程度あるのが通常で
あるが、検査工程ではゲート駆動用ICの動作速度は10kH
z以下とゆっくりであるため、入力抵抗でICが誤動作を
おこなうなどという問題は生じない。

第３図および第４図は本発明の液晶表示パネルの製造方
法の第２工程の検査工程を説明するための説明図であ
る。第３図は一絵素電極にTFTが一個の場合、第４図は
一絵素電極にTFTが２個の場合である。第３図および第
４図において、PS₁〜PS₅およびQS₂・QS₄はプローブなど
の接続手段、22は信号を検出するための信号検出手段、
SS₁−SS₅およびUS₂・US₄はリレーなどで構成し、任意の
ソース信号線と信号検出手段22と接続するための選択手
段、26は信号を印加するための信号印加手段、25はTFT
のTM₂₂に発生したソース・ドレイン短絡欠陥である。

まず第３図に示す一絵素にTFTが１個の場合の第２工程
について説明する。まず接続手段PS₁−PS₄をソース信号
線端に形成されたIC接続端子電極に圧接する。つぎにゲ
ート駆動用IC21を動作させ、ゲート信号線G₁のみにTFT
をオン状態にする。信号（以後、オン電圧と呼ぶ。）を
印加し、他のゲート信号線にはTFTをオフ状態にする電
圧（以後、オフ電圧と呼ぶ。）を印加する。ここではオ
ン電圧を正電圧、オフ電圧を負電圧として説明する。次
に順次選択手段SS₁からSS₄まで選択的に閉じていき、各
ソース信号線に出力電圧がないか信号検出手段22で測定
する。次にゲート信号線G₂のみにオン電圧を印加し、他
のゲート信号線にはオフ電圧を印加する。そして同じよ
うに選択手段SS₁からSS₄まで選択的に閉じていき各ソー
ス信号線に出力電圧がないかどうか信号検出手段22で測
定する。以上の動作を順次くりかえすことにより、液晶
表示パネルの検査をおこなうことができる。第３図に示
す液晶表示パネルは、ゲート・ドレイン短絡欠陥23が発
生しているため、ゲート信号線G₂にオン電圧を印加し、
選択手段SS₂を閉じたさい、ゲート信号線G₂→ゲート・
ドレイン短絡欠陥→T₂₂のドレイン→T₂₂のソース→ソー
ス信号線S₂→選択手段SS₂なる経路が発生することによ
り、短絡欠陥23を検出することがきる。またクロスショ
ート24は選択手段SS₃を閉じ、ゲート信号線G₃にオン電
圧を印加したとき正電圧が、ゲート信号線G₃にオフ電圧
を印加したとき負電圧が信号検出手段22に検出されるた
め、検出することができる。

次に第４図を用いて、一絵素電極にTFTが２個形成され
た場合について説明する。特に第４図のように２個のTF
Tが形成された場合は、すべてゲート信号線にオン電圧
またはオフ電圧を印加する必要がある。前述の理由は各
TFTに電圧が印加されずフローティング状態となると、
各TFTがどんな状態になるかわからず、正確な検査がお
こなわれないためである。したがって、ゲート駆動用IC
21により、すべてのゲート信号線を一度に制御できるこ
とは効果が大きい。

まず駆動用IC21を動作させ、ゲート信号線G₁のみにオン
電圧を印加し、他のゲート信号線にはオフ電圧を印加す
る。その時順次選択手段SS₁からSS₅まで選択的に閉じて
いき各ソース信号線に出力電圧がないか信号検出手段22
で測定する。以上の動作を第３図の場合と同じようにす
べてのゲート信号線に対しておこなう。第４図の場合ゲ
ート信号線G₄にオン電圧を印加し、選択手段SS₃を閉じ
たときTFTのTM₃₃に短絡欠陥23が発生かつ動作状態であ
るため、ゲート信号線G₄→短絡欠陥23→TM₃₃ドレイン→
TM₃₃ソース→ソース信号線S₃→PS₃→SS₃→信号検出手段
21なる電流経路が生じるため、TFTのTM₃₃に欠陥が発生
していることを検出できる。次にTFTのソース・ドレイ
ン間短絡欠陥の検出方法について説明する。まず駆動用
IC21を動作させ、ゲート信号線G₁のみにオン電圧を印加
し、他のゲート信号線にはオフ電圧を印加する。次に選
択手段US₂およびUS₄を閉じ、ソース信号線S₂およびS₄に
信号印加手段26からの電圧を印加する。次に選択手段SS
₁，SS₂，SS₅を順次選択的に閉じていき、各ソース信号
線S₁，S₃，S₅に出力電圧がないか信号検出手段22で測定
する。次にゲート信号線G₂のみにオン電圧を印加し、前
述の動作を行う。以上の動作をすべてのゲート信号線に
対して行う。今第４図ではTFTのTM₂₂にソース・ドレイ
ン間短絡欠陥25が発生しているため、ゲート信号線G₂に
オン電圧を印加し、TFTのTS₂₂を動作状態にし、かつ選
択手段SS₃₃を閉じたとき、信号印加手段22→US₂→QS₂→
ソース信号線S₂→短絡欠陥25→P₂₂→TFTのTS₂₂→ソース
信号線S₃→PS₃→SS₃→信号検出手段22なる電流経路が生
じるため、TFTのTM₂₂に短絡欠陥が発生していることを
検出できる。以上のようにして駆動用IC21を用いて液晶
表示パネルの検査をおこなう。次に本発明の液晶表示パ
ネルの製造方法の第３工程について説明する。第３工程
では第２工程で良品と判定された液晶表示パネルに対し
て行う。第２工程で不良と判定された液晶表示パネルは
仮接続されたゲート駆動用ICをとりはずされ、再使用さ
れる。まず、IC接続端子電極13にソース駆動用ICを装置
する。なお前記ICはゲート信号用ICとソース信号線に信
号を印加するという差異以外は突起電極および導電性接
合層が形成されている点などほとんど同一構成である。
次に電気オーブン・ヒートコラムなどの方法を用い、ゲ
ートおよびソース駆動用ICの導電性接合層を本硬化させ
液晶表示パネルは完成する。

なお、本発明の実施例において、導電性接合層を仮硬化
させるとしたが、第２工程において、絶縁基板１などに
振動などを与えることがなく、ゲート駆動用IC21に位置
ずれが生じないときは、仮硬化させる必要がないことは
明らかである。また、ゲート駆動用IC21の低価格で、パ
ネルが不良のとき絶縁基板１といっしょにすてても問題
ないときは、第２工程のゲート駆動用ICを装着時に本硬
化させてもよい。

また、本発明の実施例において、すべてのソース信号線
にプローブを圧接して検査工程をおこなうように表現し
たが、これに限定するものではなく、たとえば10本のプ
ローブを一かつしてソース信号線に圧接し、順次隣接し
たソース信号線の組に圧接していってもよい。

また、ゲート駆動用ICはTFTが形成された基板に積載す
るとしたが、これに限るものでなく、TFTなどのスイッ
チング素子の信号線に信号を印加できる部位であればよ
いことは明かである。たとえば、駆動用ICが積載された
基板をフレキシブル基板などを用いて、TFTが形成され
た基板に接続してもよい。

また、駆動用ICはCOG技術で積載するとしたがこれに限
定するものではなく、信号線に容易に信号を印加できる
ようにかつ容易にICを取りはずしができる技術であれば
よいことは明らかである。

発明の効果本発明の液晶表示パネルの製造方法は、ゲート駆動用IC
をパネルに装着し、検査工程をおこなうものである。し
たがって、前記パネルの良否検査を前記パネルのゲート
信号線にプローブを圧接することなしに行うことができ
る。また微細間隔で形成されたすべてのゲート信号線に
所定電圧を印加することができるから、すべてのゲート
信号線にプローブを圧接したのと同様の効果が得られ、
かつ前記所定電圧は電気的に切り換え可能であるから、
高速かつ精度のよい検査をおこなうことができる。また
検査工程でパネルが不良である場合は、装着したゲート
駆動用ICは仮接続状態であるので、取りはずして再使用
することが可能である。したがって液晶表示パネルの製
法コストを大幅に低減させることができる。

【図面の簡単な説明】

第１図，第２図および第５図は本発明の液晶表示パネル
の製造方法を説明するための液晶表示パネルの一部拡大
平面図、第３図および第４図は本発明の液晶表示パネル
の製造方法の検査工程を説明するための説明図、第６図
（ａ），（ｂ）は液晶表示パネルの平面図および断面
図、第７図，第８図および第９図は第６図の一部拡大平
面図、第10図は従来の液晶表示パネルの検査工程を説明
するための説明図である。１……絶縁基板、２……ゲート駆動用IC積載部、３……
ソース駆動用IC積載部、４……対向電極基板、５……封
止樹脂、６……表示領域、7,8……配向膜、９……液
晶、10,13……IC接続端子電極、11……ソース信号線、1
2……ゲート信号線、14……ソースIC制御信号線、15…
…TFT、16……対向電極基板、17,19……プローブ、18…
…電圧印加手段、20……電圧検出手段、21……ゲート駆
動用IC、22……信号検出手段、23……ゲート・ドレイン
短絡欠陥、24……クロスショート、25……ソース・ドレ
イン短絡欠陥、26……信号印加手段、27……ソース駆動
用IC、28……ゲートIC制御信号線、29……絵素電極。

Claims

【特許請求の範囲】

【請求項１】アクティブマトリックス型液晶表示パネル
の製造方法であって、絵素駆動用スイッチング素子が形
成された第１の基板に対向電極が形成された第２の基板
を所定間隔あけて保持し、前記第１の基板と第２の基板
間に液晶を注入し、封止することによりパネルを形成す
る第１の工程と、前記パネル上のゲート信号線の端子電
極にゲート駆動用ICを積載した後、前記ICを動作させ、
ゲート信号線にスイッチング素子を動作状態にする信号
を印加するとともに、ソース信号線に出力される信号を
検出し、前記パネルの良否を判定する第２の工程と、前
記パネル上のソース信号線の端子電極にソース駆動用IC
を積載する第３の工程からなることを特徴とする液晶表
示パネルの製造方法。