JPH024229A

JPH024229A - 液晶表示パネルの製造方法

Info

Publication number: JPH024229A
Application number: JP63153253A
Authority: JP
Inventors: Hiroshi Takahara; 博司高原; Hitoshi Noda; 均野田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-06-21
Filing date: 1988-06-21
Publication date: 1990-01-09
Anticipated expiration: 2010-12-06
Also published as: JPH07113724B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はアクティブマトリックス型液晶表示装置に用い
る液晶表示パネル製造方法に関するものである。

従来の技術近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では表示コントラストや応答速度が低下する先
め、各絵素にスイッチング素子を配置したアクティブマ
トリックス型液晶表示装置が利用されつつある。しかし
ながら前記液晶表示装置に用いるアクティブマトリック
スアレイには数万個以上の薄膜トランジスタ（以後ＴＰ
Ｔと呼ぶ）を形成する必要がある。したがってすべての
アクティブマトリックスアレイを無欠陥で作製すること
は困難であり、現在の技術ではアクティブマトリックス
アレイ上に形成されたＴＰＴを検査し、良否を判別する
必要がある。そこで容易にアクティブマトリックスアレ
イを検査することのできる液晶表示パネルの製造方法が
待ち望まれていた。

以下、従来の液晶表示パネルの製造方法について説明す
る。

第６図（ａ）、（ロ）は液晶表示パネルの完成後の平面
図およびＡＡ’線での断面図である。第６図において１
はガラスなどの絶縁基板１，２はアクティブマトリック
スアレイのゲート信号線を駆動するためのＩＣ（以後ゲ
ート駆動用ＩＣと呼ぶ。）積載部、３はアクティブマト
リックスアレイのソース信号線を駆動するためのＩＣ（
以後ソース駆動用ＩＣと呼ぶ。）積載部、４は透明電極
などが形成された対向電極基板、５は封止樹脂、６は液
晶表示パネルの表示領域、７．８は液晶を配向させるた
めの配向膜、９は液晶である。なお図面において説明に
不要な箇所は省略してあり、また一部拡大あるいは縮小
した部分が存在する。また同一番号・同一記号の箇所は
同一内容あるいは同一構成の部分である０以上のことは
以下の図面においても同様である。

また第７回は第６図のアで示す点線内の一部拡大平面図
、第８図は第６図のイで示す点線内の一部拡大平面図、
第９図は第６図の表示領域６の一部拡大平面図である。

ただし第９図においては特に図面の作図を容易にするた
め対向電極基板などを省略している。第７図から第９図
において、１０は絶縁基板１上にゲート信号線に信号を
印加するためのＩＣ（図示せず。以後、ゲート駆動用Ｉ
Ｃと呼ぶ。）の端子電極と接続するために形成された端
子電極（以後、ＩＣ接続端子電極と呼ぶ。）、１１は絶
縁基板ｌ上に形成されたゲート信号線、１２は絶縁基板
１上に形成されたソース信号線、２８はゲート駆動用Ｉ
Ｃ（図示せず）を制御する信号を伝達するための信号線
（以後、ゲートＩＣ制御信号線と呼ぶ、）、１３はソー
ス信号線に信号を印加するためのＩＣ（以後、ソース駆
動用ＩＣと呼ぶ。図示せず。）のＩＣ接続端子電極、１
５はゲート信号線１１とソース信号線１２の交点近傍に
形成されたスイッチング素子としての薄膜トランジスタ
（以後、ＴＰＴと呼ぶ。）、２９は絵素電極である。

以下、従来の液晶表示パネルの製造方法について図面を
参照しながら説明する。

まず、第１工程にて、ＴＰＴなどが形成された絶縁基板
ｌに配向膜７等を形成し、次にＩＴＯなどの透明電極お
よび配向膜８などが形成された対向電極基板４を取り付
ける。同時に絶縁基板１と対向電極基板４間に液晶膜厚
を規定するスペーサ（図示せず）を散布し、また封止樹
脂５により前記基板の周辺部を封止する。次に前記基板
１と４間に液晶を注入・封止する。以上の第１工程終了
後の液晶表示パネルの平面図を示したものが第６図であ
る。

次に第２工程について第１０図を用い説明する。

第２工程は前記第１工程まで終了した液晶表示パネルの
良否を判定する検査工程である。第１Ｏ図は第２工程で
ある液晶表示パネルの検査工程を説明するための説明図
である。第１０図において、Ｇ、−Ｇ、はゲート信号線
、Ｓ、−Ｓ、はソース信号線、Ｔ、、−Ｔａ２はＴ　Ｆ
　Ｔ　−Ｐ　１１　　Ｐ　ａ　ａは絵素電極、Ｒ，−Ｒ
４は電圧の有無を検出するためのピックアップ抵抗、１
７．１９は信号線と接続するためのプローブ、１８はゲ
ート信号線に電圧を印加するための電圧印加手段、２０
はピックアップ抵抗の両端に発生する電圧を検出するた
めの電圧検出手段、２３はＴＰＴのＴ、２に発生したゲ
ート・ドレイン間短絡欠陥、２４はゲート信号線Ｇ２゜
とソース信号線Ｓ、の交点に発生した短絡（以後、クロ
スショートと呼ぶ、）である。検査方法としては、まず
ゲート信号線Ｇ１にプローブ１７を圧接し、ゲート信号
線に電圧を印加する。次にプローブ１９をソース信号線
Ｓ１から順に圧接していき、ピックアップ抵抗Ｒ，−Ｒ
，に電圧が発生していないかを検査する。次にプローブ
１７をゲート信号線Ｇ２に圧接し、ゲート信号線Ｇ２に
電圧を印加し同様にプローブ１９をソース信号線Ｓ１か
ら順に圧接していき、ピックアップ抵抗ＲＩＲ４に電圧
が発生していないかを検査する。以上の動作を順次繰り
かえすことにより第２工程である検査をおこなう。第１
０図に示す液晶表示パネルでは、クロスショート２４が
発生しているため、プローブ１７をゲート信号線Ｇ２に
圧接し、プローブ１９をソース信号線Ｓ４に圧接したと
きピックアップ抵抗Ｒ４に電圧が発生する。したがって
クロスショート２４を検査することができる。またゲー
ト・ドレイン短絡欠陥２３はプローブ１７をゲート信号
線Ｇ８、プローブ１９を信号線Ｓ２にそれぞれ圧接した
とき、ゲート信号線Ｇ３に印加された電圧によりＴＰＴ
のＴ３霊が動作状態（以後、オン状態と呼ぶ、逆に動作
していない状態をオフ状態と呼ぶ。）となる、したがっ
てゲート信号線Ｇ３→ゲート・ドレイン短絡欠陥２３→
Ｔ’３ｔのドレイン→Ｔｘｔのソース−ソース信号ｗＡ
Ｓ２→ピックアップ抵抗Ｒ２になる経路が発生すること
により、短絡欠陥２３を検査することができる。

なお、クロスショートとゲート・ドレイン短絡欠陥の判
別はピックアップ抵抗に発生する電圧がクロスジシート
の方が大きいことから判別することができる。

次に第３工程について説明する。第３工程では第２工程
で良品と判定された液晶表示パネルにゲート駆動用ＩＣ
およびソース駆動用ＩＣを絶縁基板１上のＩＣ接続端子
電極に接続する。

以上の第１から第３工程により液晶表示パネルは完成す
る。

発明が解決しようとする課題近年、液晶表示パネルの信号線の間隔は２００μｍ以下
の微小化の傾向にあり、また信号線の本数は数百本以上
と増加の傾向にある。したがって、従来の液晶表示パネ
ルの製造方法の第二工程では、プローブ１７．１９を各
信号線に圧接する際に非常な困難がともなう、前述の困
難とは以下に示す事である。まず第１に液晶表示パネル
の信号線の間隔が微小になってきているため、信号線の
先端に形成されるプローブ圧接用パットが１５０ｔＩｍ
角程度あるいはそれ以下と微小になってきていることが
あげられる。したがって、プローブを正確に位置決めす
る必要がある。前記位置決めのためには高度の位置決め
の装置を用いる必要があるため装置コストが高くつく。

また、位置決めに長時間を要するという問題点があつた
。第２に液晶表示パネルの信号線本数が増大してきてい
るため、プローブに圧接および位置決め回数が増大して
きていることがあげられる。したがってすべてのＴＰＴ
の良否およびすべての信号線のクロスショートを検査し
ようとすると膨大な時間を要する。

以上の理由により従来の液晶表示パネルの製造方法では
第２工程に膨大な時間と製造コストがかかる。したがっ
て、はとんど第２工程はおこなわず、液晶表示パネルの
完成後、前記パネルに映像を表示させて表示状態からパ
ネルの良・不良を判定していた。しかし、パネルの完成
後、不良と判定された場合、装着したソースおよびゲー
ト駆動用ＩＣとパネルをともにすてざるををえず、製造
コストが増大するという問題点があった。

課題を解決するための手段上記課題を解決するため本発明の液晶表示パネルの製造
方法は、ＴＰＴなどが形成された絶縁基板に対向電極基
板を装着し、前記基板間に液晶を注入・封止することに
よりパネルを形成する。

次にゲート信号線にゲート駆動用ＩＣを積載し、前記Ｉ
Ｃを動作させ、前記信号線に信号を印加するとともに、
ソース信号線から出力される信号により、前記パネルの
良否を判定する。最後にソース信号線にソース駆動用Ｉ
Ｃを積載するというものである。

作用本発明では、パネル形成後、ゲート駆動用ＩＣを積載し
、前記ＩＣを動作させることによりゲート信号線に信号
を印加する。したがって、ゲート信号線にプローブを圧
接する必要がない。ゆえにプローブはソース信号線に圧
接するだけですみ、またゲート駆動用ＩＣからゲート信
号線に印加する信号は高速に変化させることができるた
め、前記パネルの検査時間および検査装置のコストを大
幅に減少させることができる。

実施例以下本発明の液晶表示パネルの製造方法の一実施例につ
いて図面を参照しながら説明する。

まず第１工程は従来の液晶表示パネルの製造方法と同一
である。

以下、第２工程について説明する。第１図および第２図
は第２工程を行っている液晶表示パネルの一部拡大平面
図である。なお第２工程は液晶表示パネルの検査工程で
あり、第１図は第６図のアの点線内の部分、第２図は第
６図のイの点線内の部分を示している。第２工程におい
て、第１図に示すようにＩＣ接続端子電極１０にゲート
駆動用ＩＣ２１を装着する。また第２図に示すようにＩ
Ｃ接続端子電極１３にはソース駆動用ＩＣは装着せず、
前記ＩＣ接続端子電極１３にはプローブなどの接続手段
を圧接するために用いる。ＩＣ接続端子電極１０と接続
されるゲート駆動用ＩＣの端子電極（図示せず。以後Ｉ
Ｃ端子電極と呼ぶ。）上にはメツキ技術またはネイルヘ
ッドボンディンズの技術を用いて、数μｍから１１００
ｔＩの高さのＡｕからなる突起電極（図示せず）が形成
されている。また前記突起電極上には数十μｍの導電性
接合層を形成されている。前記導電性接合層は、接着剤
としてエポキシ系、フィノール系等を主剤として、Ａ８
・Ａｕ　−Ｎ、　　・Ｃ−３ｎＯ，などのフレークを混
ぜたものであり、転写等の技術で形成される。ＩＣ接続
端子電極とＩＣ端子電極とは前記突起電極および導電性
接合層を介して電極的に接続される。特にフェノール系
樹脂は常温で硬化が進行しないため、本発明の方法に用
いることが好ましい０以上のよううにガラス基板などに
半導体チップを直接積載する技術をガラスオンチップ技
術（以後ＣＯＧ技術と呼ぶ。）という。８縁基板１にゲ
ート駆動用ＩＣ２１を装着後、導電性接合層に熱を印加
し、前記接合層を仮硬化状態にする。前記仮硬化状態と
は、本硬化状態がＩＣ接続端子電極とＩＣ＠子電極電極
間電性接合が硬化し、ゲート駆動用ＩＣが永久装着され
前記端子電極間の抵抗値が５００ｍΩ以下と低いのに対
し、ゲート駆動用ＩＣがわずかな振動などで位置ずれが
おこさないが、容易に取りはずすことができる状態をい
う。また、仮硬化状態では前記端子電極間の抵抗は数１
０Ω程度あるのが通常であるが、検査工程ではゲート駆
動用ＩＣの動作速度は１０ｋｌ（ｚ以下とゆっくりであ
るため、入力抵抗でＩＣが誤動作をおこなうなどという
問題は生じない。

第３図および第４図は本発明の液晶表示パネルの製造方
法の第２工程の検査工程を説明するための説明図である
。第３図は一絵素電極にＴＦＴが一個の場合、第４図は
一絵素電極にＴ　Ｆ　Ｔが２個の場合である。第３図お
よび第４図において、ｐｓ１〜ｐｓ５およびＱＳ２・Ｓ
ｅ２はプローブなどの接続手段、２２は信号を検出する
ための信号検出手段、ｓｓ、−５ｓ５およびＵＳ２・Ｕ
Ｓ４はリレーなどで構成し、任意のソース信号線と信号
検出手段２２と接続するための選択手段、２６は信号を
印加するための信号印加手段、２５はＴＦＴのＴＭ、に
発生したソース・ドレイン短絡欠陥である。

まず第３図に示す一絵素にＴＰＴが１個の場合の第２工
程について説明する。まず接続手段ＰＳ、−ＰＳ４をソ
ース信号線端に形成されたＩＣ接続端子電極に圧接する
。つぎにゲート駆動用ＩＣ２１を動作させ、ゲート信号
ｖＡｃ、のみにＴＰＴをオン状態にする。信号（以後、
オン電圧と呼ぶ、）を印加し、他のゲート信号線にはＴ
ＰＴをオフ状態にする電圧（以後、オフ電圧と呼ぶ、）
を印加する。ここではオン電圧を正電圧、オフ電圧を負
電圧として説明する。次に順次選択手段ＳＳ１から３Ｓ
、まで選択的に閉じていき、各ソース信号線に出力電圧
がないか信号検出手段２２で測定する。次にゲート信号
線Ｇ２のみにオン電圧を印加し、他のゲート信号線には
オフ電圧を印加する。そして同じように選択手段Ｓ３１
からＳ３４まで選択的に閉じていき各ソース信号線に出
力電圧がないかどうか信号検出手段２２で測定する。以
上の動作を順次くりかえすことにより、液晶表示パネル
の検査をおこなうことができる。

第３図に示す液晶表示パネルは、ゲート・ドレイン短絡
欠陥２３が発生しているため、ゲート信号線Ｇ２にオン
電圧を印加し、選択手段Ｓ３２を閉じたさい、ゲート信
号線Ｇ２→ゲート・ドレイン短絡欠陥→Ｔ４のドレイン
→Ｔ４のソース−ソース信号線Ｓ２→選択手段ＳＳ２な
る経絡が発生することにより、短絡欠陥２３を検出する
ことができる。またクロスショート２４は選択手段Ｓ３
３を閉じ、ゲート信号線Ｇ３にオン電圧を印加したとき
正電圧が、ゲート信号線Ｇ８にオフ電圧を印加したとき
負電圧が信号検出手段２２に検出されるため、検出する
ことができる。

次に第４図を用いて、−絵素ｊ極にＴＰＴが２個形成さ
れた場合について説明する。特に第４図のように２個の
ＴＰＴが形成された場合は、すべてゲート信号線にオン
電圧またはオフ電圧を印加する必要がある。前述の理由
は各ＴＰＴに電圧が印加されずフローティング状態とな
ると、各ＴＰＴがどんな状態になるかわからず、正確な
検査がおこなわれないためである。したがって、ゲート
駆動用ＩＣ２１により、すべてのゲート信号線を一度に
制御できることは効果が大きい。

まず駆動用ＩＣ２１を動作させ、ゲート信号線Ｇ１のみ
にオン電圧を印加し、他のゲート信号線にはオフ電圧を
印加する。その時順次選択手段ＳＳ１からＳＳ５まで選
択的に閉じていき各ソース信号線に出力電圧がないか信
号検出手段２２で測定する。以上の動作を第３図の場合
と同じようにすべてのゲート信号線に対しておこなう。

第４図の場合ゲート信号綿Ｇ４にオン電圧を印加し、選
択手段ＳＳ８を閉じたときＴＰＴのＴ　Ｍ　ｘ　ｘに短
絡欠陥２３が発生かつ動作状態であるため、ゲート信号
線Ｇ、→短絡欠陥２３→Ｔ　Ｍ　ｓ　３ドレイン→Ｔ　
Ｍ　ｓ　ｘソース−ソース信号線Ｓ３→ｐｓ８→ＳＳ３
→信号検出手段２１なる電流経路が生じるため、ＴＰＴ
のＴＭｏに欠陥が発生していることを検出できる。次に
ＴＰＴのソース・ドレイン間短絡欠陥の検出方法につい
て説明する。まず駆動用ｒｃ２１を動作させ、ゲート信
号線Ｇ１のみにオン電圧を印加し、他のゲート信号線に
はオフ電圧を印加する。次に選択手段ＵＳ、およびＵＳ
。

を閉じ、ソース信号線Ｓ２およびＳ４に信号印加手段２
６からの電圧を印加する。次に選択手段ｓｓ、、ｓｓ３
．ｓｓ５を順次選択的に閉じていき、各ソース信号線Ｓ
□、Ｓ３．Ｓ５に出力電圧がないか信号検出手段２２で
測定する。次にゲート信号線Ｇ２のみにオン電圧を印加
し、前述の動作を行う。以上の動作をすべてのゲート信
号線に対して行う。今第４図ではＴＰＴのＴＭ、にソー
ス・ドレイン間短絡欠陥２５が発生しているため、ゲー
ト信号線Ｇ２にオン電圧を印加し、ＴＰＴのＴＳｌｌを
動作状態にし、かつ選択手段５Ｓ３２を閉じたとき、信
号印加手段２２→ＵＳ２→ＱＳ２→ソ一ス信号線Ｓ２→
短絡欠陥２５→Ｐ４→ＴＦＴのＴＳ、→ソース信号線Ｓ
３→ｐｓ、→ＳＳ、→信号検出手段２２なる電流経路が
生じるため、ＴＰＴのＴＭ！ｌに短絡欠陥が発生してい
ることを検出できる。以上のようにして駆動用ＩＣ２１
を・用いて液晶表示パネルの検査をおこなう０次に本発
明の液晶表示パネルの製造方法の第３工程について説明
する。第３工程では第２工程で良品と判定された液晶表
示パネルに対して行う、第２工程で不良と判定された液
晶表示パネルは仮接続されたゲート駆動用ＩＣをとりは
ずされ、再使用される。まず、ＩＣ接続端子電極１３に
ソース駆動用ＩＣを装置する。なお前記ＩＣはゲート信
号用ＩＣとソース信号線に信号を印加するという差異以
外は突起電極および導電性接合層が形成されている点な
どほとんど同一構成である０次に電気オーブン・ヒート
コラムなどの方法を用い、ゲートおよびソース駆動用Ｉ
Ｃの導電性接合層を本硬化させ液晶表示パネルは完成す
る。

なお、本発明の実施例において、導電性接合層を仮硬化
させるとしたが、第２工程において、絶縁基板１などに
振動などを与えることがなく、ゲート駆動用ＩＣ２１に
位置ずれが生じないときは、仮硬化させる必要がないこ
とは明らかである。また、ゲート駆動用ＩＣ２１が低価
格で、パネルが不良のとき絶縁基板ｌといっしょにすて
ても問題ないときは、第２工程のゲート駆動用ＩＣを装
着時に本硬化させてもよい。

また、本発明の実施例において、すべてのソース信号線
にプローブを圧接して検査工程をおこなうように表現し
たが、これに限定するものではなく、たとえば１０本の
プローブを−かつしてソース信号線に圧接し、順次隣接
したソース信号線の組に圧接していってもよい。

また、ゲート駆動用ＩＣはＴＰＴが形成された基板に積
載するとしたが、これに限るものでなく、ＴＰＴなどの
スイッチング素子の信号線に信号を印加できる部位であ
ればよいことは明らかである。

また、駆動用ＩＣはＣＯＧ技術で積載するとしたがこれ
に限定するものではなく、信号線に容易に信号を印加で
きるようにかつ容易にＩＣを取りはずしができる技術で
あればよいことは明らかである。

発明の効果本発明の液晶表示パネルの製造方法は、ゲート駆動用Ｉ
Ｃをパネルに装着し、検査工程をおこなうものである。

したがって、前記パネルの良否検査を前記パネルのゲー
ト信号線にプローブを圧接することなしに行うことがで
きる。また微細間隔で形成されたすべてのゲート信号線
に所定電圧を印加することができるから、すべてのゲー
ト信号線にプローブを圧接したのと同様の効果が得られ
、かつ前記所定電圧は電気的に切り換え可能であるから
、高速かつ精度のよい検査をおこなうことができる。ま
た検査工程でパネルが不良である場合は、装着したゲー
ト駆動用ＩＣは仮接続状態であるので、取りはずして再
使用することが可能である。したがって液晶表示パネル
の製法コストを大幅に低減させることができる。

【図面の簡単な説明】

第１図、第２図および第５図は本発明の液晶表示パネル
の製造方法を説明するための液晶表示パネルの一部拡大
平面図、第３図および第４図は本発明の液晶表示パネル
の製造方法の検査工程を説明するための説明図、第６図
（ａ）、　（ｂ）は液晶表示パネルの平面図および断面
図、第７図、第８図および第９図は第６図の一部拡大平
面図、第１０図は従来の液晶表示パネルの検査工程を説
明するための説明図である。１・・・・・・絶縁基板、２・・・・・・ゲート駆動用
ＩＣ積載部、３・・・・・・ソース駆動用ＩＣ積載部、
４・・・・・・対向電極基板、５・・・・・・封止樹脂
、６・・・・・・表示領域、７゜８・・・・・・配向膜
、９・・・・・・液晶、１０．１３・・・・・・ＩＣ接
続端子電極、１１・・・・・・ソース信号線、１２・・
・・・・ゲート信号線、１４・・・・・・ソースＩＣ制
御信号線、１５・・・・・・ＴＦＴ、１６・・・・・・
対向電極基板、１７゜１９・・・・・・プローブ、１８
・・・・・・電圧印加手段、２０・・・・】・電圧検出
手段、２１・・・・・・ゲート駆動用ＩＣ１２２・・・
・・・信号検出手段、２３・・・・・・ゲート・ドレイ
ン短絡欠陥、２４・・・・・・クロスショート、２５・
・・・・・ソース・ドレイン短絡欠陥、２６・・・・・
・信号印加手段、２７・・・・・・ソース駆動用ＩＣ１
２８・・・・・・ゲートＩＣＩＩＩ御信号線、２９・・
・・・・絵素電極。Ｉ− ナート駈勧用ＩＣ第図第図ｐｓｔ−１％　　　　ｍｍ　　亭　段Ｓ、〜ざ４＝ｌｌ　　択　４−　筏ゾース舅動用ＩＧ ■Ｃ邊Ｍ烏子１倫ソース信号線ケート信号線ゲートＩＣ制印信号球絶　縛　艦　版ＩＣＣ接続子子号＋５゛−丁Ｆ丁２９−＊　　素　ｔ＆＋６　−・− １り、＋９−・＋８−−− ２０　・・− ｎ　・− ８・・＝Ｔ１１〜゛−・・・８Ｉ−Ｆ１１４−・− Ｇ＋イｉ　− 弁　勾　電　１ｉＭ　　薔　板プローブ電圧中７１０参設眩圧楕田牛纜ケート　ドレインｑｗ＆２：舶クロスショートＰＴ縮１Ｋｌｉｒ櫃リシートへ号馴跋

Claims

【特許請求の範囲】

（１）アクティブマトリックス型液晶表示パネルの製造
方法であって、絵素駆動用スイッチング素子から形成さ
れた第１の基板に対向電極が形成された第２の基板を装
着し、前記第１の基板と第２の基板間に液晶を注入・封
止することによりパネルを形成し、前期パネル上のゲー
ト信号線にゲート駆動用ＩＣを積載した後、前期ＩＣを
動作させ、前記ゲート信号線に信号を印加し、前記パネ
ル上のソース信号線に出力される信号から前期パネルの
良否を判定し、前記パネル上のソース信号線にソース駆
動用ＩＣを積載することを特徴とする液晶表示パネルの
製造方法。
（２）第１の基板はガラス基板であることを特徴とする
請求項（１）記載の液晶表示パネルの製造方法。
（３）ゲート駆動用ＩＣおよびソース駆動用ＩＣは前記
ＩＣの端子上に突起電極を有することを特徴とする請求
項（１）記載の液晶表示パネルの製造方法。
（４）ゲート駆動ＩＣおよびソース駆動ＩＣはチップオ
ンガラス技術を用いてパネルに積載することを特徴とす
る請求項（１）記載の液晶表示パネルの製造方法。
（５）ゲート信号線に印加する信号はスイッチング素子
を動作させる電圧と動作させない電圧のうち少なくとも
どちらか一方であることを特徴とする請求項（１）記載
の液晶表示パネルの製造方法。