JP2558755B2 - 液晶表示パネル用セグメントドライブｉｃ - Google Patents
液晶表示パネル用セグメントドライブｉｃInfo
- Publication number
- JP2558755B2 JP2558755B2 JP28780887A JP28780887A JP2558755B2 JP 2558755 B2 JP2558755 B2 JP 2558755B2 JP 28780887 A JP28780887 A JP 28780887A JP 28780887 A JP28780887 A JP 28780887A JP 2558755 B2 JP2558755 B2 JP 2558755B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- crystal display
- display panel
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はアクティブマトリックス型液晶表示パネルに
用いるセグメントドライブICに関するものである。
用いるセグメントドライブICに関するものである。
従来の技術 近年、液晶表示パネルの絵素数増大に伴って、走査線
数が増え、従来から用いられている単純マトリックス型
液晶表示パネルでは表示コントラストや応答速度が低下
するため、各絵素にスイッチング素子を配置したアクテ
ィブマトリックス型液晶表示パネルが利用されつつあ
る。しかしながら前記アクティブマトリックス型液晶表
示パネルに用いるアクティブマトリックスアレイは一枚
の基板に数万個以上の薄膜トランジスタ（以後TFTと呼
ぶ。）を形成する必要がある。現在の技術では前記数万
個以上のTFTをすべて無欠陥で形成することは不可能に
近い。したがってアクティブマトリックスアレイの良否
を判別する必要がある。この判別方法がアクティブマト
リックス型液晶表示パネル製造の最大の課題である。
数が増え、従来から用いられている単純マトリックス型
液晶表示パネルでは表示コントラストや応答速度が低下
するため、各絵素にスイッチング素子を配置したアクテ
ィブマトリックス型液晶表示パネルが利用されつつあ
る。しかしながら前記アクティブマトリックス型液晶表
示パネルに用いるアクティブマトリックスアレイは一枚
の基板に数万個以上の薄膜トランジスタ（以後TFTと呼
ぶ。）を形成する必要がある。現在の技術では前記数万
個以上のTFTをすべて無欠陥で形成することは不可能に
近い。したがってアクティブマトリックスアレイの良否
を判別する必要がある。この判別方法がアクティブマト
リックス型液晶表示パネル製造の最大の課題である。
以下図面を参照しながら従来の液晶表示パネル用セグ
メントドライブIC（以後セグメントICと呼ぶ。） 第６図は従来のセグメントICの機能ブロック図であ
る。第６図において１は入力された映像信号をサンプル
ホールドする機能・レベルシフトする機能かつシフトレ
ジスタ機能を有する信号処理回路であり、２はICからの
出力信号をオン・オフする制御信号を出力する出力イネ
ーブル端子、３はシフトレジスタをシフトさせるための
制御信号を入力するためのシフトクロック端子、４は映
像信号を入力するための映像信号入力端子、Wi（ただし
ｉ＝１〜ｎ）は液晶表示パネルのソース信号線と電気的
に接続するための出力端子であり、信号処理回路１で処
理された映像信号が任意の一出力端子より出力される。
メントドライブIC（以後セグメントICと呼ぶ。） 第６図は従来のセグメントICの機能ブロック図であ
る。第６図において１は入力された映像信号をサンプル
ホールドする機能・レベルシフトする機能かつシフトレ
ジスタ機能を有する信号処理回路であり、２はICからの
出力信号をオン・オフする制御信号を出力する出力イネ
ーブル端子、３はシフトレジスタをシフトさせるための
制御信号を入力するためのシフトクロック端子、４は映
像信号を入力するための映像信号入力端子、Wi（ただし
ｉ＝１〜ｎ）は液晶表示パネルのソース信号線と電気的
に接続するための出力端子であり、信号処理回路１で処
理された映像信号が任意の一出力端子より出力される。
以下、従来のセグメントICの機能について説明する。
まず映像信号は映像信号入力端子４より入力され、信号
処理回路１によってリアルタイムで処理され、シフトク
ロック端子３から入力されるクロックに同期して出力端
子W1から順にシフトされるから出力される。液晶表示パ
ネルでは内部に形成されたTFTのゲートをオンさせるこ
とにより、出力端子Wi（ただしｉ＝１〜ｎ）からソース
信号線に入力された信号をホールドしていく。以上の動
作により液晶表示パネルには映像が表示される。第７図
は液晶表示パネルの平面図およびAA′線での断面図であ
る。第７図において６はガラスなど絶縁基板、７は液晶
を封止するための封止樹脂、８は映像の表示領域、９は
セグメントIC、10は液晶表示パネルのゲート信号線を駆
動するための走査線ドライブIC、11は対向電極などが形
成された対向電極基板、12,13は液晶を配向させるため
の主としてポリイミドからなる配向膜、14は液晶であ
る。第７図で明らかなようにセグメントICは液晶表示パ
ネルの周辺部に装着される。ここで、より本発明のセグ
メントICの効果を明確にするため、液晶表示パネルに用
いるアクティブマトリックスアレイの検査方法について
説明する。第８図はアクティブマトリックスアレイの検
査方法を説明するための説明図である。第８図において
S1〜S4はソース信号線、G1〜G4はゲート信号線、T11〜T
44はTFT、P11〜P44は絵素電極、15,16はプローブ、30は
TFTのT32に発生したゲート・ドレイン間短絡欠陥、31は
抵抗値測定手段である。検査方法としてはプローブ15と
ゲート信号線に圧接する。つぎにプローブ16を前記プロ
ーブ15を圧接したゲート信号線に接続されているTFTの
絵素電極に圧接していくと同時にプローブ15,16間の抵
抗値を測定する。TFTに短絡欠陥が発生している場合、
前記抵抗値は所定値よりも低く測定されることにより欠
陥を検出することができる。以上の動作をすべてのゲー
ト信号線および絵素電極に対しておこなう。第８図の場
合TFTのT32に短絡欠陥30が発生しているため、プローブ
15をゲート信号線G3に圧接し、プローブ１を絵素電極P
32に圧接したさい、所定値よりも低い抵抗値が測定さ
れ、ゆえにTFTのT32の短絡欠陥30を検出することができ
る。
まず映像信号は映像信号入力端子４より入力され、信号
処理回路１によってリアルタイムで処理され、シフトク
ロック端子３から入力されるクロックに同期して出力端
子W1から順にシフトされるから出力される。液晶表示パ
ネルでは内部に形成されたTFTのゲートをオンさせるこ
とにより、出力端子Wi（ただしｉ＝１〜ｎ）からソース
信号線に入力された信号をホールドしていく。以上の動
作により液晶表示パネルには映像が表示される。第７図
は液晶表示パネルの平面図およびAA′線での断面図であ
る。第７図において６はガラスなど絶縁基板、７は液晶
を封止するための封止樹脂、８は映像の表示領域、９は
セグメントIC、10は液晶表示パネルのゲート信号線を駆
動するための走査線ドライブIC、11は対向電極などが形
成された対向電極基板、12,13は液晶を配向させるため
の主としてポリイミドからなる配向膜、14は液晶であ
る。第７図で明らかなようにセグメントICは液晶表示パ
ネルの周辺部に装着される。ここで、より本発明のセグ
メントICの効果を明確にするため、液晶表示パネルに用
いるアクティブマトリックスアレイの検査方法について
説明する。第８図はアクティブマトリックスアレイの検
査方法を説明するための説明図である。第８図において
S1〜S4はソース信号線、G1〜G4はゲート信号線、T11〜T
44はTFT、P11〜P44は絵素電極、15,16はプローブ、30は
TFTのT32に発生したゲート・ドレイン間短絡欠陥、31は
抵抗値測定手段である。検査方法としてはプローブ15と
ゲート信号線に圧接する。つぎにプローブ16を前記プロ
ーブ15を圧接したゲート信号線に接続されているTFTの
絵素電極に圧接していくと同時にプローブ15,16間の抵
抗値を測定する。TFTに短絡欠陥が発生している場合、
前記抵抗値は所定値よりも低く測定されることにより欠
陥を検出することができる。以上の動作をすべてのゲー
ト信号線および絵素電極に対しておこなう。第８図の場
合TFTのT32に短絡欠陥30が発生しているため、プローブ
15をゲート信号線G3に圧接し、プローブ１を絵素電極P
32に圧接したさい、所定値よりも低い抵抗値が測定さ
れ、ゆえにTFTのT32の短絡欠陥30を検出することができ
る。
発明が解決しようとする問題点 第８図のアクティブマトリックスアレイのゲート信号
線およびソース信号線のそれぞれの形成間隔は200μｍ
以下と微細化の方向をたどっている。また絵素数も10万
個以上とますます増加の傾向にある。したがって第８図
に示すようなアクティブマトリックスアレイの検査方法
では、プローブを絵素に正確に位置決めし、かつ全絵素
を検査することは不可能になってきていることは明らか
である。ところが他の適正な検査方法がないため製造工
程では初期段階での良否選別が重要にもかかわらず、近
年ではアクティブマトリックスアレイの段階ではほとん
ど検査がおこなわれず、アクティブマトリックスアレイ
を用いて液晶表示パネルを作製後、前記パネルを動作さ
せ、映像を表示させて良否を判定していた。ゆえに液晶
表示パネルで不良品となることは、前記パネルを廃棄す
ることになり、きわめて製造コストの高いものとならざ
るをえなかった。
線およびソース信号線のそれぞれの形成間隔は200μｍ
以下と微細化の方向をたどっている。また絵素数も10万
個以上とますます増加の傾向にある。したがって第８図
に示すようなアクティブマトリックスアレイの検査方法
では、プローブを絵素に正確に位置決めし、かつ全絵素
を検査することは不可能になってきていることは明らか
である。ところが他の適正な検査方法がないため製造工
程では初期段階での良否選別が重要にもかかわらず、近
年ではアクティブマトリックスアレイの段階ではほとん
ど検査がおこなわれず、アクティブマトリックスアレイ
を用いて液晶表示パネルを作製後、前記パネルを動作さ
せ、映像を表示させて良否を判定していた。ゆえに液晶
表示パネルで不良品となることは、前記パネルを廃棄す
ることになり、きわめて製造コストの高いものとならざ
るをえなかった。
問題点を解決するための手段 上記問題点を解決するため本発明のセグメントICは、
液晶表示パネルのソース信号線との電気的接続をるため
の複数の接続端子と、前記接続端子から入力された信号
を増幅するために前記接続端子ごとに配置または形成さ
れた複数の信号増幅手段と、前記複数の信号増幅手段か
ら出力される信号を出力する信号出力端子と、前記接続
端子からの信号を増幅して前記信号出力端子に出力する
状態と、前記液晶表示パネルに画像を表示するための映
像信号を前記接続端子に出力する状態とを切り換える切
り換え手段とを具備するものである。なお接続端子には
突起電極を形成することが好ましい。
液晶表示パネルのソース信号線との電気的接続をるため
の複数の接続端子と、前記接続端子から入力された信号
を増幅するために前記接続端子ごとに配置または形成さ
れた複数の信号増幅手段と、前記複数の信号増幅手段か
ら出力される信号を出力する信号出力端子と、前記接続
端子からの信号を増幅して前記信号出力端子に出力する
状態と、前記液晶表示パネルに画像を表示するための映
像信号を前記接続端子に出力する状態とを切り換える切
り換え手段とを具備するものである。なお接続端子には
突起電極を形成することが好ましい。
作用 本発明のセグメントICは突起電極を有しているため、
アクティブマトリックスアレイのソース信号線の一端に
端子電極を形成しておけば、前記端子電極と容易に電気
的接続をとることができ、また容易にとりはずすことも
できる。また本発明のセグメントICは内部に複数の突起
電極に接続された複数のソース信号線から任意のソース
信号線上の信号を増加し、出力端子に出力する機能をも
つ。したがって微細間隔で形成されたアクティブマトリ
ックスアレイの信号線にプロービングをおこない、各ソ
ース信号線上の信号を検出する、つまりアクティブマト
リックスアレイの検査をおこなうことができる。
アクティブマトリックスアレイのソース信号線の一端に
端子電極を形成しておけば、前記端子電極と容易に電気
的接続をとることができ、また容易にとりはずすことも
できる。また本発明のセグメントICは内部に複数の突起
電極に接続された複数のソース信号線から任意のソース
信号線上の信号を増加し、出力端子に出力する機能をも
つ。したがって微細間隔で形成されたアクティブマトリ
ックスアレイの信号線にプロービングをおこない、各ソ
ース信号線上の信号を検出する、つまりアクティブマト
リックスアレイの検査をおこなうことができる。
実施例 以下本発明の一実施例のセグメントICについて図面を
参照しながら説明する。第１図は本発明のセグメントIC
の機能ブロック図である。第１図において５は入力され
た映像信号をサンプルホールドする機能・レベルシフト
する機能かつシフトレジスタ機能かつ多数の入力信号か
ら任意の一入力信号を選択する機能などを有する信号処
理手段である。Yi（ただしｉ＝１〜ｎ）はアクティブマ
トリックスアレイのソース信号線からの信号を入力する
かつセグメントICからの信号を出力するための入出力端
子であり、その先端は以下の図面に示す突起電極に接続
されている。Qi（ただしｉ＝１〜ｎ）は増幅回路、Vi
（ただしｉ＝１〜ｎ）は増幅回路で増幅された信号を信
号処理回路５に取りこむモード（以後入力モードと呼
ぶ。）と信号処理回路５からの信号を入出力端子Yiに出
力するモード（以後出力モードと呼ぶ。）を切り換える
ための切り換え回路、17は前記入力モードと出力モード
を切り換えるための切り換え信号発生手段、18はセグメ
ントICに映像信号を入力かつ信号処理回路で選択された
信号を出力するための信号入出力端子、19は切り換え信
号発生手段を制御するための切り換え端子である。第２
図は本発明のセグメントICの平面図およびBB′線での断
面図である。第２図において20はシリコン基板上に第１
図に示すセグメントICの機能を形成した回路チップ、21
はメッキ技術またはネイルヘッドボンディングの技術を
用いて数μｍから100μｍの高さのAuからなる突起電極
である。ただし図面では作図を容易にするため突起電極
を20個としているが通常は数10個以上形成される。
参照しながら説明する。第１図は本発明のセグメントIC
の機能ブロック図である。第１図において５は入力され
た映像信号をサンプルホールドする機能・レベルシフト
する機能かつシフトレジスタ機能かつ多数の入力信号か
ら任意の一入力信号を選択する機能などを有する信号処
理手段である。Yi（ただしｉ＝１〜ｎ）はアクティブマ
トリックスアレイのソース信号線からの信号を入力する
かつセグメントICからの信号を出力するための入出力端
子であり、その先端は以下の図面に示す突起電極に接続
されている。Qi（ただしｉ＝１〜ｎ）は増幅回路、Vi
（ただしｉ＝１〜ｎ）は増幅回路で増幅された信号を信
号処理回路５に取りこむモード（以後入力モードと呼
ぶ。）と信号処理回路５からの信号を入出力端子Yiに出
力するモード（以後出力モードと呼ぶ。）を切り換える
ための切り換え回路、17は前記入力モードと出力モード
を切り換えるための切り換え信号発生手段、18はセグメ
ントICに映像信号を入力かつ信号処理回路で選択された
信号を出力するための信号入出力端子、19は切り換え信
号発生手段を制御するための切り換え端子である。第２
図は本発明のセグメントICの平面図およびBB′線での断
面図である。第２図において20はシリコン基板上に第１
図に示すセグメントICの機能を形成した回路チップ、21
はメッキ技術またはネイルヘッドボンディングの技術を
用いて数μｍから100μｍの高さのAuからなる突起電極
である。ただし図面では作図を容易にするため突起電極
を20個としているが通常は数10個以上形成される。
以下、本発明のセグメントICの機能について説明す
る。まず本発明のセグメントICを用いてアクティブマト
リックスアレイの検査方法について説明する。第３図は
本発明のセグメントICを絶縁基板６上に装着したときの
斜視図を示している。第３図において22は絶縁基板６上
に形成された端子電極、23はアクティブマトリックスア
レイのソース信号線25と端子電極22を接続するための引
き出し線、24はセグメントICに映像信号を入力するある
いは制御するための制御信号線、25はソース信号線、26
はゲート信号線である。まずセグメントICの突起電極21
と端子電極22が重なるように回路チップ20を位置決めし
装着する。すると回路チップ20の自重、押圧などにより
突起電極20は容易に変形をおこし端子電極22と突起電極
21とは電気的接続がとれる。また必要に応じて突起電極
21または端子電極22上に数十μｍの導電性接合層を形成
しておく。前記導電性接合層は接着剤としてエポキシ
系、フェノール系等を主剤とし、Ag,Au,Ni,C,SnO2など
のフレークを混ぜた物であり、転写等の技術で形成す
る。前記導電性接合層を形成することにより、より確実
にかつ回路チップ20に多少の振動を与えても位置ずれを
おこさない装着をおこなうことができる。第４図は一絵
素に駆動用TFTが１個形成されたアクティブマトリック
スアレイの検査方法を説明するための説明図である。第
４図において27はアクティブマトリックスアレイのTFT
を動作させる電圧（以後VONと呼ぶ。）および動作させ
ない電圧（以後VOFFと呼ぶ。）を入力するデータ入力端
子、28はシフトクロックの入力端子（以後シフトクロッ
ク端子28と呼ぶ。）、29はシフトレジスタなどアクティ
ブマトリックスアレイのゲート信号線への印加信号を処
理するための走査信号処理回路、32は電圧などの信号を
検出するための信号検出手段、X1〜X4は走査信号処理回
路29からの出力端子である。走査信号処理回路29はデー
タ入力端子27のデータおよびシフトクロック端子へのシ
フトクロックにより、任意のゲート信号線にVONまたはV
OFFを印加できる。なお、出力端子Xj（ただしｊ＝１〜
４）とアクティブマトリックスアレイのゲート信号線お
よび入出力端子Yi（ただしｉ＝１〜ｎ）とアクティブマ
トリックスアレイのソース信号線はそれぞれ回路チップ
に形成された突起電極と導電性接合層のうち少なくとも
一方により接続されているものとする。まず最初にデー
タ入力端子27およびシフトクロック端子28を操作し、ゲ
ート信号線G1にVON、他のゲート信号線にはVOFFが印加
されるように走査信号処理回路29に設定する。また、セ
グメントICは切り換え端子19を操作し、切り換え回路Vi
（ただしｉ＝１〜ｎ）のスイッチが入力モードとなるよ
うに設定しておく。次に信号処理回路５はソース信号線
S1上の信号つまりY1端子から入力される信号を増幅し、
信号入出力端子18に出力する。信号検出手段32は前記信
号が所定値以上かどうかを検出する。以下、信号処理回
路５はYn端子まで入力される信号を信号入出力端子18に
出力するとともに、信号検出手段32は前記信号が所定値
以上かどうかを検出していく。次にシフトクロック端子
28にシフトクロックを入力し、ゲート信号線G2のみにV
ONを他の信号線にはVOFFを印加する。以下信号処理手段
５は前述と同様の動作をおこなう。以上の動作をすべて
のゲート信号線に対して行なう。第４図の場合、TFTのT
32に短絡欠陥30が発生しているため、ゲート信号線G3に
VONを印加し、入力端子Y2から入力される信号を増幅
し、信号入出力端子18に出力したさい、G3→短絡欠陥30
→T32→S2→Y2→Q2なる電流経路が生じる。したがっ
て、信号検出手段32には所定値以上の電圧が検出される
ため、TFTのT32に短絡欠陥30が発生していることを検出
できる。なお信号を増幅器Qi（ただしｉ＝１〜ｎ）に通
すのはTFTのオン電流が通常１μＡ以下と微弱なためで
ある。次に一絵素に駆動用TFTが２個形成されている場
合の検査方法を説明する。第５図は一絵素に駆動用TFT
が２個形成されたアクティブマトリックスアレイの検査
方法を説明するための説明図である。第５図においてTS
11〜TS44およびTM11〜TM34はTFT、33はTM32に発生した
ソース・ドレイン間短絡欠陥である。検査方法は第４図
に示した場合と全く同様である。第５図の場合、ゲート
信号線G3にVON他のゲート信号線にVOFFを印加し、ソー
ス信号線S2に所定の正電圧を印加し、かつ信号処理回路
５がソース信号線S3上の信号つまりY3端子から入力され
る信号を信号入出力端子18に出力した際、S2→短絡欠陥
33→P32→TS32→S3→Y3→Q3→信号入出力端子18なる電
流経路が生じる。したがって信号検出手段32に所定値以
上の電圧が検出され、ゆえにTFTのTM32に発生した欠陥
を検出することができる。検出後セグメントICなどはア
クティブマトリックスアレイから除去し、次工程の液晶
表示パネルのみ立て工程に流す。
る。まず本発明のセグメントICを用いてアクティブマト
リックスアレイの検査方法について説明する。第３図は
本発明のセグメントICを絶縁基板６上に装着したときの
斜視図を示している。第３図において22は絶縁基板６上
に形成された端子電極、23はアクティブマトリックスア
レイのソース信号線25と端子電極22を接続するための引
き出し線、24はセグメントICに映像信号を入力するある
いは制御するための制御信号線、25はソース信号線、26
はゲート信号線である。まずセグメントICの突起電極21
と端子電極22が重なるように回路チップ20を位置決めし
装着する。すると回路チップ20の自重、押圧などにより
突起電極20は容易に変形をおこし端子電極22と突起電極
21とは電気的接続がとれる。また必要に応じて突起電極
21または端子電極22上に数十μｍの導電性接合層を形成
しておく。前記導電性接合層は接着剤としてエポキシ
系、フェノール系等を主剤とし、Ag,Au,Ni,C,SnO2など
のフレークを混ぜた物であり、転写等の技術で形成す
る。前記導電性接合層を形成することにより、より確実
にかつ回路チップ20に多少の振動を与えても位置ずれを
おこさない装着をおこなうことができる。第４図は一絵
素に駆動用TFTが１個形成されたアクティブマトリック
スアレイの検査方法を説明するための説明図である。第
４図において27はアクティブマトリックスアレイのTFT
を動作させる電圧（以後VONと呼ぶ。）および動作させ
ない電圧（以後VOFFと呼ぶ。）を入力するデータ入力端
子、28はシフトクロックの入力端子（以後シフトクロッ
ク端子28と呼ぶ。）、29はシフトレジスタなどアクティ
ブマトリックスアレイのゲート信号線への印加信号を処
理するための走査信号処理回路、32は電圧などの信号を
検出するための信号検出手段、X1〜X4は走査信号処理回
路29からの出力端子である。走査信号処理回路29はデー
タ入力端子27のデータおよびシフトクロック端子へのシ
フトクロックにより、任意のゲート信号線にVONまたはV
OFFを印加できる。なお、出力端子Xj（ただしｊ＝１〜
４）とアクティブマトリックスアレイのゲート信号線お
よび入出力端子Yi（ただしｉ＝１〜ｎ）とアクティブマ
トリックスアレイのソース信号線はそれぞれ回路チップ
に形成された突起電極と導電性接合層のうち少なくとも
一方により接続されているものとする。まず最初にデー
タ入力端子27およびシフトクロック端子28を操作し、ゲ
ート信号線G1にVON、他のゲート信号線にはVOFFが印加
されるように走査信号処理回路29に設定する。また、セ
グメントICは切り換え端子19を操作し、切り換え回路Vi
（ただしｉ＝１〜ｎ）のスイッチが入力モードとなるよ
うに設定しておく。次に信号処理回路５はソース信号線
S1上の信号つまりY1端子から入力される信号を増幅し、
信号入出力端子18に出力する。信号検出手段32は前記信
号が所定値以上かどうかを検出する。以下、信号処理回
路５はYn端子まで入力される信号を信号入出力端子18に
出力するとともに、信号検出手段32は前記信号が所定値
以上かどうかを検出していく。次にシフトクロック端子
28にシフトクロックを入力し、ゲート信号線G2のみにV
ONを他の信号線にはVOFFを印加する。以下信号処理手段
５は前述と同様の動作をおこなう。以上の動作をすべて
のゲート信号線に対して行なう。第４図の場合、TFTのT
32に短絡欠陥30が発生しているため、ゲート信号線G3に
VONを印加し、入力端子Y2から入力される信号を増幅
し、信号入出力端子18に出力したさい、G3→短絡欠陥30
→T32→S2→Y2→Q2なる電流経路が生じる。したがっ
て、信号検出手段32には所定値以上の電圧が検出される
ため、TFTのT32に短絡欠陥30が発生していることを検出
できる。なお信号を増幅器Qi（ただしｉ＝１〜ｎ）に通
すのはTFTのオン電流が通常１μＡ以下と微弱なためで
ある。次に一絵素に駆動用TFTが２個形成されている場
合の検査方法を説明する。第５図は一絵素に駆動用TFT
が２個形成されたアクティブマトリックスアレイの検査
方法を説明するための説明図である。第５図においてTS
11〜TS44およびTM11〜TM34はTFT、33はTM32に発生した
ソース・ドレイン間短絡欠陥である。検査方法は第４図
に示した場合と全く同様である。第５図の場合、ゲート
信号線G3にVON他のゲート信号線にVOFFを印加し、ソー
ス信号線S2に所定の正電圧を印加し、かつ信号処理回路
５がソース信号線S3上の信号つまりY3端子から入力され
る信号を信号入出力端子18に出力した際、S2→短絡欠陥
33→P32→TS32→S3→Y3→Q3→信号入出力端子18なる電
流経路が生じる。したがって信号検出手段32に所定値以
上の電圧が検出され、ゆえにTFTのTM32に発生した欠陥
を検出することができる。検出後セグメントICなどはア
クティブマトリックスアレイから除去し、次工程の液晶
表示パネルのみ立て工程に流す。
次にセグメントICの通常の映像表示に用いる場合につ
いて説明する。まず切り換え端子19に信号を入力し、切
り換え回路のスイッチを切りかえ、出力モードとなるよ
うにする。つまり増幅回路Qi（ただしｉ＝１〜ｎ）は切
り離される。次に信号入出力端子を従来のセグメントIC
のように映像信号入力端子４として用いることにより、
従来のセズメントICと同様の機能を持つようにすること
ができる。また、アクティブマトリックスアレイ上に対
向電極基板11をとりつけ、液晶14を注入、封止したの
ち、本発明のセグメントICは突起電極21上に導電性接合
層を形成し、端子電極22にとりつけ、電気オーブン、ヒ
ートコラム等を用いて加熱接着法により接続する。
いて説明する。まず切り換え端子19に信号を入力し、切
り換え回路のスイッチを切りかえ、出力モードとなるよ
うにする。つまり増幅回路Qi（ただしｉ＝１〜ｎ）は切
り離される。次に信号入出力端子を従来のセグメントIC
のように映像信号入力端子４として用いることにより、
従来のセズメントICと同様の機能を持つようにすること
ができる。また、アクティブマトリックスアレイ上に対
向電極基板11をとりつけ、液晶14を注入、封止したの
ち、本発明のセグメントICは突起電極21上に導電性接合
層を形成し、端子電極22にとりつけ、電気オーブン、ヒ
ートコラム等を用いて加熱接着法により接続する。
なお本発明のセグメントICでは増幅回路Qi（ただしｉ
＝１〜ｎ）を設けたがアクティブマトリックスアレイの
オン電流が大きく、増幅せずとも信号を処理できるとき
は設けることが必要でないことは明らかである。
＝１〜ｎ）を設けたがアクティブマトリックスアレイの
オン電流が大きく、増幅せずとも信号を処理できるとき
は設けることが必要でないことは明らかである。
発明の効果 本発明のセグメントICは突起電極を有しているため微
細間隔のアクティブマトリックスアレイの信号線と接続
をとることができ、かつ内部に複数の突起電極に接続さ
れた複数のソース信号線から任意のソース信号線の信号
を増幅し、出力端子に出力する機能を有している。した
がってアクティブマトリックスアレイの検査をプローブ
およびリレーなどを用いず、かつ絵素電極に非接触で高
速におこなうことができる。したがってアクティブマト
リックスアレイの段階で前記アレイの良否を判定するこ
とができ、その製造コストにおける効果は大きい。また
液晶表示パネルに組みたて後もセグメントICを検査時の
モードつまり入力モードにすることにより、絵素欠陥位
置および欠陥個数を自動的に検査することができ、液晶
表示パネルの出荷検査時における効果ははかりしれない
ものがある。
細間隔のアクティブマトリックスアレイの信号線と接続
をとることができ、かつ内部に複数の突起電極に接続さ
れた複数のソース信号線から任意のソース信号線の信号
を増幅し、出力端子に出力する機能を有している。した
がってアクティブマトリックスアレイの検査をプローブ
およびリレーなどを用いず、かつ絵素電極に非接触で高
速におこなうことができる。したがってアクティブマト
リックスアレイの段階で前記アレイの良否を判定するこ
とができ、その製造コストにおける効果は大きい。また
液晶表示パネルに組みたて後もセグメントICを検査時の
モードつまり入力モードにすることにより、絵素欠陥位
置および欠陥個数を自動的に検査することができ、液晶
表示パネルの出荷検査時における効果ははかりしれない
ものがある。
第１図は本発明の液晶表示パネル用セグメントドライブ
ICの機能ブロック図、第２図（ａ），（ｂ）は液晶表示
パネル用セグメントドライブICの平面図および断面図、
第３図は液晶表示パネル用セグメントドライブICを絶縁
基板上に装着したときの斜視図、第４図および第５図は
本発明の液晶表示パネル用セグメントドライブICを用い
たアクティブマトリックスアレイの検査方法を説明する
ための斜視図、第６図は従来の液晶表示パネル用セグメ
ントドライブICの機能ブロック図、第７図（ａ），
（ｂ）は液晶表示パネルの平面図および断面図、第８図
はアクティブマトリックスアレイの検査方法を説明する
ための説明図である。 １……信号処理回路、２……出力イネーブル端子、３…
…シフトクロック端子、４……映像信号入力端子、５…
…信号処理回路、６……絶縁基板、７……封止樹脂、８
……表示領域、９……セグメントIC、10……走査線ドラ
イブIC、11……対向電極基板、12,13……配向膜、14…
…液晶、15,16……プローブ、17……切り換え信号発生
手段、18……信号入出力端子、19……切り換え端子、20
……回路チップ、21……突起電極、22……端子電極、23
……引きだし線、24……制御信号線、25……ソース信号
線、26……ゲート信号線、27……データ入力端子、28…
…シフトクロック端子、29……走査信号処理回路、30…
…短絡欠陥、31……抵抗値測定手段、32……信号検出手
段、33……短絡欠陥、S1〜S4……ソース信号線、G1〜G4
……ゲート信号線、P11〜P44……絵素電極、T11〜T44・
TS11〜TS44・TM11〜TM34……TFT、X1〜X4……出力端
子、Y1〜Yn……入出力端子、U1〜Un……切り換え回路、
Q1〜Qn……増幅回路、W1〜Wn……出力端子。
ICの機能ブロック図、第２図（ａ），（ｂ）は液晶表示
パネル用セグメントドライブICの平面図および断面図、
第３図は液晶表示パネル用セグメントドライブICを絶縁
基板上に装着したときの斜視図、第４図および第５図は
本発明の液晶表示パネル用セグメントドライブICを用い
たアクティブマトリックスアレイの検査方法を説明する
ための斜視図、第６図は従来の液晶表示パネル用セグメ
ントドライブICの機能ブロック図、第７図（ａ），
（ｂ）は液晶表示パネルの平面図および断面図、第８図
はアクティブマトリックスアレイの検査方法を説明する
ための説明図である。 １……信号処理回路、２……出力イネーブル端子、３…
…シフトクロック端子、４……映像信号入力端子、５…
…信号処理回路、６……絶縁基板、７……封止樹脂、８
……表示領域、９……セグメントIC、10……走査線ドラ
イブIC、11……対向電極基板、12,13……配向膜、14…
…液晶、15,16……プローブ、17……切り換え信号発生
手段、18……信号入出力端子、19……切り換え端子、20
……回路チップ、21……突起電極、22……端子電極、23
……引きだし線、24……制御信号線、25……ソース信号
線、26……ゲート信号線、27……データ入力端子、28…
…シフトクロック端子、29……走査信号処理回路、30…
…短絡欠陥、31……抵抗値測定手段、32……信号検出手
段、33……短絡欠陥、S1〜S4……ソース信号線、G1〜G4
……ゲート信号線、P11〜P44……絵素電極、T11〜T44・
TS11〜TS44・TM11〜TM34……TFT、X1〜X4……出力端
子、Y1〜Yn……入出力端子、U1〜Un……切り換え回路、
Q1〜Qn……増幅回路、W1〜Wn……出力端子。
Claims (3)
- 【請求項１】液晶表示パネル用ドライブICであって、液
晶表示パネルのソース信号線との電気的接続をとるため
の複数の接続端子と、前記接続端子から入力された信号
を増幅するために前記接続端子ごとに配置または形成さ
れた複数の信号増幅手段と、前記複数の信号増幅手段か
ら出力される信号を出力する信号出力端子と、前記接続
端子からの信号を増幅して前記信号出力端子に出力する
状態と、前記液晶表示パネルに画像を表示するための映
像信号を前記接続端子に出力する状態とを切り換える切
り換え手段とを具備することを特徴とする液晶表示パネ
ル用セグメントドライブIC。 - 【請求項２】液晶表示パネル用ドライブICであって、液
晶表示パネルのソース信号線との電気的接続をとるため
の複数の接続端子と、前記接続端子から入力された信号
を増幅するために前記接続端子ごとに配置または形成さ
れた複数の信号増幅手段と、前記複数の信号増幅手段の
内任意の信号増幅手段から出力される信号を出力する信
号出力端子と、前記任意の接続端子からの信号を増幅し
て前記信号出力端子に出力する状態と、前記液晶表示パ
ネルに画像を表示するための映像信号を前記信号増幅手
段を介さずに前記接続端子に出力する状態とを切り換え
る切り換え手段とを具備することを特徴とする液晶表示
パネル用セグメントドライブIC。 - 【請求項３】接続端子に突起電極が形成または配置され
ていることを特徴とする特許請求の範囲第１項または第
２項何れかに記載の液晶表示パネル用セグメントドライ
ブIC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28780887A JP2558755B2 (ja) | 1987-11-13 | 1987-11-13 | 液晶表示パネル用セグメントドライブｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28780887A JP2558755B2 (ja) | 1987-11-13 | 1987-11-13 | 液晶表示パネル用セグメントドライブｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129295A JPH01129295A (ja) | 1989-05-22 |
| JP2558755B2 true JP2558755B2 (ja) | 1996-11-27 |
Family
ID=17722023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28780887A Expired - Fee Related JP2558755B2 (ja) | 1987-11-13 | 1987-11-13 | 液晶表示パネル用セグメントドライブｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2558755B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5179345A (en) * | 1989-12-13 | 1993-01-12 | International Business Machines Corporation | Method and apparatus for analog testing |
| JP3880416B2 (ja) | 2002-02-13 | 2007-02-14 | シャープ株式会社 | アクティブマトリクス基板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5738498A (en) * | 1980-08-21 | 1982-03-03 | Suwa Seikosha Kk | Testing system for active matrix substrate |
| JPS602989A (ja) * | 1983-06-20 | 1985-01-09 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPS62151769A (ja) * | 1985-12-26 | 1987-07-06 | Toshiba Corp | アクテイブマトリクス基板の検査方法 |
| JPS62227183A (ja) * | 1986-03-28 | 1987-10-06 | シチズン時計株式会社 | 液晶表示装置 |
-
1987
- 1987-11-13 JP JP28780887A patent/JP2558755B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01129295A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3086936B2 (ja) | 光弁装置 | |
| US7212025B2 (en) | Testing method for array substrate | |
| US6924875B2 (en) | Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display | |
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| JPH05289102A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2003029296A (ja) | アレイ基板及びその検査方法並びに液晶表示装置 | |
| JP2003043980A (ja) | 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 | |
| JP2002055141A (ja) | アレイ基板の検査方法及び該検査装置 | |
| JP2558755B2 (ja) | 液晶表示パネル用セグメントドライブｉｃ | |
| JP2002116423A (ja) | 液晶表示装置とその検査方法 | |
| JP4724249B2 (ja) | 液晶表示装置及びその検査方法 | |
| KR100442305B1 (ko) | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 | |
| JPH01102498A (ja) | アクティブマトリックス基板の試験方法 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JP2558845B2 (ja) | 液晶パネル駆動用集積回路 | |
| JP4458786B2 (ja) | 液晶表示装置およびその検査方法 | |
| JPH0769676B2 (ja) | アクティブマトリックスアレイおよびその検査方法 | |
| JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 | |
| JPH02154292A (ja) | アクティブマトリックスアレイとその検査方法 | |
| JP2001201765A (ja) | 液晶表示装置及びその検査方法 | |
| JPH0812355B2 (ja) | 液晶表示パネルの製造方法 | |
| JPH07113724B2 (ja) | 液晶表示パネルの製造方法 | |
| JPH02251992A (ja) | 液晶表示パネルおよびその製造方法 | |
| JP2000180809A (ja) | 液晶表示パネルの検査装置 | |
| JPH02136761A (ja) | 液晶表示パネル検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |