JPH01129295A - 液晶表示パネル用セグメントドライブic - Google Patents

液晶表示パネル用セグメントドライブic

Info

Publication number
JPH01129295A
JPH01129295A JP62287808A JP28780887A JPH01129295A JP H01129295 A JPH01129295 A JP H01129295A JP 62287808 A JP62287808 A JP 62287808A JP 28780887 A JP28780887 A JP 28780887A JP H01129295 A JPH01129295 A JP H01129295A
Authority
JP
Japan
Prior art keywords
signal
active matrix
segment
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62287808A
Other languages
English (en)
Other versions
JP2558755B2 (ja
Inventor
Hiroshi Takahara
博司 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28780887A priority Critical patent/JP2558755B2/ja
Publication of JPH01129295A publication Critical patent/JPH01129295A/ja
Application granted granted Critical
Publication of JP2558755B2 publication Critical patent/JP2558755B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアクティブマトリックス型液晶表示パネルに用
いるセグメントドライブICに関するものである。
従来の技術 近年、液晶表示パネルの絵素数増大に伴って、走査線数
が増え、従来から用いられている単純マトリックス型液
晶表示パネルでは表示コントラストや応答速度が低下す
るため、各絵素にスイッチング素子を配置したアクティ
ブマトリックス型液晶表示パネルが利用されつつある。
しかしながら前記アクティブマトリックス型液晶表示パ
ネルに用いるアクティブマトリックスアレイは一枚の基
板に数万個以上の薄膜トランジスタ(以後TPTと呼ぶ
。)を形成する必要がある。現在の技術では前記数万個
以上のTPTをすべて無欠陥で形成することは不可能に
近い。したがってアクティブマトリックスアレイの良否
を判別する必要がある。
この判別方法がアクティブマトリックス型液晶表示パネ
ル製造の最大の課題である。
以下図面を参照しながら従来の液晶表示パネル用セグメ
ントドライブIC(以後セグメントICと呼ぶ、) 第6図は従来のセグメントICの機能ブロック図である
。第6図においてlは入力された映像信号をサンプルホ
ールドする機能・レベルシフトする機能かつシフトレジ
スタ機能を有する信号処理回路であり、2はICからの
出力信号をオン・オフする制御信号を入力する出力イネ
ーブル端子、゛ 3はシフトレジスタをシフトさせるた
めの制御信号を入力するためのシフトクロック端子、4
は映像信号を入力するための映像信号入力端子、Wi(
ただしi=1〜n)は液晶表示パネルのソース信号線と
電気的に接続するための出力端子であり、信号処理回路
1で処理された映像信号が任意の一出力端子より出力さ
れる。
以下、従来のセグメン1−ICの機能について説明する
。まず映像信号は映像信号入力端子4より入力され、信
号処理回路1によってリアルタイムで処理され、シフト
クロック端子3から入力されるクロックに同期して出力
端子W1から順にシフトされるから出力される。液晶表
示パネルでは内部に形成されたTPTのゲートをオンさ
せるこ謹により、出力端子Wi(ただしi=1〜n)か
らソース信号線に入力された信号をホールドしていく。
以上の動作により液晶表示パネルには映像が表示される
。第7図は液晶表示パネルの平面図およびAA’線での
断面図である。第7図において6はガラスなど絶縁基板
、7は液晶を封止するための封止樹脂、8は映像の表示
領域、9はセグメン1−IC110は液晶表示パネルの
ゲート信号線を駆動するための走査線ドライブIC,,
11は対向電極などが形成された対向電極基板、12゜
13は液晶を配向させるための主としてポリイミドから
なる配向膜、14は液晶である。第7図で明らかなよう
にセグメントICは液晶表示パネルの周辺部に装着され
る。ここで、より本発明のセグメントI’ Cの効果を
明確にするため、液晶表示パネルに用いるアクティブマ
トリックスアレイの検査方法について説明する。第8図
はアクティブマトリックスアレイの検査方法を説明する
ための説明図である。第8図において81〜S、はソー
ス信号線、01〜G4はゲート信号線、TII〜T44
はTFT、P、、〜Paaは絵素電極、15゜16はプ
ローブ、30はTFTのT。に発生したゲート・ドレイ
ン間短絡欠陥、31は抵抗値測定手段である。検査方法
としてはプローブ15とゲート信号線に圧接する。つぎ
にプローブ16を前記プローブ15を圧接したゲート信
号線に接続されているTPTの絵素電極に圧接していく
と同時にプローブL5,16間の抵抗値を測定する。
TPTに短絡欠陥が発生している場合、前記抵抗値は所
定値よりも低く測定されることにより欠陥を検出するこ
とができる0以上の動作をすべてのゲート信号線および
絵素電極に対しておこなう。
第8図の場合TPTの732に短絡欠陥30が発生して
いるため、プローブ15をゲート信号線G3に圧接し、
プローブ16を絵素電極P3!に圧接したさい、所定値
よりも低い抵抗値が測定され、ゆえにTFTのT。の短
絡欠陥30を検出することができる。
発明が解決しようとする問題点 第8図のアクティブマトリックスアレイのゲート信号線
およびソース信号線のそれぞれの形成間隔は200μm
以下と微細化の方向をたどっている。また絵素数も10
万個以上とますます増加の傾向にある。したがって第8
図に示すようなアクティブマトリックスアレイの検査方
法では、プローブを絵素に正確に位置決めし、かつ全絵
素を検査することは不可能になってきていることは明ら
かである。ところが他の適正な検査方法がないため製造
工程では初期段階での良否選別が重要にもかかわらず、
近年ではアクティブマトリックスアレイの段階ではほと
んど検査がおこなわれず、アクティブマトリックスアレ
イを用いて液晶表示パネルを作製後、前記パネルを動作
させ、映像を表示させて良否を判定していた。ゆえに液
晶表示パネルで不良品となることは、前記パネルを廃棄
することになり、きわめて製造コストの高いものとなら
ざるをえなかった。
問題点を解決するための手段 上記問題点を解決するため本発明のセグメントICは、
液晶表示パネルの複数のソース信号線との電気的接続を
とるための複数の突起電極を具備し、かつ前記複数のソ
ース信号線から任意の信号線上の信号を増幅し、出力端
子から出力する機能と、1本以上の入力端子から入力さ
れた信号を任意の前記ソース信号線に印加できる機能を
有するものである。本発明のセグメントICを用いるこ
とによりアクティブマトリックスアレイの検査を容易に
おこなうことができる。
作用 本発明のセグメン)ICは突起電極を有しているため、
アクティブマトリックスアレイのソース信号線の一端に
端子電極を形成しておけば、前記端子電極と容易に電気
的接続をとることができ、また容易に取りはずすことも
できる。また本発明のセグメントICは内部に複数の突
起電極に接続された複数のソース信号線から任意のソー
ス信号線上の信号を増幅し、出力端子に出力する機能を
もつ。したがって微細間隔で形成されたアクティブマト
リックスアレイの信号線にブロービングをおこない、各
ソース信号線上の信号を検出する、つまりアクティブマ
トリックスアレイの検査をおこなうことができる。
実施例 以下本発明の一実施例のセグメントICについて図面を
参照しながら説明する。第1図は本発明のセグメントI
Cの機能ブロック図である。第1図において5は入力さ
れた映像信号をサンプルホールドする機能・レベルシフ
トする機能かつシフトレジスタ機能かつ多数の入力信号
から任意の一入力信号を選択する機能などを有す゛る信
号゛処理手段である。Yi(ただしi−1゛〜n)はア
クティブマトリックスアレイのソース信号線からの信号
を入力するかつセグメン+−tCからの信号を出力する
ための入出力端子であり、その先端は以下の図面に示す
突起電極に接続されている。Qi(ただし1=l=n)
は増幅回路、Vi(ただしi=1〜n)は増幅回路で増
幅された信号を信号処理回路5に取りこむモード(以後
入力モードと呼ぶ。)と信号処理回路5からの信号を入
出力端子Yiに出力するモード(以後出力モードと呼ぶ
、)を切り換えるための切り換え回路、17は前記入力
モードと出力モードを切6かえるための切り換え信号発
生手段、18はセグメン)ICに映像信号を入力かつ信
号処理回路で選択された信号を出力するだめの信号入出
力端子、19は切り換え信号発生手段を制御するための
切り換え端子である。第2図は本発明のセグメントIC
の平面図およびBB“線での断面図である。第2図にお
いて20はシリコン基板上に第1図に示すセグメントI
Cの機能を形成した回路チップ、21はメツキ技術また
はネイルヘッドボンディングの技術を用いて数μmから
100μmの高さのAuからなる突起電極である。ただ
し図面では作図を容易にするため突起電極を20個とし
ているが通常は数10個以上形成される。
以下、本発明のセグメントICの機能について説明する
。まず本発明のセグメントICを用いてアクティブマト
リックスアレイの検査方法について説明する。第3図は
本発明のセグメントICを絶縁基板6上に装着したとき
の斜視図を示している。第3図において22は絶縁基板
6上に形成された端子電極、23はアクティブマトリッ
クスアレイのソース信号線25と端子電極22を接続す
るための引き出し線、24はセグメントICに映像信号
を入力するあるいは制御するための制御信号線、25は
ソース信号線、26はゲート信号線である。まずセグメ
ントICの突起電極21と端子電極22が重なるように
回路チップ20を位置決めし装着する。すると回路チッ
プ20の自重などにより突起電極20は容易に変形をお
こし端子電極22と突起電極21とは電気的接続がとれ
る。
また必要に応じて突起電極21または端子電極22上に
数十μmの導電性接合層を形成しておく。
前記導電性接合層は接着剤としてエポキシ系、フェノー
ル系等を主剤とし、Ag、Au、Ni、C。
SnO2などのフレークを混ぜた物であり、転写等の技
術で形成する。前記導電性接合層を形成することにより
、より確実にかつ回路チップ20に多少の振動を与えて
も位置ずれをおこさない装着をおこなうことができる。
第4図は一絵素に駆動用TPTが1個形成されたアクテ
ィブマトリックスアレイの検査方法を説明するための説
明図である。第4図において27はアクティブマトリッ
クスアレイのTPTを動作させる電圧(以後V。Nと呼
ぶ。)および動作させない電圧(以後V。FFと呼ぶ。
)を入力するデータ入力端子、28はシフトクロックの
入力端子(以後シフトクロック端子28と呼ぶ。)、2
9はシフトレジスタなどアクティブマトリックスアレイ
のゲート信号線への印加信号を処理するための走査信号
処理回路、32は電圧などの信号を検出するための信号
検出手段、X1〜X4は走査信号処理回路29からの出
力端子である。走査信号処理回路29はデータ入力端子
27のデータおよびシフトクロック端子へのシフトクロ
ックにより、任意のゲート信号線に■。、または■。F
、を印加できる。なお、出力端子Xj(ただしj=1〜
4)とアクティブマトリックスアレイのゲート信号線お
よび入出力端子Yi(ただしi=1〜n)とアクティブ
マトリックスアレイのソース信号線はそれぞれ回路チッ
プに形成された突起電極により接続されているものとす
る。
まず最初にデータ入力端子27およびシフトクロック端
子28を操作し、ゲート信号線G1にV。N。
池のゲート信号線にはv02.が印加されるように走査
信号処理回路29に設定する。また、セグメン)ICは
切り換え端子19を操作し、切り換え回路Vi(ただし
i=l〜n)のスイッチが入力モードとなるように設定
しておく0次に信号処理回路5はソース信号線S1上の
信号つまりY1端子から入力される信号を増幅し、信号
入出力端子18に出力する。信号検出手段32は前記信
号が所定値以上かどうかを検出する。以下、信号処理回
路5はYn端子まで入力される信号を信号入出力端子1
8に出力するとともに、信号検出手段32は前記信号か
所定値以上かどうかを検出していく。次にシフトクロッ
ク端子28にシフトクロックを入力し、ゲート信号線G
2のみにV。Hを他の信号線には■。F、を印加する。
以下信号処理手段5は前述と同様の動作をおこなう。以
上の動作をすべてのゲート信号線に対して行なう。第4
図の場合、TFTのT、に短絡欠陥30が発生している
ため、ゲート信号″!l+’i G 3にV。Nを印加
し、入出力端子Y2から入力される信号を増幅し、信号
入出力端子18に出力したさい、G3−短絡欠陥30→
T3!→S2→Y2→Q2なる電流経路が生じるため、
信号検出手段32には所定値以上の電圧が検出されるた
め、TFTのT。に短絡欠陥30が発生していることを
検出できる。なお信号を増幅器Qi(ただしi=l〜n
)に通すのはTPTのオン電流が通常1IIA以下と微
弱なためである。次に一絵素に駆動用TPTが2個形成
されている場合の検査方法を説明する。第5図は一絵素
に駆動用TPTが2個形成されたアクティブマトリック
スアレイの検査方法を説明するための説明図である。第
5図においてTS、、〜TSaaおよびT M 、、〜
T M 3 aはTFT、33は7M3□に発生したソ
ース・ドレイン間短絡欠陥である。検査方法は第4図に
示した場合と全く同様である。第5図の場合、ゲート信
号線G3にV。、他のゲート信号線にV。、を印加し、
ソース信号線S2に所定の正電圧を印加し、かつ信号処
理回路5がソース信号線S3上の信号つまりY3端子か
ら入力される信号を信号入出力端子1日に出力した際、
S2→短絡欠陥33→P、→T S sz” S 3−
 ” 3−G3−信号入出力端子18なる電流経路が生
じる。したがって信号検出手段32に所定値以上の電圧
が検出され、ゆえにTFTの7M3.に発生した欠陥を
ヰ★出することができる。検査後セグメントICなどは
アクティブマトリックスアレイから除去し、次工程の液
晶表示パネルの組み立て工程に流す。
次にセグメントICの通常の映像表示に用いる場合につ
いて説明する。まず切り換え端子19に信号を入力し、
切り換え回路のスイッチを切りかえ、出力モードとなる
ようにする。つまり増幅回路Qi(ただしi=1〜n)
は切り離される。次に信号入出力端子を従来のセグメン
)ICのように映像信号入力端子4として用いることに
より、従来のセグメントICと同様の機能を持つように
することができる。また、アクティブマトリックスアレ
イ上に対向電極基板11をとりつけ、液晶14を注入、
封止したのち、本発明のセグメントIGは突起電極21
上に導電性接合層を形成し、端子電極22にとりつけ、
電気オープン、ヒートコラム等を用いて加熱接着法によ
り接続する。
なお本発明のセグメン)ICでは増幅回路Qi(ただし
i=l〜n)を設けたがアクティブマトリックスアレイ
のオン電流が大きく、増幅せずとも信号を処理できると
きは設けることが必要でないことは明らかである。
発明の効果 本発明のセグメン)ICは突起電極を有しているため微
細間隔のアクティブマトリックスアレイの信号線と接続
をとることができ、かつ内部に複数の突起電極に接続さ
れた複数のソース信号線から任意のソース信号線の信号
を増幅し、出力端子に出力する機能を有している。した
がってアクティブマトリックスアレイの検査をプローブ
およびリレーなどを用いず、かつ絵素電極には非接触で
高速におこなうことができる。したがってアクティブマ
トリックスアレイの段階で前記アレイの良否を判定する
ことができ、その製造コストにおける効果は大きい。ま
た液晶表示パネルに組みたて後もセグメントICを検査
時のモードつまり入力モードにすることにより、絵素欠
陥位置および欠陥個数を自動的に検査することができ、
液晶表示パネルの出荷検査時における効果ははかりしれ
ないものがある。
【図面の簡単な説明】
第1図は本発明の液晶表示パネル用セグメントドライブ
ICの機能ブロック図、第2図(al、 (blは液晶
表示パネル用セグメントドライブICの平面図および断
面図、第3図は液晶表示パネル用セグメントドライブI
Cを絶縁基板上に装着したときの斜視図、第4図および
第5図は本発明の液晶表示パネル用セグメントドライブ
tCを用いたアクティブマトリックスアレイの検査方法
を説明するための説明図、第6図は従来の液晶表示パネ
ル用セグメントドライブICの機能ブロック図、第7図
fat、 (b)は液晶表示パネルの平面図および断面
図、第8図はアクティブマトリックス7レイの検査方法
を説明するための説明図である。 1・・・・・・信号処理回路、2・・・・・・出力イネ
ーブル端子、3・・・・・・シフトクロック端子、4・
・・・・・映像信号入力端子、5・・・・・・信号処理
回路、6・・・・・・絶縁基板、7・・・・・・封止樹
脂、8・・・・・・表示領域、9・・・・・・セグメン
トIC,10・・・・・・走査線ドライブIC,11・
・・・・・対向電極基板、12.13・・・・・・配向
膜、14・・・・・・液晶、15.i6・・・・・・プ
ローブ、17・・・・・・切り換え信号発生手段、18
・・・・・・信号入出力端子、19・・・・・・切り換
え端子、20・・・・・・回路チップ、21・・・・・
・突起電極、22・・・・・・端子電極、23・・・・
・・引きだし線、24・・・・・・制御信号線、25・
・・・・・ソース信号線、26・・・・・・ゲート信号
線、27・・・・・・データ入力端子、28・・・・・
・シフトクロック端子、29・・・・・・走査信号処理
回路、30・・・・・・短絡欠陥、31・・・・・・抵
抗値測定手段、32・・・・・・信号検出手段、33・
・・・・・短絡欠陥、S1〜S4・・・・・・ソース信
号線、61〜G、・・・・・・ゲート信号線、pH〜P
44・・・・・・絵素電極、T、〜T44・T S +
 +〜T S 44・T M + +〜T M s a
・・・・・・TFT、、X1〜X、・・・・・・出力端
子、Y1〜Yn・・・・・・入出力端子、U1〜Un・
・・・・・切り換え回路、Q、−Qn・・・・・・増幅
回路、Wl−Wn・・・・・・出力端子。 2゛−一出力1午−7”ルを島) 3−−−ン’L7t1.,7纏テ 5−一一値3に1+尺 19−−−rnすJl−え力11) 第2図 QO−一回路テ、、フ。 2i−°−¥起(罹 f 22− テ゛−か、J鵡) 32−傷+纜出丁波 ×イル×噂−1汀瑞手 第5図 33−−−TFT T511〜nu、TMu−”’−−−、’J?各にシL
第6図       +−i訂に1謁 2−・−土カ件−ブルぶもシ 3−°−シフト70−、 71ffn+4−・−ピt’
l叡楼号λ力脇) W(−Wn−−一七つtちト G−−一托9ゑ永仮 7一−−f丁tt月1 10−−一え11歩1(ド”シイブr(fイー−−ヌー
rE’t!JE[ lδ、jG−−)・ドブ S+=5<−−−+、j−:t+gt#L(a=G<−
−−ケ′体 ゛′

Claims (1)

    【特許請求の範囲】
  1. 液晶表示パネル用ドライブICであって、液晶表示パネ
    ルの複数のソース信号線との電気的接続をとるための複
    数の突起電極を具備し、かつ前記複数のソース信号線の
    任意の信号線上の信号を増幅し出力端子より出力する機
    能と、1本以上の入力端子から入力された信号を任意の
    前記ソース信号線に印加できる機能とを有することを特
    徴とする液晶表示パネル用セグメントドライブIC。
JP28780887A 1987-11-13 1987-11-13 液晶表示パネル用セグメントドライブic Expired - Fee Related JP2558755B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28780887A JP2558755B2 (ja) 1987-11-13 1987-11-13 液晶表示パネル用セグメントドライブic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28780887A JP2558755B2 (ja) 1987-11-13 1987-11-13 液晶表示パネル用セグメントドライブic

Publications (2)

Publication Number Publication Date
JPH01129295A true JPH01129295A (ja) 1989-05-22
JP2558755B2 JP2558755B2 (ja) 1996-11-27

Family

ID=17722023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28780887A Expired - Fee Related JP2558755B2 (ja) 1987-11-13 1987-11-13 液晶表示パネル用セグメントドライブic

Country Status (1)

Country Link
JP (1) JP2558755B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200121A (ja) * 1989-12-13 1991-09-02 Internatl Business Mach Corp <Ibm> 薄膜トランジスタアレイのアナログ試験方法及び装置
US7167151B2 (en) 2002-02-13 2007-01-23 Sharp Kabushiki Kaisha Active matrix substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5738498A (en) * 1980-08-21 1982-03-03 Suwa Seikosha Kk Testing system for active matrix substrate
JPS602989A (ja) * 1983-06-20 1985-01-09 セイコーエプソン株式会社 液晶表示装置
JPS62151769A (ja) * 1985-12-26 1987-07-06 Toshiba Corp アクテイブマトリクス基板の検査方法
JPS62227183A (ja) * 1986-03-28 1987-10-06 シチズン時計株式会社 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5738498A (en) * 1980-08-21 1982-03-03 Suwa Seikosha Kk Testing system for active matrix substrate
JPS602989A (ja) * 1983-06-20 1985-01-09 セイコーエプソン株式会社 液晶表示装置
JPS62151769A (ja) * 1985-12-26 1987-07-06 Toshiba Corp アクテイブマトリクス基板の検査方法
JPS62227183A (ja) * 1986-03-28 1987-10-06 シチズン時計株式会社 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200121A (ja) * 1989-12-13 1991-09-02 Internatl Business Mach Corp <Ibm> 薄膜トランジスタアレイのアナログ試験方法及び装置
US5561381A (en) * 1989-12-13 1996-10-01 International Business Machines Corporation Method for testing a partially constructed electronic circuit
US7167151B2 (en) 2002-02-13 2007-01-23 Sharp Kabushiki Kaisha Active matrix substrate

Also Published As

Publication number Publication date
JP2558755B2 (ja) 1996-11-27

Similar Documents

Publication Publication Date Title
JP3086936B2 (ja) 光弁装置
US6028442A (en) Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof
JPH0569410B2 (ja)
JP2003029296A (ja) アレイ基板及びその検査方法並びに液晶表示装置
JPH1184420A (ja) 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
JP2506840B2 (ja) アクティブマトリックスアレイの検査方法
JP2834935B2 (ja) アクティブマトリクス型表示素子及びその製造方法
JPH01129295A (ja) 液晶表示パネル用セグメントドライブic
JPH01102498A (ja) アクティブマトリックス基板の試験方法
JPH07120694B2 (ja) 液晶表示装置の検査装置及びその検査方法
JP2629213B2 (ja) アクティブマトリックスアレイの検査方法および検査装置
JPH07199220A (ja) アレイ基板
JPH02154292A (ja) アクティブマトリックスアレイとその検査方法
JPH10268273A (ja) 液晶表示基板
JPH02135490A (ja) アクティブマトリックスアレイおよびその検査方法
JP2558845B2 (ja) 液晶パネル駆動用集積回路
JPH02251931A (ja) アクティブマトリックスアレイ
JPH1090359A (ja) 波形プローブ装置およびこれを用いる検査方法
JP2506847B2 (ja) 反射型アクティブマトリックスアレイの製造方法
JP2001201765A (ja) 液晶表示装置及びその検査方法
JPH0365927A (ja) 液晶表示パネルの検査装置およびその検査方法
JPH02251992A (ja) 液晶表示パネルおよびその製造方法
JPH0648551Y2 (ja) アクテイブマトリクス表示装置
JPH01129235A (ja) 液晶表示パネルの製造方法
JPH07113724B2 (ja) 液晶表示パネルの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees