JP4236720B2 - 液晶電気光学装置 - Google Patents
液晶電気光学装置 Download PDFInfo
- Publication number
- JP4236720B2 JP4236720B2 JP35004897A JP35004897A JP4236720B2 JP 4236720 B2 JP4236720 B2 JP 4236720B2 JP 35004897 A JP35004897 A JP 35004897A JP 35004897 A JP35004897 A JP 35004897A JP 4236720 B2 JP4236720 B2 JP 4236720B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- electrode pad
- switching element
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明が属する技術分野】
本発明は、液晶等の表示体を用いた液晶電気光学装置に関し、特に、その構成及びその作製方法に関するものである。
【０００２】
【従来の技術】
従来の表示装置としては、ＣＲＴが最も一般的である。しかし、ＣＲＴは装置の容積、重量、消費電力が大きく、特に、大面積の表示装置には適していなかった。そこで、近年、ＣＲＴに比べ軽量化及び低消費電力化が容易に実現できる液晶電気光学装置が注目されている。
【０００３】
液晶電気光学装置は液晶物質が分子軸に対して平行方向と垂直方向で誘電率が異なることを利用し、光の偏光や透過光量、さらには散乱量を制御することでＯＮ／ＯＦＦすなわち明暗を表示する。液晶材料としてはＴＮ液晶、ＳＴＮ液晶、強誘電液晶が一般的である。
【０００４】
特に、液晶電気光学装置のなかでも、ガラス等の絶縁基板上にＴＦＴを有する半導体装置、例えば、薄膜トランジスタ（ＴＦＴ）を画素の駆動に用いるアクティブマトリクス型の液晶電気光学装置が盛んに開発されている。
【０００５】
アクティブマトリクス型の液晶電気光学装置のパネル部分は、ガラス基板上に信号線と走査線をマトリクス状に組み合わせ、その交点部分近傍にＴＦＴを配置した構成を有したものである。この構成において、ＴＦＴのソース電極は信号線に接続され、ゲート電極は走査線に接続されている。また、ドレイン電極は保持容量と画素領域の液晶に対応して配置された画素電極に接続されている。液晶は対向電極と画素電極の間に挟まれて駆動される。この対向電極は、対向基板上に作り込まれる。
【０００６】
また、上記パネル部分の信号線や走査線を駆動するための駆動回路部分は、単結晶の半導体集積回路で形成されており、テープ自動ボンディング（ＴＡＢ）法や、チップ・オン・グラス（ＣＯＧ）法によって、アクティブマトリクスに接続されている。
【０００７】
しかし、表示画面を構成するための電極配線の数は数百にもおよぶものである。そして、従来の周辺駆動回路は、ＩＣパッケージや半導体チップであるため、これらの端子を基板上の電極配線と接続するためには、配線を引き回さなければならず、表示画面と比較して、周辺駆動回路部分の面積が大きくなってしまっていた。特に大面積の表示装置の場合、更に電極配線が多くなるため、ＩＣの数も多くなりコスト高になるという問題があった。
【０００８】
また、上記問題点を解決するための方法として、パネル部分と同一基板上に駆動部分を配置する方法が考えられている。この場合の駆動部分は、薄膜トランジスタを用いて、パネル部分と同様に形成される。しかし、同一基板にパネル部分と駆動部分を一体形成した場合は、熱や外部からの力が加えられると基板全体にたわみ等が生じて、基板間隔制御物（スペーサ等）により、同一基板に設けられた周辺駆動回路に影響を与えていた。その結果、周辺駆動回路が正常に動作せず、液晶電気光学装置の信頼性、耐久性の低下を引き起こしていた。また、パネル部分と駆動部分を同時に形成するため、特に、大面積の表示装置の場合、歩留りが低下していた。
【０００９】
さらに上記問題点を解決するための他の方法として、駆動部分を他の支持基板上に形成し、パネルアレイ基板（パネル部分が形成された基板）に接着する方法や、パネルアレイ基板に他の支持基板上に形成された駆動部分を接着後、支持基板を除去する方法が考えられている。そして、この方法によって得られる構成は、より一層の小型化、軽量化が図ることができ、さらに表示装置の信頼性の向上を図ることができた。また、この方法は、パネルアレイ基板とスティック基板（駆動部分が形成された基板）を別々に形成するため、接着前に電気特性をテストして、良品・不良品に選別することができ、良品のパネルアレイ基板に良品のスティック基板を接着することが可能であった。従って、特に、大面積の表示装置の場合において、電気光学装置全体の歩留り及び信頼性を大幅に向上させることができた。
【００１０】
【発明が解決しようとする課題】
上述した方法、即ち、駆動部を他の支持基板上に形成し、パネルアレイ基板に接着する方法を用いた場合において、接着工程前後に電気特性をテストして、スティック基板を良品・不良品に選別する時、従来では、図９に示すように、全ての配線の端部に設けられた接続用電極パッド９１５を１つ１つ検査していた。即ち、この接続用電極パッド９１５を検査用の電極パッドとして検査を行っていた。図９において、９０３はスティック基板、９０５は駆動回路部、９０７はスチック側引き出し配線、９１５は、接続及び検査用の電極パッドである。
【００１１】
しかし、大面積のパネル画面を有する場合や、画素が高密度に存在する画面を有する場合は、当然信号配線が多くなるため、スティック基板に設ける引き出し配線９０７の数が多くなり、また同様に接続用電極パッドの数も膨大な数となっていた。例えば、画素マトリクスの形成領域が横６４０画素、縦４００画素で構成されているとすると、スティック基板９０３には、６４０本または４００本の引き出し配線の端部に形成された６４０個または４００個の接続用電極パッド９１５を検査することになる。そのため、全ての配線の端部に設けられた接続用電極パッド９１５を１つ１つ検査する作業が大変であるという問題を抱えていた。この作業は、非常に時間及び手間のかかるものであった。
【００１２】
本発明は、上記問題点を解決する手段を提供するものである。より具体的には、特に、引き出し配線及び接続用電極パッドを多数有する表示装置（大面積のパネル画面を有する場合や、画素が高密度に存在する画面）に適した作製方法、即ち、駆動部分を他の支持基板上に形成し、パネルアレイ基板に接着する方法を用いて作製した電気光学装置を提供するものである。
【００１３】
さらに具体的には、本発明は、特に、スティック基板に形成された駆動回路の検査手段を開示するとともに、その検査手段を用いて歩留りの良い電気光学装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本明細書で開示する本発明の構成は、
薄膜トランジスタを用いたスイッチング素子及び前記スイッチング素子と接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶とを介在せしめた液晶電気光学装置であって、
液晶を駆動させるための駆動回路が配置された少なくとも１枚以上の第３の基板を有し、
前記第３の基板上には、前記駆動回路を検査するための手段を有していることを特徴とする液晶電気光学装置である。
【００１５】
また、本発明の他の構成は、
薄膜トランジスタを用いたスイッチング素子及び前記スイッチング素子と接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶とを介在せしめた液晶電気光学装置であって、
液晶を駆動させるための駆動回路が配置された少なくとも１枚以上の第３の基板を有し、
前記第３の基板上には、前記駆動回路を検査するための信号を入力する第１の電極パッドと、
前記信号を出力する第２の電極パッドと、
前記第１の基板と電気的に接続するための第３の電極パッドとが設けられていることを特徴とする液晶電気光学装置である。
【００１６】
また、本発明の他の構成は、
薄膜トランジスタを用いた第１のスイッチング素子及び前記第１のスイッチング素子と接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶とを介在せしめた液晶電気光学装置であって、
液晶を駆動させるための駆動回路が配置された少なくとも１枚以上の第３の基板を有し、
前記第３の基板上には、前記駆動回路を検査するための信号を入力する第１の電極パッドと、
前記信号を出力する第２の電極パッドと、
前記第１の基板と電気的に接続するための第３の電極パッドとが設けられ、
前記第１の電極パッドは、第２のスイッチング素子を介して前記第２の電極パッドと前記駆動回路とに接続されていることを特徴とする液晶電気光学装置である。
【００１７】
上記構成において、前記駆動回路は、配線と接続されており、少なくとも一部が信号配線であることを特徴としている。
【００１８】
また、上記構成において、前記駆動回路は、配線と接続されており、少なくとも一部が走査配線であることを特徴としている。
【００１９】
また、上記構成において、前記第３の基板の基板は前記第２の基板と実質的に同一平面とされていることを特徴としている。
【００２０】
また、上記構成において、前記第１の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、アモルファスシリコンからなり、
前記第３の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、結晶性を有するシリコンからなることを特徴としている。
【００２１】
また、上記構成において、前記第１の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、結晶性を有するシリコンからなり、
前記第３の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、結晶性を有するシリコンからなることを特徴としている。
【００２２】
また、本発明の他の構成は、
薄膜トランジスタを用いた第１のスイッチング素子及び前記第１のスイッチング素子と接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶とを介在せしめた液晶電気光学装置の作製方法であって、
液晶を駆動させるための駆動回路が配置された少なくとも１枚以上の第３の基板を有し、
前記第３の基板上には、第１の電極パッドと、第２の電極パッドとを有し、
前記第１の電極パッドに、検査するための信号を印加して、前記第２の電極パッドに出力された信号を検査する工程を少なくとも含む液晶電気光学装置の作製方法である。
【００２３】
上記構成において、前記検査方法は、前記第３の基板と前記第１の基板の接着工程の直前に行うことを特徴としている。
【００２４】
【発明の実施の形態】
本発明の液晶電気光学装置は、図２及び図３に示す装置の概略構成を用いて、図１に示す検査回路部１０６をスティック基板に設けることを特徴としている。
【００２５】
図１に示すように、本発明の電気光学装置は、スティック基板の駆動回路部１０５から画素マトリクスの形成領域１０４側に向かってスティック基板側引き出し配線１０７が並列して設けられており、隣接する互いの引き出し配線は、一定の間隔を保ち、さらに、それらの配線端部には、接続用電極パッド１１５が設けられている。この線間隔は、パネル側の配線パターン等に従い、適宜設計すればよい。この接続用電極パッド１１５と電気的に接続させるために、パネルアレイ基板１０１にもパネル側引き出し配線１０９の端部に接続用電極パッドを設けている。
【００２６】
そして、スティック基板側引き出し配線１０７と接続用電極パッド１１５の間には、検査回路部１０６が配置されている。
【００２７】
このスティック基板に設けられた検査回路部１０６は、これら２枚の基板（パネルアレイ基板とスティック基板）を貼り合わせる工程の前後で、スティック基板に作製された駆動回路部１０５の検査を行うために設けられている。
【００２８】
図１に示すように、検査回路部１０６は、主に、検査信号を入力するための検査信号入力用電極パッド１１６と、検査用ＴＦＴ１１７と、検査用電極パッド１０８で形成されている。このＴＦＴ１１７のゲイト電極には、駆動回路部１０５からの引き出し配線１０７が接続されている。また、このＴＦＴを介して検査信号入力用電極パッド１１６と検査用電極パッド１０８が接続されている。
【００２９】
本発明においては、検査用ＴＦＴ（薄膜トランジスタ）をスイッチング素子として用いたが、同様の機能を有する素子であれば、変更可能であることは言うまでもない。
【００３０】
本発明の検査方法は、検査信号入力用電極パッド１１６に検査信号を入力し、検査用電極パッド１０８をショートさせる方法、または、検査信号入力用電極パッド１１６に検査信号を入力し、検査用電極パッド１０８からの検出信号を測定する方法によって行う。
【００３１】
即ち、本発明では、接続用電極パッド１１５は、検査用の電極パッドとして用いず、検査用電極パッド１０８を新たに設ける構成とした。
【００３２】
具体的に、本発明の検査方法を図７に示したタイミングチャートの一例を用いて、以下に説明する。図７中の信号１〜５、ＤＣａ〜ｄ（検査信号）、検出信号は、図１中のものと対応している。図１及び図７において、検査信号入力パッド１１６は４個記載されているが、１個以上であれば、特に限定されないことは言うまでもない。また、図７において、検査信号は便宜上、ＤＣａ＝８Ｖ、ＤＣｂ＝６Ｖ、ＤＣｃ＝４Ｖ、ＤＣｄ＝２Ｖの定電圧信号としたが、特に限定されないことは言うまでもない。
【００３３】
検査信号入力用電極パッド１１６に定電圧信号ＤＣａ〜ｄ（検査信号）を入力して、駆動回路部１０５に図７に示す正クロック信号と、負クロック信号を入力した時、駆動回路部内のシフトレジスタによって、順次パルスが形成され、信号１〜５がそれぞれ引き出し配線に出力される。この時、駆動回路部において、異常がなければ、信号１〜５に従いＴＦＴ１１７がＯＮ状態となるので、検査信号入力パッド１１６に印加される定電圧信号ＤＣａ〜ｄが出力され、図７で示すように正常な検出信号が検査用電極パッド１０８に印加される。
【００３４】
しかし、駆動回路部に不良があれば、不良の発生している駆動回路部からの引き出し配線に接続されているＴＦＴ１１７はＯＦＦ状態となるので、検査用電極パッド１０８に正常な検出信号が印加されない。従って、検査用電極パッド１０８に接続した計測装置で不良が検出できる。また、検出信号から不良箇所を正確に特定することも可能である。
【００３５】
このようにして、不良を検出できる検査回路部１０６をスティック基板に設けることで、短時間で簡単にスティック基板の良品・不良品の選別を行うことができる。
【００３６】
本明細書においては、図２中のスティック基板１０３の外周縁の長辺方向をＸ方向、短辺方向をＹ方向とする。具体的には、スティック基板の駆動回路部１０５から画素マトリクスの形成領域１０４側に向かう方向、即ち、スティック基板に設けられた引き出し配線１０７が延在している方向がＹ方向である。
【００３７】
図２に示すように、スティック基板１０３全体の形状は、長方形（Ｌｘ1 ×Ｌｙ1 ）とした。また、スティック基板１０３を配置する位置は、画素マトリクス形成領域１０４以外の箇所であればよい。この形状及び配置は、主に画素マトリクスの形成領域１０４の大きさによって、適宜設計される。
【００３８】
これらの接続用電極パッド同士は、直接接続されるわけではなく、導電部材（バンプ、異方性導電膜、導電性微粒子、ＦＰＣ等）を介して接続される。
【００３９】
本発明において、この接続用電極パッド１１５の形状は、Ｘ方向を長辺、Ｙ方向を短辺とする長方形とし、位置ずれのマージンをもたせる構成としてもよい。また、隣接する接続用電極パッドをＹ方向にずらして配置し、隣接する接続用電極パッドの短絡をなくす構成としてもよい。当然のことながら、この場合はスティック側接続用電極パッド１１５に対応してパネル側接続用電極パッドをＹ方向にずらして配置する。
【００４０】
【実施例】
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
〔実施例１〕
本実施例は、パネルの作製工程、スティック基板の作製工程、パネルアレイ基板とスティック基板との接続工程の概略を示すものである。本実施例を図１〜６を用いて説明する。図２は、本発明の電気光学装置全体の簡略図である。また、図３は、図２中のＡ−Ａ’断面図およびＢ−Ｂ’断面図である。
【００４１】
〔パネルの作製工程〕
本実施例では、パネルアレイ基板４００上に、作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むために、最も一般的に用いられている非晶質珪素半導体（アモルファスシリコン）を用いて画素マトリクスに用いられるスイッチング素子を構成する。
【００４２】
このスイッチング素子の構造としては、ゲート材料（Ａｌ）を厚くし易いため大面積ディスプレイに適しているトップゲート構造のプレーナ型ＴＦＴを用いてもよい。しかし、本実施例では、マスクが少なく量産性に富んでいるボトムゲート型の薄膜トランジスタ（代表的には逆スタガ型ＴＦＴ）を用いた例を示す。
【００４３】
図４に非晶質珪素半導体（アモルファスシリコン）を用いた、代表的なボトムゲート型（チャネルエッチ型）の薄膜トランジスタの作製工程の一例を示した。
【００４４】
まず、ガラス基板４００（本実施例ではコーニング７０５９）を用意する。パネルアレイ基板の作製工程は、６００℃以下で処理されるため、ほとんどすべてのガラス材質で構成されるものを用いることができる。特に、量産性に適した基板であれば、特に限定されない。
【００４５】
次に、ガラス基板上に導電性を有する金属膜を成膜しパターニングすることによって、ゲート電極４０１を形成する。その後、ゲート絶縁膜４０２、非晶質珪素膜４０３を積層する。そして、Ｎ型またはＰ型を付与された珪素膜４０４を積層する。次に、珪素膜４０３及び４０４のパターニングを行い、図４（Ａ）に示す状態を得る。
【００４６】
そして、導電性を有する金属膜を成膜しパターニングすることによって、ソース電極４０５、ドレイン電極４０６を作製し、さらに、ＩＴＯ電極４０７を形成する。（図４（Ｂ））このＩＴＯ電極４０７は、ソース、ドレイン電極の成膜前に設ける構成としてもよい。
【００４７】
次に、ソース電極、ドレイン電極をマスクとして、非晶質珪素膜４０３をエッチングする。（図４（Ｃ））最後に保護膜（パッシベーション膜）４０８を成膜して、図４（Ｄ）に示す状態を得ることができる。
【００４８】
ここでは、チャネルエッチ型のボトムゲート型の薄膜トランジスタの作製方法を示したが、図５に示すようなチャネルストップ型の構造を有する薄膜トランジスタを用いてもよい。５０１はゲート電極、５０２はゲート絶縁膜、５０３は非晶質珪素膜、５０４はＮ型またはＰ型を付与された珪素膜、５０５はソース電極、５０６はドレイン電極、５０７はＩＴＯ電極、５０８は保護膜、５０９はエッチングストッパー（チャネルストッパー）である。
【００４９】
このような薄膜トランジスタを画素マトリクスのスイッチング素子としてパネルアレイ基板１０１を作製する。
【００５０】
次に、パネルアレイ基板１０１および対向基板１０２（対向電極が作り込まれた基板）に配向膜を成膜して、加熱・硬化（ベーク）させる。その次に、配向膜の付着した基板表面を毛足の長さ２〜３ｍｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向に擦り、微細な溝を作るラビング工程を行う。その後、図示しないが、パネルアレイ基板、もしくは対向基板のいずれかに、ポリマー系・ガラス系・シリカ系等の球のスペーサを散布する。
【００５１】
その次に、パネルアレイ基板、もしくは対向基板のいずれかに、基板の外枠に設けられるシール材１１０となる樹脂を塗布する。
【００５２】
シール材が設けられたのち、対向基板とパネルアレイ基板を貼り合わせる。このようにして、パネルアレイ基板と対向基板を貼り合わせて形成されたパネルの液晶注入口より液晶材料１１１を注入し、その後、エポキシ系樹脂で液晶注入口を封止する。以上のようにして、パネルが作製される。
【００５３】
〔スティック基板の作製〕
図６に結晶性を有する珪素半導体（ポリシリコン）を用いた、代表的なトップゲート型の薄膜トランジスタの作製工程を示した。
【００５４】
まず、基板は耐熱性の高い基板６００（本実施例では石英基板）を用意し、その基板上には、図示しないが、下地膜として３００ｎｍ厚の絶縁性珪素膜を形成する。絶縁性珪素膜とは、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎy ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）のいずれか若しくはそれらの積層膜である。
【００５５】
また、歪点が７５０℃以上であればガラス基板（代表的には結晶化ガラス、ガラスセラミクス等と呼ばれる材料）を利用することもできる。その場合には下地膜を減圧熱ＣＶＤ法で設けて基板全面を絶縁性珪素膜で囲む様にするとガラス基板からの成分物質の流出を抑えられて効果的である。また、基板全面を非晶質珪素膜で覆い、それを完全に熱酸化膜に変成させる手段もとれる。
【００５６】
そして、公知の方法により、結晶性を有する珪素膜からなる島状半導体領域（シリコン・アイランド）を形成した。〔図６（Ａ）〕この結晶性を有する珪素膜６０３の厚さは、必要とする半導体回路の特性を大きく左右するが、２０〜１００ｎｍ、好ましくは１５〜４５ｎｍとすればよい。本実施例では４５ｎｍとした。本実施例においては、駆動部分のＴＦＴの半導体材料として結晶性を有する珪素半導体（ポリシリコン）を用いることが好ましい。即ち、アモルファスシリコンよりも、導電率等の物性が優れ、高速駆動の可能な、結晶性を有する珪素半導体を駆動部分のＴＦＴの半導体材料として用いることが好ましい。尚、結晶性を有する珪素半導体としては、多結晶珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性と非晶質性の中間の状態を有するセミアモルファス珪素等が知られている。
【００５７】
本実施例においては、公知の如何なる手段を用いて結晶性を有する珪素膜を形成してもよいが、できるだけ基板の収縮を抑え、配線パターンの位置ずれを最小限にとどめることが望ましいため、ニッケル等を触媒元素として添加すると結晶化温度を下げ、アニール時間が短縮できる特開平８−７８３２９号公報記載の技術を用いた。
【００５８】
また、本実施例では、さらに同公報記載の技術で結晶性を有する珪素膜を得た後、リンを用いたゲッタリング手段〔５００〜７００℃の加熱処理〕（特願平９−６５４０６号）で結晶化に利用した触媒元素を低減している。他にもハロゲン元素を含む雰囲気中で〔７００℃〜１０００℃の〕加熱処理を（特願平８−３０１２４９号）を行って触媒元素を低減してもよい。
【００５９】
その後、プラズマＣＶＤ法もしくは熱ＣＶＤ法によって、ゲート絶縁層を形成した後、熱酸化工程を行って、酸化珪素膜を得る。さらに、アルミニウムまたはアルミニウムを主成分とする材料（本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜）を成膜し、パターニングしてゲート電極６０１・配線を形成した。ゲート配線は、シリコンや、タングステン、チタン等の金属や、あるいはそれらの珪化物でもよい。ゲート電極をどのような材料で構成するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。
【００６０】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜及び無孔性の陽極酸化膜６０９を形成する。そして、これらの陽極酸化膜およびゲート電極６０１をマスクとして、ゲート絶縁層をエッチングし、ゲート絶縁膜６０２を形成する。その後、多孔性の陽極酸化膜を除去する。〔図６（Ｂ）〕
【００６１】
その後、セルフアライン的に、イオンドーピング法等の手段によりＮ型またはＰ型の不純物をシリコン・アイランドに導入し、チャネル形成領域６１０、低濃度不純物領域６１１、そしてソース領域６１２、ドレイン領域６１３を形成した。〔図６（Ｃ）〕
【００６２】
そして、公知の手段で、層間絶縁膜６０８を堆積した。そして、これにコンタクトホールを開孔し、アルミニウム合金配線を形成してソース電極６０５及びドレイン電極６０６を得た。〔図６（Ｄ）〕
【００６３】
さらに、これらの上に、保護膜（パッシベーション膜）として、厚さ１０〜５０ｎｍの窒化珪素膜等をプラズマＣＶＤ法によって堆積し、これに、出力端子の配線に通じるコンタクトホールを開孔し、配線を形成する構成としてもよい。
【００６４】
このようにして、石英基板に周辺駆動回路及び検査回路を作製した。量産性を上げるためには、一枚の基板に複数の周辺駆動回路及び検査回路を一度に作製することが望ましい。
【００６５】
駆動回路部１０５からの引き出し配線１０７、接続用電極パッド１１５、検査用電極パッド１０８、検査信号入力用電極パッド１１６の配置は、図１に示すレイアウトで構成する。なお、このレイアウトに限定されないことは言うまでもない。
【００６６】
本実施例では駆動回路のスイッチング素子として、トップゲート構造の例としてプレーナ型ＴＦＴを作製する場合を例にとったが、ボトム型ゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）を用いても構わない。
【００６７】
その後、直径約１μｍの銀ペーストを機械的に接続用電極パッド１１５の上に形成した。このようにして得られた回路を適当な大きさに分断して、スティック基板が得られた。
【００６８】
〔スティック基板の検査工程〕
パネルアレイ基板１０１とスティック基板１０３の接続工程の直前に、作製されたスティック基板１０３を検査する。スティック基板１０３には、検査回路部１０６が設けられている。
【００６９】
本実施例においては、駆動回路部１０５に信号を印加し、検査回路部に検査信号を印加して、検査用電極パッド１０８から出力される検出信号を検査する方法を用いた。検査信号は、図７に示すような４種類の定電圧波形を有する信号を用いた。４つの検査信号入力用電極パッド１１６にそれぞれ１種類の定電圧波形を有する信号を印加して、検査用電極パッド１０８からの検出信号を検査した。また、検査信号として便宜上、定電圧波形を有する信号を用いたが、駆動回路部の不良が判別できるのであれば、特に限定されない。
【００７０】
駆動回路部１０５が全て正常に動作していれば、正常な検出信号が検査用電極パッド１０８に出力される。
【００７１】
このような構成とすることにより、一つ一つの電極パッド１１５を検査する手間が省け、一度に駆動回路部１０５を検査することができるため、効率がよい。
【００７２】
図１においては、入力用電極パッド１１６を便宜上４個設けた例を示したが、個数は特に限定されないことは言うまでもない。また、同様に検査用電極パッド１０８の数も限定されることはなく、複数設ける構成としてもよい。なお、図１、図９には信号線は数本しか記載されていないが、実際は、液晶パネルの横方向の画素電極の数と同数の本数を有しており、同様に、走査線は液晶パネルの縦方向の画素電極の数と同数の本数を有する。
【００７３】
また、図１には、駆動回路部の一部である回路としてシフトレジスタを例示しているが、シフトレジスタを用いない駆動回路にも適用可能であることはいうまでもない。
【００７４】
〔パネルアレイ基板とスティック基板の接続工程〕
以上の工程により作製されたパネルアレイ基板１０１とスティック基板１０３を圧力を加えて接着した。パネルアレイ基板とスティック基板を接続した装置の断面図である図３を用いて説明する。
【００７５】
上記圧着時において、スティック基板とパネルアレイ基板の位置合わせが容易に行われるように位置合わせマーカーを設ける構成とすることが望ましい。本実施例においては、スティック基板及びパネルアレイ基板は透光性を有する基板を用いることができるため、位置合わせが容易である。また、スティック基板のマーカーの配置および形状は、基板の収縮率を考慮して適宜設計することが好ましい。
【００７６】
こうして、パネルアレイ基板側の接続用電極パッドとスティック基板側の接続用電極パッド１１５は導電部材１１２（導電性微粒子等）によって、電気的に接続される。
【００７７】
次に光硬化性の有機樹脂を混合した接着剤１１３をスティック基板とパネルアレイ基板の隙間に注入した。なお、接着材は、スティック基板とパネルアレイ基板を圧着する前に、いずれかの表面に、事前に塗布しておいてもよい。
【００７８】
ここで、対向基板１０２とパネルアレイ基板１０１との間隔（基板の厚さを含む）Ｈｐと、スティック基板１０３とパネルアレイ基板１０１との間隔（基板の厚さを含む）Ｈｓを概略同一とすることが好ましい。そのために、基板間隔を保つためのスペーサを基板間に有する構成としてもよい。
【００７９】
そして、１２０℃の窒素雰囲気のオーブンで、１５分間処理することにより、スティック基板とパネルアレイ基板との電気的な接続と機械的な接着を完了した。
【００８０】
本実施例において、駆動回路の形成された基板上の引き出し配線１０７と液晶パネルを構成する基板上の引き出し配線１０９とを接続する他の方法としては、例えば、導電性微粒子を混合した紫外線硬化接着剤を基板間に介在せしめ、圧力を加えながら紫外線を照射して接続を行う方法、或いはＦＰＣを用いる方法、異方性導電ゴムを用いる方法等を用いてもよい。
【００８１】
また、スティック基板とパネルアレイ基板との電気的な接続と機械的な接着を完了した後、スティック基板を剥離する構成としてもよい。その場合は、剥離後の周辺駆動回路上に、保護膜として、ポリイミド膜等を形成することが好ましい。
【００８２】
〔実施例２〕
図８に本実施例の装置全体概略図を示す。
パネル及びスティック基板の作製方法に関しては、実施例１と同一工程を用いて作製することができる。実施例１はスティック基板を２枚用いる構成であったが、本実施例においては、スティック基板を３枚用いた例を示した。また、コントロール回路や、メモリ回路を搭載したＶＬＳＩ基板８０７をパネルアレイ基板上に設けて、更なる集積化を行った。このＶＬＳＩ基板は、シリコン基板を用いる構成とした。
【００８３】
８０１はパネルアレイ基板、８０２は対向基板、８０３はスティック基板、８０４は、画素マトリクスの形成領域、８０５は駆動回路部、８０６は検査回路部、８１４はＦＰＣを示している。
【００８４】
こうすることによって更なる集積化と、駆動回路の負担の軽減を行うことができる。さらに本実施例の応用として、さらに複数のスティック基板（４枚以上）を用いることが可能である。
【００８５】
各実施例において、基板の収縮率を十分考慮に入れ、本発明のレイアウトの寸法（スケール）を適宜設計することは言うまでもない。
【００８６】
なお、本発明においては、液晶パネルとしてアクティブマトリクス型のものを用いたが、種類の異なる他の液晶パネルを用いることも可能である。
【００８７】
また、上記各実施例１または２において示した、駆動回路部、検査回路部の構成は、一例であって同様な機能を有するものであれば適宜変形可能であることはいうまでもない。
【００８８】
【発明の効果】
本発明の液晶電気光学装置においては、特に、表示パネルの画素マトリクス領域が大型でスティック基板が長尺となる場合、即ち、引き出し配線及び接続用電極パッドが多数ある場合でも、短時間で簡単に良品・不良品の選別を行うことができ、工程を簡略化することができる。
【００８９】
即ち本発明の技術を用いれば、大容量、高密度表示パネルの駆動回路の選別を極めて容易、且つ、確実に行うことができる。
【００９０】
加えて、本発明の構成としたことにより、より一層の小型化、軽量化が図れ、液晶電気光学装置の信頼性及び歩留りの向上が図れる。
【図面の簡単な説明】
【図１】 本発明の一実施例を示すレイアウト図である。
【図２】 本発明の一実施例を示す全体の概略図である。
【図３】 図２における断面図である。
【図４】 パネルアレイ基板のＴＦＴ作製工程図である。
【図５】 パネルアレイ基板のＴＦＴ構造の一例である。
【図６】 スティック基板のＴＦＴ作製工程図である。
【図７】 図１に示される検査用回路部におけるタイミングチャートを示す図である。
【図８】 実施例２を示す全体の概略図である。
【図９】 従来例を示す図である。
【符号の説明】
１０１ パネルアレイ基板
１０２ 対向基板
１０３ スティック基板
１０４ 画素マトリクスの形成領域
１０５ 駆動回路部
１０６ 検査回路部
１０７ スティック側引き出し配線
１０８ 検査用電極パッド
１０９ パネル側引き出し配線
１１０ シール材
１１１ 液晶
１１２ 導電部材
１１３ 接着材
１１４ ＦＰＣ
１１５ 接続用電極パッド
１１６ 検査信号入力用電極パッド
１１７ 検査用ＴＦＴ
４００ 基板
４０１ ゲート電極
４０２ ゲート絶縁膜
４０３ 非晶質珪素膜
４０４ Ｎ型またはＰ型を付与された珪素膜
４０５ ソース電極
４０６ ドレイン電極
４０７ ＩＴＯ電極
４０８ 保護膜
５００ 基板
５０１ ゲート電極
５０２ ゲート絶縁膜
５０３ 非晶質珪素膜
５０４ Ｎ型またはＰ型を付与された珪素膜
５０５ ソース電極
５０６ ドレイン電極
５０７ ＩＴＯ電極
５０８ 保護膜
５０９ エッチングストッパー
６００ 基板
６０１ ゲート電極
６０２ ゲート絶縁膜
６０３ 結晶性を有する珪素膜
６０５ ソース電極
６０６ ドレイン電極
６０８ 層間絶縁膜
６０９ 陽極酸化膜
６１０ チャネル領域
６１１ 低濃度不純物領域
６１２ ソース領域
６１３ ドレイン領域
８０１ パネルアレイ基板
８０２ 対向基板
８０３ スティック基板
８０４ 画素マトリクスの形成領域
８０５ 駆動回路部
８０６ 検査回路部
８０７ ＶＬＳＩ基板
８１４ ＦＰＣ
９０３ スティック基板
９０５ 駆動回路部
９０７ スティック側引き出し配線
９１５ 接続及び検査用電極パッド
【発明が属する技術分野】
本発明は、液晶等の表示体を用いた液晶電気光学装置に関し、特に、その構成及びその作製方法に関するものである。
【０００２】
【従来の技術】
従来の表示装置としては、ＣＲＴが最も一般的である。しかし、ＣＲＴは装置の容積、重量、消費電力が大きく、特に、大面積の表示装置には適していなかった。そこで、近年、ＣＲＴに比べ軽量化及び低消費電力化が容易に実現できる液晶電気光学装置が注目されている。
【０００３】
液晶電気光学装置は液晶物質が分子軸に対して平行方向と垂直方向で誘電率が異なることを利用し、光の偏光や透過光量、さらには散乱量を制御することでＯＮ／ＯＦＦすなわち明暗を表示する。液晶材料としてはＴＮ液晶、ＳＴＮ液晶、強誘電液晶が一般的である。
【０００４】
特に、液晶電気光学装置のなかでも、ガラス等の絶縁基板上にＴＦＴを有する半導体装置、例えば、薄膜トランジスタ（ＴＦＴ）を画素の駆動に用いるアクティブマトリクス型の液晶電気光学装置が盛んに開発されている。
【０００５】
アクティブマトリクス型の液晶電気光学装置のパネル部分は、ガラス基板上に信号線と走査線をマトリクス状に組み合わせ、その交点部分近傍にＴＦＴを配置した構成を有したものである。この構成において、ＴＦＴのソース電極は信号線に接続され、ゲート電極は走査線に接続されている。また、ドレイン電極は保持容量と画素領域の液晶に対応して配置された画素電極に接続されている。液晶は対向電極と画素電極の間に挟まれて駆動される。この対向電極は、対向基板上に作り込まれる。
【０００６】
また、上記パネル部分の信号線や走査線を駆動するための駆動回路部分は、単結晶の半導体集積回路で形成されており、テープ自動ボンディング（ＴＡＢ）法や、チップ・オン・グラス（ＣＯＧ）法によって、アクティブマトリクスに接続されている。
【０００７】
しかし、表示画面を構成するための電極配線の数は数百にもおよぶものである。そして、従来の周辺駆動回路は、ＩＣパッケージや半導体チップであるため、これらの端子を基板上の電極配線と接続するためには、配線を引き回さなければならず、表示画面と比較して、周辺駆動回路部分の面積が大きくなってしまっていた。特に大面積の表示装置の場合、更に電極配線が多くなるため、ＩＣの数も多くなりコスト高になるという問題があった。
【０００８】
また、上記問題点を解決するための方法として、パネル部分と同一基板上に駆動部分を配置する方法が考えられている。この場合の駆動部分は、薄膜トランジスタを用いて、パネル部分と同様に形成される。しかし、同一基板にパネル部分と駆動部分を一体形成した場合は、熱や外部からの力が加えられると基板全体にたわみ等が生じて、基板間隔制御物（スペーサ等）により、同一基板に設けられた周辺駆動回路に影響を与えていた。その結果、周辺駆動回路が正常に動作せず、液晶電気光学装置の信頼性、耐久性の低下を引き起こしていた。また、パネル部分と駆動部分を同時に形成するため、特に、大面積の表示装置の場合、歩留りが低下していた。
【０００９】
さらに上記問題点を解決するための他の方法として、駆動部分を他の支持基板上に形成し、パネルアレイ基板（パネル部分が形成された基板）に接着する方法や、パネルアレイ基板に他の支持基板上に形成された駆動部分を接着後、支持基板を除去する方法が考えられている。そして、この方法によって得られる構成は、より一層の小型化、軽量化が図ることができ、さらに表示装置の信頼性の向上を図ることができた。また、この方法は、パネルアレイ基板とスティック基板（駆動部分が形成された基板）を別々に形成するため、接着前に電気特性をテストして、良品・不良品に選別することができ、良品のパネルアレイ基板に良品のスティック基板を接着することが可能であった。従って、特に、大面積の表示装置の場合において、電気光学装置全体の歩留り及び信頼性を大幅に向上させることができた。
【００１０】
【発明が解決しようとする課題】
上述した方法、即ち、駆動部を他の支持基板上に形成し、パネルアレイ基板に接着する方法を用いた場合において、接着工程前後に電気特性をテストして、スティック基板を良品・不良品に選別する時、従来では、図９に示すように、全ての配線の端部に設けられた接続用電極パッド９１５を１つ１つ検査していた。即ち、この接続用電極パッド９１５を検査用の電極パッドとして検査を行っていた。図９において、９０３はスティック基板、９０５は駆動回路部、９０７はスチック側引き出し配線、９１５は、接続及び検査用の電極パッドである。
【００１１】
しかし、大面積のパネル画面を有する場合や、画素が高密度に存在する画面を有する場合は、当然信号配線が多くなるため、スティック基板に設ける引き出し配線９０７の数が多くなり、また同様に接続用電極パッドの数も膨大な数となっていた。例えば、画素マトリクスの形成領域が横６４０画素、縦４００画素で構成されているとすると、スティック基板９０３には、６４０本または４００本の引き出し配線の端部に形成された６４０個または４００個の接続用電極パッド９１５を検査することになる。そのため、全ての配線の端部に設けられた接続用電極パッド９１５を１つ１つ検査する作業が大変であるという問題を抱えていた。この作業は、非常に時間及び手間のかかるものであった。
【００１２】
本発明は、上記問題点を解決する手段を提供するものである。より具体的には、特に、引き出し配線及び接続用電極パッドを多数有する表示装置（大面積のパネル画面を有する場合や、画素が高密度に存在する画面）に適した作製方法、即ち、駆動部分を他の支持基板上に形成し、パネルアレイ基板に接着する方法を用いて作製した電気光学装置を提供するものである。
【００１３】
さらに具体的には、本発明は、特に、スティック基板に形成された駆動回路の検査手段を開示するとともに、その検査手段を用いて歩留りの良い電気光学装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本明細書で開示する本発明の構成は、
薄膜トランジスタを用いたスイッチング素子及び前記スイッチング素子と接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶とを介在せしめた液晶電気光学装置であって、
液晶を駆動させるための駆動回路が配置された少なくとも１枚以上の第３の基板を有し、
前記第３の基板上には、前記駆動回路を検査するための手段を有していることを特徴とする液晶電気光学装置である。
【００１５】
また、本発明の他の構成は、
薄膜トランジスタを用いたスイッチング素子及び前記スイッチング素子と接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶とを介在せしめた液晶電気光学装置であって、
液晶を駆動させるための駆動回路が配置された少なくとも１枚以上の第３の基板を有し、
前記第３の基板上には、前記駆動回路を検査するための信号を入力する第１の電極パッドと、
前記信号を出力する第２の電極パッドと、
前記第１の基板と電気的に接続するための第３の電極パッドとが設けられていることを特徴とする液晶電気光学装置である。
【００１６】
また、本発明の他の構成は、
薄膜トランジスタを用いた第１のスイッチング素子及び前記第１のスイッチング素子と接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶とを介在せしめた液晶電気光学装置であって、
液晶を駆動させるための駆動回路が配置された少なくとも１枚以上の第３の基板を有し、
前記第３の基板上には、前記駆動回路を検査するための信号を入力する第１の電極パッドと、
前記信号を出力する第２の電極パッドと、
前記第１の基板と電気的に接続するための第３の電極パッドとが設けられ、
前記第１の電極パッドは、第２のスイッチング素子を介して前記第２の電極パッドと前記駆動回路とに接続されていることを特徴とする液晶電気光学装置である。
【００１７】
上記構成において、前記駆動回路は、配線と接続されており、少なくとも一部が信号配線であることを特徴としている。
【００１８】
また、上記構成において、前記駆動回路は、配線と接続されており、少なくとも一部が走査配線であることを特徴としている。
【００１９】
また、上記構成において、前記第３の基板の基板は前記第２の基板と実質的に同一平面とされていることを特徴としている。
【００２０】
また、上記構成において、前記第１の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、アモルファスシリコンからなり、
前記第３の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、結晶性を有するシリコンからなることを特徴としている。
【００２１】
また、上記構成において、前記第１の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、結晶性を有するシリコンからなり、
前記第３の基板のスイッチング素子として用いた薄膜トランジスタの活性層は、結晶性を有するシリコンからなることを特徴としている。
【００２２】
また、本発明の他の構成は、
薄膜トランジスタを用いた第１のスイッチング素子及び前記第１のスイッチング素子と接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶とを介在せしめた液晶電気光学装置の作製方法であって、
液晶を駆動させるための駆動回路が配置された少なくとも１枚以上の第３の基板を有し、
前記第３の基板上には、第１の電極パッドと、第２の電極パッドとを有し、
前記第１の電極パッドに、検査するための信号を印加して、前記第２の電極パッドに出力された信号を検査する工程を少なくとも含む液晶電気光学装置の作製方法である。
【００２３】
上記構成において、前記検査方法は、前記第３の基板と前記第１の基板の接着工程の直前に行うことを特徴としている。
【００２４】
【発明の実施の形態】
本発明の液晶電気光学装置は、図２及び図３に示す装置の概略構成を用いて、図１に示す検査回路部１０６をスティック基板に設けることを特徴としている。
【００２５】
図１に示すように、本発明の電気光学装置は、スティック基板の駆動回路部１０５から画素マトリクスの形成領域１０４側に向かってスティック基板側引き出し配線１０７が並列して設けられており、隣接する互いの引き出し配線は、一定の間隔を保ち、さらに、それらの配線端部には、接続用電極パッド１１５が設けられている。この線間隔は、パネル側の配線パターン等に従い、適宜設計すればよい。この接続用電極パッド１１５と電気的に接続させるために、パネルアレイ基板１０１にもパネル側引き出し配線１０９の端部に接続用電極パッドを設けている。
【００２６】
そして、スティック基板側引き出し配線１０７と接続用電極パッド１１５の間には、検査回路部１０６が配置されている。
【００２７】
このスティック基板に設けられた検査回路部１０６は、これら２枚の基板（パネルアレイ基板とスティック基板）を貼り合わせる工程の前後で、スティック基板に作製された駆動回路部１０５の検査を行うために設けられている。
【００２８】
図１に示すように、検査回路部１０６は、主に、検査信号を入力するための検査信号入力用電極パッド１１６と、検査用ＴＦＴ１１７と、検査用電極パッド１０８で形成されている。このＴＦＴ１１７のゲイト電極には、駆動回路部１０５からの引き出し配線１０７が接続されている。また、このＴＦＴを介して検査信号入力用電極パッド１１６と検査用電極パッド１０８が接続されている。
【００２９】
本発明においては、検査用ＴＦＴ（薄膜トランジスタ）をスイッチング素子として用いたが、同様の機能を有する素子であれば、変更可能であることは言うまでもない。
【００３０】
本発明の検査方法は、検査信号入力用電極パッド１１６に検査信号を入力し、検査用電極パッド１０８をショートさせる方法、または、検査信号入力用電極パッド１１６に検査信号を入力し、検査用電極パッド１０８からの検出信号を測定する方法によって行う。
【００３１】
即ち、本発明では、接続用電極パッド１１５は、検査用の電極パッドとして用いず、検査用電極パッド１０８を新たに設ける構成とした。
【００３２】
具体的に、本発明の検査方法を図７に示したタイミングチャートの一例を用いて、以下に説明する。図７中の信号１〜５、ＤＣａ〜ｄ（検査信号）、検出信号は、図１中のものと対応している。図１及び図７において、検査信号入力パッド１１６は４個記載されているが、１個以上であれば、特に限定されないことは言うまでもない。また、図７において、検査信号は便宜上、ＤＣａ＝８Ｖ、ＤＣｂ＝６Ｖ、ＤＣｃ＝４Ｖ、ＤＣｄ＝２Ｖの定電圧信号としたが、特に限定されないことは言うまでもない。
【００３３】
検査信号入力用電極パッド１１６に定電圧信号ＤＣａ〜ｄ（検査信号）を入力して、駆動回路部１０５に図７に示す正クロック信号と、負クロック信号を入力した時、駆動回路部内のシフトレジスタによって、順次パルスが形成され、信号１〜５がそれぞれ引き出し配線に出力される。この時、駆動回路部において、異常がなければ、信号１〜５に従いＴＦＴ１１７がＯＮ状態となるので、検査信号入力パッド１１６に印加される定電圧信号ＤＣａ〜ｄが出力され、図７で示すように正常な検出信号が検査用電極パッド１０８に印加される。
【００３４】
しかし、駆動回路部に不良があれば、不良の発生している駆動回路部からの引き出し配線に接続されているＴＦＴ１１７はＯＦＦ状態となるので、検査用電極パッド１０８に正常な検出信号が印加されない。従って、検査用電極パッド１０８に接続した計測装置で不良が検出できる。また、検出信号から不良箇所を正確に特定することも可能である。
【００３５】
このようにして、不良を検出できる検査回路部１０６をスティック基板に設けることで、短時間で簡単にスティック基板の良品・不良品の選別を行うことができる。
【００３６】
本明細書においては、図２中のスティック基板１０３の外周縁の長辺方向をＸ方向、短辺方向をＹ方向とする。具体的には、スティック基板の駆動回路部１０５から画素マトリクスの形成領域１０４側に向かう方向、即ち、スティック基板に設けられた引き出し配線１０７が延在している方向がＹ方向である。
【００３７】
図２に示すように、スティック基板１０３全体の形状は、長方形（Ｌｘ1 ×Ｌｙ1 ）とした。また、スティック基板１０３を配置する位置は、画素マトリクス形成領域１０４以外の箇所であればよい。この形状及び配置は、主に画素マトリクスの形成領域１０４の大きさによって、適宜設計される。
【００３８】
これらの接続用電極パッド同士は、直接接続されるわけではなく、導電部材（バンプ、異方性導電膜、導電性微粒子、ＦＰＣ等）を介して接続される。
【００３９】
本発明において、この接続用電極パッド１１５の形状は、Ｘ方向を長辺、Ｙ方向を短辺とする長方形とし、位置ずれのマージンをもたせる構成としてもよい。また、隣接する接続用電極パッドをＹ方向にずらして配置し、隣接する接続用電極パッドの短絡をなくす構成としてもよい。当然のことながら、この場合はスティック側接続用電極パッド１１５に対応してパネル側接続用電極パッドをＹ方向にずらして配置する。
【００４０】
【実施例】
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
〔実施例１〕
本実施例は、パネルの作製工程、スティック基板の作製工程、パネルアレイ基板とスティック基板との接続工程の概略を示すものである。本実施例を図１〜６を用いて説明する。図２は、本発明の電気光学装置全体の簡略図である。また、図３は、図２中のＡ−Ａ’断面図およびＢ−Ｂ’断面図である。
【００４１】
〔パネルの作製工程〕
本実施例では、パネルアレイ基板４００上に、作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むために、最も一般的に用いられている非晶質珪素半導体（アモルファスシリコン）を用いて画素マトリクスに用いられるスイッチング素子を構成する。
【００４２】
このスイッチング素子の構造としては、ゲート材料（Ａｌ）を厚くし易いため大面積ディスプレイに適しているトップゲート構造のプレーナ型ＴＦＴを用いてもよい。しかし、本実施例では、マスクが少なく量産性に富んでいるボトムゲート型の薄膜トランジスタ（代表的には逆スタガ型ＴＦＴ）を用いた例を示す。
【００４３】
図４に非晶質珪素半導体（アモルファスシリコン）を用いた、代表的なボトムゲート型（チャネルエッチ型）の薄膜トランジスタの作製工程の一例を示した。
【００４４】
まず、ガラス基板４００（本実施例ではコーニング７０５９）を用意する。パネルアレイ基板の作製工程は、６００℃以下で処理されるため、ほとんどすべてのガラス材質で構成されるものを用いることができる。特に、量産性に適した基板であれば、特に限定されない。
【００４５】
次に、ガラス基板上に導電性を有する金属膜を成膜しパターニングすることによって、ゲート電極４０１を形成する。その後、ゲート絶縁膜４０２、非晶質珪素膜４０３を積層する。そして、Ｎ型またはＰ型を付与された珪素膜４０４を積層する。次に、珪素膜４０３及び４０４のパターニングを行い、図４（Ａ）に示す状態を得る。
【００４６】
そして、導電性を有する金属膜を成膜しパターニングすることによって、ソース電極４０５、ドレイン電極４０６を作製し、さらに、ＩＴＯ電極４０７を形成する。（図４（Ｂ））このＩＴＯ電極４０７は、ソース、ドレイン電極の成膜前に設ける構成としてもよい。
【００４７】
次に、ソース電極、ドレイン電極をマスクとして、非晶質珪素膜４０３をエッチングする。（図４（Ｃ））最後に保護膜（パッシベーション膜）４０８を成膜して、図４（Ｄ）に示す状態を得ることができる。
【００４８】
ここでは、チャネルエッチ型のボトムゲート型の薄膜トランジスタの作製方法を示したが、図５に示すようなチャネルストップ型の構造を有する薄膜トランジスタを用いてもよい。５０１はゲート電極、５０２はゲート絶縁膜、５０３は非晶質珪素膜、５０４はＮ型またはＰ型を付与された珪素膜、５０５はソース電極、５０６はドレイン電極、５０７はＩＴＯ電極、５０８は保護膜、５０９はエッチングストッパー（チャネルストッパー）である。
【００４９】
このような薄膜トランジスタを画素マトリクスのスイッチング素子としてパネルアレイ基板１０１を作製する。
【００５０】
次に、パネルアレイ基板１０１および対向基板１０２（対向電極が作り込まれた基板）に配向膜を成膜して、加熱・硬化（ベーク）させる。その次に、配向膜の付着した基板表面を毛足の長さ２〜３ｍｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向に擦り、微細な溝を作るラビング工程を行う。その後、図示しないが、パネルアレイ基板、もしくは対向基板のいずれかに、ポリマー系・ガラス系・シリカ系等の球のスペーサを散布する。
【００５１】
その次に、パネルアレイ基板、もしくは対向基板のいずれかに、基板の外枠に設けられるシール材１１０となる樹脂を塗布する。
【００５２】
シール材が設けられたのち、対向基板とパネルアレイ基板を貼り合わせる。このようにして、パネルアレイ基板と対向基板を貼り合わせて形成されたパネルの液晶注入口より液晶材料１１１を注入し、その後、エポキシ系樹脂で液晶注入口を封止する。以上のようにして、パネルが作製される。
【００５３】
〔スティック基板の作製〕
図６に結晶性を有する珪素半導体（ポリシリコン）を用いた、代表的なトップゲート型の薄膜トランジスタの作製工程を示した。
【００５４】
まず、基板は耐熱性の高い基板６００（本実施例では石英基板）を用意し、その基板上には、図示しないが、下地膜として３００ｎｍ厚の絶縁性珪素膜を形成する。絶縁性珪素膜とは、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎy ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）のいずれか若しくはそれらの積層膜である。
【００５５】
また、歪点が７５０℃以上であればガラス基板（代表的には結晶化ガラス、ガラスセラミクス等と呼ばれる材料）を利用することもできる。その場合には下地膜を減圧熱ＣＶＤ法で設けて基板全面を絶縁性珪素膜で囲む様にするとガラス基板からの成分物質の流出を抑えられて効果的である。また、基板全面を非晶質珪素膜で覆い、それを完全に熱酸化膜に変成させる手段もとれる。
【００５６】
そして、公知の方法により、結晶性を有する珪素膜からなる島状半導体領域（シリコン・アイランド）を形成した。〔図６（Ａ）〕この結晶性を有する珪素膜６０３の厚さは、必要とする半導体回路の特性を大きく左右するが、２０〜１００ｎｍ、好ましくは１５〜４５ｎｍとすればよい。本実施例では４５ｎｍとした。本実施例においては、駆動部分のＴＦＴの半導体材料として結晶性を有する珪素半導体（ポリシリコン）を用いることが好ましい。即ち、アモルファスシリコンよりも、導電率等の物性が優れ、高速駆動の可能な、結晶性を有する珪素半導体を駆動部分のＴＦＴの半導体材料として用いることが好ましい。尚、結晶性を有する珪素半導体としては、多結晶珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性と非晶質性の中間の状態を有するセミアモルファス珪素等が知られている。
【００５７】
本実施例においては、公知の如何なる手段を用いて結晶性を有する珪素膜を形成してもよいが、できるだけ基板の収縮を抑え、配線パターンの位置ずれを最小限にとどめることが望ましいため、ニッケル等を触媒元素として添加すると結晶化温度を下げ、アニール時間が短縮できる特開平８−７８３２９号公報記載の技術を用いた。
【００５８】
また、本実施例では、さらに同公報記載の技術で結晶性を有する珪素膜を得た後、リンを用いたゲッタリング手段〔５００〜７００℃の加熱処理〕（特願平９−６５４０６号）で結晶化に利用した触媒元素を低減している。他にもハロゲン元素を含む雰囲気中で〔７００℃〜１０００℃の〕加熱処理を（特願平８−３０１２４９号）を行って触媒元素を低減してもよい。
【００５９】
その後、プラズマＣＶＤ法もしくは熱ＣＶＤ法によって、ゲート絶縁層を形成した後、熱酸化工程を行って、酸化珪素膜を得る。さらに、アルミニウムまたはアルミニウムを主成分とする材料（本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜）を成膜し、パターニングしてゲート電極６０１・配線を形成した。ゲート配線は、シリコンや、タングステン、チタン等の金属や、あるいはそれらの珪化物でもよい。ゲート電極をどのような材料で構成するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。
【００６０】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜及び無孔性の陽極酸化膜６０９を形成する。そして、これらの陽極酸化膜およびゲート電極６０１をマスクとして、ゲート絶縁層をエッチングし、ゲート絶縁膜６０２を形成する。その後、多孔性の陽極酸化膜を除去する。〔図６（Ｂ）〕
【００６１】
その後、セルフアライン的に、イオンドーピング法等の手段によりＮ型またはＰ型の不純物をシリコン・アイランドに導入し、チャネル形成領域６１０、低濃度不純物領域６１１、そしてソース領域６１２、ドレイン領域６１３を形成した。〔図６（Ｃ）〕
【００６２】
そして、公知の手段で、層間絶縁膜６０８を堆積した。そして、これにコンタクトホールを開孔し、アルミニウム合金配線を形成してソース電極６０５及びドレイン電極６０６を得た。〔図６（Ｄ）〕
【００６３】
さらに、これらの上に、保護膜（パッシベーション膜）として、厚さ１０〜５０ｎｍの窒化珪素膜等をプラズマＣＶＤ法によって堆積し、これに、出力端子の配線に通じるコンタクトホールを開孔し、配線を形成する構成としてもよい。
【００６４】
このようにして、石英基板に周辺駆動回路及び検査回路を作製した。量産性を上げるためには、一枚の基板に複数の周辺駆動回路及び検査回路を一度に作製することが望ましい。
【００６５】
駆動回路部１０５からの引き出し配線１０７、接続用電極パッド１１５、検査用電極パッド１０８、検査信号入力用電極パッド１１６の配置は、図１に示すレイアウトで構成する。なお、このレイアウトに限定されないことは言うまでもない。
【００６６】
本実施例では駆動回路のスイッチング素子として、トップゲート構造の例としてプレーナ型ＴＦＴを作製する場合を例にとったが、ボトム型ゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）を用いても構わない。
【００６７】
その後、直径約１μｍの銀ペーストを機械的に接続用電極パッド１１５の上に形成した。このようにして得られた回路を適当な大きさに分断して、スティック基板が得られた。
【００６８】
〔スティック基板の検査工程〕
パネルアレイ基板１０１とスティック基板１０３の接続工程の直前に、作製されたスティック基板１０３を検査する。スティック基板１０３には、検査回路部１０６が設けられている。
【００６９】
本実施例においては、駆動回路部１０５に信号を印加し、検査回路部に検査信号を印加して、検査用電極パッド１０８から出力される検出信号を検査する方法を用いた。検査信号は、図７に示すような４種類の定電圧波形を有する信号を用いた。４つの検査信号入力用電極パッド１１６にそれぞれ１種類の定電圧波形を有する信号を印加して、検査用電極パッド１０８からの検出信号を検査した。また、検査信号として便宜上、定電圧波形を有する信号を用いたが、駆動回路部の不良が判別できるのであれば、特に限定されない。
【００７０】
駆動回路部１０５が全て正常に動作していれば、正常な検出信号が検査用電極パッド１０８に出力される。
【００７１】
このような構成とすることにより、一つ一つの電極パッド１１５を検査する手間が省け、一度に駆動回路部１０５を検査することができるため、効率がよい。
【００７２】
図１においては、入力用電極パッド１１６を便宜上４個設けた例を示したが、個数は特に限定されないことは言うまでもない。また、同様に検査用電極パッド１０８の数も限定されることはなく、複数設ける構成としてもよい。なお、図１、図９には信号線は数本しか記載されていないが、実際は、液晶パネルの横方向の画素電極の数と同数の本数を有しており、同様に、走査線は液晶パネルの縦方向の画素電極の数と同数の本数を有する。
【００７３】
また、図１には、駆動回路部の一部である回路としてシフトレジスタを例示しているが、シフトレジスタを用いない駆動回路にも適用可能であることはいうまでもない。
【００７４】
〔パネルアレイ基板とスティック基板の接続工程〕
以上の工程により作製されたパネルアレイ基板１０１とスティック基板１０３を圧力を加えて接着した。パネルアレイ基板とスティック基板を接続した装置の断面図である図３を用いて説明する。
【００７５】
上記圧着時において、スティック基板とパネルアレイ基板の位置合わせが容易に行われるように位置合わせマーカーを設ける構成とすることが望ましい。本実施例においては、スティック基板及びパネルアレイ基板は透光性を有する基板を用いることができるため、位置合わせが容易である。また、スティック基板のマーカーの配置および形状は、基板の収縮率を考慮して適宜設計することが好ましい。
【００７６】
こうして、パネルアレイ基板側の接続用電極パッドとスティック基板側の接続用電極パッド１１５は導電部材１１２（導電性微粒子等）によって、電気的に接続される。
【００７７】
次に光硬化性の有機樹脂を混合した接着剤１１３をスティック基板とパネルアレイ基板の隙間に注入した。なお、接着材は、スティック基板とパネルアレイ基板を圧着する前に、いずれかの表面に、事前に塗布しておいてもよい。
【００７８】
ここで、対向基板１０２とパネルアレイ基板１０１との間隔（基板の厚さを含む）Ｈｐと、スティック基板１０３とパネルアレイ基板１０１との間隔（基板の厚さを含む）Ｈｓを概略同一とすることが好ましい。そのために、基板間隔を保つためのスペーサを基板間に有する構成としてもよい。
【００７９】
そして、１２０℃の窒素雰囲気のオーブンで、１５分間処理することにより、スティック基板とパネルアレイ基板との電気的な接続と機械的な接着を完了した。
【００８０】
本実施例において、駆動回路の形成された基板上の引き出し配線１０７と液晶パネルを構成する基板上の引き出し配線１０９とを接続する他の方法としては、例えば、導電性微粒子を混合した紫外線硬化接着剤を基板間に介在せしめ、圧力を加えながら紫外線を照射して接続を行う方法、或いはＦＰＣを用いる方法、異方性導電ゴムを用いる方法等を用いてもよい。
【００８１】
また、スティック基板とパネルアレイ基板との電気的な接続と機械的な接着を完了した後、スティック基板を剥離する構成としてもよい。その場合は、剥離後の周辺駆動回路上に、保護膜として、ポリイミド膜等を形成することが好ましい。
【００８２】
〔実施例２〕
図８に本実施例の装置全体概略図を示す。
パネル及びスティック基板の作製方法に関しては、実施例１と同一工程を用いて作製することができる。実施例１はスティック基板を２枚用いる構成であったが、本実施例においては、スティック基板を３枚用いた例を示した。また、コントロール回路や、メモリ回路を搭載したＶＬＳＩ基板８０７をパネルアレイ基板上に設けて、更なる集積化を行った。このＶＬＳＩ基板は、シリコン基板を用いる構成とした。
【００８３】
８０１はパネルアレイ基板、８０２は対向基板、８０３はスティック基板、８０４は、画素マトリクスの形成領域、８０５は駆動回路部、８０６は検査回路部、８１４はＦＰＣを示している。
【００８４】
こうすることによって更なる集積化と、駆動回路の負担の軽減を行うことができる。さらに本実施例の応用として、さらに複数のスティック基板（４枚以上）を用いることが可能である。
【００８５】
各実施例において、基板の収縮率を十分考慮に入れ、本発明のレイアウトの寸法（スケール）を適宜設計することは言うまでもない。
【００８６】
なお、本発明においては、液晶パネルとしてアクティブマトリクス型のものを用いたが、種類の異なる他の液晶パネルを用いることも可能である。
【００８７】
また、上記各実施例１または２において示した、駆動回路部、検査回路部の構成は、一例であって同様な機能を有するものであれば適宜変形可能であることはいうまでもない。
【００８８】
【発明の効果】
本発明の液晶電気光学装置においては、特に、表示パネルの画素マトリクス領域が大型でスティック基板が長尺となる場合、即ち、引き出し配線及び接続用電極パッドが多数ある場合でも、短時間で簡単に良品・不良品の選別を行うことができ、工程を簡略化することができる。
【００８９】
即ち本発明の技術を用いれば、大容量、高密度表示パネルの駆動回路の選別を極めて容易、且つ、確実に行うことができる。
【００９０】
加えて、本発明の構成としたことにより、より一層の小型化、軽量化が図れ、液晶電気光学装置の信頼性及び歩留りの向上が図れる。
【図面の簡単な説明】
【図１】 本発明の一実施例を示すレイアウト図である。
【図２】 本発明の一実施例を示す全体の概略図である。
【図３】 図２における断面図である。
【図４】 パネルアレイ基板のＴＦＴ作製工程図である。
【図５】 パネルアレイ基板のＴＦＴ構造の一例である。
【図６】 スティック基板のＴＦＴ作製工程図である。
【図７】 図１に示される検査用回路部におけるタイミングチャートを示す図である。
【図８】 実施例２を示す全体の概略図である。
【図９】 従来例を示す図である。
【符号の説明】
１０１ パネルアレイ基板
１０２ 対向基板
１０３ スティック基板
１０４ 画素マトリクスの形成領域
１０５ 駆動回路部
１０６ 検査回路部
１０７ スティック側引き出し配線
１０８ 検査用電極パッド
１０９ パネル側引き出し配線
１１０ シール材
１１１ 液晶
１１２ 導電部材
１１３ 接着材
１１４ ＦＰＣ
１１５ 接続用電極パッド
１１６ 検査信号入力用電極パッド
１１７ 検査用ＴＦＴ
４００ 基板
４０１ ゲート電極
４０２ ゲート絶縁膜
４０３ 非晶質珪素膜
４０４ Ｎ型またはＰ型を付与された珪素膜
４０５ ソース電極
４０６ ドレイン電極
４０７ ＩＴＯ電極
４０８ 保護膜
５００ 基板
５０１ ゲート電極
５０２ ゲート絶縁膜
５０３ 非晶質珪素膜
５０４ Ｎ型またはＰ型を付与された珪素膜
５０５ ソース電極
５０６ ドレイン電極
５０７ ＩＴＯ電極
５０８ 保護膜
５０９ エッチングストッパー
６００ 基板
６０１ ゲート電極
６０２ ゲート絶縁膜
６０３ 結晶性を有する珪素膜
６０５ ソース電極
６０６ ドレイン電極
６０８ 層間絶縁膜
６０９ 陽極酸化膜
６１０ チャネル領域
６１１ 低濃度不純物領域
６１２ ソース領域
６１３ ドレイン領域
８０１ パネルアレイ基板
８０２ 対向基板
８０３ スティック基板
８０４ 画素マトリクスの形成領域
８０５ 駆動回路部
８０６ 検査回路部
８０７ ＶＬＳＩ基板
８１４ ＦＰＣ
９０３ スティック基板
９０５ 駆動回路部
９０７ スティック側引き出し配線
９１５ 接続及び検査用電極パッド
Claims (6)
- 薄膜トランジスタを用いた第１のスイッチング素子及び前記第１のスイッチング素子と電気的に接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶を介在せしめた液晶電気光学装置であって、
前記液晶を駆動させるための駆動回路が配置された１枚以上の第３の基板を有し、
前記第３の基板上には、前記駆動回路を検査するための信号を入力する第１の電極パッドと、前記信号が出力される第２の電極パッドと、前記第１の基板と前記第３の基板とを電気的に接続するための第３の電極パッドと、薄膜トランジスタを用いた複数の第２のスイッチング素子とが設けられ、
前記第２のスイッチング素子のソース及びドレインの一方は、前記第１の電極パッドと電気的に接続され、
前記第２のスイッチング素子のソース及びドレインの他方は、単一の前記第２の電極パッドと共通に電気的に接続され、
前記第２のスイッチング素子のゲイトは、前記第３の電極パッドと電気的に接続されていることを特徴とする液晶電気光学装置。 - 薄膜トランジスタを用いた第１のスイッチング素子及び前記第１のスイッチング素子と電気的に接続された画素電極がマトリクス状に配置された第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板の間に液晶を介在せしめた液晶電気光学装置であって、
前記液晶を駆動させるための駆動回路が配置された２枚または３枚の第３の基板を有し、
前記第３の基板上には、前記駆動回路を検査するための信号を入力する第１の電極パッドと、前記信号が出力される第２の電極パッドと、前記第１の基板と前記第３の基板とを電気的に接続するための第３の電極パッドと、薄膜トランジスタを用いた複数の第２のスイッチング素子とが設けられ、
前記第２のスイッチング素子のソース及びドレインの一方は、前記第１の電極パッドと電気的に接続され、
前記第２のスイッチング素子のソース及びドレインの他方は、単一の前記第２の電極パッドと共通に電気的に接続され、
前記第２のスイッチング素子のゲイトは、前記第３の電極パッドと電気的に接続されていることを特徴とする液晶電気光学装置。 - 請求項１または請求項２において、
前記第１のスイッチング素子として用いた薄膜トランジスタの活性層は、アモルファスシリコンからなり、
前記第２のスイッチング素子として用いた薄膜トランジスタの活性層は、結晶性を有するシリコンからなることを特徴とする液晶電気光学装置。 - 請求項１または請求項２において、
前記第１のスイッチング素子および第２のスイッチング素子として用いた薄膜トランジスタの活性層は、結晶性を有するシリコンからなることを特徴とする液晶電気光学装置。 - 請求項１乃至請求項４のいずれか一項において、
前記第３の基板はスティック基板であることを特徴とする液晶電気光学装置。 - 請求項１乃至請求項５のいずれか一項において、
前記駆動回路は、前記第１の基板上に設けられた配線と電気的に接続されていることを特徴とする液晶電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35004897A JP4236720B2 (ja) | 1997-12-04 | 1997-12-04 | 液晶電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35004897A JP4236720B2 (ja) | 1997-12-04 | 1997-12-04 | 液晶電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11168214A JPH11168214A (ja) | 1999-06-22 |
| JP4236720B2 true JP4236720B2 (ja) | 2009-03-11 |
Family
ID=18407876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35004897A Expired - Lifetime JP4236720B2 (ja) | 1997-12-04 | 1997-12-04 | 液晶電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4236720B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5105664B2 (ja) * | 2000-03-06 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP4700160B2 (ja) * | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100699996B1 (ko) | 2004-09-02 | 2007-03-26 | 삼성에스디아이 주식회사 | 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법 |
| JP4411598B2 (ja) | 2004-09-30 | 2010-02-10 | セイコーエプソン株式会社 | 転写元基板及び半導体装置の製造方法 |
-
1997
- 1997-12-04 JP JP35004897A patent/JP4236720B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11168214A (ja) | 1999-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8570479B2 (en) | Liquid crystal electrooptical device | |
| US5949502A (en) | Liquid crystal device having resistor elements | |
| TWI276901B (en) | LCD device having test contact pads | |
| TWI402594B (zh) | 主動元件陣列基板 | |
| US8305542B2 (en) | Thin film transistor array substrate with improved test terminals | |
| JP4236720B2 (ja) | 液晶電気光学装置 | |
| JP3937692B2 (ja) | アレイ基板の検査方法、アレイ基板の製造方法、アレイ基板及び電気光学装置 | |
| JP4476991B2 (ja) | 電気光学装置 | |
| KR20200062339A (ko) | Psva 액정 디스플레이 패널 | |
| KR20010079729A (ko) | 액티브 매트릭스 방식의 액정표시장치 및 그 제조방법 | |
| JP2000081635A (ja) | 液晶表示装置 | |
| JP4401461B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH095381A (ja) | 液晶パネルと駆動回路素子の接続検査方法 | |
| JP3969510B2 (ja) | 薄膜トランジスタアレイ基板および液晶表示装置 | |
| KR100692691B1 (ko) | 액정표시장치 | |
| JP3552780B2 (ja) | 液晶表示装置 | |
| JP2877621B2 (ja) | 液晶表示装置 | |
| JP3429443B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| JPH11119246A (ja) | 液晶表示装置の製造方法 | |
| JPS6236687A (ja) | 表示装置 | |
| JPS6145221A (ja) | 画像表示用装置及びその製造方法 | |
| JPH05173164A (ja) | 液晶表示パネル | |
| KR0154794B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| JP3719349B2 (ja) | 電気光学装置用基板の検査方法 | |
| JPH09244547A (ja) | 表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040929 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |