KR100692691B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100692691B1
KR100692691B1 KR1020040085714A KR20040085714A KR100692691B1 KR 100692691 B1 KR100692691 B1 KR 100692691B1 KR 1020040085714 A KR1020040085714 A KR 1020040085714A KR 20040085714 A KR20040085714 A KR 20040085714A KR 100692691 B1 KR100692691 B1 KR 100692691B1
Authority
KR
South Korea
Prior art keywords
thin film
pad
liquid crystal
film transistor
gate
Prior art date
Application number
KR1020040085714A
Other languages
English (en)
Other versions
KR20060036655A (ko
Inventor
백승준
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020040085714A priority Critical patent/KR100692691B1/ko
Publication of KR20060036655A publication Critical patent/KR20060036655A/ko
Application granted granted Critical
Publication of KR100692691B1 publication Critical patent/KR100692691B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Abstract

본 발명은 액정패널 완성 후 불량 검사시 화소불량 및 라인 단선/단락 불량을 검출할 수 있는 액정표시장치를 개시한다. 개시된 본 발명은, 복수개의 게이트라인과 데이터라인이 수직 교차하도록 배열되어 한정된 각 화소에 제1박막트랜지스터 및 화소전극이 설치된 어레이 기판을 포함하며, 상기 기판 가장자리에 배치된 게이트 패드 및 데이터 패드에 COG 방식에 따라 구동드라이버 IC를 직접 실장시켜 모듈을 구성한 액정표시장치로서, 상기 라인들의 단선 및 단락과 제1박막트랜지스터 및 화소전극의 불량 유무를 검사하기 위해, 상기 어레이 기판의 각 게이트 패드 및 데이터 패드 외측에 각각 불량 검사용 제2박막트랜지스터가 설치되며, 상기 각 불량 검사용 제2박막트랜지스터는, 플로팅 상태로 형성된 게이트 패턴과, 상기 게이트 패턴 상에 형성된 채널층과, 상기 해당 패드로부터 연장되어 채널층 상에 배치되는 드레인 패턴과, 상기 채널층 상에 드레인 패턴과 이격 배치되면서 홀수 패드들 및 짝수 패드들로 나누어져 상호 연결되며 검사 장비로부터 검사신호가 인가되는 소오스 패턴으로 구성되고, 상기 소오스 패턴들은 홀수 패드들 및 짝수 패드들로 나누어져 상호 연결되면서 일단에 검사장비의 검사 핀(probe pin)과 접촉되는 홀수 신호 인가 패드 및 짝수 신호 인가 패드를 구비하며, 상기 불량 검사용 제2박막트랜지스터 상부층에 광(light)을 조사하여 채널을 형성한 것을 특징으로 한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 본 발명의 일실시예에 따른 액정표시장치를 나타내는 도면.
도 2는 도 1의 어레이기판 단면도.
도 3은 본 발명의 일실시예에 따른 어레이기판 상에 LCD 구동칩을 부착한 상태를 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 어레이기판 102 : 게이트 패드
104 : 데이터 패드 106 : 범프
108 : 게이트 패턴 110 : 채널층
112 : 드레인 패턴 114 : 소오스 패턴
116 : 연결 배선 118 : 홀수 신호 인가 패드
120 : 짝수 신호 인가 패드 130 : 불량 검사용 제2박막트랜지스터
150 : 구동드라이버 IC
본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 보다 상세 하게는, 액정패널 완성 후 불량 검사시 화소불량 및 라인 단선(short)/단락(open) 불량을 검출할 수 있는 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위한 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정패널과 액정패널을 구동하기 위한 구동회로를 포함한다. 상기 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 형성된다. 상기 화소전극은 하부기판 상에 액정셀별로 형성되는 반면에, 공통전극은 상부기판 전면에 형성된다. 상기 화소전극들은 각각 스위치 소자로 사용되는 박막 트랜지스터의 소오스/드레인 전극들을 지나 데이터라인들 중 어느 하나에 연결된다. 상기 박막 트랜지스터들 각각의 게이트 단자는 화소전압 신호가 화소전극들에 하나씩 인가되도록 게이트 라인들 중 어느 하나에 연결된다. 상기 화소전극은 공통전극과 함께 액정에 전압을 인가하여 액정을 제어한다.
상기와 같은 구성을 갖는 액정표시장치가 완성되면, 게이트 라인과 데이터 라인의 쇼트, 단선, 박막 트랜지스터 및 화소전극의 불량을 검출하기 위한 검사과정을 거치게 된다. 상기 액정패널을 테스트 하기 위해 게이트 라인 및 데이터 라인의 홀수번째와 짝수번째 라인을 각각 구분하여 서로 다른 구조로 직접 연결하고, 검사용 패드를 통해 홀수번째와 짝수번째 라인에 각각의 신호를 인가하여 액정 반응 여부에 따라 불량을 검출하게 된다.
그러나, COG 기술을 적용한 액정표시장치의 경우에는 게이트 신호를 생성하는 게이트 구동 칩과 데이터 신호를 생성하는 데이터 구동 칩이 액정패널에 직접 본딩(bonding) 되어지는 구조를 갖기 때문에 COF 또는 FPC 기술을 적용한 액정표시장치의 불량 검출방법을 사용할 수 없으므로, 제품 생산 비용소모가 크게 된다.
COF(Chip On Film) 또는 FPC(Flexible Printed Circuit Film) 기술을 적용한 액정표시장치의 경우, 필름이 부착되는 패드가 불량 검사장비의 프루브 핀(Probe Pin) 보다 크게 형성되기 때문에 프루브 핀을 통해 직접 검사를 할 수 있으며, 액정패널 절단부 외곽에 검사용 패드를 형성하여 불량을 검사할 수도 있다.
또한, COG(Chip On Glass) 기술을 적용한 액정표시장치는 COF 또는 FPC 기술을 적용한 액정표시장치와 달리, 범프(Bump)의 크기가 불량검사 장비의 프루브 핀보다 작게 형성되기 때문에 프루브 핀을 통해 직접 검사를 할 수 없다. 이를 개선하기 위해 각각의 신호 배선을 홀수번째와 짝수번째 라인으로 나누어 결선하고, 검사용 패드를 형성하여 액정표시장치의 불량을 검출한다. 그리고, 불량 검출을 실시한 후에는 레이저 절단 장비를 통해 결선된 신호 배선의 연결부를 절단하고, 각 신호 배선의 연결 범프에 구동 칩을 통해 각 배선별로 액정패널을 구동하는 신호가 인가되게 한다.
그러나, COG 기술을 적용한 액정표시장치의 경우에는 게이트 신호를 생성하는 게이트 구동칩과 데이터 신호를 생성하는 데이터 구동 칩이 액정패널에 직접 본딩(bonding) 되어지는 구조를 갖기 때문에 COF 또는 FPC 기술을 적용한 액정표시장치의 불량 검출방법을 사용할 수 없으므로, 제품 생산 비용소모가 크게 된다.
또한, 레이저 절단 장비를 통해 결선된 신호 배선의 연결부를 절단하게 되므로, 연결 배선을 절단하는 공정이 추가되어 제품 생산시간의 손실을 가져오며, 연 결 배선 절단 공정시 레이저로 인해 인접 신호 배선과의 쇼트 불량이 발생하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 액정패널 완성 후 불량 검사시 화소불량 및 라인 단선/단락 불량을 검출할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 복수개의 게이트라인과 데이터라인이 수직 교차하도록 배열되어 한정된 각 화소에 제1박막트랜지스터 및 화소전극이 설치된 어레이 기판을 포함하며, 상기 기판 가장자리에 배치된 게이트 패드 및 데이터 패드에 COG 방식에 따라 구동드라이버 IC를 직접 실장시켜 모듈을 구성한 액정표시장치로서, 상기 라인들의 단선 및 단락과 제1박막트랜지스터 및 화소전극의 불량 유무를 검사하기 위해, 상기 어레이 기판의 각 게이트 패드 및 데이터 패드 외측에 각각 불량 검사용 제2박막트랜지스터가 설치되며, 상기 각 불량 검사용 제2박막트랜지스터는, 플로팅 상태로 형성된 게이트 패턴과, 상기 게이트 패턴 상에 형성된 채널층과, 상기 해당 패드로부터 연장되어 채널층 상에 배치되는 드레인 패턴과, 상기 채널층 상에 드레인 패턴과 이격 배치되면서 홀수 패드들 및 짝수 패드들로 나누어져 상호 연결되며 검사 장비로부터 검사신호가 인가되는 소오스 패턴으로 구성되고, 상기 소오스 패턴들은 홀수 패드들 및 짝수 패드들로 나누어져 상호 연결되면서 일단에 검사장비의 검사 핀(probe pin)과 접촉되는 홀수 신호 인가 패드 및 짝수 신호 인가 패드를 구비하며,상기 불량 검사용 제2박막트랜지스터 상부층에 광(light)을 조사하여 채널을 형성한 것을 특징으로 한다.
여기에서, 상기 게이트 패턴은 제2박막트랜지스터의 액티브 영역 보다 크게 형성된 것을 특징으로 한다.
상기 게이트 패턴은 불투과 금속층으로 형성된 것을 특징으로 한다.
삭제
상기 불량 검사용 제2박막트랜지스터의 상부층에 광유입을 차단하기 위해 불투과성 물질로 상기 불량 검사용 제2박막트랜지스터의 상단부를 가리는 것을 특징으로 한다.
(실시예)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 액정표시장치를 나타내는 도면이다.
도 1에 도시된 바와 같이, 복수 개의 게이트 라인(미도시)과 데이터 라인(미도시)이 수직 교차하도록 배열되어 한정된 각 화소에 스위칭용 제1박막트랜지스터(미도시) 및 화소전극(미도시)이 설치된 어레이 기판(100)을 포함하며, 상기 기판 가장자리에 게이트 패드(102) 및 데이터 패드(104)가 배치된다.
상기 기판(100) 상에는 추후 구동드라이버 IC(미도시)를 부착하기 위한 범프(106)가 형성되며, 상기 게이트 라인 및 데이터 라인들의 단선 및 단락, 제1박막트랜지스터 및 화소전극의 불량 유무를 검사하기 위해, 상기 기판의 각 게이트 패드(102) 및 데이터 패드(104) 외측에 각각 불량 검사용 제2박막트랜지스터(130)가 형성된다. 이때, 상기 불량 검사용 제2박막트랜지스터(130)의 게이트 패턴(108)은 플로팅 상태로 형성되며, 추후 백라이트로부터 유입되는 광 전류(photo current)를 차단하기 위해 상기 제2박막트랜지스터(130)의 액티브 영역 보다 크게 형성된다.
상기 게이트 패턴(108) 상에는 게이트 절연막(미도시)이 형성되며, 상기 게이트 절연막 상에 비정질 실리콘(a-Si)으로 이루어지는 채널층(110)이 형성된다. 상기 채널층(110) 상에는 데이터 패드(104)로부터 연장되는 드레인 패턴(112)이 형성되며, 상기 드레인 패턴(112)과 이격 배치되면서 검사 장비로 부터 검사신호가 인가되는 소오스 패턴(114)이 형성된다. 이때, 상기 소오스 패턴들(114)은 홀수 패드들(114a) 및 짝수 패드들(114b)들로 나누어져 연결 배선(116)에 의해 상호 연결된다. 이때, 상기 연결 배선(116)은 구동 드라이버 IC 단위 이상으로 연결된다. 또한, 상기 소오스 패턴들(114)의 일단에는 검사장비의 검사 핀과 접촉되는 홀수 신호 인가 패드(118) 및 짝수 신호 인가 패드(120)가 형성된다.
도 2는 도 1의 어레이기판 단면도로서, 어레이기판 상에 구동드라이버 IC를부착하기 전의 상태를 나타낸다.
도 2에 도시된 바와 같이, 기판(100) 상에 게이트 패턴(108) 및 게이트 절연막(109)이 차례로 형성된다. 이때, 게이트 패턴(108)은 플로팅 형태로 형성되며, 불투과 금속층으로 형성된다. 상기 게이트 절연막(109) 상에 채널층(110)이 형성되며, 상기 채널층(110) 상에 드레인 패턴(112)과 소오스 패턴(114)이 형성되며, 상기 기판 결과물 상에 보호막(115)이 형성되어 있다.
상기 액정패널의 불량검사를 위해 기판(100)의 자외선 조사 영역에 자외선을 조사하여 제2박막트랜지스터(130)의 채널을 형성한다. 이때, 자외선은 10000 nit 이상으로 하여 기판에 조사되고, 상기 제2박막트랜지스터(130)의 광 누설전류 특성으로 인해 광 전류가 유입되어 기판(100)에 형성된 채널층(110)이 활성화된다. 여기에서, 자외선 조사영역은 상기 제2박막트랜지스터(130)가 형성된 영역을 나타낸다. 또한, 상기 제2박막트랜지스터(130)의 종횡비(aspect ratio) 또는 자외선의 조도를 조절하여 채널층(110)에 유입되는 광 전류의 양을 조절할 수 있다.
상기 소오스 패턴들 중에서 홀수 패드들(114a)과 연결되어 있는 제2박막트랜지스터들(130)의 채널이 활성화되면, 소오스 패턴들 중에서 홀수 패드들(114a)에 신호가 인가된다. 이때, 소오스 패턴들 중에서 짝수 패드들(114b)과 연결되어 있는 짝수 신호 인가 패드(120)에서 동일한 신호가 검출되면, 소오스 패턴들 중에서 홀수 패드들(114a)과 짝수 패드들(114b)들이 단선(short)되어 있음을 알 수 있다. 또한, 화소 불량을 검사를 하여 네거티브 전압이 검출되면, 소오스 패턴과 드레인 패턴들이 단락(open)되어 있음을 알 수 있다.
도 3은 액정표시장치의 불량검사를 마친 후, 기판 상에 구동드라이버 IC(150)를 부착한 상태를 나타낸다. 상기 불량 검사용 제2박막트랜지스터(130)의 게이트 패턴(108)은 불투과 금속층으로 형성되어 있어 백라이트로부터 유입되는 빛의 노출을 막고, 자외선 조사 영역 상부에 구동드라이버 IC(150)가 부착되어 있어 외부로부터 빛을 차단할 수 있으므로, 액정표시장치의 화면품위에는 문제가 발생하지 않는다.
한편, 전술한 바와 같은 본 발명의 일실시예에서는 불량 검사용 제2박막트랜지스터(130)의 게이트 패턴을 플로팅 형태로 형성하였는데, 액정패널 구동시 게이트 패턴에 네거티브 전압(negative volage)를 인가할 수 있다. 또한, 본 발명은 상기와 같이 동일한 방법으로 드레인 패턴의 짝수번째 라인들과, 게이트 라인들을 테스트하여 화소 및 라인들의 단선/단락 등의 불량을 검출할 수 있다.
이상, 본 발명은 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 수 있을 것이다.
이상에서와 같이, 본 발명은 어레이 기판의 각 게이트 패드 및 데이터 패드 외측에 불량 검사용 제2박막트랜지스터를 형성하고, 상기 불량 검사용 제2박막트랜지스터의 채널층 상에 데이터 패드로부터 연장되어 채널층 상에 배치되는 드레인 패턴과 상기 드레인 패턴과 이격 배치되며 홀수 및 짝수 패들로 나누어져 연결되고 검사 장비로부터 검사신호가 인가되는 소오스 패턴을 형성하여 소오스 패턴과 연결된 홀수 신호 인가 패드에 검사신호를 인가함으로써 상기 라인들의 단선 및 단락을 검출할 수 있다.
또한, 불량검출을 실시한 후에 레이저 절단 장비를 통해 연결 배선을 절단해야 하는 공정이 필요없으므로, 공정을 단순화 할 수 있으며, 절단 공정에서 발생하는 데이터 라인 간의 쇼트 불량 등을 방지할 수 있어 생산비용 절감 및 생산량 증대 효과를 얻을 수 있다.

Claims (5)

  1. 복수개의 게이트라인과 데이터라인이 수직 교차하도록 배열되어 한정된 각 화소에 제1박막트랜지스터 및 화소전극이 설치된 어레이 기판을 포함하며, 상기 기판 가장자리에 배치된 게이트 패드 및 데이터 패드에 COG 방식에 따라 구동드라이버 IC를 직접 실장시켜 모듈을 구성한 액정표시장치로서,
    상기 라인들의 단선 및 단락과 제1박막트랜지스터 및 화소전극의 불량 유무를 검사하기 위해, 상기 어레이 기판의 각 게이트 패드 및 데이터 패드 외측에 각각 불량 검사용 제2박막트랜지스터가 설치되며,
    상기 각 불량 검사용 제2박막트랜지스터는, 플로팅 상태로 형성된 게이트 패턴과, 상기 게이트 패턴 상에 형성된 채널층과, 상기 해당 패드로부터 연장되어 채널층 상에 배치되는 드레인 패턴과, 상기 채널층 상에 드레인 패턴과 이격 배치되면서 홀수 패드들 및 짝수 패드들로 나누어져 상호 연결되며 검사 장비로부터 검사신호가 인가되는 소오스 패턴으로 구성되고,
    상기 소오스 패턴들은 홀수 패드들 및 짝수 패드들로 나누어져 상호 연결되면서 일단에 검사장비의 검사 핀(probe pin)과 접촉되는 홀수 신호 인가 패드 및 짝수 신호 인가 패드를 구비하며,
    상기 불량 검사용 제2박막트랜지스터 상부층에 광(light)을 조사하여 채널을 형성한 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 게이트 패턴은 제2박막트랜지스터의 액티브 영역 보다 크게 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 게이트 패턴은 불투과 금속층으로 형성된 것을 특징으로 하는 액정표시장치.
  4. 삭제
  5. 제 1 항에 있어서, 상기 불량 검사용 제2박막트랜지스터의 상부층에 광유입을 차단하기 위해 불투과성 물질로 상기 불량 검사용 제2박막트랜지스터의 상단부를 가리는 것을 특징으로 하는 액정표시장치.
KR1020040085714A 2004-10-26 2004-10-26 액정표시장치 KR100692691B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040085714A KR100692691B1 (ko) 2004-10-26 2004-10-26 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085714A KR100692691B1 (ko) 2004-10-26 2004-10-26 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060036655A KR20060036655A (ko) 2006-05-02
KR100692691B1 true KR100692691B1 (ko) 2007-03-14

Family

ID=37144765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040085714A KR100692691B1 (ko) 2004-10-26 2004-10-26 액정표시장치

Country Status (1)

Country Link
KR (1) KR100692691B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975905B2 (en) 2012-04-10 2015-03-10 Samsung Display Co., Ltd. Display apparatus with reduced number of test lines for array test process and method of testing the same
US9214401B2 (en) 2014-01-13 2015-12-15 Samsung Display Co., Ltd. Display substrate, method of manufacturing the same and display apparatus having the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304415B1 (ko) 2007-01-25 2013-09-05 삼성디스플레이 주식회사 표시 장치
BRPI0917025A2 (pt) * 2008-07-23 2016-02-16 Sharp Kk substrato de matriz ativo, dispositivo de exibição, método para inspecionar o substrato de matriz ativa, e método para inspecionar o dispositivo de exibição
KR101550251B1 (ko) 2009-02-03 2015-09-14 삼성디스플레이 주식회사 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치
KR101614900B1 (ko) 2009-10-27 2016-04-25 삼성디스플레이 주식회사 표시 패널
CN113963642A (zh) * 2020-07-20 2022-01-21 苏州华星光电显示有限公司 显示装置及检查显示装置的导线绑定位置的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975905B2 (en) 2012-04-10 2015-03-10 Samsung Display Co., Ltd. Display apparatus with reduced number of test lines for array test process and method of testing the same
US9214401B2 (en) 2014-01-13 2015-12-15 Samsung Display Co., Ltd. Display substrate, method of manufacturing the same and display apparatus having the same

Also Published As

Publication number Publication date
KR20060036655A (ko) 2006-05-02

Similar Documents

Publication Publication Date Title
KR101129438B1 (ko) 표시 기판, 이를 구비한 표시 패널의 검사 장치 및 방법
KR101137863B1 (ko) 박막트랜지스터 어레이 기판
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
KR100528697B1 (ko) 액정표시장치의 검사방법 및 장치
JP2005249993A (ja) アクティブマトリクス型表示装置及びその製造方法
TWI405989B (zh) 液晶顯示裝置之自動驗證設備及方法
KR102010492B1 (ko) 액정표시장치 및 그의 제조방법
KR20060133836A (ko) 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치
KR100692691B1 (ko) 액정표시장치
KR20080099411A (ko) 테스트 패드, 그 제조 방법, 이를 갖는 액정 표시 장치 및그 제조 방법
KR101271525B1 (ko) 액정표시장치용 어레이 기판
KR100806885B1 (ko) 액정 표시 장치의 제조 방법
KR101585253B1 (ko) 액정표시장치
KR101165469B1 (ko) 액정표시장치
KR20120075096A (ko) 액정표시장치 및 그의 검사 방법
JP3119357B2 (ja) 液晶表示装置
KR101186010B1 (ko) 액정표시장치 및 그 스위칭소자 리페어방법
KR101102020B1 (ko) 액정표시패널 및 그 제조방법
KR100911467B1 (ko) 액정표시장치의 검사 장치
KR20080082145A (ko) 액정표시장치 및 리페어 방법
KR101165463B1 (ko) 액정표시장치 및 그 스위칭소자 리페어방법
JPH11119246A (ja) 液晶表示装置の製造方法
KR100855484B1 (ko) 액정표시장치의 검사시스템
KR100911104B1 (ko) 액정표시장치용 어레이 패널의 검사패드 및 그 제조방법
KR20070057325A (ko) 표시 기판 및 이의 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 14