KR101550251B1 - 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치 - Google Patents

표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치 Download PDF

Info

Publication number
KR101550251B1
KR101550251B1 KR1020090008259A KR20090008259A KR101550251B1 KR 101550251 B1 KR101550251 B1 KR 101550251B1 KR 1020090008259 A KR1020090008259 A KR 1020090008259A KR 20090008259 A KR20090008259 A KR 20090008259A KR 101550251 B1 KR101550251 B1 KR 101550251B1
Authority
KR
South Korea
Prior art keywords
voltage
test
wiring
display panel
signal
Prior art date
Application number
KR1020090008259A
Other languages
English (en)
Other versions
KR20100089146A (ko
Inventor
조다혜
정지영
이재호
김승진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020090008259A priority Critical patent/KR101550251B1/ko
Priority to US12/496,386 priority patent/US8415965B2/en
Publication of KR20100089146A publication Critical patent/KR20100089146A/ko
Application granted granted Critical
Publication of KR101550251B1 publication Critical patent/KR101550251B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 패널의 테스트 방법에서, 테스트 제어 신호에 따라, 테스트용 신호 및 테스트용 전압을 생성한다. 상기 테스트용 신호 및 상기 테스트용 전압을 인가받아 표시 패널의 표시 영역을 테스트한다. 상기 테스트용 신호 및 상기 테스트용 전압을 인가받아 상기 표시 패널이 포함하는 구동 전압 배선 및 온/오프 전압 배선을 테스트한다. 표시 패널의 제조 비용이 감소된다.
표시 패널, 표시 영역, 셀 테스트, 파워 배선

Description

표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치{TEST METHOD OF DISPLAY PANNEL AND TEST APPARATUS FOR PERFORMING THE SAME}
본 발명은 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치에 관한 것으로, 보다 상세하게는 제조 비용을 줄일 수 있는 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치에 관한 것이다.
일반적으로, 액정 표시 장치(LCD)는 액정 물질 및 투명 기판을 통해 광을 투과시켜 이미지를 표시하는 표시 패널을 포함한다. 표시 패널은 액정(LC) 셀, 백라이트 유닛(BLU) 및 상기 액정 셀과 백라이트 유닛을 구동하기 위한 회로를 포함한다. 상기 회로는 게이트 구동 회로, 데이터 구동 회로, 타이밍 콘트롤 회로 등을 포함한다. 상기 액정 셀은 어레이 기판 및 상기 어레이 기판에 대향하는 대향 기판을 포함할 수 있다. 또한, 상기 액정 셀은 상기 어레이 기판과 상기 대향 기판 사이의 액정층을 포함한다. 상기 어레이 기판은 박막 트랜지스터(TFT) 어레이를 포함한다. 또한, 상기 어레이 기판은 복수의 데이터 라인, 복수의 게이트 라인 및 복수의 화소 전극을 포함한다. 상기 액정 셀은 액티브 영역과 주변 영역을 포함한다. 상기 액티브 영역은 이미지가 표시되는 부분이고, 상기 주변 영역은 상기 액티브 영역을 둘러싸는 부분이다. 상기 주변 영역은 상기 게이트 구동 회로 및 상기 데이터 구동 회로를 포함할 수 있다.
최근에, 액정 표시 장치 시장에서는 더 좁은 베젤(bezel)과 더 얇은 표시 패널에 대한 요구가 증대하고 있다. 이에 따라 액정 표시 장치 생산자들은 칩-온-글라스(COG) 방법을 채용하였다. 칩-온-글라스 방법에 따르면, 집적 회로(IC) 칩은 액정 셀의 기판 상에 실장된다. 게이트 구동 집적 회로, 데이터 구동 집적 회로 및/또는 타이밍 콘트롤 집적 회로가 상기 기판 상에 실장될 수 있다. 상기 기판은 유리 또는 플라스틱으로 이루어질 수 있으며, 투명할 수 있다.
여기서, 상기 표시 패널의 표시 영역의 불량은 셀 테스트에 의해 검출된다.
그러나, 표시 패널 상의 파워 배선의 불량은 상기 셀 테스트 시 검출되지 않고, 액정 표시 장치로 조립 된 후에나 검출되기 때문에, 제조 비용이 증가되는 문제점이 발생된다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 표시 패널의 불량을 상기 표시 패널의 제조 공정의 초기에 검출하여 제조 비용을 감소시키는 표시 패널의 테스트 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널의 테스트 방법을 수행하기 위한 테스트 장치를 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 표시 패널의 테스트 방법에서, 테스트 제어 신호에 따라, 테스트용 신호 및 테스트용 전압이 생성된다. 이어서, 상기 테스트용 신호 및 상기 테스트용 전압을 인가받아 표시 패널의 표시 영역이 테스트 된다. 이어서, 상기 테스트용 신호 및 상기 테스트용 전압을 인가받아 상기 표시 패널에 형성된 구동 전압 배선 및 온/오프 전압 배선이 테스트 된다.
본 발명의 실시예에서, 상기 표시 패널이 포함하는 게이트 라인 및 데이터 라인의 일단들에 연결된 게이트 테스트 패드 및 데이터 테스트 패드를 프루브로 접촉하고 상기 프루브를 통해 상기 테스트용 신호 및 상기 테스트용 전압을 인가하여 수행될 수 있다. 상기 구동 전압 배선 및 상기 온/오프 전압 배선을 테스트하는 단계는, 상기 구동 전압 배선의 일단에 형성된 구동 전압 범프 및 상기 온/오프 전압 배선의 일단에 형성된 온/오프 전압 범프를 상기 프루브로 접촉하고 상기 프루브를 통해 상기 테스트용 신호 및 상기 테스트용 전압을 인가하여 수행될 수 있다.
본 발명의 실시예에서, 상기 표시 패널의 표시 영역을 테스트하는 단계는, 상기 표시 패널이 포함하는 게이트 라인 및 데이터 라인의 일단들에 연결된 게이트 테스트 패드 및 데이터 테스트 패드를 패드 검사 프루브로 접촉하고 상기 패드 검사 프루브를 통해 상기 테스트용 신호 및 상기 테스트용 전압을 인가하여 수행될 수 있다. 상기 구동 전압 배선 및 상기 온/오프 전압 배선을 테스트하는 단계는, 상기 구동 전압 배선의 일단에 형성된 구동 전압 범프 및 상기 온/오프 전압 배선의 일단에 형성된 온/오프 전압 범프를 배선 검사 프루브로 접촉하고 상기 배선 검 사 프루브를 통해 상기 테스트용 신호 및 상기 테스트용 전압을 인가하여 수행될 수 있다.
본 발명의 실시예에서, 상기 구동 전압 배선 및 상기 온/오프 전압 배선을 테스트하는 단계는, 제어 신호 배선을 테스트하는 단계를 포함할 수 있다. 상기 제어 신호 배선은 상기 표시 패널의 첫 번째 게이트 라인의 선택을 위한 수직 개시신호, 상기 게이트 온 전압에 기초하여 상기 게이트 라인에 인가되는 게이트 신호를 하이 레벨로 전환하는 게이트 선택 신호 및 상기 게이트 오프 전압에 기초하여 상기 게이트 신호를 로우 레벨로 전환하는 출력 인에이블 신호를 전달할 수 있다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시 패널의 테스트 장치는 표시 패널의 표시 영역, 구동 전압 배선 및 온/오프 전압 배선에 콘택하는 프루브와, 외부로부터 제공되는 테스트 제어 신호에 따라 테스트용 신호 및 테스트용 전압을 생성하여 상기 프루브에 제공하고, 상기 프루브를 통해 전달되는 테스트용 신호 및 테스트용 전압을 체크하여 표시 영역, 구동 전압 배선 및 온/오프 전압 배선의 단락 여부를 테스트하는 테스트 제어부를 포함한다.
본 발명의 실시예에서, 상기 프루브는 상기 표시 패널이 포함하는 게이트 라인 및 데이터 라인의 일단들에 연결된 게이트 테스트 패드 및 데이터 테스트 패드에 상기 테스트용 신호 및 상기 테스트용 전압을 인가할 수 있다. 상기 프루브는 상기 게이트 테스트 패드 및 상기 데이터 테스트 패드와 접촉하는 패드 검사 프루브를 포함할 수 있다.
본 발명의 실시예에서, 상기 프루브는 상기 구동 전압 배선의 일단에 형성된 구동 전압 범프 및 상기 온/오프 전압 배선의 일단에 형성된 온/오프 전압 범프에 상기 테스트용 신호 및 상기 테스트용 전압을 인가할 수 있다. 상기 프루브는 상기 구동 전압 범프 및 상기 온/오프 전압 배선과 접촉하는 배선 검사 프루브를 포함할 수 있다.
본 발명의 실시예에서, 상기 표시 패널은 제어 신호 배선을 더 포함하고, 상기 프루브는 상기 제어 신호 배선과 전기적으로 연결될 수 있다.
본 발명의 실시예에서, 상기 구동 전압 배선은 계조의 소스 전압을 전달할 수 있다. 상기 구동 전압 배선은 공통 전압의 소스 전압을 전달할 수 있다.
상기한 본 발명의 실시예에 의하면, 표시 패널의 표시 영역을 테스트 할 때, 상기 표시 패널의 구동 전압 배선 및 온/오프 전압 배선의 불량을 검출할 수 있다. 따라서, 상기 표시 패널의 제조 비용을 줄일 수 있다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 경우, 이는 다른 부분 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 아래에 있다고 할 경우, 이는 다른 부분 바로 아래에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 장치를 도시한 평면도이다.
도 1을 참조하면, 본 실시예에 따른 표시 장치는 표시 패널(1000)과 표시 패 널(1000)을 구동하기 위한 게이트 라인 구동부(200) 및 데이터 라인 구동부(400)를 포함한다.
상기 표시 패널(1000)은 어레이 기판(1100)과, 상기 어레이 기판(1100)에 대향 결합되는 대향 기판(1200, 예컨대 컬러필터 기판) 및 상기 어레이 기판(1100)과 상기 대향 기판(1200) 사이에 개재된 액정층(미도시)을 포함한다. 여기서, 상기 표시 패널(1000)은 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 제1 및 제2 주변 영역(PA1, PA2)으로 구분된다.
상기 표시 패널(1000)의 상기 표시 영역(DA)에는 게이트 라인(GL)들 및 데이터 라인(DL)들에 의해 복수의 화소부가 형성되어 영상을 표시한다. 각 화소부에는 박막트랜지스터(TFT)를 포함하는 스위칭 소자(SW)와, 상기 스위칭 소자(SW)와 전기적으로 연결된 액정 커패시터(CLC) 및 스토리지 커패시터(CST)가 형성된다.
예를 들어, 상기 스위칭 소자(SW)의 게이트 전극 및 소스 전극은 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)에 각각 전기적으로 연결되고, 드레인 전극에는 상기 액정 커패시터(CLC) 및 상기 스토리지 커패시터(CST)가 전기적으로 연결된다.
여기서, 상기 제1 주변 영역(PA1)은 상기 데이터 라인(DL)들의 일단부에 위치하고 상기 제2 주변 영역(PA2)은 상기 게이트 라인(GL)들의 일단부에 위치한다.
상기 게이트 라인 구동부(200)는 복수의 스테이지들이 종속적으로 연결된 쉬프트 레지스터를 포함하며, 상기 게이트 라인(GL)들에 순차적으로 게이트 신호를 출력한다. 이러한 상기 게이트 라인 구동부(200)는 적어도 하나 이상의 게이트 라 인 구동칩(300)으로 이루어진다. 상기 게이트 라인 구동부(200)는 상기 제2 주변 영역(PA2)에 형성된다. 상기 게이트 라인 구동부(200)는 게이트 라인 구동칩 없이 상기 표시 패널(1000)의 상기 제2 주변 영역(PA2)에 집적되는 집적회로 형태로 형성될 수도 있다. 이에 따라, 부품 실장 공간을 따로 확보할 필요가 없으므로, 표시 장치의 박형화가 가능하다.
또한, 상기 게이트 라인 구동칩(300)은 인쇄회로기판(미도시)과 액정 표시 패널 사이에 위치하는 테이프 캐리어 패키지(TCP) 상에 부착될 수 있다. 상기 데이터 라인 구동부(400)는 상기 게이트 신호에 동기하여 상기 데이터 라인(DL)들에 아날로그 형태의 데이터 신호를 출력하며, 적어도 하나 이상의 데이터 라인 구동칩(500)으로 이루어진다.
상기 데이터 라인 구동칩(500)은 제1 데이터 라인 구동칩(500a), 제2 데이터 라인 구동칩(500b), 제3 데이터 라인 구동칩(500c), 제4 데이터 라인 구동칩(500d)을 포함한다. 상기 데이터 라인 구동칩(500)은 칩-온-글래스(COG) 형식으로 액정표시 패널의 상기 제1 주변 영역(PA1)에 직접적으로 부착된다. 복수의 데이터 라인 구동칩(500)들은 가요성 필름(800)을 통해 상기 데이터 라인 구동칩(500)들에 파워 배선(600)을 제공할 수 있다. 여기서, 상기 데이터 라인 구동칩(500)들은 상기 파워 배선(600)을 캐스캐이드(cascade) 형식으로 공유할 수 있다.
예를 들어, 상기 제1 데이터 라인 구동칩(500a) 및 상기 제2 데이터 라인 구동칩(500b)은 서로 가요성 필름(800)으로부터 연장되는 상기 파워 배선(600)을 공유할 수 있다. 마찬가지로, 상기 제3 데이터 라인 구동칩(500c) 및 제4 데이터 라 인 구동칩(500d)은 서로 가요성 필름(800)으로부터 연장되는 상기 파워 배선(600)을 공유할 수 있다.
상기 파워 배선(600)은 상기 게이트 라인 구동칩(500)에도 연장될 수 있다. 도시되지는 않았지만, 상기 제1 데이터 라인 구동칩(500a)로부터 연장된 상기 파워 배선(600)은 상기 게이트 라인 구동칩(500)과 전기적으로 연결될 수 있도록 배치된다.
일반적으로 칩-온-글래스 형식의 액정표시장치는 테이프 캐리어 패키지(TCP) 없이 이방성 도전 필름(ACF)만을 이용하여 칩에 형성된 구동 인쇄 회로를 액정표시 패널에 직접적으로 부착시키는 구조만을 이용한다.
따라서, 상기 종래의 액정표시장치는 각각의 데이터 라인 구동칩(500)에 연결되며, 데이터 라인 구동칩(500)의 수에 해당하는 만큼의 가요성 인쇄 회로를 가지게 된다.
그러나, 도 1을 참조하면, 본 실시예에 따른 액정표시장치는, 상기 파워 배선(600) 등의 특정 배선을 각각의 상기 데이터 라인 구동칩(500)가 서로 공유함으로써 필요한 가요성 인쇄 회로의 개수를 줄일 수 있다.
도 2는 도 1의 표시 패널을 테스트하기 위한 테스트 장치를 도시한 평면도이다.
도 1 및 도 2를 참조하면, 상기 테스트 장치(2000)는 테스트 제어부(3000), 프루브(4000) 및 백라이트 유닛(5000)을 포함한다.
상기 테스트 제어부(3000)에서 제공된 테스트 신호(TS) 및 테스트용 전 압(TV)은 상기 프루브(4000)를 통해 상기 표시 패널(1000)에 인가된다. 상기 테스트 제어부(3000)는 상기 프루브(4000)를 통해 전달되는 상기 테스트 신호(TS) 및 상기 테스트용 전압(TV)을 체크하여 상기 표시 영역(DA) 및 상기 파워 배선(600)의 단락 여부를 테스트한다.
여기서, 상기 테스트 신호(TS) 및 상기 테스트용 전압(TV)은 외부의테스트 제어 신호(CONT)에 따라 전압 레벨이 조절된다.
상기 백라이트 유닛(5000)은 상기 표시 패널(1000)의 배면에 구비되어 상기 표시 패널(1000)로 광을 제공한다.
상기 표시 패널(1000)은, 상기 테스트 신호(TS) 및 상기 테스트용 전압(TV)에 기초하여 소정의 영상을 표시하게 된다.
이 때, 상기 게이트 라인(GL)의 불량, 상기 데이터 라인(DL)의 불량 또는 화소(미도시)의 불량 등을 검출하게 된다.
즉, 각 게이트 라인(GL)들 및 각 데이터 라인(DL)들마다 개별적으로 전압 레벨이 조절되는 상기 테스트 신호(TS) 및 상기 테스트용 전압(TV) 에 기초하여 상기 표시 패널(1000)의 불량좌표를 검출한다.
도 3은 도 1의 게이트 라인 구동부의 배선들을 도시한 레이 아웃이다.
도 1 내지 도 3을 참조하면, 상기 게이트 라인 구동부(200)는 게이트 테스트 패드(210)을 포함한다. 또한, 상기 게이트 라인 구동부(200)의 상기 파워 배선(600)들은 구동 전압 배선(610a) 및 온/오프 전압 배선(630a)을 포함한다.
상기 게이트 테스트 패드(210)를 통해 상기 표시 패널(1000)의 표시 영 역(DA)의 불량이 검출될 수 있다. 상기 게이트 테스트 패드(210)를 통해 상기 테스트용 전압(TV)이 상기 게이트 라인(GL)에 인가되면, 상기 표시 패널(1000)이 구동된다. 이때, 상기 표시 패널(1000)의 상기 표시 영역(DA)이 균일하게 구동되지 않으면 상기 표시 패널(1000)은 불량이라 판단될 수 있다. 상기 테스트용 전압(TV)은 외부의 테스트 장치인 프루브(4000)를 통해 인가될 수 있다.
상기 구동 전압 배선(610a)는 제1 전원선(611a) 및 제2 전원선(613a)을 포함한다.
상기 제1 전원선(611a) 및 상기 제2 전원선(613a)에는 제1 전원 전압(VDD) 및 제2 전원 전압(VSS)이 인가된다. 상기 제1 전원 전압(VDD) 및 제2 전원 전압(VSS)은 상기 표시 패널(1000)의 화소에 계조(그레이) 전압 또는 공통 전압을 공급하는 아날로그 전압 소스를 나타낸다.
상기 제1 전원선(611a) 및 상기 제2 전원선(613a)의 일단에는 제1 전력 범프(611b) 및 제2 전력 범프(613b)를 포함하는 구동 전압 범프(610b)가 형성된다. 상기 제1 전력 범프(611b) 및 상기 제2 전력 범프(613b)의 상부에 상기 게이트 라인 구동칩(300)이 부착되고, 외부에서 인가되는 상기 제1 전원 전압(VDD) 및 상기 제2 전원 전압(VSS)을 상기 게이트 라인 구동칩(300)으로 인가할 수 있다.
상기 온/오프 전압 배선(630a)는 온 전압 배선(631a) 및 오프 전압 배선(633a)를 포함한다.
상기 온 전압 배선(631a) 및 상기 오프 전압 배선(633a)에는 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF)이 인가된다. 상기 게이트 온 전압(VON) 및 상 기 게이트 오프 전압(VOFF)은 논리 회로에 인가되는 디지털 전압 소스를 나타낸다.
상기 온 전압 배선(631a) 및 상기 오프 전압 배선(633a)의 일단에는 온 전압 범프(631a) 및 오프 전압 범프(633b)를 포함하는 온/오프 전압 범프(630b)가 형성된다. 상기 온 전압 범프(631a) 및 상기 오프 전압 범프(633b)의 상부에 상기 게이트 라인 구동칩(300)이 부착되고, 외부에서 인가되는 상기 게이트 온 전압(VON) 및 상기 게이트 오프 전압(VOFF)을 상기 게이트 라인 구동칩(300)으로 인가할 수 있다.
상기 게이트 온/오프 전압들(VON, VOFF)을 바탕으로 상기 표시 패널의 상기 게이트 라인(GL)을 온/오프시키기 위한 게이트 신호들이 발생된다.
따라서, 상기 표시 패널(1000)은 상기 제1 및 제2 전원 전압들(VDD, VSS)와, 상기 게이트 온/오프 전압들(VON, VOFF)에 의해 구동 되어 화상을 구현할 수 있다.
상기 전력 배선(600)은 제어 신호 배선(650a) 및 리페어 배선(670a)를 더 포함할 수 있다.
상기 제어 신호 배선(650a)는 수직 개시신호선(651a), 게이트 선택 신호선(653a), 출력 인에이블 신호선(655a)을 포함한다.
상기 수직 개시신호선(651a), 상기 게이트 선택 신호선(653a), 상기 출력 인에이블 신호선(655a) 각각에는 수직 개시신호(STV), 게이트 선택 신호(CPV), 출력 인에이블 신호(OE)가 인가된다.
상기 수직 개시신호(STV)는 첫 번째 게이트 라인(GL)을 선택할 때 사용된다. 즉, 상기 게이트 온 전압(VON)의 출력 시작을 지시한다.
상기 게이트 선택 신호(CPV)는 상기 게이트 라인(GL)에 인가되는 게이트 신호를 하이 레벨로 전환한다. 즉, 상기 게이트 온 전압(VON)의 출력 시기를 제어하는 역할을 한다.
상기 출력 인에이블 신호(OE)는 상기 게이트 라인(GL)에 인가되는 게이트 신호를 로우 레벨로 전환한다. 즉, 상기 게이트 온 전압(VON)의 출력 지속 시간을 제어하는 역할을 한다.
상기 수직 개시신호선(651a), 상기 게이트 선택 신호선(653a), 상기 출력 인에이블 신호선(655a) 각각의 일단에는 수직 개시신호 범프(651b), 게이트 선택 신호 범프(653b), 출력 인에이블 신호 범프(655b)를 포함하는 제어 신호 범프(650b)가 형성된다.
상기 수직 개시신호 범프(651b), 상기 게이트 선택 신호 범프(653b), 상기 출력 인에이블 신호 범프(655b)의 상부에 상기 게이트 라인 구동칩(300)이 부착되고, 외부에서 인가되는 상기 수직 개시신호(STV), 상기 게이트 선택 신호(CPV), 상기 출력 인에이블 신호(OE)을 상기 게이트 라인 구동칩(300)으로 인가할 수 있다.
상기 리페어 배선(670a)는 상기 데이터 라인(DL)에 불량이 발생한 경우, 상기 데이터 라인(DL)을 리페어 하는 역할을 한다. 예를 들어, 상기 데이터 라인(DL)에 불량이 발생한 경우, 데이터 패드(미도시)와 불량이 발생한 지점까지의 표시 영역은 정상적으로 구동이 되지만, 상기 불량이 발생한 지점 이후의 화소는 구동이 되지 않는다.
그러나, 상기 리페어 배선(670a)는 상기 데이터 라인(DL)과 절연막을 사이에 두고 교차하고 있으므로, 레이저를 이용하여 쇼트시킬 수 있다.
따라서, 상기 데이터 라인(DL)에 불량이 발생한 경우, 상기 리페어 배선(670a)를 이용하여 상기 불량이 발생한 지점 이후의 화소에 데이터 신호가 인가될 수 있으므로, 상기 표시 영역(DA)의 모든 영역에 정상적인 데이터 신호를 인가할 수 있는 것이다.
상기 게이트 라인 구동부(200)의 상기 파워 배선(600)들이 포함하는 상기 제1 전력 범프(611b), 상기 제2 전력 범프(613b), 상기 온 전압 범프(631a), 상기 오프 전압 범프(633b), 상기 수직 개시신호 범프(651b), 상기 게이트 선택 신호 범프(653b) 및 상기 출력 인에이블 신호 범프(655b) 들은 상기 프루브(4000)와 접촉되어 상기 테스트용 신호(TS) 및 상기 테스트용 전압(TV)들이 인가될 수 있다. 상기 프르부(900)는 상기 게이트 테스트 패드(210)에 상기 테스트용 전압(TV)을 인가하는 동시에 상기 파워 배선(600)에 상기 테스트용 신호(TS) 및 상기 테스트용 전압(TV)을 인가할 수 있다.
도 4는 도 1의 데이터 라인 구동부의 배선들을 도시한 레이 아웃이다.
도 1 내지 도 4를 참조하면, 상기 데이터 라인 구동부(400)는 데이터 테스트 패드(410)을 포함한다.
상기 데이터 테스트 패드(410)를 통해 상기 표시 패널(1000)의 표시 영역(DA)의 불량이 검출될 수 있다. 상기 데이터 테스트 패드(410)를 통해 상기 테스트용 신호(TS) 및 상기 테스트용 전압(TV)이 상기 데이터 라인(DL)에 인가되면, 상기 표시 패널(1000)이 구동된다. 이때, 상기 표시 패널(1000)의 상기 표시 영 역(DA)이 균일하게 구동되지 않으면 불량이라 판단할 수 있다. 상기 테스트용 신호(TS) 및 상기 테스트용 전압(TV)은 상기 테스트 장치(2000)의 상기 프루브(4000)를 통해 인가될 수 있다.
또한, 데이터 구동 신호는 인쇄회로기판(미도시)을 통하여 상기 어레이 기판(1100)에 직접적으로 부착되어 있는 상기 데이터 라인 구동칩(500)로 인가될 수 있다. 또한, 상기 구동 전압 배선(610a) 및 상기 온/오프 전압 배선(630a)를 통해 상기 데이터 라인 구동칩(500)과 상기 인쇄회로기판(미도시)은 전기적으로 연결된다.
또한, 상기 데이터 라인 구동부(400)의 상기 파워 배선(600)들은 제1 정전압 배선(681a), 제1 접지전압 배선(683a), 제2 정전압 배선(685a) 및 제2 접지전압 배선(687a)를 포함할 수 있다.
여기서, 상기 제1 정전압 배선(681a) 및 상기 제1 접지전압 배선(683a)에 인가되는 제1 정전압(VDD1) 및 제1 접지전압(VSS1)은 저전압을 논리 회로에 인가하는 디지털 전압 소스일 수 있다. 또한, 상기 제2 정전압 배선(685a) 및 상기 제2 접지전압 배선(687a)에 인가되는 제2 정전압(VDD2) 및 제2 접지전압(VSS2)은 화소에 계조(그레이) 전압을 공급하는 아날로그 전압 소스일 수 있다.
상기 제1 정전압 배선(681a), 상기 제1 접지전압 배선(683a), 상기 제2 정전압 배선(685a) 및 상기 제2 접지전압 배선(687a) 각각의 일단에 제1 정전압 범프(681b), 제1 접지전압 범프(683b), 제2 정전압 범프(685b) 및 제2 접지전압 범프(687b)가 형성된다.
여기서, 상기 제1 정전압 범프(681b), 상기 제1 접지전압 범프(683b), 상기 제2 정전압 범프(685b) 및 상기 제2 접지전압 범프(687b)의 상부에 상기 데이터 라인 구동칩(500)이 부착되고, 상기 데이터 라인 구동칩(500)으로부터 상기 제1 정전압(VDD1), 상기 제1 접지전압(VSS1), 상기 제2 정전압(VDD2) 및 상기 제2 접지전압(VSS2)을 인가받을 수 있다.
즉, 상기 게이트 라인 구동부(200)의 상기 게이트 테스트 패드(210), 상기 파워 배선(600)들이 포함하는 상기 제1 전력 범프(611b), 상기 제2 전력 범프(613b), 상기 온 전압 범프(631a), 상기 오프 전압 범프(633b), 상기 수직 개시신호 범프(651b), 상기 게이트 선택 신호 범프(653b), 상기 출력 인에이블 신호 범프(655b), 상기 제1 접지전압 범프(683b), 상기 제2 정전압 범프(685b) 및 상기 제2 접지전압 범프(687b)는 상기 프루브(4000)를 통해 동시에 프루빙 되고, 상기 표시 패널(1000)의 상기 표시 영역(DA)의 불량 뿐만 아니라, 배선들의 불량을 동시에 셀 테스트 시 검출할 수 있어, 액정표시장치로 조립 된 후에 불량이 검출되어 생기는 제조 비용의 증가를 방지할 수 있다.
도 5는 도 2의 프루브의 일 예를 도시한 레이 아웃이다.
도 4 및 도 5를 참조하면, 상기 프루브(4000)는 상기 게이트 라인 구동부(200) 및 상기 데이터 라인 구동부(400)의 파워 배선(600) 일단에 형성되는 범프들에 접촉되어 상기 파워 배선(600)의 불량을 검출할 수 있는 제1 접촉부(4100)와, 상기 게이트 테스트 패턴(210) 및 상기 데이터 테스트 패턴(410)에 접촉되어 상기 표시 패널(1000)의 상기 표시 영역(DA)의 불량을 검출할 수 있는 제2 접촉부(4200) 을 포함한다.
상기 프루브(4000)는 상기 제1 접촉부(4100) 및 상기 제2 접촉부(4200)를 포함한다. 따라서, 상기 프루브(4000)에 의해 상기 표시 패널(1000)의 상기 파워 배선(600)의 불량 및 상기 표시 영역(DA)의 불량은 동시에 테스트 될 수 있다.
따라서, 셀 테스트 공정이 간단해질 수 있어, 제조 비용이 줄어들 수 있다.
도 6은 도 2의 프루브의 다른 예를 도시한 레이 아웃이다.
도 4 및 도 6을 참조하면, 상기 프루브(4000)는 상기 게이트 라인 구동부(200) 및 상기 데이터 라인 구동부(400)의 파워 배선(600) 일단에 형성되는 범프들에 접촉되어 상기 파워 배선(600)의 불량을 검출할 수 있는 제1 접촉부(4100)와, 상기 게이트 테스트 패턴(210) 및 상기 데이터 테스트 패턴(410)에 접촉되어 상기 표시 패널(1000)의 상기 표시 영역(DA)의 불량을 검출할 수 있는 제2 접촉부(4200)을 포함한다.
상기 프루브(4000)는 상기 제1 접촉부(4100)를 포함하는 패드 검사 프루브(4300) 및 상기 제2 접촉부(4200)를 포함하는 배선 검사 프루브(4400)를 포함할 수 있는데, 상기 패드 검사 프루브(4300) 및 상기 배선 검사 프루브(4400)는 서로 독립적으로 사용될 수 있다. 따라서, 상기 표시 패널(1000)의 상기 파워 배선(600)의 불량 및 상기 표시 영역(DA)의 불량은 독립적으로 테스트 될 수 있다.
따라서, 셀 테스트 시 상기 파워 배선(600)의 불량 및 상기 표시 영역(DA)의 불량을 검출 할 수 있을 뿐 아니라, 상기 제1 접촉부(4100) 및 상기 제2 접촉부(4200)가 상기 파워 배선(600) 일단에 형성되는 범프들 및 상기 게이트 및 데이 터 테스트 패턴들(210, 410)의 정확한 위치와 접촉될 수 있으므로, 보다 정확한 테스트 결과를 얻을 수 있다.
도 7은 도 1의 표시 패널의 테스트 방법을 설명하기 위한 흐름도이다.
도 1, 도 2 및 도 7을 참조하면, 상기 테스트 장치(2000)는 상기 테스트 제어 신호(CONT)에 따라, 테스트용 신호(TS) 및 테스트용 전압(TV)을 생성한다(단계 S110).
이어서, 상기 테스트 장치(2000)는 상기 테스트용 신호(TS) 및 상기테스트용 전압(TV)에 기초하여, 상기 구동 전압 배선(610a) 및 상기 온/오프 전압 배선(630a)를 포함하는 상기 표시 패널(1000)의 표시 영역(DA)을 테스트한다(단계 S120)
이어서, 상기 테스트 장치(2000)는 상기 구동 전압 배선(610a)와 전기적으로 연결된 구동 전압 범프(610b) 및 상기 온/오프 전압 배선(630a)와 전기적으로 연결된 온/오프 전압 범프(630b)를 이용하여, 상기 구동 전압 배선(610a) 및 상기 온/오프 전압 배선(630a)를 테스트한다(단계 S130).
여기서, 일 실시예에 따른 도 5의 상기 프루브(4000)를 사용하여 단계 S120 및 단계 S130은 동시에 수행될 수 있다.
또한, 다른 실시예에 따른 도 6의 상기 프루브(4000)가 포함하는 상기 패드 검사 프루브(4300)를 사용하여 단계 S120가 수행되고, 상기 프루브(4000)가 포함하는 상기 배선 검사 프루브(4400)를 사용하여 단계 S130이 수행될 수 있다.
따라서, 상기 표시 패널(1000)의 상기 표시 영역(DA)의 불량을 검출하는 셀 테스트 시 상기 표시 패널(1000)의 상기 파워 배선(600)의 불량을 함께 검출하여 상기 표시 패널(1000)의 불량을 상기 표시 패널(1000)의 제조 공정의 초기에 검출할 수 있다. 따라서, 액정표시장치의 제조 비용을 줄일 수 있다.
본 발명의 실시예에 따르면, 표시 영역의 불량을 검출하는 셀 테스트 시 상기 표시 패널의 파워 배선의 불량을 함께 검출하여 상기 표시 패널의 불량을 상기 표시 패널의 제조 공정의 초기에 검출할 수 있다. 따라서, 상기 액정표시장치의 제조 비용을 줄일 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 표시 장치를 도시한 평면도이다.
도 2는 도 1의 표시 패널을 테스트하기 위한 테스트 장치를 도시한 평면도이다.
도 3은 도 1의 게이트 라인 구동부의 배선들 도시한 레이 아웃이다.
도 4는 도 1의 데이터 라인 구동부의 배선들을 도시한 레이 아웃이다.
도 5는 도 2의 프루브의 일 예를 도시한 레이 아웃이다.
도 6은 도 2의 프루브의 다른 예를 도시한 레이 아웃이다.
도 7은 도 1의 표시 패널의 테스트 방법을 설명하기 위한 흐름도이다.
<도면의 주요부분에 대한 부호의 설명>
1000 : 표시 패널 2000 : 테스트 장치
3000 : 테스트 제어부 4000 : 프루브
5000 : 백라이트 유닛 TS : 테스트 신호
TV : 테스트 전압 DL : 데이터 라인
GL : 게이트 라인

Claims (16)

  1. 테스트 제어 신호에 따라, 테스트용 신호 및 테스트용 전압을 생성하는 단계;
    상기 테스트용 신호 및 상기 테스트용 전압을 인가받아 표시 패널의 표시 영역을 테스트하는 단계; 및
    상기 테스트용 신호 및 상기 테스트용 전압을 인가받아 상기 표시 패널에 형성된 구동 전압 배선, 온 전압 배선 및 오프 전압 배선을 테스트하는 단계를 포함하고,
    상기 온 전압 배선 및 상기 오프 전압 배선에는 각각 상기 표시 패널의 논리 회로를 온 및 오프하기 위한 디지털 전압 소스가 인가되고,
    상기 표시 패널의 표시 영역을 테스트하는 단계는,
    상기 표시 패널이 포함하는 게이트 라인 및 데이터 라인의 일단들에 연결된 게이트 테스트 패드 및 데이터 테스트 패드를 프루브로 접촉하고 상기 프루브를 통해 상기 테스트용 신호 및 상기 테스트용 전압을 인가하여 수행되고,
    상기 구동 전압 배선, 상기 온 전압 배선 및 상기 오프 전압 배선을 테스트하는 단계는,
    상기 구동 전압 배선의 일단에 형성된 구동 전압 범프 및 상기 온 전압 배선과 상기 오프 전압 배선의 각각의 일단에 형성된 온 전압 범프와 오프 전압 범프를 상기 프루브로 접촉하고 상기 프루브를 통해 상기 테스트용 신호 및 상기 테스트용 전압을 인가하여 수행되는 것을 특징으로 하는 표시 패널의 테스트 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 구동 전압 배선, 상기 온 전압 배선 및 상기 오프 전압 배선을 테스트하는 단계는,
    제어 신호 배선을 테스트하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 테스트 방법.
  7. 제6항에 있어서, 상기 제어 신호 배선은 상기 표시 패널의 첫 번째 게이트 라인의 선택을 위한 수직 개시신호, 게이트의 온 전압에 기초하여 상기 게이트 라인에 인가되는 게이트 신호를 하이 레벨로 전환하는 게이트 선택 신호 및 게이트의 오프 전압에 기초하여 상기 게이트 신호를 로우 레벨로 전환하는 출력 인에이블 신호를 전달하는 것을 특징으로 하는 표시 패널의 테스트 방법.
  8. 제1항에 있어서, 상기 테스트용 신호 및 상기 테스트용 전압을 인가받아 표시 패널의 표시 영역을 테스트하는 단계와 상기 테스트용 신호 및 상기 테스트용 전압을 인가받아 상기 표시 패널에 형성된 구동 전압 배선, 상기 온 전압 배선 및 상기 오프 전압 배선을 테스트하는 단계가 동시에 이루어지는 것을 특징으로 하는 표시 패널의 테스트 방법.
  9. 표시 패널의 표시 영역, 구동 전압 배선, 온 전압 배선 및 오프 전압 배선에 콘택하는 프루브; 및
    외부로부터 제공되는 테스트 제어 신호에 따라 테스트용 신호 및 테스트용 전압을 생성하여 상기 프루브에 제공하고, 상기 프루브를 통해 전달되는 테스트용 신호 및 테스트용 전압을 체크하여 상기 표시 영역, 상기 구동 전압 배선 상기 온 전압 배선 및 상기 오프 전압 배선의 단락 여부를 테스트하는 테스트 제어부를 포함하고,
    상기 온 전압 배선 및 상기 오프 전압 배선에는 각각 상기 표시 패널의 논리 회로를 온 및 오프하기 위한 디지털 전압 소스가 인가되고,
    상기 프루브는 상기 구동 전압 배선의 일단에 형성된 구동 전압 범프, 상기 온 전압 배선과 상기 오프 전압 배선의 일단에 각각 형성된 온 전압 범프와 오프 전압 범프에 상기 테스트용 신호 및 상기 테스트용 전압을 인가하는 것을 특징으로 하는 표시 패널의 테스트 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제9항에 있어서, 상기 프루브는 상기 구동 전압 범프, 상기 온 전압 배선 및 상기 오프 전압 배선과 접촉하는 배선 검사 프루브를 포함하는 것을 특징으로 하는 표시 패널의 테스트 장치.
  14. 제9항에 있어서, 상기 표시 패널은 제어 신호 배선을 더 포함하고, 상기 프 루브는 상기 제어 신호 배선과 전기적으로 연결된 것을 특징으로 하는 표시 패널의 테스트 장치.
  15. 제9항에 있어서, 상기 구동 전압 배선은 계조의 소스 전압을 전달하는 것을 특징으로 하는 표시 패널의 테스트 장치.
  16. 제9항에 있어서, 상기 구동 전압 배선은 공통 전압의 소스 전압을 전달하는 것을 특징으로 하는 표시 패널의 테스트 장치.
KR1020090008259A 2009-02-03 2009-02-03 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치 KR101550251B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090008259A KR101550251B1 (ko) 2009-02-03 2009-02-03 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치
US12/496,386 US8415965B2 (en) 2009-02-03 2009-07-23 Method of testing a display panel and apparatus for performing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090008259A KR101550251B1 (ko) 2009-02-03 2009-02-03 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치

Publications (2)

Publication Number Publication Date
KR20100089146A KR20100089146A (ko) 2010-08-12
KR101550251B1 true KR101550251B1 (ko) 2015-09-14

Family

ID=42666772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090008259A KR101550251B1 (ko) 2009-02-03 2009-02-03 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치

Country Status (2)

Country Link
US (1) US8415965B2 (ko)
KR (1) KR101550251B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110045198A (ko) * 2009-10-26 2011-05-04 삼성전자주식회사 광원의 사용시간 산출 방법, 이를 이용한 광원의 수명 표시 방법 및 이를 수행하기 위한 표시 장치
KR101301537B1 (ko) * 2012-01-10 2013-09-04 (주) 아즈. 텍 디스플레이 모듈용 ｐｃｂ 검사 방법
US9135846B2 (en) * 2012-05-30 2015-09-15 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for detecting liquid crystal display panel and detecting system
KR101258512B1 (ko) * 2013-03-25 2013-04-30 주식회사 프로이천 액정 패널 검사용 필름, 액정 패널 검사 장치 및 액정 패널 검사 장치의 제조 방법
CN103728515B (zh) * 2013-12-31 2017-01-18 深圳市华星光电技术有限公司 一种针对密集布线的阵列基板的线路检测设备和检测方法
CN104597366B (zh) * 2014-12-31 2017-10-31 孙厚永 一种测试房的测试工装
KR102512721B1 (ko) * 2016-04-05 2023-03-23 삼성디스플레이 주식회사 표시장치
CN107942547B (zh) * 2017-11-21 2020-06-30 深圳市华星光电半导体显示技术有限公司 点灯回点治具及其检测面板的方法
CN107967907B (zh) * 2018-01-18 2021-03-09 京东方科技集团股份有限公司 反相电路、驱动方法、阵列基板、检测方法及显示装置
KR102417201B1 (ko) * 2020-10-08 2022-07-06 고려대학교 산학협력단 열화 화소 셀의 실시간 검사 기능을 갖는 표시 패널의 검사 방법 및 표시 패널의 검사 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471782B1 (ko) * 1997-10-23 2005-08-10 삼성전자주식회사 액정표시장치의불량검출방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285150A (en) * 1990-11-26 1994-02-08 Photon Dynamics, Inc. Method and apparatus for testing LCD panel array
US5504438A (en) * 1991-09-10 1996-04-02 Photon Dynamics, Inc. Testing method for imaging defects in a liquid crystal display substrate
KR100864501B1 (ko) * 2002-11-19 2008-10-20 삼성전자주식회사 액정 표시 장치
KR100692691B1 (ko) 2004-10-26 2007-03-14 비오이 하이디스 테크놀로지 주식회사 액정표시장치
KR20070040505A (ko) 2005-10-12 2007-04-17 삼성전자주식회사 표시 장치 및 이의 검사 방법
KR20070063310A (ko) 2005-12-14 2007-06-19 삼성전자주식회사 신호 라인 검사 패드를 구비한 액정 표시 패널 및 이를포함한 액정 표시 장치
KR101255310B1 (ko) 2006-06-29 2013-04-15 엘지디스플레이 주식회사 Ｇｉｐ 구조의 액정표시장치용 기판 및 ｇｉｐ 구조의 액정표시장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471782B1 (ko) * 1997-10-23 2005-08-10 삼성전자주식회사 액정표시장치의불량검출방법

Also Published As

Publication number Publication date
US20100219853A1 (en) 2010-09-02
KR20100089146A (ko) 2010-08-12
US8415965B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
KR101550251B1 (ko) 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치
US11928994B2 (en) Display device with crack detection circuitry and manufacturing method thereof
US8975905B2 (en) Display apparatus with reduced number of test lines for array test process and method of testing the same
KR100831280B1 (ko) 액정표시장치
US7834972B2 (en) Display circuits
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
JP2006018278A (ja) 液晶表示装置およびその駆動方法
US7098987B1 (en) Array of active devices and method for testing an array of active devices
KR101585253B1 (ko) 액정표시장치
US20070235888A1 (en) Film type package and display apparatus having the same
KR101594622B1 (ko) 액정표시장치
KR101269289B1 (ko) 액정표시장치
KR101649220B1 (ko) 액정표시장치의 검사장치
KR101746860B1 (ko) 액정표시장치 및 그의 검사방법
KR20040057692A (ko) 액정표시패널의 검사용 패드 구조
KR101491161B1 (ko) 액정패널과 드라이버 ｉｃ 간의 접속상태를 테스트 하는 방법 및 이를 이용한 액정표시장치
KR20070071341A (ko) 액정표시장치 및 이의 테스트 방법
KR101146459B1 (ko) 라인 온 글래스형 액정표시장치
KR101146526B1 (ko) 라인 온 글래스형 액정표시장치의 데이터 구동부 및 이를포함하는 액정표시장치
KR20070063310A (ko) 신호 라인 검사 패드를 구비한 액정 표시 패널 및 이를포함한 액정 표시 장치
KR20160084963A (ko) 액정 표시 장치
KR101043678B1 (ko) 액정표시장치
KR20130054678A (ko) 표시장치
KR100911467B1 (ko) 액정표시장치의 검사 장치
KR20070057325A (ko) 표시 기판 및 이의 검사 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 5