KR102512721B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102512721B1
KR102512721B1 KR1020160041718A KR20160041718A KR102512721B1 KR 102512721 B1 KR102512721 B1 KR 102512721B1 KR 1020160041718 A KR1020160041718 A KR 1020160041718A KR 20160041718 A KR20160041718 A KR 20160041718A KR 102512721 B1 KR102512721 B1 KR 102512721B1
Authority
KR
South Korea
Prior art keywords
voltage
pad
signal
conductive pad
conductive
Prior art date
Application number
KR1020160041718A
Other languages
English (en)
Other versions
KR20170115176A (ko
Inventor
오현욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160041718A priority Critical patent/KR102512721B1/ko
Priority to US15/479,515 priority patent/US10650720B2/en
Publication of KR20170115176A publication Critical patent/KR20170115176A/ko
Priority to US16/844,097 priority patent/US11138919B2/en
Application granted granted Critical
Publication of KR102512721B1 publication Critical patent/KR102512721B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

본 발명의 일 실시예에 따른 표시장치는, 기판; 상기 기판 상에, 제1 전압을 입력받는 제1 신호 패드; 상기 기판 상에, 상기 제1 전압보다 낮은 제2 전압을 입력받는 제2 신호 패드; 및 상기 제1 신호 패드 및 상기 제2 신호 패드 사이에 하이 레벨 전압과 로우 레벨 전압이 교대로 반복하는 교류전압을 입력받는 적어도 하나의 도전 패드;를 포함한다.

Description

표시장치{Display apparatus}
본 발명의 실시예들은 표시장치에 관한 것이다.
표시장치의 기판 상에 배열된 패드들의 노출된 부분은 습기나 오염 물질과 화학적 반응을 일으켜 부식이 발생할 수 있다. 또한 인접 패드들 간의 전압 차에 의한 전기 분해에 의해서도 패드에 부식이 발생할 수 있다. 이에 따라 패드에 연결된 배선에도 부식이 발생하고, 표시장치의 구동에 문제가 발생할 수 있다.
본원발명의 실시예들은 외부의 집적회로와 연결되는 기판 상의 패드와 패드에 연결된 배선에 부식이 발생하는 것을 방지할 수 있는 표시장치를 제공한다.
본 발명의 일 실시예에 따른 표시장치는, 기판; 상기 기판 상에, 제1 전압을 입력받는 제1 신호 패드; 상기 기판 상에, 상기 제1 전압보다 낮은 제2 전압을 입력받는 제2 신호 패드; 및 상기 제1 신호 패드 및 상기 제2 신호 패드 사이에 교류전압을 입력받는 적어도 하나의 도전 패드;를 포함한다.
일 실시예에서, 상기 교류전압은 하이 레벨 전압이 상기 제1 전압이고 로우 레벨 전압이 상기 제2 전압일 수 있다.
일 실시예에서, 상기 교류전압의 하이 레벨 전압 및 로우 레벨 전압 중 적어도 하나가 상기 제1 전압과 상기 제2 전압 사이일 수 있다.
일 실시예에서, 상기 교류전압의 하이 레벨 전압의 유지 기간과 로우 레벨 전압의 유지 기간이 상이할 수 있다.
일 실시예에서, 상기 교류전압의 하이 레벨 전압의 유지 기간이 로우 레벨 전압의 유지 기간보다 길 수 있다.
일 실시예에서, 상기 도전 패드는, 하이 레벨 전압이 상기 제1 전압이고 로우 레벨 전압이 상기 제2 전압인 교류전압을 입력받고, 병렬 배치된 적어도 두 개의 도전 패드들;을 포함하고, 상기 적어도 두 개의 도전 패드들의 교류전압의 상승 및 하강의 타이밍이 동일할 수 있다.
일 실시예에서, 상기 도전 패드는, 상기 제1 신호 패드에 인접하고 제1 교류전압을 입력받는 제1 도전 패드; 및 상기 제2 신호 패드에 인접하고 제2 교류전압을 입력받는 제2 도전 패드;를 포함할 수 있다.
일 실시예에서, 상기 제1 교류전압 및 상기 제2 교류전압의 하이 레벨 전압과 로우 레벨 전압이 동일하고, 상승 및 하강의 타이밍이 동일할 수 있다.
일 실시예에서, 상기 제1 교류전압의 하이 레벨 전압의 유지 기간과 상기 제2 교류전압의 하이 레벨 전압의 유지 기간이 상이할 수 있다.
일 실시예에서, 상기 제1 교류전압의 하이 레벨 전압의 유지 기간이 상기 제2 교류전압의 하이 레벨 전압의 유지 기간보다 길 수 있다.
일 실시예에서, 상기 제1 교류전압의 주파수와 상기 제2 교류전압의 주파수가 상이할 수 있다.
일 실시예에서, 상기 제1 교류전압은, 하이 레벨 전압이 상기 제1 전압이고, 로우 레벨 전압이 상기 제1 전압과 상기 제2 전압 사이의 제3 전압이고, 상기 제2 교류전압은, 하이 레벨 전압이 상기 제1 전압과 상기 제2 전압 사이의 제4 전압이고, 로우 레벨 전압이 상기 제2 전압이고, 상기 제3 전압이 상기 제4 전압과 같거나 상기 제4 전압보다 높을 수 있다.
상기 도전 패드는, 상기 제1 도전 패드와 상기 제2 도전 패드 사이에 배치되고, 하이 레벨 전압이 상기 제1 전압이고 로우 레벨 전압이 상기 제2 전압인 교류전압을 입력받는 제3 도전 패드;를 더 포함할 수 있다.
일 실시예에서, 상기 표시장치는 상기 제1 신호 패드 및 상기 제2 신호 패드로 상기 제1 전압 및 상기 제2 전압을 출력하고, 상기 도전 패드로 상기 교류전압을 출력하는 전압생성부;를 더 포함할 수 있다.
일 실시예에서, 상기 전압생성부는, 상기 교류전압의 하이 레벨 전압과 로우 레벨 전압, 하이 레벨 유지 기간과 로우 레벨 유지 기간, 및 주파수 중 적어도 하나를 제어할 수 있다.
일 실시예에서, 상기 전압생성부는, 상기 제1 신호 패드에 인접한 제1 도전 패드로 입력되는 제1 교류 전압 및 상기 제2 신호 패드에 인접한 제2 도전 패드로 입력되는 제2 교류 전압의 진폭, 주기 및 주파수를 독립적으로 제어할 수 있다.
일 실시예에서, 상기 표시장치는 상기 기판 상에 배열된 복수의 화소들; 및 상기 화소들로 구동 신호를 출력하는 드라이버;를 더 포함할 수 있다.
일 실시예에서, 상기 드라이버로 클락 신호를 입력하는 클락선;을 더 포함하고, 상기 적어도 하나의 도전 패드는 상기 클락선과 연결될 수 있다.
일 실시예에서, 상기 제1 신호 패드 및 상기 제2 신호 패드 중 적어도 하나는 상기 드라이버로 신호를 입력하는 입력선에 연결될 수 있다.
일 실시예에서, 상기 제1 신호 패드 및 상기 제2 신호 패드 중 적어도 하나는 상기 화소들로 전원전압을 공급하는 전원선에 연결될 수 있다.
본원발명의 실시예에 따른 표시장치는 외부의 집적회로(IC)와 연결되는 기판 상의 패드와 패드에 연결된 배선에 부식이 발생하는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 개념도이다.
도 2a는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 2b는 도 2a에 도시된 화소의 구동 타이밍을 나타낸 도면이다.
도 3a는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 3b는 도 3a에 도시된 화소의 구동 타이밍을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 패드부의 일 예를 나타낸 도면이다.
도 5a 및 도 5b는 도 4에 도시된 실시예에 따른 신호 패드와 도전 패드에 입력되는 신호 파형의 예이다.
도 6은 본 발명의 일 실시예에 따른 패드부의 일 예를 나타낸 도면이다.
도 7a 내지 도 7d는 도 6에 도시된 실시예에 따른 신호 패드와 도전 패드에 입력되는 신호 파형의 예이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 개념도이다.
도 1을 참조하면, 표시장치(10)는 기판(100), 기판(100)의 표시 영역(DA)에 배열된 복수의 화소(PX)들, 표시 영역(DA) 주변의 비표시 영역(NA)에 배치된 구동부(120) 및 패드부(140)를 포함한다.
표시 영역(DA)에는 복수의 화소(PX)들 각각이 대응 데이터선 및 대응 주사선에 연결되고, 대응 주사선으로부터의 주사신호 및 대응 데이터선으로부터의 데이터신호를 인가받아, 소정 색의 빛을 방출한다. 표시 영역(DA)에는 복수의 주사선들이 제1 방향 또는 제1 방향에 교차하는 제2 방향으로 연장되고, 복수의 데이터선들이 제2 방향 또는 제1 방향으로 연장될 수 있다.
구동부(120)는 표시 영역(DA)에 배치된 복수의 신호선(SSL)들, 예를 들어, 복수의 주사선들 및 복수의 데이터선들과 연결될 수 있다. 구동부(120)는 복수의 주사선들로 주사신호를 생성하여 출력하는 주사 구동부 및/또는 복수의 데이터선들로 데이터신호를 생성하여 출력하는 데이터 구동부를 포함할 수 있다. 구동부(120)는 COG(Chip on Glass) 방식으로 기판(100) 상에 실장될 수 있다.
패드부(140)는 외부로부터 공급되는 전원들 및/또는 신호들을 표시 영역(DA)의 복수의 화소(PX)들 및/또는 구동부(120)로 전달하기 위한 복수의 신호 패드(SP)들을 구비한다. 신호 패드(SP)는 전달선(TL)과 연결되어 신호 패드(SP)로 입력되는 신호를 전달선(TL)으로 전달할 수 있다. 전달선(TL)은 구동부(120)로 신호를 전달할 수 있다. 전달선(TL)은 신호 패드(SP)로 입력되는 전원전압을 전달하는 전원선(PL)을 포함할 수 있다.
신호 패드(SP)들은 고전압을 입력받는 고전압 패드 및 저전압을 입력받는 저전압 패드를 포함할 수 있다. 고전압과 저전압은 상대적인 값일 수 있다. 예를 들어, 두 개의 신호 패드(SP)들 중 상대적으로 높은 전압을 입력받는 패드가 고전압 패드이고, 상대적으로 낮은 전압을 입력받은 패드가 저전압 패드일 수 있다. 다른 예로서, 고전압은 양전압이고, 저전압은 음전압일 수 있다. 양전압은 1V 이상의 전압을 지칭하고, 음전압은 0V 이하의 전압을 지칭할 수 있다.
고전압 패드와 저전압 패드 사이에 적어도 하나의 도전 패드(CP)가 배치될 수 있다. 도전 패드(CP)는 도전선(CL)과 연결될 수 있다. 도전선(CL)은 전달선(TL)과 소정 거리 이격되고 평행하게 배치될 수 있다. 도전 패드(CP)는 하이 레벨 전압과 로우 레벨 전압이 교대하는 교류전압을 입력받을 수 있다. 하이 레벨 전압은 고전압과 동일하거나 고전압과 저전압 사이의 전압일 수 있다. 로우 레벨 전압은 저전압과 동일하거나 고전압과 저전압 사이의 전압일 수 있다. 다른 예로서, 도전 패드(CP)는 고전압과 저전압 사이의 직류전압을 입력받을 수 있다.
신호 패드(SP) 및 도전 패드(CP)는 ITO 또는 IZO와 같은 투명 도전막이나, 알루미늄, 은 등의 금속 또는 합금을 포함할 수 있다. 신호 패드(SP) 및 도전 패드(CP)의 물질은 이에 한정되지 않고, 내부식성을 갖는 다양한 도전성 물질을 포함할 수 있다.
도 1에서 패드부(140)와 표시장치(10) 내의 각 구성부를 연결하는 라인의 위치와 수는 편의상 도시된 것으로, 다수의 라인들이 다른 위치에 배치될 수 있다. 도 1에서 신호 패드(SP) 및 도전 패드(CP)는 1열로 배열되어 있으나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 신호 패드(SP) 및 도전 패드(CP)는 지그재그 형상으로 배열될 수 있다.
패드부(140)는 제어부(160)와 전기적 및 물리적으로 연결될 수 있다. 제어부(160)는 집적 회로 칩 형태로 형성되어 가요성 회로 기판(FPC) 상에 본딩되어, 가요성 회로 기판(FPC)을 통해 패드부(140)와 연결될 수 있다. 제어부(160)는 전압생성부(180)를 포함할 수 있다. 전압생성부(180)는 주사신호 및 데이터신호를 생성하기 위한 적어도 하나의 구동 신호 및 적어도 하나의 전원전압을 생성하여 출력하는 회로 요소로 구성될 수 있다. 전압생성부(180)가 출력하는 구동 신호 및 전원은 신호 패드(SP)로 입력될 수 있다. 전압생성부(180)는 도전 패드(CP)로 교류전압 또는 직류전압을 생성하여 출력할 수 있다. 교류전압 또는 직류전압은 신호 패드(SP)로 입력되는 구동 신호 및 전원전압일 수 있다.
표시장치(10)는 유기발광표시장치, 액정표시장치, FED(field emission display) 장치 등 다양한 종류의 표시장치를 포함할 수 있음은 물론이다.
도 2a는 본 발명의 일 실시예에 따른 화소의 회로도이고, 도 2b는 도 2a에 도시된 화소의 구동 타이밍을 나타낸 도면이다.
도 2a 및 도 2b를 함께 참조하면, 일 실시예에 따른 표시장치는 유기발광표시장치이고, 화소(PX1)는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 커패시터(Cst)를 포함하는 화소회로 및 화소회로에 연결된 발광소자(E)를 포함할 수 있다.
제1 트랜지스터(T1)는 주사선(SL)에 연결된 게이트 전극, 데이터선(DL)에 연결된 제1 전극, 및 제2 전극을 포함한다. 제1 트랜지스터(T1)는 주사선(SL)으로 게이트 온 전압(V12)의 주사신호(S)가 공급될 때 턴-온되고, 게이트 오프 전압(V11)의 주사신호(S)가 공급될 때 턴-오프된다. 주사신호(S)는 펄스 형태의 클락 신호(CLK)에 동기하여 게이트 온 전압(V12)과 게이트 오프 전압(V11)이 소정 주기로 교대한다. 게이트 온 전압(V12)은 로우 레벨 전압이고, 게이트 오프 전압(V11)은 하이 레벨 전압일 수 있다.
제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 제2 전극에 연결된 게이트 전극, 제1 전원전압(ELVDD)을 입력받는 제1 전극, 및 발광소자(E)에 연결된 제2 전극을 포함한다.
커패시터(Cst)는 제1 트랜지스터(T1)의 제2 전극 및 제2 트랜지스터(T2)의 게이트 전극에 연결된 제1 전극, 및 제1 전원전압(ELVDD)을 입력받는 제2 전극을 포함한다.
발광소자(E)는 제2 트랜지스터(T2)를 통해 화소회로에 연결될 수 있다. 발광소자(E)는 유기발광소자(OLED)일 수 있다. 유기발광소자(OLED)는 제2 트랜지스터(T2)의 제2 전극에 연결된 제1 전극, 제2 전원전압(ELVSS)을 입력받는 제2 전극, 및 제1 전극과 제2 전극 사이의 발광층을 포함한다.
제1 전원전압(ELVDD)은 제2 전원전압(ELVSS)보다 높은 전압일 수 있다. 제1 전원전압(ELVDD)은 게이트 오프 전압(V11)과 동일하거나 게이트 오프 전압(V11)보다 높거나 낮은 전압일 수 있다. 제2 전원전압(ELVSS)은 게이트 온 전압(V12)과 동일하거나 게이트 온 전압(V12)보다 높거나 낮은 전압일 수 있다. 도 2b에서는 제1 전원전압(ELVDD)은 게이트 오프 전압(V11)보다 낮고, 제2 전원전압(ELVSS)은 게이트 온 전압(V12)보다 높은 예를 도시하였다.
제1 트랜지스터(T1)는 주사선(SL)으로부터 게이트 온 전압(V12)의 주사신호(S)가 공급될 때 턴-온되어 데이터선(DL)으로부터 공급되는 데이터신호를 커패시터(Cst)의 제1 전극으로 전달한다. 이에 따라 커패시터(Cst)에는 데이터신호에 대응하는 전압이 충전되고, 커패시터(Cst)에 충전된 전압에 대응하는 구동전류가 제2 트랜지스터(T2)를 통해 유기발광소자(OLED)로 전달되어, 유기발광소자(OLED)가 발광한다.
도 2a에서는, 하나의 화소에 두 개의 트랜지스터와 하나의 커패시터를 구비하는 예를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 하나의 화소에 둘 이상의 복수의 트랜지스터와 하나 이상의 커패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다.
전술된 실시예에서 P형 트랜지스터로 구현된 화소와 그에 적용되는 신호를 도시하였으나, 본 발명의 실시예의 화소는 도 2b에 도시된 신호의 반전 신호로 동작하는 N형 트랜지스터로 구현될 수 있음은 물론이다.
도 3a는 본 발명의 일 실시예에 따른 화소의 회로도이고, 도 3b는 도 3a에 도시된 화소의 구동 타이밍을 나타낸 도면이다.
도 3a 및 도 3b를 참조하면, 일 실시예에 따른 표시장치는 액정표시장치이고, 화소(PX2)는 트랜지스터(T), 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
트랜지스터(T)는 주사선(SL)에 연결된 게이트 전극, 데이터선(DL)에 연결된 제1 전극, 및 제2 전극을 포함한다. 트랜지스터(T)는 주사선(SL)으로 게이트 온 전압(V21)의 주사신호(S)가 공급될 때 턴-온되고, 게이트 오프 전압(V22)의 주사신호(S)가 공급될 때 턴-오프된다. 주사신호(S)는 펄스 형태의 클락 신호(CLK)에 동기하여 게이트 온 전압(V21)과 게이트 오프 전압(V22)이 소정 주기로 교대한다. 게이트 온 전압(V21)은 하이 레벨 전압이고, 게이트 오프 전압(V22)은 로우 레벨 전압일 수 있다.
액정 커패시터(Clc)는 트랜지스터(T)의 제2 전극에 연결된 제1 전극, 공통전압(Vcom)을 입력받는 제2 전극, 및 제1 전극과 제2 전극 사이의 액정층을 포함한다. 제1 전극은 기판(100) 상의 화소전극이고, 제2 전극은 기판(100)에 대향하는 대향 기판 상의 공통전극일 수 있다. 공통전압(Vcom)은 게이트 온 전압(V21)과 게이트 오프 전압(V22) 사이의 전압일 수 있다. 공통전압(Vcom)은 기준전압(Vst)의 하이 레벨 전압(V23)과 로우 레벨 전압(V24) 사이의 전압일 수 있다.
스토리지 커패시터(Cst)는 트랜지스터(T)의 제2 전극에 연결된 제1 전극, 및 기준전압(Vst)을 입력받는 제2 전극을 포함한다. 제1 전극은 기판(100) 상의 화소전극이고, 제2 전극은 기판(100) 상의 일 배선일 수 있다. 기준전압(Vst)은 하이 레벨 전압(V23)과 로우 레벨 전압(V24)이 소정 주기로 교대한다. 기준전압(Vst)의 하이 레벨 전압(V23)은 게이트 온 전압(V21)과 동일하거나 게이트 온 전압(V21)보다 높거나 낮은 전압일 수 있다. 기준전압(Vst)의 로우 레벨 전압(V24)은 게이트 오프 전압(V22)과 동일하거나 게이트 오프 전압(V22)보다 높거나 낮은 전압일 수 있다. 도 3b에서는 기준전압(Vst)의 하이 레벨 전압(V23)은 게이트 온 전압(V21)보다 낮고, 기준전압(Vst)의 로우 레벨 전압(V24)은 게이트 오프 전압(V22)보다 높은 예를 도시하였다.
스토리지 커패시터(Cst)는 주사선(SL)으로부터 게이트 온 전압(V21)의 주사신호(S)가 공급될 때 턴-온되어 데이터선(DL)으로부터 공급되는 데이터신호를 화소전극으로 전달한다. 이에 따라 액정 커패시터(Clc)는 화소전극의 데이터신호와 제2 전극의 공통전압(Vcom)에 의해 액정층의 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절하거나 빛을 차단하게 된다. 스토리지 커패시터(Cst)에는 데이터신호에 대응하는 전압이 충전되고, 충전된 전압은 화소전극에 공급되어 액정의 구동이 유지되도록 한다.
전술된 실시예에서 N형 트랜지스터로 구현된 화소와 그에 적용되는 신호를 도시하였으나, 본 발명의 실시예의 화소는 도 3b에 도시된 신호의 반전 신호로 동작하는 P형 트랜지스터로 구현될 수 있음은 물론이다.
도 4는 본 발명의 일 실시예에 따른 패드부의 일 예를 나타낸 도면이다.
기판(100)의 비표시 영역(NA)의 가장자리에 배치된 복수의 도전 패드들 및/또는 배선들은 인접한 패드 및/또는 배선과의 전압 차에 의한 전기 분해에 의해 부식이 발생될 수 있다. 즉, 두 개의 금속 사이에서 전압 차가 발생하면 고전압 금속(예를 들어, "+" 금속)에서 저전압 금속(예를 들어, "-" 금속)으로 전자가 이동하여 고전압 금속의 부식이 크게 발생할 수 있다. 특히, 인접한 패드 및/또는 배선 간의 전압 차가 클수록 전자 이동량이 증가하여 부식 발생에 취약해진다. 또한, 인접한 패드 및/또는 배선 간의 전압 차가 유지되는 시간이 길수록 전자 이동량이 증가하여 부식 발생에 취약해진다. 즉, 부식량은 하기 식(1)과 같이 전압 차 및 시간에 각각 비례한다.
부식량 ∝ 전압 차(V) × 시간(s) ...(1)
본 발명의 실시예는, 인접 배치된 고전압 패드(및/또는 배선)와 저전압 패드(및/또는 배선) 사이에 도전 패드(CP)(및/또는 배선)를 배치한다. 도전 패드(CP)는 하나 이상이 인접하여 평행하게 배치될 수 있다. 본 발명의 실시예는, 도전 패드(CP)에 교류전압 또는 직류전압을 입력함으로써, 인접한 패드들 및/또는 배선들 간의 전압 차 및/또는 전압 차가 유지되는 시간을 줄여 패드 및/또는 배선의 부식을 줄일 수 있다.
도 4를 참조하면, 패드부(140)의 신호 패드(SP)들은 제1 전압을 입력받는 제1 신호 패드(SP1) 및 제2 전압을 입력받는 제2 신호 패드(SP2)를 포함할 수 있다. 제1 신호 패드(SP1)는 제1 전압을 제1 전달선(TL1)으로 전달할 수 있다. 제2 신호 패드(SP2)는 제2 전압을 제2 전달선(TL2)으로 전달할 수 있다. 제1 신호 패드(SP1)는 인접한 패드들 중 상대적으로 높은 전압이 입력되는 패드일 수 있다. 제2 신호 패드(SP2)는 인접한 패드들 중 상대적으로 낮은 전압이 입력되는 패드일 수 있다.
제2 전압은 제1 전압보다 낮은 전압일 수 있다. 제1 전압(V1)은 하이 레벨의 직류(DC) 전압(이하, 고전압(V_H))일 수 있다. 제2 전압(V2)은 로우 레벨의 직류(DC) 전압(이하, 저전압(V_L))일 수 있다. 제1 전압은 양전압이고, 제2 전압은 음전압일 수 있다. 예를 들어, 고전압(V_H)은 + 6.4V 이상이고, 저전압(V_L)은 - 3.5V 내지 - 8.0V일 수 있다.
제1 전압은 도 2b에 도시된 주사신호(S)의 하이 레벨 전압(V11), 제1 전원전압(ELVDD), 또는 도 3b에 도시된 주사신호(S)의 하이 레벨 전압(V21), 기준전압(Vst)의 하이 레벨 전압(V23)일 수 있다.
제2 전압은 도 2b에 도시된 주사신호(S)의 로우 레벨 전압(V12), 제2 전원전압(ELVSS), 또는 도 3b에 도시된 주사신호(S)의 로우 레벨 전압(V22), 기준전압(Vst)의 로우 레벨 전압(V24)일 수 있다.
제1 전압 및 제2 전압은 전술된 예에 한정되지 않고, 화소 및/또는 구동부를 구성하는 회로 구성에 따라 달라질 수 있다. 예를 들어, 제2 전압은 초기화 전압일 수 있다.
도전 패드(CP)는 제1 신호 패드(SP1)와 제2 신호 패드(SP2) 사이에 적어도 하나 배치될 수 있다. 도전 패드(CP)는 도전선(CL)과 연결될 수 있다. 도전 패드(CP)의 크기는 제1 신호 패드(SP1) 및 제2 신호 패드(SP2)의 크기와 동일하거나 작을 수 있다. 도전선(CL)의 폭은 제1 전달선(TL1) 및 제2 전달선(TL2)의 폭과 동일하거나 작을 수 있다. 도전 패드(CP)는 패드부(140)에 본딩되는 가요성 회로 기판(FPC)과 연결되지 않고, 접촉하지 않는다.
도 5a 및 도 5b는 도 4에 도시된 실시예에 따른 신호 패드와 도전 패드에 입력되는 신호 파형의 예이다. 도 5a 및 도 5b는 도전 패드에 입력되는 신호가 상이한 예이다.
제1 신호 패드(SP1)는 제1 전압(V1)을 입력받아 제1 전달선(TL1)으로 전달할 수 있다. 제2 신호 패드(SP2)는 제2 전압(V2)을 입력받아 제2 전달선(TL2)으로 전달할 수 있다. 제1 전압(V1)은 고전압(V_H)이고, 제2 전압(V2)은 저전압(V_L)일 수 있다.
제1 신호 패드(SP1)와 제2 신호 패드(SP2)가 바로 인접하는 경우, 제1 신호 패드(SP1)와 제2 신호 패드(SP2) 간의 전압 차는 고전압(V_H)과 저전압(V_L)의 차이(ΔV_HL)이다.
도 5a를 참조하면, 도전 패드(CP)는 고전압(V_H)과 저전압(V_L)이 교대로 반복하는 펄스 형태의 교류전압(V_AC)을 입력받아 도전선(CL)으로 전달할 수 있다. 교류 전압(V_AC)은 진폭(A), 고전압 유지 기간(HD)과 저전압 유지 기간(LD)을 포함하는 사이클의 주기(T), 및 주파수(f)를 가질 수 있다.
교류 전압(V_AC)은 표시장치(10)의 구동에 사용되는 복수의 신호들 중 하나일 수 있다. 예를 들어, 교류 전압(V_AC)은 도 2b에 도시된 클락 신호(CLK) 또는 도 3b에 도시된 클락 신호(CLK)를 전달하는 클락선에 연결될 수 있다. 교류 전압(V_AC)은 표시장치(10)의 구동에 사용되는 복수의 신호들과 별개로 전압생성부(180)가 신규 생성한 신호일 수 있다.
제1 신호 패드(SP1)와 도전 패드(CP) 간의 전압 차는 0과 고전압(V_H)과 저전압(V_L) 간의 차이(V_H - V_L = ΔV_HL)가 교대로 반복한다. 즉, 도전 패드(CP)의 삽입에 의해 인접하는 패드들, 즉 제1 신호 패드(SP1)와 도전 패드(CP) 간의 전압 차가 발생하는 시간이 절반으로 줄어들 수 있다. 이에 따라 제1 신호 패드(SP1)와 도전 패드(CP)에 부식이 발생하는 확률이 줄어들 수 있다.
제2 신호 패드(SP2)와 도전 패드(CP) 간의 전압 차는 0과 ΔV_HL 가 교대로 반복한다. 즉, 도전 패드(CP)의 삽입에 의해 인접하는 패드들, 즉 제2 신호 패드(SP2)와 도전 패드(CP) 간의 전압 차가 발생하는 시간이 절반으로 줄어들 수 있다. 이에 따라 제2 신호 패드(SP2)와 도전 패드(CP)에 부식이 발생하는 확률이 줄어들 수 있다.
전압생성부(180)는 교류 전압(V_AC)을 도전 패드(CP)로 출력할 수 있다.
전압생성부(180)는 교류 전압(V_AC)의 진폭(A)을 조절함으로써 전압 차를 조절할 수 있다. 전압생성부(180)는 교류 전압(V_AC)의 하이 레벨 전압 및 로우 레벨 전압 중 적어도 하나를 조절할 수 있다. 전압생성부(180)는 제1 고전압(V_H)을 ΔVa 만큼 낮춘 제2 고전압(V_H')으로 변경하고, 제1 저전압(V_L)을 ΔVb 만큼 높인 제2 저전압(V_L')으로 변경할 수 있다.
예를 들어, 교류 전압(V_AC)은 ΔVa 만큼 낮아진 제2 고전압(V_H')과 제1 저전압(V_L)이 교대로 반복하는 파형을 가질 수 있다. 교류 전압(V_AC)은 제1 고전압(V_H)과 ΔVb 만큼 높아진 제2 저전압(V_L')이 교대로 반복하는 파형을 가질 수 있다. 교류 전압(V_AC)은 ΔVa 만큼 낮아진 제2 고전압(V_H')과 ΔVb 만큼 높아진 제2 저전압(V_L')이 교대로 반복하는 파형을 가질 수 있다. ΔVa 및 ΔVb 는 0 ~ ㅣ(V_H - V_L)ㅣ일 수 있다.
전압생성부(180)는 교류 전압(V_AC)의 고전압 유지 기간(HD) 및 저전압 유지 기간(LD) 중 적어도 하나를 조절함으로써 전압 차가 발생하는 시간을 줄일 수 있다. 예를 들어, 전압생성부(180)는 교류 전압(V_AC)의 고전압 유지 기간(HD)을 길게 변경할 수 있다. 즉, 교류 전압(V_AC)은 고전압 유지 기간(HD)이 저전압 유지 기간(LD)보다 긴 파형을 가질 수 있다.
전압생성부(180)는 교류 전압(V_AC)의 주파수(f)를 조절함으로써 전압 차가 발생하는 시간을 줄일 수 있다.
도 5b를 참조하면, 도전 패드(CP)는 직류 전압(V_DC)을 입력받아 도전선(CP)으로 전달할 수 있다. 직류 전압(V_DC)은 고전압(V_H)과 저전압(V_L) 사이의 중간 전압(V_M)으로서, 저전압(V_L)보다 높고 고전압(V_H)보다 낮은 전압일 수 있다(V_L < V_M < V_H).
전압생성부(180)는 직류 전압(V_DC)을 도전 패드(CP)로 출력할 수 있다.
제1 신호 패드(SP1)와 도전 패드(CP) 간의 전압 차(V_H - V_M = ΔV_HM), 및 도전 패드(CP)와 제2 신호 패드(SP2) 간의 전압 차(V_M - V_L = ΔV_ML) 각각은 제1 신호 패드(SP1)와 제2 신호 패드(SP2)의 전압 차(ΔV_HL)보다 줄어들 수 있다. 즉, 제1 신호 패드(SP1), 도전 패드(CP) 및 제2 신호 패드(SP2)에 부식이 발생할 확률이 감소할 수 있다.
도 6은 본 발명의 일 실시예에 따른 패드부의 일 예를 나타낸 도면이다.
도 6의 실시예는 패드부(140)의 신호 패드(SP)들 사이에 두 개의 도전 패드(CP1, CP2)가 배치된 예이다.
도 6을 참조하면, 제1 도전 패드(CP1)와 제2 도전 패드(CP2)는 제1 신호 패드(SP1)와 제2 신호 패드(SP2) 사이에 평행하게 이격 배치될 수 있다. 제1 도전 패드(CP1)는 제1 신호 패드(SP1)에 인접 배치되고, 제2 도전 패드(CP2)는 제2 신호 패드(SP2)에 인접 배치될 수 있다. 제1 도전 패드(CP1)는 제1 도전선(CL1)과 연결되고, 제2 도전 패드(CP2)는 제2 도전선(CL2)과 연결될 수 있다. 제1 도전 패드(CP1)와 제2 도전 패드(CP2)의 크기는 제1 신호 패드(SP1) 및 제2 신호 패드(SP2)의 크기와 동일하거나 작을 수 있다. 제1 도전선(CL1)과 제2 도전선(CL2)의 폭은 제1 전달선(TL1) 및 제2 전달선(TL2)의 폭과 동일하거나 작을 수 있다. 제1 도전 패드(CP1)와 제2 도전 패드(CP2)는 패드부(140)에 본딩되는 가요성 회로 기판(FPC)과 연결되지 않고, 접촉하지 않는다. 그 외 구성은 도 4에 도시된 실시예와 동일하므로 상세한 설명은 생략한다.
도 7a 내지 도 7d는 도 6에 도시된 실시예에 따른 신호 패드와 도전 패드에 입력되는 신호 파형의 예이다. 도 7a, 도 7c 및 도 7d는 도전 패드에 입력되는 신호가 상이한 예이다.
제1 신호 패드(SP1)는 제1 전압(V1)을 입력받아 제1 전달선(TL1)으로 전달할 수 있다. 제2 신호 패드(SP2)는 제2 전압(V2)을 입력받아 제2 전달선(TL2)으로 전달할 수 있다. 제1 전압(V1)은 고전압이(V_H)고, 제2 전압(V2)은 저전압(V_L)일 수 있다.
제1 신호 패드(SP1)와 제2 신호 패드(SP2)가 바로 인접하는 경우, 제1 신호 패드(SP1)와 제2 신호 패드(SP2) 간의 전압 차는 고전압(V_H)과 저전압(V_L)의 차이(ΔV_HL)이다.
도 7a 및 도 7b를 함께 참조하면, 제1 도전 패드(CP1)는 고전압(V_H)과 저전압(V_L)이 교대로 반복하는 펄스 형태의 제1 교류 전압(V_AC1)을 입력받아 제1 도전(CL1)으로 전달할 수 있다. 제2 도전 패드(CP2)는 고전압(V_H)과 저전압(V_L)이 교대로 반복하는 펄스 형태의 제2 교류 전압(V_AC2)을 입력받아 제2 도전선(CL2)으로 전달할 수 있다.
제1 교류 전압(V_AC1) 및 제2 교류 전압(V_AC2)은 진폭(A), 고전압 유지 기간(HD)과 저전압 유지 기간(LD)을 포함하는 사이클의 주기(T), 및 주파수(f)를 가질 수 있다.
제1 교류 전압(V_AC1) 및 제2 교류 전압(V_AC2)은 도 2b에 도시된 클락 신호(CLK) 또는 도 3b에 도시된 클락 신호(CLK) 등과 같이 표시장치(10)의 구동에 사용되는 복수의 신호들 중 하나일 수 있다. 제1 교류 전압(V_AC1) 및 제2 교류 전압(V_AC2)은 표시장치(10)의 구동에 사용되는 복수의 신호들과 별개로 전압생성부(180)가 신규 생성한 신호일 수 있다.
제1 신호 패드(SP1)와 제1 도전 패드(CP1) 간의 전압 차는 0과 ΔV_HL 가 교대로 반복한다. 즉, 제1 도전 패드(CP)의 삽입에 의해 인접하는 패드들, 즉 제1 신호 패드(SP1)와 제1 도전 패드(CP1) 간의 전압 차가 발생하는 시간이 절반으로 줄어들 수 있다. 이에 따라 제1 신호 패드(SP1)와 제1 도전 패드(CP1)에 부식이 발생하는 확률이 줄어들 수 있다.
제2 신호 패드(SP2)와 제2 도전 패드(CP2) 간의 전압 차는 0과 ΔV_HL 가 교대로 반복한다. 즉, 제2 도전 패드(CP)의 삽입에 의해 인접하는 패드들, 즉 제2 신호 패드(SP2)와 제2 도전 패드(CP2) 간의 전압 차가 발생하는 시간이 절반으로 줄어들 수 있다. 이에 따라 제2 신호 패드(SP2)와 제2 도전 패드(CP2)에 부식이 발생하는 확률이 줄어들 수 있다.
즉, 제1 도전 패드(CP1)와 제2 도전 패드(CP2) 각각에 교류 전압이 입력됨에 따라 제1 신호 패드(SP1)와 제1 도전 패드(CP1) 간의 전압 차가 발생하는 시간 및 제2 도전 패드(CP2)와 제2 신호 패드(SP2) 간의 전압 차가 발생하는 시간이 절반으로 줄어들 수 있다. 이에 따라 제1 신호 패드(SP1), 제1 도전 패드(CP1)와 제2 도전 패드(CP2), 및 제2 신호 패드(SP2)에 부식이 발생하는 확률이 줄어들 수 있다.
제1 교류 전압(V_AC1) 및 제2 교류 전압(V_AC2)은 도 7a에 도시된 바와 같이 고전압(V_H)과 저전압(V_L)이 동일하고, 도 7b에 도시된 바와 같이 상승 타이밍과 하강 타이밍, 즉 주기(T) 및 주파수(f)가 동일하다. 즉, 제1 도전 패드(CP1)와 제2 도전 패드(CP2)는 전압 차가 없어, 제1 도전 패드(CP1)와 제2 도전 패드(CP2) 사이에는 부식이 발생하지 않을 수 있다. 따라서, 제1 신호 패드(SP1)와 제2 신호 패드(SP2) 간의 쇼트 불량을 방지할 수 있다.
전압생성부(180)는 제1 교류 전압(V_AC1)과 제2 교류 전압(V_AC2)을 각각 제1 도전 패드(CP1)와 제2 도전 패드(CP2)로 출력할 수 있다.
전압생성부(180)는 제1 교류 전압(V_AC1) 및 제2 교류 전압(V_AC2) 중 적어도 하나의 진폭(A)을 조절함으로써 전압 차를 조절할 수 있다. 전압생성부(180)는 제1 교류 전압(V_AC1) 및 제2 교류 전압(V_AC2) 중 적어도 하나의 하이 레벨 전압 및 로우 레벨 전압 중 적어도 하나를 조절할 수 있다.
도 7c를 참조하면, 전압생성부(180)는 교류 전압(V_AC)의 제1 고전압(V_H)을 ΔVa 만큼 낮춘 제2 고전압(V_H')으로 변경하고, 제1 저전압(V_L)을 ΔVb 만큼 높인 제2 저전압(V_L')으로 변경할 수 있다. 제2 저전압(V_L')은 제1 저전압(V_L)보다 높고 제1 고전압(V_H)보다 낮은 제1 중간 전압(V_M1)일 수 있다. 제2 고전압(V_H')은 제1 저전압(V_L)보다 높고 제1 고전압(V_H)보다 낮은 제2 중간 전압(V_M2)일 수 있다. 제2 중간 전압(V_M2)은 제1 중간 전압(V_M1)과 같거나 낮은 전압일 수 있다.
제1 교류 전압(V_AC1)은 제1 고전압(V_H)과 제2 저전압(V_L')이 교대로 반복하는 펄스 형태의 파형을 가질 수 있다. 제1 도전 패드(CP1)는 제1 교류 전압(V_AC1)을 입력받아 제1 도전선(CL1)으로 전달할 수 있다.
제2 교류 전압(V_AC2)은 제2 고전압(V_H')과 제1 저전압(V_L)이 교대로 반복하는 펄스 형태의 파형을 가질 수 있다. 제2 도전 패드(CP2)는 제2 교류 전압(V_AC2)을 입력받아 제2 도전선(CL2)으로 전달할 수 있다.
제1 신호 패드(SP1)와 제1 도전 패드(CP1) 간의 전압 차는 0과 ΔV_HM 가 교대로 반복한다. 그리고, 제2 신호 패드(SP2)와 제2 도전 패드(CP2) 간의 전압 차는 0과 ΔV_ML 가 교대로 반복한다.
제1 신호 패드(SP1)와 제1 도전 패드(CP1) 간의 전압 차(ΔV_HM), 제1 도전 패드(CP1)와 제2 도전 패드(CP2) 간의 전압 차(ΔV_M12), 및 제2 신호 패드(SP2)와 제2 도전 패드(CP2) 간의 전압 차(ΔV_ML)는 제1 신호 패드(SP1)와 제2 신호 패드(SP2) 간의 전압 차(ΔV_HL)보다 줄어들 수 있다.
또한, 제1 신호 패드(SP1)와 제1 도전 패드(CP1) 간의 전압 차(ΔV_HM) 및 제2 신호 패드(SP2)와 제2 도전 패드(CP2) 간의 전압 차(ΔV_ML)가 발생하는 시간이 절반으로 줄어들 수 있다.
이에 따라 제1 신호 패드(SP1), 제1 도전 패드(CP1), 제2 도전 패드(CP2) 및 제2 신호 패드(SP2)에 부식이 발생할 확률이 감소할 수 있다.
또한, 전압생성부(180)는 도 5a의 실시예에서 설명한 바와 같이, 제1 교류 전압(V_AC1) 및 제2 교류 전압(V_AC2) 중 적어도 하나의 고전압 유지 기간(HD) 및 저전압 유지 기간(LD) 중 적어도 하나를 조절함으로써 전압 차가 발생하는 시간을 줄일 수 있다. 예를 들어, 제1 교류 전압(V_AC1)의 고전압 유지 기간(HD)과 제2 교류 전압(V_AC2)의 고전압 유지 기간(HD)이 상이할 수 있다. 제1 교류 전압(V_AC1)의 고전압 유지 기간(HD)이 제2 교류 전압(V_AC2)의 고전압 유지 기간(HD) 보다 길 수 있다.
또한, 전압생성부(180)는 제1 교류 전압(V_AC1) 및 제2 교류 전압(V_AC2) 중 적어도 하나의 주파수(f)를 조절함으로써 전압 차가 발생하는 시간을 줄일 수 있다. 예를 들어, 제1 교류 전압(V_AC1)의 주파수와 제2 교류 전압(V_AC2)의 주파수가 상이할 수 있다.
도 7d를 참조하면, 제1 도전 패드(CP1)는 제1 직류 전압(V_DC1)을 입력받아 제1 도전선(CP1)으로 전달할 수 있다. 제1 직류 전압(V_DC1)은 고전압(V_H)과 저전압(V_L) 사이의 제1 중간 전압(V_M1)으로서, 저전압(V_L)보다 높고 고전압(V_H)보다 낮은 전압일 수 있다(V_L < V_M1 < V_H). 제2 도전 패드(CP2)는 제2 직류 전압(V_DC2)을 입력받아 제2 도전선(CP2)으로 전달할 수 있다. 제2 직류 전압(V_DC2)은 고전압(V_H)과 저전압(V_L) 사이의 제2 중간 전압(V_M2)으로서, 저전압(V_L)보다 높고 고전압(V_H)보다 낮은 전압일 수 있다(V_L < V_M2 < V_H). 제2 중간 전압(V_M2)은 제1 중간 전압(V_M1)과 같거나 낮은 전압일 수 있다.
전압생성부(180)는 제1 직류 전압(V_DC1)을 제1 도전 패드(CP1)로 출력하고, 제2 직류 전압(V_DC2)을 제2 도전 패드(CP2)로 출력할 수 있다.
제1 신호 패드(SP1)와 제1 도전 패드(CP) 간의 전압 차(V_H - V_M1 = ΔV_HM), 제1 도전 패드(CP)와 제2 도전 패드(CP2) 간의 전압 차(V_M1 - V_M2 = ΔV_M12), 및 제2 도전 패드(CP2)와 제2 신호 패드(SP2) 간의 전압 차(V_M2 - V_L = ΔV_ML) 각각은 제1 신호 패드(SP1)와 제2 신호 패드(SP2)의 전압 차(ΔV_HL)보다 줄어들 수 있다. 이에 따라 제1 신호 패드(SP1), 제1 도전 패드(CP1), 제2 도전 패드(CP2) 및 제2 신호 패드(SP2)에 부식이 발생할 확률이 감소할 수 있다.
전압생성부(180)는 고전압 패드인 제1 신호 패드(SP1)에 인접한 도전 패드에서 저전압 패드인 제2 신호 패드(SP2)에 인접한 도전 패드로 갈수록 직류 전압의 크기를 단계적으로 줄임으로써 인접하는 패드들 간의 전압 차가 계단식으로 줄어들 수 있도록 할 수 있다. 이에 따라 신호 패드 및 도전 패드에 부식이 발생할 확률을 감소시킬 수 있다.
도 6에서는 두 개의 제1 도전 패드(CP1) 및 제2 도전 패드(CP2)를 예로서 설명하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 제1 신호 패드(SP1)와 제2 신호 패드(SP2) 사이에 하나 이상의 제3 도전 패드를 배치할 수 있다. 여기서, 제1 도전 패드(CP1) 및 제2 도전 패드(CP2)는 각각 도 7c에 도시된 제1 교류전압(V_AC1) 및 제2 교류전압(V_AC2)을 입력받고, 제3 도전 패드는 도 7a에 도시된 바와 같이 고전압(V_H)과 저전압(V_L)이 교대로 반복하는 펄스 형태의 교류 전압을 입력받을 수 있다.
표 1은 복수의 인접한 패드들의 입력 전압과 부식률 관계 테스트 결과를 나타낸 도면이다.
패드 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
입력 전
압
(V)		 -
4.0		 +
6.4		 +
6.4		 +
6.4		 +
6.4		 +
6.4		 -
8.0		 -
3.5		 +
6.4
AC
AC
AC
AC
AC
AC
AC
AC
AC		 +
6.4
부식
률
(%)		 0 100 20 10 70 100 20 20 100 10 0 0 0 0 0 0 0 0 0
표 1을 참조하면, 전압 차가 큰 1번 패드와 2번 패드의 경우, 상대적으로 고전압 패드인 2번 패드의 부식률이 크다. 유사하게, 전압 차가 큰 6번 패드와 7번 패드의 경우, 상대적으로 고전압 패드인 6번 패드의 부식률이 크다. 마찬가지로, 전압 차가 큰 8번 패드와 9번 패드의 경우, 상대적으로 고전압 패드인 9번 패드의 부식률이 크다.
그리고 동일한 직류 전압이 입력된 2번 패드 내지 6번 패드의 경우, 전압 차가 없더라도 부식이 발생했음을 알 수 있다. 반면, 교류 전압이 입력된 10번 패드 내지 18번 패드의 경우 부식이 발생하지 않았고, 18번 패드에 인접한 고전압 패드인 19번 패드의 경우에도 부식이 발생하지 않았음을 알 수 있다.
즉, 고전압 패드와 저전압 패드 사이에 교류전압을 입력받는 적어도 하나의 패드를 삽입함으로써 패드들의 전압 차 및 전압 차 유지 시간을 줄일 수 있어, 패드들에 부식이 발생하는 것을 줄일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (21)

  1. 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 기판; 및
    상기 비표시 영역에 배치된 패드부;를 포함하고,
    상기 패드부가,
    제1 전압을 입력받는 제1 신호 패드;
    상기 제1 전압보다 낮은 제2 전압을 입력받는 제2 신호 패드; 및
    상기 제1 신호 패드 및 상기 제2 신호 패드 사이에 교류전압을 입력받는 적어도 하나의 도전 패드;를 포함하고,
    상기 제1 신호 패드와 상기 제2 신호 패드는 상기 패드부에 연결되는 가요성 회로 기판과 연결되고,
    상기 적어도 하나의 도전 패드는 상기 가요성 회로 기판과 연결되지 않고,
    상기 적어도 하나의 도전 패드는,
    상기 제1 신호 패드에 인접하고, 제1 교류전압을 입력받는 제1 도전 패드;
    상기 제1 도전 패드와 상기 제2 신호 패드 사이에 배치되고, 제2 교류전압을 입력받는 제2 도전 패드; 및
    상기 제1 도전 패드와 상기 제2 도전 패드 사이에 배치되고, 제3 교류전압을 입력받는 제3 도전 패드;를 포함하고,
    상기 제1 도전 패드로 입력되는 상기 제1 교류전압은, 하이 레벨 전압이 상기 제1 전압이고, 로우 레벨 전압이 상기 제1 전압과 상기 제2 전압 사이의 제3 전압이고,
    상기 제2 도전 패드로 입력되는 상기 제2 교류전압은, 하이 레벨 전압이 상기 제1 전압과 상기 제2 전압 사이의 제4 전압이고, 로우 레벨 전압이 상기 제2 전압이고,
    상기 제3 도전 패드로 입력되는 상기 제3 교류전압은, 하이 레벨 전압이 상기 제1 전압이고 로우 레벨 전압이 상기 제2 전압이고,
    상기 제3 전압이 상기 제4 전압과 같거나 상기 제4 전압보다 높은, 표시장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 교류전압 내지 상기 제3 교류전압의 하이 레벨 전압의 유지 기간과 로우 레벨 전압의 유지 기간이 상이한, 표시장치.
  5. 제4항에 있어서,
    상기 제1 교류전압 내지 상기 제3 교류전압의 하이 레벨 전압의 유지 기간이 로우 레벨 전압의 유지 기간보다 긴, 표시장치.
  6. 제1항에 있어서,
    상기 제1 도전 패드 내지 상기 제3 도전 패드 각각으로 입력되는 제1 교류전압 내지 상기 제3 교류전압의 상승 및 하강의 타이밍이 동일한, 표시장치.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 제1 교류전압 내지 상기 제3 교류전압 간의 하이 레벨 전압의 유지 기간이 상이한, 표시장치.
  10. 삭제
  11. 제1항에 있어서,
    상기 제1 교류전압 내지 상기 제3 교류전압 간의 주파수가 상이한, 표시장치.
  12. 삭제
  13. 삭제
  14. 제1항에 있어서,
    상기 제1 전압, 상기 제2 전압 및 상기 제1 교류전압 내지 상기 제3 교류전압을 출력하는 전압생성부;를 더 포함하는 표시장치.
  15. 제14항에 있어서, 상기 전압생성부는,
    상기 제1 교류전압 내지 상기 제3 교류전압의 하이 레벨 전압과 로우 레벨 전압, 하이 레벨 유지 기간과 로우 레벨 유지 기간, 및 주파수 중 적어도 하나를 제어하는, 표시장치.
  16. 제14항에 있어서, 상기 전압생성부는,
    상기 제1 교류 전압 내지 상기 제3 교류전압의 진폭, 주기 및 주파수를 독립적으로 제어하는, 표시장치.
  17. 제1항에 있어서,
    상기 기판의 표시 영역에 배열된 복수의 화소들; 및
    상기 기판의 비표시 영역에 배치되고, 상기 화소들로 구동 신호를 출력하는 드라이버;를 더 포함하는, 표시장치.
  18. 제17항에 있어서,
    상기 드라이버로 클락 신호를 입력하는 클락선;을 더 포함하고,
    상기 제1 도전 패드 내지 상기 제3 도전 패드 중 적어도 하나는 상기 클락선과 연결된, 표시장치.
  19. 제17항에 있어서,
    상기 제1 신호 패드 및 상기 제2 신호 패드 중 적어도 하나는 상기 드라이버로 신호를 입력하는 입력선에 연결된, 표시장치.
  20. 제17항에 있어서,
    상기 제1 신호 패드 및 상기 제2 신호 패드 중 적어도 하나는 상기 화소들로 전원전압을 공급하는 전원선에 연결된, 표시장치.
  21. 제1항에 있어서,
    상기 제1 도전 패드 내지 상기 제3 도전 패드의 크기는 상기 제1 신호 패드 및 상기 제2 신호 패드의 크기보다 작은, 표시장치.
KR1020160041718A 2016-04-05 2016-04-05 표시장치 KR102512721B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160041718A KR102512721B1 (ko) 2016-04-05 2016-04-05 표시장치
US15/479,515 US10650720B2 (en) 2016-04-05 2017-04-05 Display apparatus having reliable pads
US16/844,097 US11138919B2 (en) 2016-04-05 2020-04-09 Display apparatus having reliable pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160041718A KR102512721B1 (ko) 2016-04-05 2016-04-05 표시장치

Publications (2)

Publication Number Publication Date
KR20170115176A KR20170115176A (ko) 2017-10-17
KR102512721B1 true KR102512721B1 (ko) 2023-03-23

Family

ID=59961777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160041718A KR102512721B1 (ko) 2016-04-05 2016-04-05 표시장치

Country Status (2)

Country Link
US (2) US10650720B2 (ko)
KR (1) KR102512721B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160094658A (ko) * 2015-02-02 2016-08-10 에스케이하이닉스 주식회사 내부전압 생성회로, 반도체 장치 및 반도체 시스템
KR102477977B1 (ko) * 2018-04-16 2022-12-19 삼성디스플레이 주식회사 표시 장치
CN109360842B (zh) * 2018-09-30 2020-07-31 京东方科技集团股份有限公司 显示面板、其制备方法、其驱动方法、显示装置
KR20200145964A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3711398B2 (ja) * 1997-11-12 2005-11-02 カシオ計算機株式会社 配線基板
US20150002382A1 (en) * 2013-06-28 2015-01-01 Tianma Micro-Electronics Co., Ltd. Driving circuit with a feed through voltage compensation and array substrate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0176047B1 (ko) 1996-12-10 1999-02-01 구자홍 진공청소기의 먼지봉투 고정 호울더의 조립구조
JP3102392B2 (ja) 1997-10-28 2000-10-23 日本電気株式会社 半導体デバイスおよびその製造方法
KR20020004612A (ko) 2000-07-06 2002-01-16 류정열 자동차 엔진의 노킹 검출장치
US6747724B2 (en) 2000-07-26 2004-06-08 Casio Computer Co., Ltd. Liquid crystal display device having non-display area with reduced width
TW594117B (en) 2001-10-22 2004-06-21 Samsung Electronics Co Ltd Liquid crystal display device and method for manufacturing the same
CN100378551C (zh) 2001-10-22 2008-04-02 三星电子株式会社 液晶显示器及其制造方法
AU2003214699A1 (en) * 2002-04-08 2003-10-27 Samsung Electronics Co., Ltd. Liquid crystal display device
KR20040079565A (ko) * 2003-03-07 2004-09-16 엘지.필립스 엘시디 주식회사 액정표시장치 구동을 위한 디지털-아날로그 변환회로
KR101183431B1 (ko) * 2005-06-23 2012-09-14 엘지디스플레이 주식회사 게이트 드라이버
GB2434686A (en) * 2006-01-31 2007-08-01 Sharp Kk A drive circuit including a voltage booster
KR20080011896A (ko) * 2006-08-01 2008-02-11 삼성전자주식회사 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
TWI453711B (zh) * 2007-03-21 2014-09-21 Semiconductor Energy Lab 顯示裝置
WO2009128280A1 (ja) * 2008-04-18 2009-10-22 シャープ株式会社 表示装置および携帯端末
KR101511126B1 (ko) * 2008-10-30 2015-04-13 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR101550251B1 (ko) * 2009-02-03 2015-09-14 삼성디스플레이 주식회사 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치
KR101098288B1 (ko) * 2009-12-24 2011-12-23 주식회사 실리콘웍스 소오스 드라이버의 감마버퍼 회로
KR101944465B1 (ko) * 2011-01-06 2019-02-07 삼성디스플레이 주식회사 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101987191B1 (ko) * 2012-08-31 2019-09-30 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법
KR101992158B1 (ko) * 2013-04-30 2019-09-30 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
US9454935B2 (en) * 2013-11-21 2016-09-27 Lg Display Co., Ltd. Organic light emitting diode display device
KR101563084B1 (ko) 2014-04-17 2015-10-26 하이디스 테크놀로지 주식회사 다기능 전극을 갖는 반사형 표시장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3711398B2 (ja) * 1997-11-12 2005-11-02 カシオ計算機株式会社 配線基板
US20150002382A1 (en) * 2013-06-28 2015-01-01 Tianma Micro-Electronics Co., Ltd. Driving circuit with a feed through voltage compensation and array substrate

Also Published As

Publication number Publication date
US20200242999A1 (en) 2020-07-30
US20170287386A1 (en) 2017-10-05
US10650720B2 (en) 2020-05-12
KR20170115176A (ko) 2017-10-17
US11138919B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
US11138919B2 (en) Display apparatus having reliable pads
CN106486060B (zh) 像素
CN106486054B (zh) 像素、包括像素的有机发光显示设备及驱动像素的方法
CN1591105B (zh) 电光学装置、电光学装置的驱动方法以及电子机器
CN111383591B (zh) 显示设备
CN103839516B (zh) 有机发光显示器
CN103871356B (zh) 像素和使用该像素的有机发光显示器
US10297205B2 (en) Pixel and organic light emitting display device including the pixel
US9704434B2 (en) Display device and driving method thereof
US9251735B2 (en) Display device and method of controlling a gate driving circuit having two shift modes
KR102192475B1 (ko) 디스플레이 장치
KR20160052940A (ko) 스캔 구동 장치 및 이를 이용한 표시 장치
CN111383584B (zh) 显示设备
KR102009690B1 (ko) 유기 발광 표시 장치
KR20210128149A (ko) 디스플레이 모듈 및 디스플레이 모듈의 구동 방법
KR102414707B1 (ko) 디스플레이 패널 및 그 수리 방법
KR20130135607A (ko) 표시 장치, 표시 장치의 검사 방법 및 표시 장치의 구동 방법
JP6312102B2 (ja) ゲートドライバｉｃ、チップオンフィルム基板および表示装置
JP2022163267A (ja) 発光装置、表示装置、およびｌｅｄ表示装置
KR100685814B1 (ko) 스캔 드라이버 및 이를 구비한 평판 표시 장치
CN115881015A (zh) 显示装置的像素
KR20160083565A (ko) 표시장치
US20210183302A1 (en) Display device and method of driving the same
KR102004400B1 (ko) 표시 장치
CN101488322B (zh) 电光学装置、电光学装置的驱动方法以及电子机器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)