KR100685814B1 - 스캔 드라이버 및 이를 구비한 평판 표시 장치 - Google Patents

스캔 드라이버 및 이를 구비한 평판 표시 장치

Info

Publication number
KR100685814B1
KR100685814B1 KR1020050013738A KR20050013738A KR100685814B1 KR 100685814 B1 KR100685814 B1 KR 100685814B1 KR 1020050013738 A KR1020050013738 A KR 1020050013738A KR 20050013738 A KR20050013738 A KR 20050013738A KR 100685814 B1 KR100685814 B1 KR 100685814B1
Authority
KR
South Korea
Prior art keywords
inverter
scan
signal
output
buffer circuit
Prior art date
Application number
KR1020050013738A
Other languages
English (en)
Other versions
KR20060092667A (ko
Inventor
이수미
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050013738A priority Critical patent/KR100685814B1/ko
Publication of KR20060092667A publication Critical patent/KR20060092667A/ko
Application granted granted Critical
Publication of KR100685814B1 publication Critical patent/KR100685814B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01H—STREET CLEANING; CLEANING OF PERMANENT WAYS; CLEANING BEACHES; DISPERSING OR PREVENTING FOG IN GENERAL CLEANING STREET OR RAILWAY FURNITURE OR TUNNEL WALLS
    • E01H10/00—Improving gripping of ice-bound or other slippery traffic surfaces, e.g. using gritting or thawing materials ; Roadside storage of gritting or solid thawing materials; Permanently installed devices for applying gritting or thawing materials; Mobile apparatus specially adapted for treating wintry roads by applying liquid, semi-liquid or granular materials
    • E01H10/007—Mobile apparatus specially adapted for preparing or applying liquid or semi-liquid thawing material or spreading granular material on wintry roads

Abstract

스캔 드라이버내에 포함되어 있는 버퍼회로를 구성하는 박막 트랜지스터에 불량이 발생되었을때 이를 대체할 수 있는 박막 트랜지스터를 구비한 스캔 드라이버 및 이를 구비한 평판 표시 장치를 개시한다. 본 발명에 따른 버퍼회로는 서로 병렬로 연결되는 적어도 2개의 인버터를 구비한다. 상기 각각의 인버터는 PMOS 트랜지스터와 NMOS 트랜지스터가 서로 상보적으로 구성된 CMOS 트랜지스터이다. 따라서, 어느 하나의 인버터에 포함된 박막 트랜지스터에 불량이 발생되더라도 병렬로 연결된 다른 인버터를 통하여 스캔신호가 전달되어 스캔라인에 연결되어 있는 화소회로가 암점(dark pixel)되는 것을 방지할 수 있다.
평판 표시 장치, 스캔 드라이버, 버퍼회로, 인버터

Description

스캔 드라이버 및 이를 구비한 평판 표시 장치{Scan Driver and Flat Panel Display Device for having the same}
도 1은 종래의 평판 표시 장치의 스캔 드라이버에 포함된 버퍼회로 회로를 나타낸 회로도이다.
도 2는 본 발명의 실시예에 따른 평판 표시 장치를 나타낸 블럭도이다.
도 3은 도 2의 표시패널의 NㅧM 개의 화소회로 중 하나를 대표적으로 보여주는 회로도이다.
도 4는 본 발명의 제 1 실시예에 따른 평판 표시 장치의 스캔 드라이버에 포함된 대표적인 버퍼회로를 나타낸 회로도이다.
도 5는 본 발명의 제 2 실시예에 따른 평판 표시 장치의 스캔 드라이버에 포함된 대표적인 버퍼회로를 나타낸 회로도이다.
도 6는 본 발명의 제 3 실시예에 따른 평판 표시 장치의 스캔 드라이버에 포함된 대표적인 버퍼회로를 나타낸 회로도이다.
도 7은 본 발명의 제 4 실시예에 따른 평판 표시 장치의 스캔 드라이버에 포함된 대표적인 버퍼회로를 나타낸 회로도이다.
본 발명은 스캔 드라이버 및 이를 구비한 평판 표시 장치에 관한 것으로, 상세하게는 스캔 드라이버내에 포함되어 있는 출력버퍼회로를 구성하는 박막 트랜지스터에 불량이 발생되었을때 이를 대처할 수 있는 여분의(redundency) 인버터를 더 구비한 스캔 드라이버 및 이를 구비한 평판 표시 장치에 관한 것이다.
최근, 평판 표시 장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계 방출 표시 장치(Field Emission Display: FED), 유기 전계 발광 표시장치(Organic Electroluminescent Display Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
특히, 유기 전계 발광 표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표시 장치로 주목받고 있다.
일반적으로, 유기 전계 발광 표시장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, 행렬 형태로 배열된 NㅧM 개의 유기발광소자 (OLED)들을 전압 구동(Voltage Programming) 혹은 전류 구동(Current Programming)하여 영상을 표현할 수 있다. 이와 같은 유기 전계 발광 표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 ITO(Indium Tin Oxide) 화소 전극에 연결하고 박막 트랜지스터의 게이트에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
한편, 평판 표시 장치는 표시패널을 구동하는 스캔 신호를 공급하기 위해 스캔 드라이버가 필수적으로 사용된다. 일반적으로 스캔 드라이버는 시프트 레지스터(shift register)회로와 버퍼(buffer)회로로 구성된다. 시프트 레지스터 회로가 구동할 부하(load)의 크기 특히, 커패시턴스가 큰 경우에 시프트 레지스터 회로와 부하 사이에 버퍼 회로가 삽입된다. 버퍼 회로가 사용되면 부하를 충방전하는 전류의 크기가 크게 되어 동작 속도가 높아질 수 있다. 그런데, 부하의 크기에 따라 버퍼 회로가 커질 경우 버퍼 회로의 입력단의 커패시턴스가 커져서 동작 속도가 떨어질 수 있다. 따라서, 종래의 버퍼 회로는 복수의 인버터가 직렬로 연결되어 형성되며, 직렬로 연결된 인버터에 의해 전류의 크기가 점차로 증가되어 동작 속도를 높일 수 있다. 일반적으로 버퍼회로는 2개의 인버터가 직렬로 연결되어 동작한다.
도 1은 종래의 평판 표시 장치의 스캔 드라이버에 포함된 버퍼회로를 나타낸 회로도이다.
도 1을 참조하면, 종래의 버퍼 회로는 2개의 인버터(IV1, IV2)가 직렬로 연결되어 이루어진다. 제 1 인버터(IV1)는 PMOS 트랜지스터(MP1)와 NMOS 트랜지스터(MN1)가 서로 상보적으로 구성된 CMOS(Complementary Metal-Oxide Semiconductor: 이하 'CMOS'라 한다.)트랜지스터이다. 상세히 설명하면, PMOS 트랜지스터(MP1)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원이 연결되고, NMOS 트랜지스터(MN1)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원이 연결된다. PMOS 트랜지스터(MP1)의 게이트 단자와 NMOS 트랜지스터(MN1)의 게이트 단자가 연결되고, 그 접점이 제 1 인버터(IV1)의 입력이 되어 시프트 레지스터(미도시)의 출력단자(SCn)와 연결된다. 또한, PMOS 트랜지스터(MP1)의 드레인 단자와 NMOS 트랜지스터(MN1)의 드레인 단자가 연결되고, 그 접점이 제 1 인버터(IV1)의 출력이 되어 제 2 인버터(IV2)의 입력과 연결된다.
제 2 인버터(IV2)는 제 1 인버터(IV1)와 같이 PMOS 트랜지스터(MP2)와 NMOS 트랜지스터(MN2)가 서로 상보적으로 구성된 CMOS 트랜지스터이다. PMOS 트랜지스터(MP2)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원이 연결되고, NMOS 트랜지스터(MN2)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원이 연결된다. PMOS 트랜지스터(MP2)의 게이트 단자와 NMOS 트랜지스터(MN2)의 게이트 단자가 연결되고, 그 접점이 제 2 인버터(IV2)의 입력이 되어 제 1 인버터(IV1)의 출력과 연결된다. 또한, PMOS 트랜지스터(MP2)의 드레인 단자와 NMOS 트랜지스터(MN2)의 드레인 단자가 연결되고, 그 접점이 제 2 인버터(IV1)의 출력이 되어 해당 스캔 라인(Xn)과 연결된다.
따라서, 시프트 레지스터(미도시)로부터 출력된 신호는 제 1 인버터(IV1)에서 반전되고, 제 2 인버터(IV2)를 통하여 다시 반전되어 스캔신호가 스캔라인(Xn)에 인가되며, 해당 스캔라인(Xn)에 연결된 표시화소(미도시)는 상기 스캔신호에 응답하여 액티브 상태로 된다.
이와 같이 도 1에 나타낸 종래의 평판 표시 장치는 정전기(electrostatic) 또는 공정상 문제(damage)에 의하여 스캔라인의 불량이 많이 발생된다. 이는 스캔 드라이버에 포함된 버퍼회로를 구성하는 박막 트랜지스터에 불량이 발생되는 경우가 대부분이다. 따라서, 상기와 같은 버퍼회로에 불량이 발생하는 경우 상기 버퍼회로와 연결된 스캔라인에 스캔신호가 전달되지 않아 해당 스캔라인에 연결된 표시화소 전부가 발광하지 못하고 암점(dark pixel)이 되는 문제점이 발생된다.
상기 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는 버퍼회로를 구성하는 인버터 전부 또는 일부에 병렬로 여분의 인버터를 더 연결하여 어느 하나의 인버터에 불량이 발생되더라도 다른 인버터를 통하여 스캔신호를 인가할 수 있는 스캔 드라이버 및 이를 구비한 평판 표시 장치를 제공하는데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 따른 평판 표시 장치는 다수의 데이터라인들과 다수의 스캔라인들이 교차하는 영역에 형성된 다수의 화 소회로들을 포함하고, 소정의 영상을 디스플레이하는 표시패널; 상기 다수의 스캔라인 각각에 연결되는 다수의 버퍼회로를 포함하며, 상기 다수의 스캔라인에 스캔신호를 인가하여 상기 다수의 화소회로를 선택하기 위한 스캔 드라이버; 상기 다수의 데이터라인 통하여 상기 다수의 화소회로에 데이터신호를 공급하기 위한 데이터 드라이버; 및 상기 데이터 드라이버에 영상 데이터를 인가하고, 상기 데이터 드라이버 및 상기 스캔 드라이버의 동작을 제어하기 위한 제어신호를 출력하는 타이밍 제어부를 포함하며, 상기 스캔 드라이버에 포함된 각각의 버퍼회로는, 입력신호를 반전하기 위한 제1 인버터; 상기 제1 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제2 인버터; 및 상기 제1 인버터에 병렬로 연결되고, 상기 입력신호를 반전하기 위한 제1 리던던시 인버터를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 스캔 드라이버는 입력되는 신호를 시프트하여 순차적으로 신호들을 출력하는 시프트 레지스터; 및 상기 시프트 레지스터에서 출력되는 신호들을 인가받아 해당 스캔라인에 스캔신호를 인가하는 다수의 버퍼회로들로 구성된 버퍼부를 포함하며, 상기 각각의 버퍼회로는, 상기 시프트 레지스터에서 출력되는 신호를 반전하기 위한 제1 인버터; 상기 제1 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제2 인버터; 및 상기 제1 인버터에 병렬로 연결되고, 상기 시프트 레지스터에서 출력되는 신호를 반전하기 위한 제1 리던던시 인버터를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 평판 표시 장치는 다수의 데이터라인들과 다수의 스캔라인들이 교차하는 영역에 형성된 다수의 화소회로들을 포함하고, 소정의 영상을 디스플레이하는 표시패널; 상기 다수의 스캔라인 각각에 연결되는 다수의 버퍼회로를 가지고, 상기 다수의 스캔라인에 스캔신호를 인가하여 상기 다수의 화소회로를 선택하기 위한 스캔 드라이버; 상기 다수의 데이터라인 통하여 상기 다수의 화소회로에 데이터신호를 공급하기 위한 데이터 드라이버; 및 상기 데이터 드라이버에 영상 데이터를 인가하고, 상기 데이터 드라이버 및 상기 스캔 드라이버의 동작을 제어하기 위한 제어신호를 출력하는 타이밍 제어부를 포함하며, 상기 스캔 드라이버의 각각의 버퍼회로는, 입력신호를 반전하기 위한 제1 인버터 및 상기 제1 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제2 인버터를 포함하는 제 1 버퍼회로; 및 상기 제1 버퍼회로에 병렬로 연결되고, 상기 입력신호를 반전하기 위한 제3 인버터 및 상기 제3 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제4 인버터를 포함하는 제2 버퍼회로를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 스캔 드라이버는 입력되는 신호를 시프트하여 순차적으로 신호들을 출력하는 시프트 레지스터; 및 상기 시프트 레지스터에서 출력되는 신호들을 인가받아 해당 스캔라인에 스캔신호를 인가하는 다수의 버퍼회로들로 구성된 버퍼부를 포함하며, 상기 각각의 버퍼회로는, 상기 시프트 레지스터에서 출력되는 신호를 반전하기 위한 제1 인버터 및 상기 제1 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제2 인버터를 포함하는 제 1 버퍼회로; 및 상기 제1 버퍼회로에 병렬로 연결되고, 상기 시프트 레지스터에서 출력되는 신호를 반전하기 위한 제3 인버터 및 상기 제3 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제4 인버터를 포함하는 제2 버퍼회로를 포함하는 것을 특징으로 한 다.
이하, 본 발명의 실시 예에 따른 스캔 드라이버 및 이를 구비한 평판 표시 장치에 대하여 도면을 참조하여 상세히 설명한다.
이하에서 기술되는 평판 표시 장치는 유기발광소자(OLED)를 가지는 유기 전계 발광 표시 장치이나, 본 발명의 실시 예에 따른 평판 표시 장치는 이에 한정되지 않으며, 액정 표시 장치(Liquid Crystal Display Device: LCD) 또는 플라즈마 디스플레이 패널(Plasma Display Panel: PDP)도 포함한다.
도 2는 본 발명의 실시 예에 따른 유기 전계 발광 표시장치의 블럭도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 유기 전계 발광 표시장치는 표시 패널(10), 스캔 드라이버(20), 데이터 드라이버(30) 및 타이밍 제어부(40)를 포함한다.
표시 패널(10)은 제 1 방향으로 배열되는 다수의 데이터 라인들(Y1-Ym), 제 1 방향과 교차되고 제 2 방향으로 배열되는 다수의 스캔 라인들(X1-Xn)이 형성되어 있다. 또한, 표시 패널(10)은 상기 다수의 데이터 라인들(Y1-Ym)과 다수의 스캔 라인들(X1-Xn)이 교차하는 영역에서 정의되며, 각각의 데이터 및 스캔 라인에 연결된 다수의 화소 회로(P11-Pmn)를 포함한다. 도 3을 참조하여 화소회로(11)에 대하여 설명한다.
도 3은 도 2의 표시패널에 형성된 NㅧM 개의 화소회로 중 하나를 대표적으로 보여주는 회로도이다.
도 3을 참조하면, 화소회로(11)는 유기발광소자(OLED), 스위칭 트랜지스터 (MS), 구동 트랜지스터(MS) 및 커패시터(Cst)를 포함한다.
스위칭 트랜지스터(MS)는 스캔라인(Xn)으로부터의 스캔 신호(Sn)에 응답하여 데이터라인(Yn)으로부터의 데이터신호를 전달한다.
구동 트랜지스터(MD)는 전원 전압(Vdd) 라인에 소스 단자가 연결되고, 게이트 단자에 상기 스위칭 트랜지스터(MS)의 드레인 단자가 연결되어 상기 스위칭 트랜지스터(MS)를 통하여 전달된 데이터신호에 상응하는 전류를 유기발광소자(OLED)로 출력한다.
커패시터(Cst)는 상기 구동 트랜지스터(M2)의 게이트-소스 전압(VGS)을 일정 기간 유지한다.
유기발광소자(OLED)는 애노드(anode)가 구동 트랜지스터(MD)의 드레인 단자와 연결되고, 캐소드(cathode)가 기준 전압(Vss) 라인에 연결되며, 상기 구동 트랜지스(MD)에서 흐르는 전류에 해당하는 빛을 발광하게 된다.
다시 도 2를 참조하면, 스캔 드라이버(20)는 시프트 레지스터(21)와 버퍼부(22)를 포함한다. 시프트 레지스터(21)는 다수의 플립플롭(미도시)이 직렬로 연결되어 입력되는 클럭(CLK)에 대해 1주기씩 시프트된 신호들(SC1-SCn)을 순차적으로 출력한다. 버퍼부(22)는 상기 다수의 스캔라인(X1-Xn) 각각에 연결된 다수의 버퍼회로(도 4,5,6 참조)들로 구성되어 있으며, 상기 시프트 레지스터(21)에서 출력되는 신호들(SC1-SCn)을 순차적으로 입력받아 상기 스캔라인(X1-Xn)에 스캔신호(S1-Sn)를 순차적으로 출력한다. 따라서, 상기 스캔 드라이버(20)에서 출력되는 스캔신 호(S1-Sn)에 응답하여 표시패널(10)에 형성된 다수의 화소회로들(P11-Pnm)이 순차적으로 선택된다.
데이터 드라이버(30)는 상기 다수의 데이터라인(Y1-Ym)에 연결되어, 상기 스캔 드라이버(20)에서 출력되는 스캔신호들(S1-Sn)에 동기되어 데이터신호들(D1-Dm)을 해당 화소회로들(P11-Pnm)에 인가한다. 따라서, 상기 표시패널(10)은 데이터 드라이버(30)에서 출력된 데이터신호값들(D1-Dm)에 대응하여 각 화소회로들(P11-Pnm)이 각각의 빛을 발광함으로써 영상이미지를 디스플레이한다.
상기 스캔 드라이버(20) 및/또는 데이터 드라이버(30)는 표시 패널(10)에 전기적으로 연결될 수도 있으며, 표시 패널(10)에 접착되어 전기적으로 연결되어 있는 테이프 캐리어 패키지(Tape Carrier Package:TCP)에 칩 등의 형태로 장착될 수 있다. 또한, 표시 패널(10)에 접착되어 전기적으로 연결되어 있는 연성 인쇄 회로기판(Flexible Printed Circuit Board, FPCB) 또는 필름(film) 등에 칩 등의 형태로 장착될 수도 있는데, 이를 COF(chip on flexible board, chip on film) 방식이라 한다. 이와는 달리, 상기 스캔 드라이버(20) 및/또는 데이터 드라이버(30)는 표시 패널(10)의 유리 기판 위에 직접 장착될 수도 있는데, 이를 COG(chip on glass) 방식이라 한다.
타이밍 제어부(40)는 상기 스캔 드라이버(20)의 동작을 제어하기 위한 스타트펄스신호(SP), 클럭신호(CLK) 및 클럭반전신호(/CLK) 등의 제어신호(Sg)를 출력한다. 또한, 타이밍 제어부(40)는 상기 데이터 드라이버(30)에 레드, 그린, 블루데이터(R,G,B data) 및 상기 데이터 드라이버(30)의 동작을 제어하기 위한 제어신호 (Sd)를 인가한다. 따라서, 상기 타이밍 제어부(40)에서 출력되는 제어신호들(Sg,Sd) 및 레드, 그린, 블루 데이터(R,G,B data)에 따라 상기 스캔 드라이버(20) 및 데이터 드라이버(30)가 동작되어 상기 표시패널(10)에 영상이미지가 디스플레이된다.
상기와 같은 본 발명의 실시예에 따른 유기 전계 발광 표시 장치는 앞서 상술한 바와 같이 정전기(electrostatic) 또는 공정상 문제(damage)에 의하여 스캔 드라이버에 포함된 버퍼회로에 불량이 많이 발생되는것을 방지하기 위하여 버퍼회로를 구성하는 인버터 전부 또는 일부에 병렬로 추가적인 인버터를 더 연결하여 어느 하나의 인버터에 불량이 발생되더라도 다른 인버터를 통하여 스캔신호를 인가할 수 있는 스캔 드라이버를 구비한다. 이하, 본 발명의 실시예에 따른 버퍼회로를 자세히 살펴보기로 한다.
도 4는 본 발명의 제 1 실시예에 따른 유기 전계 발광 표시 장치의 스캔 드라이버에 포함된 대표적인 버퍼회로를 나타낸 회로도이다.
도 4를 참조하면, 본 발명의 제 1 실시예에 따른 버퍼 회로는 3개의 인버터들(IV11, IV12, IV13)로 구성된다. 제1 인버터(IV11)와 제3 인버터(IV13)가 병렬로 연결되고, 그 출력접점이 제2 인버터(IV12)의 입력단과 연결되며, 제2 인버터의 출력단이 스캔라인(Sn)과 연결된다. 상세히 설명하면, 제 1 인버터(IV11)는 PMOS 트랜지스터(MP11)와 NMOS 트랜지스터(MN11)가 서로 상보적으로 구성된 CMOS 트랜지스터이다. PMOS 트랜지스터(MP11)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원이 연결되고, NMOS 트랜지스터(MN11)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원이 연결된다. 또한, PMOS 트랜지스터(MP11)의 게이트 단자와 NMOS 트랜지스터(MN11)의 게이트 단자가 연결되고, 그 접점이 제 1 인버터(IV11)의 입력(in)이 되어 시프트 레지스터(미도시)의 출력단자(SCn)와 연결된다. 더나아가, PMOS 트랜지스터(MP11)의 드레인 단자와 NMOS 트랜지스터(MN11)의 드레인 단자가 연결되고, 그 접점이 제 1 인버터(IV11)의 출력이 되어 제 2 인버터(IV12)의 입력과 연결된다.
제 3 인버터(IV13)는 제 1 인버터(IV11)와 같이 PMOS 트랜지스터(MP13)와 NMOS 트랜지스터(MN13)가 서로 상보적으로 구성된 CMOS 트랜지스터로서, 제1인버터(IV11)의 불량에 대비한 여분의(redundency) 인버터이다. PMOS 트랜지스터(MP13)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원이 연결되고, NMOS 트랜지스터(MN13)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원이 연결된다. 또한, PMOS 트랜지스터(MP13)의 게이트 단자와 NMOS 트랜지스터(MN13)의 게이트 단자가 연결되고, 그 접점이 제 3 인버터(IV13)의 입력이 되어 시프트 레지스터(미도시)의 출력단자(SCn) 및 제 1 인버터(IV11)의 입력(in)과 연결된다. 더나아가, PMOS 트랜지스터(MP13)의 드레인 단자와 NMOS 트랜지스터(MN13)의 드레인 단자가 연결되고, 그 접점이 제 3 인버터(IV13)의 출력이 되어 제 1 인버터(IV11)의 출력 및 제 2 인버터(IV12)의 입력과 연결된다. 즉, 제 3 인버터(IV13)의 입력단은 제 1 인버터(IV11)의 입력단과 연결되고, 제 3 인버터(IV13)의 출력단은 제 1 인버터(IV11)의 출력단과 연결된다.
제 2 인버터(IV12)는 제 1 인버터(IV11)와 같이 PMOS 트랜지스터(MP12)와 NMOS 트랜지스터(MN12)가 서로 상보적으로 구성된 CMOS 트랜지스터이다. PMOS 트랜지스터(MP12)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원이 연결되고, NMOS 트랜지스터(MN12)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원이 연결된다. PMOS 트랜지스터(MP12)의 게이트 단자와 NMOS 트랜지스터(MN12)의 게이트 단자가 연결되고, 그 접점이 제 2 인버터(IV12)의 입력이 되어 제 1 인버터(IV11) 및 제 3 인버터(IV13)의 출력과 공통연결된다. 또한, PMOS 트랜지스터(MP12)의 드레인 단자와 NMOS 트랜지스터(MN12)의 드레인 단자가 연결되고, 그 접점이 제 2 인버터(IV11)의 출력이 되어 해당 스캔 라인(Xn)과 연결된다.
따라서, 시프트 레지스터(미도시)로부터 '로우' 레벨의 신호가 상기 버퍼회로에 인가되면, 제 1 인버터(IV11)의 PMOS 트랜지스터(MP11)와 제 3 인버터(IV13)의 PMOS 트랜지스터(MP13)가 턴온(turn-on)되어, '하이' 레벨의 전압(Vdd)이 제 2 인버터(IV12)에 입력된다. 따라서, 상기 제 2 인버터(IV12)의 NMOS 트랜지스터(MN12)가 턴온(turn-on)되어 '로우' 레벨의 전압(Vss)이 스캔라인(Xn)에 인가되어, 스캔라인(Xn)에 연결된 화소회로(미도시)는 상기 스캔신호에 응답하여 액티브 상태로 된다.
이와 같이 본 발명의 제 1 실시예에 따른 버퍼회로는 제1 인버터(IV11)에 여분의 제3 인버터(IV13)를 병렬로 연결하므로써, 제 1 인버터(IV11) 또는 제 3 인버터 (IV13) 중 어느 하나 예를들어, 제 3 인버터(IV13)에 포함된 박막 트랜지스터가 불량이 되더라도 그와 병렬로 연결된 제 1 인버터(IV11)가 정상동작하므로 정상적으로 스캔신호를 스캔라이(Sn)에 공급할 수 있다.
도 5는 본 발명의 제 2 실시예에 따른 유기 전계 발광 표시 장치의 스캔 드라이버에 포함된 대표적인 버퍼회로를 나타낸 회로도이다.
도 5를 참조하면, 본 발명의 제 2 실시예에 따른 버퍼회로는 3개의 인버터들(IV21, IV22, IV23)로 구성된다. 즉, 제2 인버터(IV22)와 제3 인버터(IV23)가 병렬로 연결되고, 그 입력접점이 제1 인버터(IV21)의 출력단과 연결되며, 그 출력접점이 스캔라인(Sn)에 연결된다. 상세히 설명하면, 제1 인버터(IV21)는 PMOS 트랜지스터(MP21)와 NMOS 트랜지스터(MN21)가 서로 상보적으로 구성된 CMOS 트랜지스터이다. PMOS 트랜지스터(MP21)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원이 연결되고, NMOS 트랜지스터(MN21)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원이 연결된다. 또한, PMOS 트랜지스터(MP21)의 게이트 단자와 NMOS 트랜지스터(MN21)의 게이트 단자가 연결되고, 그 접점이 제 1 인버터(IV21)의 입력(in)이 되어 시프트 레지스터(미도시)의 출력단자(SCn)와 연결된다. 더나아가, PMOS 트랜지스터(MP21)의 드레인 단자와 NMOS 트랜지스터(MN21)의 드레인 단자가 연결되고, 그 접점이 제 1 인버터(IV21)의 출력이 되어 제 2 인버터(IV22)와 제 3 인버터(IV23)의 입력단과 공통연결된다.
제 2 인버터(IV22)는 제 1 인버터(IV21)와 같이 PMOS 트랜지스터(MP2)와 NMOS 트랜지스터(MN2)가 서로 상보적으로 구성된 CMOS 트랜지스터이다. PMOS 트랜지스터(MP22)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원이 연결되고, NMOS 트랜지스터(MN22)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원이 연결된다. 또한, PMOS 트랜지스터(MP22)의 게이트 단자와 NMOS 트랜지스터(MN22)의 게이트 단자가 연결되고, 그 접점이 제 2 인버터(IV22)의 입력이 되어 제 1 인버터(IV21)의 출력단과 연결된다.더나아가, PMOS 트랜지스터(MP22)의 드레인 단자와 NMOS 트랜지스터(MN22)의 드레인 단자가 연결되고, 그 접점이 제 2 인버터(IV22)의 출력이 되어 스캔라인(Sn)과 연결된다.
제 3 인버터(IV23)는 제 1 인버터(IV21)와 같이 PMOS 트랜지스터(MP2)와 NMOS 트랜지스터(MN2)가 서로 상보적으로 구성된 CMOS 트랜지스터로서, 제 2 인버터(IV22)의 불량에 대비한 여분의(redundency) 인버터이다. 상세히 설명하면, PMOS 트랜지스터(MP23)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원이 연결되고, NMOS 트랜지스터(MN23)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원이 연결된다. PMOS 트랜지스터(MP23)의 게이트 단자와 NMOS 트랜지스터(MN23)의 게이트 단자가 연결되고, 그 접점이 제 3 인버터(IV23)의 입력이 되어 제 2 인버터(IV22)의 입력단 및 제 1 인버터(IV21)의 출력단과 공통연결된다. 또한, PMOS 트랜지스터(MP23)의 드레인 단자와 NMOS 트랜지스터(MN23)의 드레인 단자가 연결되고, 그 접점이 제 3 인버터(IV23)의 출력이 되어 제 2 인버터(IV22)의 출력단 및 스캔 라인(Xn)과 공통연결된다.
따라서, 시프트 레지스터(미도시)로부터 '로우' 레벨의 신호가 상기 버퍼회로에 인가되면, 제 1 인버터(IV21)의 PMOS 트랜지스터(MP21)가 턴온(turn-on)되어, '하이' 레벨의 전압(Vdd)이 제 2 인버터(IV22) 및 제 3 인버터(IV23)의 입력단에 인가된다. 따라서, 제 2 인버터(IV22)의 NMOS 트랜지스터(MN22) 및 제 3 인버터(IV23)의 NMOS 트랜지스터(MN23)가 턴온(turn-on)되어 '로우' 레벨의 전압(Vss)이 스캔라인(Xn)에 인가되어, 스캔라인(Xn)에 연결된 화소회로(미도시)는 상기 스캔신호에 응답하여 액티브 상태로 된다.
이와 같이 본 발명의 제 2 실시예에 따른 버퍼회로는 제 2 인버터(IV22)에 여분의(redundency) 제 3 인버터(IV23)를 병렬로 연결하므로써, 제 2 인버터(IV22) 또는 제 3 인버터 (IV23) 중 어느 하나 예를들어, 제 3 인버터(IV23)에 포함된 박막 트랜지스터가 불량이 되더라도 그와 병렬로 연결된 제 2 인버터(IV22)가 정상동작하므로 정상적으로 스캔신호를 스캔라이(Sn)에 공급할 수 있다.
도 6는 본 발명의 제 3 실시예에 따른 유기 전계 발광 표시 장치의 스캔 드라이버에 포함된 대표적인 버퍼회로를 나타낸 회로도이다.
도 6을 참조하면, 본 발명의 제 3 실시예에 따른 버퍼 회로는 4개의 인버터들(IV31, IV32, IV33, IV34)로 구성된다. 제1 인버터(IV31)와 제3 인버터(IV33)가 병렬로 연결되고, 제 2 인버터(IV32)와 제4 인버터(IV34)가 병렬로 연결된다. 제1 인버터(IV31) 및 제3 인버터(IV33)의 입력접점이 시프트 레지스터(미도시)의 출력단(SCn)과 연결되고 출력접점이 제 2 인버터(IV32) 및 제4 인버터(IV34)의 입력접점과 연결된다. 또한, 제 2 인버터(IV32) 및 제4 인버터(IV34)의 출력접점이 스캔라인(Sn)과 연결된다. 상세히 설명하면, 제 1 인버터(IV31)는 PMOS 트랜지스터(MP31)와 NMOS 트랜지스터(MN31)가 서로 상보적으로 구성된 CMOS 트랜지스터이다. PMOS 트랜지스터(MP31)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원에 연결되고, NMOS 트랜지스터(MN31)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원에 연결된다. 또한, PMOS 트랜지스터(MP31)의 게이트 단자와 NMOS 트랜지스 터(MN31)의 게이트 단자가 연결되고, 그 접점이 제 1 인버터(IV31)의 입력(in)이 되어 시프트 레지스터(미도시)의 출력단자(SCn)와 연결된다. 더나아가, PMOS 트랜지스터(MP31)의 드레인 단자와 NMOS 트랜지스터(MN31)의 드레인 단자가 연결되고, 그 접점이 제 1 인버터(IV31)의 출력이 되어 제 2 인버터(IV32) 및 제 4 인버터(IV34)의 입력과 연결된다.
제 3 인버터(IV33)는 제 1 인버터(IV31)와 같이 PMOS 트랜지스터(MP33)와 NMOS 트랜지스터(MN33)가 서로 상보적으로 구성된 CMOS 트랜지스터로서, 제1 인버터(IV31)의 불량에 대비한 여분의(redundency) 인버터이다. PMOS 트랜지스터(MP33)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원이 연결되고, NMOS 트랜지스터(MN33)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원이 연결된다. 또한, PMOS 트랜지스터(MP33)의 게이트 단자와 NMOS 트랜지스터(MN33)의 게이트 단자가 연결되고, 그 접점이 제 3 인버터(IV33)의 입력이 되어 시프트 레지스터(미도시)의 출력단자(SCn) 및 제 1 인버터(IV31)의 입력(in)과 공통 연결된다. 더나아가, PMOS 트랜지스터(MP33)의 드레인 단자와 NMOS 트랜지스터(MN33)의 드레인 단자가 연결되며, 그 접점이 제 3 인버터(IV33)의 출력이 되어 제 1 인버터(IV31)의 출력과 제 2 인버터(IV32)의 입력 및 제 4 인버터(IV34)의 입력과 공통 연결된다.
제 2 인버터(IV32)는 제 1 인버터(IV31)와 같이 PMOS 트랜지스터(MP32)와 NMOS 트랜지스터(MN32)가 서로 상보적으로 구성된 CMOS 트랜지스터이다. PMOS 트랜지스터(MP32)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원이 연결되고, NMOS 트랜지스터(MN32)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원이 연결된다. 또한, PMOS 트랜지스터(MP32)의 게이트 단자와 NMOS 트랜지스터(MN32)의 게이트 단자가 연결되며, 그 접점이 제 2 인버터(IV32)의 입력이 되어 제 1 인버터(IV31) 및 제 3 인버터(V33)의 출력단과 공통 연결된다. 더나아가, PMOS 트랜지스터(MP32)의 드레인 단자와 NMOS 트랜지스터(MN32)의 드레인 단자가 연결되며, 그 접점이 제 2 인버터(IV32)의 출력이 되어 스캔라인(Sn)과 연결된다.
제 4 인버터(IV34)는 제 3 인버터(IV33)와 같이 PMOS 트랜지스터(MP34)와 NMOS 트랜지스터(MN34)가 서로 상보적으로 구성된 CMOS 트랜지스터로서, 제3 인버터(IV33)의 불량에 대비한 여분의(redundency) 인버터 이다. 상세히 설명하면, PMOS 트랜지스터(MP34)의 소스 단자는 하이 레벨의 전압(Vdd)을 공급하는 전원이 연결되고, NMOS 트랜지스터(MN34)의 소스 단자는 로우 레벨의 전압(Vss)을 공급하는 전원이 연결된다. PMOS 트랜지스터(MP34)의 게이트 단자와 NMOS 트랜지스터(MN34)의 게이트 단자가 연결되고, 그 접점이 제 4 인버터(IV34)의 입력이 되어 제 2 인버터(IV32)의 입력단과 제 1 인버터(IV31)의 출력단 및 제 3 인버터(IV33)의 출력단과 공통 연결된다. 또한, PMOS 트랜지스터(MP34)의 드레인 단자와 NMOS 트랜지스터(MN34)의 드레인 단자가 연결되고, 그 접점이 제 4 인버터(IV34)의 출력이 되어 제 2 인버터(IV32)의 출력단 및 스캔 라인(Xn)과 공통 연결된다.
따라서, 시프트 레지스터(미도시)로부터 '로우' 레벨의 신호가 상기 버퍼회로에 인가되면, 제 1 인버터(IV31)의 PMOS 트랜지스터(MP31)와 제 3 인버터(IV33)의 PMOS 트랜지스터(MP33)가 턴온(turn-on)되어, '하이' 레벨의 전압(Vdd)이 제 2 인버터(IV32) 및 제 4 인버터(IV34)에 입력된다. 따라서, 상기 제 2 인버터(IV32) 의 NMOS 트랜지스터(MN32)와 제 4 인버터(IV34)의 NMOS 트랜지스터(MN34)가 턴온(turn-on)되어 '로우' 레벨의 전압(Vss)이 스캔라인(Xn)에 인가되어, 스캔라인(Xn)에 연결된 화소회로(미도시)는 상기 스캔신호에 응답하여 액티브 상태로 된다.
이와 같이 본 발명의 제 3 실시예에 따른 버퍼회로는 제 1 인버터(IV31)에 여분의(redundency) 제 3 인버터(IV33)를 병렬로 연결하고, 제 2 인버터(IV32)에 여분의(redundency) 제 4 인버터(IV34)를 병렬로 연결함으로써, 제 1 인버터(IV31) 내지 제 4 인버터(IV34) 중 어느 하나 예를들어, 제 3 인버터(IV33)에 포함된 박막 트랜지스터가 불량이 되더라도 그와 병렬로 연결된 제 1 인버터(IV31)가 정상동작하므로 정상적으로 스캔신호를 스캔라이(Sn)에 공급할 수 있다.
도 7은 본 발명의 제 4 실시예에 따른 유기 전계 발광 표시 장치의 스캔 드라이버에 포함된 대표적인 버퍼회로를 나타낸 회로도이다.
도 7을 참조하면, 본 발명의 제 4 실시예에 따른 버퍼 회로는 2개의 인버터들(IV41, IV42)로 구성된 제 1 버퍼회로와 2개의 인버터들(IV43, IV44)로 구성된 제 2 버퍼회로된다. 제 1 버퍼회로는 제1 인버터(IV41)와 제2 인버터(IV42)가 직렬로 연결되고, 제 2 버퍼회로는 제 3 인버터(IV43)와 제4 인버터(IV44)가 직렬로 연결된다. 여기서, 상기 제 1 내지 제 4 인버터(IV41-IV44) 각각은 PMOS 트랜지스터와 NMOS 트랜지스터가 서로 상보적으로 구성된 CMOS 트랜지스터이다. 또한, 제 1 버퍼회로의 입력단과 제 2 버퍼회로의 입력단이 시프트 레지스터(미도시)의 출력단(Scn)에 공통연결되고, 제 1 버퍼회로의 출력단과 제 2 버퍼회로의 출력단이 스캔라인(Sn)에 공통연결된다. 즉, 제 1 버퍼회로와 제 2 버퍼회로는 병렬로 연결되어 어느 하나의 버퍼회로에 불량이 발생하더라도 다른 버퍼회로가 정상동작하여 스캔라인(Sn)에 정상적인 스캔신호를 전달할 수 있다.
이상에서는 본 발명의 바람직한 실시 예들에 대하여 상세하게 설명하였지만, 본 발명의 권리범위는 이에 한정되는 것이 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
위에서 설명한 바와 같이 본 발명의 스캔 드라이버 및 이를 구비한 평판 표시 장치는 스캔 드라이버에 포함된 버퍼회로를 구성하는 인버터 전부 또는 일부에 병렬로 1개 이상의 여분의 인버터를 더 연결하여, 어느 하나의 인버터에 불량이 발생되더라도 다른 인버터를 통하여 스캔신호를 인가할 수 있으므로 스캔라인 불량에 따른 암점(dark pixel)발생을 감소시킬 수 있다는 효과가 있다.

Claims (12)

  1. 다수의 데이터라인들과 다수의 스캔라인들이 교차하는 영역에 형성된 다수의 화소회로들을 포함하고, 소정의 영상을 디스플레이하는 표시패널;
    상기 다수의 스캔라인 각각에 연결되는 다수의 버퍼회로를 포함하며, 상기 다수의 스캔라인에 스캔신호를 인가하여 상기 다수의 화소회로를 선택하기 위한 스캔 드라이버;
    상기 다수의 데이터라인 통하여 상기 다수의 화소회로에 데이터신호를 공급하기 위한 데이터 드라이버; 및
    상기 데이터 드라이버에 영상 데이터를 인가하고, 상기 데이터 드라이버 및 상기 스캔 드라이버의 동작을 제어하기 위한 제어신호를 출력하는 타이밍 제어부를 포함하며,
    상기 스캔 드라이버에 포함된 각각의 버퍼회로는,
    입력신호를 반전하기 위한 제1 인버터;
    상기 제1 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제2 인버터; 및
    상기 제1 인버터에 병렬로 연결되고, 상기 입력신호를 반전하여 상기 제2 인버터로 출력하기 위한 제1 리던던시 인버터를 포함하는 것을 특징으로 하는 평판 표시 장치.
  2. 제 1 항에 있어서,
    상기 버퍼회로는 상기 제2 인버터에 병렬로 연결되고, 상기 제1 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제2 리던던시 인버터를 더 포함하는 것을 특징으로 하는 평판 표시 장치.
  3. 제 2 항에 있어서,
    상기 버퍼회로에 포함된 인버터 각각은 PMOS 트랜지스터와 NMOS 트랜지스터가 서로 상보적으로 구성된 CMOS 트랜지스터인 것을 특징으로 하는 평판 표시 장치.
  4. 제 3 항에 있어서,
    상기 평판 표시 장치는 유기 전계발광 표시장치(Organic Electroluminescent Display Device), 액정 표시 장치(Liquid Crystal Display Device) 및 플라즈마 디스플레이 패널(Plasma Display Panel) 중 선택된 어느 하나인 것을 특징으로 하는 평판 표시 장치.
  5. 입력되는 신호를 시프트하여 순차적으로 신호들을 출력하는 시프트 레지스터; 및
    상기 시프트 레지스터에서 출력되는 신호들을 인가받아 해당 스캔라인에 스캔신호를 인가하는 다수의 버퍼회로들로 구성된 버퍼부를 포함하며,
    상기 각각의 버퍼회로는,
    상기 시프트 레지스터에서 출력되는 신호를 반전하기 위한 제1 인버터;
    상기 제1 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제2 인버터; 및
    상기 제1 인버터에 병렬로 연결되고, 상기 시프트 레지스터에서 출력되는 신호를 반전하여 상기 제2 인버터로 출력하기 위한 제1 리던던시 인버터를 포함하는 것을 특징으로 하는 스캔 드라이버.
  6. 제 5 항에 있어서,
    상기 버퍼회로는 상기 제2 인버터에 병렬로 연결되고, 상기 제1 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제2 리던던시 인버터를 더 포함하는 것을 특징으로 하는 스캔 드라이버.
  7. 제 6 항에 있어서,
    상기 버퍼회로에 포함된 인버터 각각은 PMOS 트랜지스터와 NMOS 트랜지스터가 서로 상보적으로 구성된 CMOS 트랜지스터인 것을 특징으로 하는 스캔 드라이버.
  8. 다수의 데이터라인들과 다수의 스캔라인들이 교차하는 영역에 형성된 다수의 화소회로들을 포함하고, 소정의 영상을 디스플레이하는 표시패널;
    상기 다수의 스캔라인 각각에 연결되는 다수의 버퍼회로를 가지고, 상기 다수의 스캔라인에 스캔신호를 인가하여 상기 다수의 화소회로를 선택하기 위한 스캔 드라이버;
    상기 다수의 데이터라인 통하여 상기 다수의 화소회로에 데이터신호를 공급하기 위한 데이터 드라이버; 및
    상기 데이터 드라이버에 영상 데이터를 인가하고, 상기 데이터 드라이버 및 상기 스캔 드라이버의 동작을 제어하기 위한 제어신호를 출력하는 타이밍 제어부를 포함하며,
    상기 스캔 드라이버의 각각의 버퍼회로는,
    입력신호를 반전하기 위한 제1 인버터 및 상기 제1 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제2 인버터를 포함하는 제 1 버퍼회로; 및
    상기 제1 버퍼회로에 병렬로 연결되고, 상기 입력신호를 반전하기 위한 제3 인버터 및 상기 제3 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제4 인버터를 포함하는 제2 버퍼회로를 포함하는 것을 특징으로 하는 평판 표시 장 치.
  9. 제 8 항에 있어서,
    상기 버퍼회로에 포함된 인버터 각각은 PMOS 트랜지스터와 NMOS 트랜지스터가 서로 상보적으로 구성된 CMOS 트랜지스터인 것을 특징으로 하는 평판 표시 장치.
  10. 제 9 항에 있어서,
    상기 평판 표시 장치는 유기 전계발광 표시장치(Organic Electroluminescent Display Device), 액정 표시 장치(Liquid Crystal Display Device) 및 플라즈마 디스플레이 패널(Plasma Display Panel) 중 선택된 어느 하나인 것을 특징으로 하는 평판 표시 장치.
  11. 입력되는 신호를 시프트하여 순차적으로 신호들을 출력하는 시프트 레지스터; 및
    상기 시프트 레지스터에서 출력되는 신호들을 인가받아 해당 스캔라인에 스캔신호를 인가하는 다수의 버퍼회로들로 구성된 버퍼부를 포함하며,
    상기 각각의 버퍼회로는,
    상기 시프트 레지스터에서 출력되는 신호를 반전하기 위한 제1 인버터 및 상기 제1 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제2 인버터를 포함하는 제 1 버퍼회로; 및
    상기 제1 버퍼회로에 병렬로 연결되고, 상기 시프트 레지스터에서 출력되는 신호를 반전하기 위한 제3 인버터 및 상기 제3 인버터의 출력신호를 반전하여 상기 스캔신호를 출력하기 위한 제4 인버터를 포함하는 제2 버퍼회로를 포함하는 것을 특징으로 하는 스캔 드라이버.
  12. 제 11 항에 있어서,
    상기 버퍼회로에 포함된 인버터 각각은 PMOS 트랜지스터와 NMOS 트랜지스터가 서로 상보적으로 구성된 CMOS 트랜지스터인 것을 특징으로 하는 스캔 드라이버.
KR1020050013738A 2005-02-18 2005-02-18 스캔 드라이버 및 이를 구비한 평판 표시 장치 KR100685814B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050013738A KR100685814B1 (ko) 2005-02-18 2005-02-18 스캔 드라이버 및 이를 구비한 평판 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050013738A KR100685814B1 (ko) 2005-02-18 2005-02-18 스캔 드라이버 및 이를 구비한 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20060092667A KR20060092667A (ko) 2006-08-23
KR100685814B1 true KR100685814B1 (ko) 2007-02-22

Family

ID=37594021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050013738A KR100685814B1 (ko) 2005-02-18 2005-02-18 스캔 드라이버 및 이를 구비한 평판 표시 장치

Country Status (1)

Country Link
KR (1) KR100685814B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101910080B1 (ko) 2011-12-08 2018-12-20 삼성디스플레이 주식회사 주사 구동 회로 및 이의 리페어 방법
KR101975864B1 (ko) 2012-10-25 2019-05-08 삼성디스플레이 주식회사 주사 구동 장치 및 그 리페어 방법
CN104992673B (zh) * 2015-07-23 2017-09-22 京东方科技集团股份有限公司 一种反相器、栅极驱动电路和显示装置
JP2019144324A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 表示デバイス、ドライバ
KR102649177B1 (ko) * 2018-10-11 2024-03-19 엘지디스플레이 주식회사 게이트 구동 회로, 디스플레이 패널 및 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013868A (ko) * 1997-07-17 1999-02-25 순페이 야마자키 표시 장치 및 그의 구동 회로
JP2003015152A (ja) 2001-03-08 2003-01-15 Sanyo Electric Co Ltd 表示装置
JP2003066925A (ja) 2001-08-29 2003-03-05 Sharp Corp 表示装置および表示基板
KR20050109222A (ko) * 2004-05-14 2005-11-17 삼성전자주식회사 수리 수단을 구비하는 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013868A (ko) * 1997-07-17 1999-02-25 순페이 야마자키 표시 장치 및 그의 구동 회로
JP2003015152A (ja) 2001-03-08 2003-01-15 Sanyo Electric Co Ltd 表示装置
JP2003066925A (ja) 2001-08-29 2003-03-05 Sharp Corp 表示装置および表示基板
KR20050109222A (ko) * 2004-05-14 2005-11-17 삼성전자주식회사 수리 수단을 구비하는 표시 장치

Also Published As

Publication number Publication date
KR20060092667A (ko) 2006-08-23

Similar Documents

Publication Publication Date Title
CN107665673B (zh) 有机发光显示装置及其驱动方法
US10373566B2 (en) Organic light emitting diode display device and display system including the same
CN110853555B (zh) 检测系统及使用该检测系统检测显示单元的方法
KR101868715B1 (ko) 능동매트릭스형 유기발광다이오드 패널 구동회로 및 구동방법
US20060044233A1 (en) Frame memory driving method and display using the same
US20030112205A1 (en) Display apparatus with function for initializing luminance data of optical element
US11373597B2 (en) Organic light emitting diode display device and method of driving the same
US10403203B2 (en) Organic light emitting display device
KR20170027901A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20140077359A (ko) 표시장치와 그 게이트 구동회로의 제어 방법
KR20080020352A (ko) 발광제어구동부 및 그를 이용한 유기전계발광표시장치
KR100685814B1 (ko) 스캔 드라이버 및 이를 구비한 평판 표시 장치
KR20060096857A (ko) 표시 장치 및 그 구동 방법
US20240046881A1 (en) Organic light emitting diode display system
US20050259490A1 (en) Switching control circuit for data driver of display device and method thereof
KR100635495B1 (ko) 점등 테스트부를 구비한 평판 표시 장치
KR20080060967A (ko) 유기전계발광표시장치 및 그 구동방법
US7893894B2 (en) Organic light emitting display and driving circuit thereof
KR20170010141A (ko) 유기 발광 표시 장치
KR101861609B1 (ko) 게이트 드라이버를 포함하는 영상표시장치 및 게이트 드라이버의 리페어 방법
KR20150075947A (ko) 유기발광표시장치
KR102650360B1 (ko) 표시장치와 그 구동 방법
KR20150051392A (ko) 유기전계발광 표시장치와 그의 에이징 방법
US8130180B2 (en) Apparatus and method for driving an LED display utilizing a pre-programming period
KR102467881B1 (ko) Oled 표시패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14