KR101975864B1 - 주사 구동 장치 및 그 리페어 방법 - Google Patents

주사 구동 장치 및 그 리페어 방법 Download PDF

Info

Publication number
KR101975864B1
KR101975864B1 KR1020120119215A KR20120119215A KR101975864B1 KR 101975864 B1 KR101975864 B1 KR 101975864B1 KR 1020120119215 A KR1020120119215 A KR 1020120119215A KR 20120119215 A KR20120119215 A KR 20120119215A KR 101975864 B1 KR101975864 B1 KR 101975864B1
Authority
KR
South Korea
Prior art keywords
transistor
clock signal
node
signal input
electrode connected
Prior art date
Application number
KR1020120119215A
Other languages
English (en)
Other versions
KR20140052733A (ko
Inventor
김광해
김동규
정관욱
김무진
조경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120119215A priority Critical patent/KR101975864B1/ko
Priority to US13/802,347 priority patent/US8963821B2/en
Publication of KR20140052733A publication Critical patent/KR20140052733A/ko
Application granted granted Critical
Publication of KR101975864B1 publication Critical patent/KR101975864B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

주사 구동 장치는 순차적으로 배열되는 복수의 주사 구동 블록을 포함하고, 상기 복수의 주사 구동 블록 각각은, 제1 클록 신호 입력단에 입력되는 클록 신호가 전달되는 제1 노드, 제2 클록 신호 입력단에 입력되는 클록 신호에 따라 입력 신호가 전달되는 제2 노드, 상기 제1 노드의 전압에 따라 전원전압을 출력단에 전달하는 제1 트랜지스터, 상기 제2 노드의 전압에 따라 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 형성된 제2 트랜지스터, 및 상기 제2 노드의 전압에 따라 상기 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 형성된 더미 트랜지스터를 포함하고, 상기 제2 트랜지스터 및 상기 더미 트랜지스터 중 어느 하나는 차단되어 있다.

Description

주사 구동 장치 및 그 리페어 방법{SCAN DRIVING DEVICE AND REPAIR METHOD THEREOF}
본 발명은 주사 구동 장치 및 그 리페어 방법에 관한 것으로, 보다 상세하게는 공정 수율을 향상시킬 수 있는 주사 구동 장치 및 그 구동 방법에 관한 것이다.
표시장치는 영상을 표시하기 위하여 복수의 주사선에 순차적으로 게이트 온 전압의 주사 신호를 인가하고, 게이트 온 전압의 주사 신호에 대응하는 데이터 신호를 복수의 데이터선에 인가한다.
주사 구동 장치는 게이트 온 전압의 주사 신호를 순차적으로 출력하기 위해 복수의 주사 구동 블록이 순차적으로 배열되는 구조를 갖는다. 앞서 배열된 주사 구동 블록의 주사 신호를 그 다음의 주사 구동 블록이 전달받아 주사 신호를 생성하는 방식으로, 복수의 주사 구동 블록이 순차적으로 게이트 온 전압의 주사 신호를 순차적으로 출력할 수 있다.
만일, 복수의 주사 구동 블록 중 어느 하나가 고장이 나거나 생산 공정상에서 불량이 발생한 경우 라인 불량(line defect)을 유발하며, 이는 주사 구동 장치 전체의 불량이 된다. 현실적으로 불량이 발생한 주사 구동 블록만을 교체하는 것은 어려운 점이 있으며, 불량이 발생한 주사 구동 블록이 포함된 주사 구동 장치는 파기된다.
본 발명이 해결하고자 하는 기술적 과제는 복수의 주사 구동 블록 중에서 일부의 주사 구동 블록에서 불량이 발생할 때 주사 구동 블록의 불량을 해결할 수 있는 주사 구동 장치 및 그 리페어 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 주사 구동 장치는 순차적으로 배열되는 복수의 주사 구동 블록을 포함하고, 상기 복수의 주사 구동 블록 각각은, 제1 클록 신호 입력단에 입력되는 클록 신호가 전달되는 제1 노드, 제2 클록 신호 입력단에 입력되는 클록 신호에 따라 입력 신호가 전달되는 제2 노드, 상기 제1 노드의 전압에 따라 전원전압을 출력단에 전달하는 제1 트랜지스터, 상기 제2 노드의 전압에 따라 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 형성된 제2 트랜지스터, 및 상기 제2 노드의 전압에 따라 상기 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 형성된 더미 트랜지스터를 포함하고, 상기 제2 트랜지스터 및 상기 더미 트랜지스터 중 어느 하나는 차단되어 있다.
생산 공정상에서 상기 더미 트랜지스터는 차단되어 형성되고, 상기 제2 트랜지스터가 상기 제2 노드의 전압에 따라 상기 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 연결될 수 있다.
상기 제2 트랜지스터의 불량 발생시에 상기 제2 트랜지스터가 차단되고, 상기 더미 트랜지스터가 상기 제2 노드의 전압에 따라 상기 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 연결될 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제2 노드에 연결되어 있는 일 전극 및 상기 출력단에 연결되어 있는 타 전극을 포함하는 제1 커패시터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 전원전압에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제2 커패시터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제2 클록 신호 입력단에 연결되는 있는 게이트 전극, 상기 입력 신호가 인가되는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제1 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제4 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 입력 신호가 인가되는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극을 포함하는 제5 트랜지스터, 및 상기 제2 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제5 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제6 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 구동 블록 각각은, 상기 제3 클록 신호 입력단에 연결되어 있는 게이트 전극 및 상기 제2 노드에 연결되어 있는 일 전극을 포함하는 제7 트랜지스터, 및 상기 제1 노드에 연결되어 있는 게이트 전극, 상기 제7 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 출력단에 연결되어 있는 타 전극을 포함하는 제8 트랜지스터를 더 포함할 수 있다.
상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제4 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터, 상기 제7 트랜지스터, 상기 제8 트랜지스터 및 상기 더미 트랜지스터 중 적어도 어느 하나는 산화물 박막 트랜지스터일 수 있다.
본 발명의 다른 실시예에 따른 제1 클록 신호 입력단에 입력되는 클록 신호가 전달되는 제1 노드, 제2 클록 신호 입력단에 입력되는 클록 신호에 따라 입력 신호가 전달되는 제2 노드, 및 상기 제1 노드의 전압에 따라 전원전압을 출력단에 전달하는 제1 트랜지스터를 포함하는 주사 구동 블록을 복수개 포함하는 주사 구동 장치의 리페어 방법은 상기 제2 노드의 전압에 따라 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 제2 트랜지스터를 형성하는 단계, 상기 제2 노드의 전압에 따라 상기 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하는 더미 트랜지스터를 차단시켜 형성하는 단계, 및 상기 제2 트랜지스터의 불량 발생시에 상기 제2 트랜지스터를 차단시키고, 상기 더미 트랜지스터가 상기 제2 노드의 전압에 따라 상기 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 상기 더미 트랜지스터를 연결시키는 단계를 포함한다.
복수의 주사 구동 블록을 포함하는 주사 구동 장치의 불량을 해결할 수 있으며, 주사 구동 장치의 생산 공정상에서의 수율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 주사 구동 블록을 나타내는 회로도이다.
도 4는 본 발명의 일 실싱예에 따른 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 주사 구동 장치의 리페어 방법을 설명하기 위한 예시도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 블록도이다.
도 1을 참조하면, 표시장치는 신호 제어부(100), 주사 구동 장치(200), 데이터 구동부(300) 및 표시부(500)를 포함한다.
신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(R, G, B) 및 동기 신호를 수신한다. 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들어 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(100)는 영상 신호(R, G, B), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)에 따라 제1 구동 제어신호(CONT1), 제2 구동 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 생성한다.
신호 제어부(100)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(R, G, B)를 구분하고, 수평 동기 신호(Hsync)에 따라 주사 라인 단위로 영상 신호(R, G, B)를 구분하여 영상 데이터 신호(DAT)를 생성한다. 신호 제어부(100)는 영상 데이터 신호(DAT)를 제1 구동 제어신호(CONT1)와 함께 데이터 구동부(300)로 전달한다.
표시부(500)는 복수의 주사선(S1~Sn), 복수의 데이터선(D1~Dm) 및 복수의 신호선(S1~Sn, D1~Dm)에 연결되어 대략 행렬의 형태로 배열되는 복수의 화소(PX)를 포함한다. 복수의 주사선(S1~Sn)은 대략 행 방향으로 연장되어 서로가 거의 평행하다. 복수의 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 표시부(500)의 복수의 화소(PX)는 외부로부터 제1 전원전압(VGH) 및 제2 전원전압(VGL)을 공급받는다.
주사 구동 장치(200)는 복수의 주사선(S1~Sn)에 연결되고, 제1 구동 제어신호(CONT1)에 따라 복수의 주사 신호(S[1]~S[n])를 생성한다. 주사 구동부(200)는 복수의 주사선(S1~Sn)에 게이트 온 전압의 주사 신호(S[1]~S[n])를 순차적으로 인가할 수 있다.
제1 구동 제어신호(CONT1)는 주사 시작 신호(SSP), 클록 신호(SCLK) 등을 포함한다. 주사 시작 신호(SSP)는 한 프레임의 영상을 표시하기 위한 첫 번째 주사 신호를 발생시키는 신호이다. 클록 신호(SCLK)는 복수의 주사선(S1~Sn)에 순차적으로 주사 신호를 인가시키기 위한 동기 신호이다.
데이터 구동부(300)는 복수의 데이터선(D1~Dm)에 연결되고, 제2 구동 제어신호(CONT2)에 따라 영상 데이터 신호(DAT)를 샘플링 및 홀딩하고, 복수의 데이터선(D1~Dm) 각각에 복수의 데이터 신호를 인가한다. 데이터 구동부(300)는 게이트 온 전압의 주사 신호(S[1]~S[n])에 대응하여 복수의 데이터선(D1~Dm)에 소정의 전압 범위를 갖는 데이터 신호를 인가하여 복수의 화소에 데이터를 기입할 수 있다.
도 2는 본 발명의 일 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 2를 참조하면, 주사 구동 장치(200)는 순차적으로 배열되는 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)을 포함한다. 각 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 복수의 주사선(S1~Sn) 각각에 전달되는 주사 신호(S[1], S[2], S[3], S[4], ...)를 생성한다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 각각은 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2), 제3 클록 신호 입력단(CLK3), 입력 신호 입력단(IN) 및 출력단(OUT)을 포함한다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 각각의 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2) 및 제3 클록 신호 입력단(CLK3)에는 제1 클록 신호(SCLK1), 제2 클록 신호(SCLK2), 제3 클록 신호(SCLK3) 및 제4 클록 신호(SCLK4) 중 3개의 클록 신호가 입력된다.
첫 번째 주사 구동 블록(210_1)에는 제1 클록 신호(SCLK1), 제2 클록 신호(SCLK2) 및 제3 클록 신호(SCLK3)가 입력된다. 두 번째 주사 구동 블록(210_2)에는 제2 클록 신호(SCLK2), 제3 클록 신호(SCLK3) 및 제4 클록 신호(SCLK4)가 입력된다. 세 번째 주사 구동 블록(210_3)에는 제3 클록 신호(SCLK3), 제4 클록 신호(SCLK4) 및 제1 클록 신호(SCLK1)가 입력된다. 네 번째 주사 구동 블록(210_4)에는 제4 클록 신호(SCLK4), 제1 클록 신호(SCLK1) 및 제2 클록 신호(SCLK2)가 입력된다. 이러한 방식으로, 순차적으로 배열되는 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)에 4개 클록 신호(SCLK1 내지 SCLK4) 중 3개의 클록 신호가 순환적으로 입력된다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 각각에는 전원전압(VGH)이 인가된다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)의 입력 신호 입력단(IN)에는 앞서 배열된 주사 구동 블록의 주사 신호가 입력된다. 즉, 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)이 순차적으로 주사 신호를 출력할 때, k번째 주사 구동 블록(210_k)의 입력 신호 입력단(IN)에는 k-1번째 주사 구동 블록(210_k-1)의 주사 신호(S[k-1])가 입력된다. 이때, 첫 번째 주사 구동 블록(210_1)의 입력 신호 입력단(IN)에는 주사 시작 신호(SSP)가 입력된다.
각 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 제1 클록 신호 입력단(CLK1), 제2 클록 신호 입력단(CLK2), 제3 클록 신호 입력단(CLK3) 및 입력 신호 입력단(IN)으로 입력되는 신호에 따라 생성된 주사 신호(S[1], S[2], S[3], S[4], ...)를 출력단(OUT)으로 출력한다.
첫 번째 주사 구동 블록(210_1)은 주사 시작 신호(SSP)를 입력받아 생성한 주사 신호(S[1])를 첫 번째 주사선(S1) 및 두 번째 주사 구동 블록(210_2)의 입력 신호 입력단(IN)에 전달한다. k 번째 주사 구동 블록(210_k)은 k-1 번째 주사 구동 블록(210_k-1)에서 출력되는 주사 신호(S[k-1])를 입력받아 생성된 주사 신호(S[k])를 출력한다(1<k<=n).
제안하는 주사 구동 장치(200)는 1 듀티의 로우 레벨 및 1 듀티의 하이 레벨로 반복되는 2 듀티의 주기를 갖고 서로 다른 동기를 가지는 4개의 클록 신호(SCLK1, SCLK2, SCLK3, SCLK4) 및 전원전압(VGH)에 의해 주사 신호를 순차적으로 출력한다. 제안하는 주사 구동 장치의 구동 방법에 대해서는 도 4에서 후술한다.
도 3은 본 발명의 일 실시예에 따른 주사 구동 블록을 나타내는 회로도이다.
도 3을 참조하면, 도 2의 주사 구동 장치에 포함되는 주사 구동 블록이다.
주사 구동 블록은 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18, M19) 및 복수의 커패시터(C11, C12)를 포함한다.
제1 트랜지스터(M11)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 전원전압(VGH)에 연결되어 있는 일 전극 및 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제2 트랜지스터(M12)는 제2 노드(Q)에 연결되어 있는 게이트 전극, 제3 클록 신호 입력단(CLK3)에 연결되어 있는 일 전극 및 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제3 트랜지스터(M13)는 제2 클록 신호 입력단(CLK2)에 연결되어 있는 게이트 전극, 입력 신호 입력단(IN)에 연결되어 있는 일 전극 및 제2 노드(Q)에 연결되어 있는 타 전극을 포함한다.
제4 트랜지스터(M14)는 제1 클록 신호 입력단(CLK1)에 연결되어 있는 게이트 전극, 제1 클록 신호 입력단(CLK1)에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
제5 트랜지스터(M15)는 입력 신호 입력단(IN)에 연결되어 있는 게이트 전극, 제1 클록 신호 입력단(CLK1)에 연결되어 있는 일 전극 및 제6 트랜지스터(M16)의 일 전극에 연결되어 있는 타 전극을 포함한다.
제6 트랜지스터(M16)는 제2 클록 신호 입력단(CLK2)에 연결되어 있는 게이트 전극, 제5 트랜지스터(M15)의 타 전극에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
제7 트랜지스터(M17)는 제3 클록 신호 입력단(CLK3)에 연결되어 있는 게이트 전극, 제2 노드(Q)에 연결되어 있는 일 전극, 제8 트랜지스터(M18)의 일 전극에 연결되어 있는 타 전극을 포함한다.
제8 트랜지스터(M18)는 제1 노드(QB)에 연결되어 있는 게이트 전극, 제7 트랜지스터(M17)의 타 전극에 연결되어 있는 일 전극 및 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제9 트랜지스터(M19)는 제2 노드(Q)에 연결되는 게이트 전극, 제3 클록 신호 입력단(CLK3)에 연결되는 일 전극 및 출력단(OUT)에 연결되는 타 전극을 포함한다. 생산 공정상에서, 제9 트랜지스터(M19)의 게이트 전극, 일 전극 및 타 전극은 차단(cutoff)(X)된 상태로 형성된다. 제2 트랜지스터(M12)의 불량이 발생하는 경우, 제9 트랜지스터(M19)가 제2 트랜지스터(M12)를 대체한다.
제1 커패시터(C11)는 제2 노드(Q)에 연결되어 있는 일 전극 및 출력단(OUT)에 연결되어 있는 타 전극을 포함한다.
제2 커패시터(C12)는 전원전압(VGH)에 연결되어 있는 일 전극 및 제1 노드(QB)에 연결되어 있는 타 전극을 포함한다.
복수의 트랜지스터(M11 내지 M19)는 p-채널 전계 효과 트랜지스터이다. 복수의 트랜지스터(M11 내지 M19)를 턴 온시키는 게이트 온 전압은 로우 레벨 전압이고 턴 오프시키는 게이트 오프 전압은 하이 레벨의 전압이다. 전원전압(VGH)은 하이 레벨 전압이다.
여기서는 복수의 트랜지스터(M11 내지 M19)가 p-채널 전계 효과 트랜지스터인 것으로 설명하였으나, 복수의 트랜지스터(M11 내지 M19)는 n-채널 전계 효과 트랜지스터일 수 있다. n-채널 전계 효과 트랜지스터를 턴 온시키는 게이트 온 전압은 하이 레벨 전압이고 턴 오프시키는 게이트 오프 전압은 로우 레벨 전압이다.
복수의 트랜지스터(M11 내지 M19)는 비정질 실리콘 박막 트랜지스터(amorphous-Si TFT), 저온 폴리 실리콘(Low Temperature Poly-Silicon, LTPS) 박막 트랜지스터, 및 산화물 박막 트랜지스터(Oxide TFT) 중 어느 하나로 마련될 수 있다. 산화물 박막 트랜지스터(Oxide TFT)는 비정질IGZO(Indium-Galium-Zinc-Oxide), ZnO(Zinc-Oxide), TiO(Titanum Oxide) 등의 산화물을 활성화 층으로 가질 수 있다.
도 4는 본 발명의 일 실시예에 따른 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 2 내지 4를 참조하면, 도 2의 주사 구동 장치(200)에 도 3의 주사 구동 블록이 포함되는 경우이다. 즉, 제2 트랜지스터(M12)의 불량 없이 제9 트랜지스터(M19)의 게이트 전극, 일 전극 및 타 전극이 차단(X)된 상태로 주사 구동 장치(200)가 만들어진 경우이다.
제1 클록 신호(SCLK1)는 1 듀티의 로우 레벨 및 1 듀티의 하이 레벨로 반복되는 2 듀티의 주기를 갖는다. 클록 신호의 듀티는 주사 구동 블록에 포함되는 트랜지스터를 턴 온 시키는 구간을 의미한다. 제2 클록 신호(SCLK2)는 제1 클록 신호(SCLK1)가 1/2 듀티 만큼 시프트된 신호이다. 제3 클록 신호(SCLK3)는 제2 클록 신호(SCLK2)가 1/2 듀티 만큼 시프트된 신호이다. 제4 클록 신호(SCLK4)는 제3 클록 신호(SCLK3)가 1/2 듀티 만큼 시프트된 신호이다. 즉, 4개의 클록 신호(SCLK1 내지 SCLK4)는 서로 다른 동기를 가진다.
설명의 편의를 위해, 첫 번째 주사 구동 블록(210_1)의 제1 노드(QB[1]) 및 제2 노드(Q[1])의 전압 레벨을 나타내고, 첫 번째 주사 구동 블록(210_1)의 동작에 대하여 먼저 설명한다. 첫 번째 주사 구동 블록(210_1)에는 4개의 클록 신호(SCLK1 내지 SCLK4) 중에서 제1 클록 신호(SCLK1), 제2 클록 신호(SCLK2) 및 제3 클록 신호(SCLK3)가 입력된다.
주사 시작 신호(SSP)는 t12~t14 구간에서 로우 레벨의 전압으로 인가된다.
t11~t12 구간에서, 제1 클록 신호(SCLK1)가 로우 레벨 전압으로 인가되고, 제2 클록 신호(SCLK2) 및 제3 클록 신호(SCLK3)는 하이 레벨 전압으로 인가된다. 제4 트랜지스터(M14)가 턴 온되고, 로우 레벨 전압이 제1 노드(QB[1])에 전달된다. 제1 트랜지스터(M11)가 턴 온되고, 턴 온된 제1 트랜지스터(M11)를 통해 전원전압(VGH)이 출력단(OUT)으로 전달된다. 즉, 출력단(OUT)을 통해 하이 레벨 전압의 주사 신호(S[1])가 출력된다.
t12~t13 구간에서, 주사 시작 신호(SSP), 제1 클록 신호(SCLK1) 및 제2 클록 신호(SCLK1)가 로우 레벨 전압으로 인가되고, 제3 클록 신호(SCLK3)는 하이 레벨 전압으로 인가된다. 로우 레벨 전압의 신호에 의해 제3 트랜지스터(M13), 제4 트랜지스터(M14), 제5 트랜지스터(M15) 및 제6 트랜지스터(M16)가 턴 온된다. 제1 노드(QB[1]) 및 제2 노드(Q[1])에는 로우 레벨의 전압이 전달된다. 제1 노드(QB[1])의 로우 레벨의 전압에 의해 제1 트랜지스터(M11)가 턴 온되고, 턴 온된 제1 트랜지스터(M11)를 통해 전원전압(VGH)이 출력단(OUT)으로 전달된다. 제2 노드(Q[1])의 로우 레벨의 전압에 의해 제2 트랜지스터(M12)가 턴 온되고, 턴 온된 제2 트랜지스터(M12)를 통해 제3 클록 신호(SCLK3)가 출력단(OUT)으로 전달된다. 즉, 출력단(OUT)을 통해 하이 레벨 전압의 주사 신호(S[1])가 출력된다. 이때, 제1 커패시터(C11)는 제2 노드(Q[1])의 로우 레벨 전압 및 출력단(OUT)의 하이 레벨 전압에 의한 전압차로 충전된다.
t13~t14 구간에서, 주사 시작 신호(SSP), 제2 클록 신호(SCLK2) 및 제3 클록 신호(SCLK3)가 로우 레벨 전압으로 인가되고, 제1 클록 신호(SCLK1)가 하이 레벨 전압으로 인가된다. 로우 레벨 전압의 신호에 의해 제3 트랜지스터(M13), 제5 트랜지스터(M15), 제6 트랜지스터(M16) 및 제7 트랜지스터(M17)가 턴 온된다. 턴 온된 제3 트랜지스터(M13)를 통해 로우 레벨 전압이 제2 노드(Q[1])에 전달된다. 턴 온된 제5 트랜지스터(M15) 및 제6 트랜지스터(M16)를 통해 하이 레벨 전압의 제1 클록 신호(SCLK1)가 제1 노드(QB[1])에 전달된다. 제1 노드(QB[1])의 하이 레벨 전압에 의해 제1 트랜지스터(M11) 및 제8 트랜지스터(M18)는 턴 오프된다. 제3 클록 신호(SCLK3)가 로우 레벨 전압으로 바뀜에 따라 제2 트랜지스터(M12)의 게이트-소스 간의 커플링에 의해 제2 노드(Q[1])의 전압은 로우 레벨 전압보다 더욱 하강하게 된다. 제2 트랜지스터(M12)는 제1 커패시터(C11)에 의한 부트스트랩에 의해 완전히 턴 온된다. 턴 온된 제2 트랜지스터(M12)를 통해 로우 레벨 전압의 제3 클록 신호(SCLK3)가 출력단(OUT)으로 전달된다. 즉, 출력단(OUT)을 통해 로우 레벨 전압의 주사 신호(S[1])가 출력된다.
t14~t15 구간에서, 제3 클록 신호(SCLK3)가 로우 레벨 전압으로 인가되고, 주사 시작 신호(SSP), 제1 클록 신호(SCLK1) 및 제2 클록 신호(SCLk2)는 하이 레벨 전압으로 인가된다. 하이 레벨 전압의 신호에 의해 제3 트랜지스터(M13), 제4 트랜지스터(M14), 제5 트랜지스터(M15) 및 제6 트랜지스터(M16)가 턴 오프된다. 제1 노드(QB[1])는 플로팅 상태가 되고, 제1 노드(QB[1])의 전압은 하이 레벨 전압을 유지한다. 제2 노드(Q[1])의 전압은 제1 커패시터(C11)에 저장된 전압에 의해 로우 레벨 전압을 유지하고, 제2 트랜지스터(M12)는 턴 온된 상태를 유지한다. 턴 온된 제2 트랜지스터(M12)를 통해 로우 레벨 전압의 제3 클록 신호가 출력단(OUT)으로 전달된다. 즉, 출력단(OUT)을 통해 로우 레벨 전압의 주사 신호(S[1])가 지속적으로 출력된다.
이와 같이, 첫 번째 주사 구동 블록(210_1)은 t13~t15 구간에서 로우 레벨 전압의 주사 신호(S[1])를 출력한다. 첫 번째 주사 구동 블록(210_1)의 로우 레벨 전압의 주사 신호(S[1])는 두 번째 주사 구동 블록(210_2)의 입력 신호 입력단(IN)에 전달된다.
t15~t16 구간에서, 제1 클록 신호(SCLK1)가 로우 레벨 전압으로 인가되고, 주사 시작 신호(SSP), 제2 클록 신호(SCLK2) 및 제3 클록 신호(SCLK3)가 하이 레벨 전압으로 인가된다. 제1 클록 신호(SCLK1)에 의해 제4 트랜지스터(M14)가 턴 온되고, 로우 레벨 전압의 제1 클록 신호(SCLK1)가 제1 노드(QB[1])전달된다. 제1 노드(QB[1])의 로우 레벨 전압에 의해 제1 트랜지스터(M11)가 턴 온된다. 턴 온된 제1 트랜지스터(M11)를 통해 전원전압(VGH)이 출력단(OUT)으로 전달된다. 즉, 출력단(OUT)으로 하이 레벨 전압의 주사 신호(S[1])가 출력된다. 제3 클록 신호(SCLK3)가 하이 레벨 전압으로 바뀜에 따라 제2 트랜지스터(M12)의 게이트-소스 간의 커플링에 의해 제2 노드(Q[1])의 전압은 로우 레벨 전압보다 더욱 하강한 전압에서 로우 레벨 전압으로 상승한다.
t16~t17 구간에서, 제1 클록 신호(SCLK1) 및 제2 클록 신호(SCLK2)가 논리 로 레벨 전압으로 인가되고, 주사 시작 신호(SSP) 및 제3 클록 신호(SCLK3)가 하이 레벨 전압으로 인가된다. 제1 클록 신호(SCLK1)에 의해 제4 트랜지스터(M14)가 턴 온되고, 로우 레벨 전압의 제1 클록 신호(SCLK1)가 제1 노드(QB[1])에 전달된다. 제1 노드(QB[1])의 로우 레벨 전압에 의해 제1 트랜지스터(M11)가 턴 온된다. 턴 온된 제1 트랜지스터(M11)를 통해 전원전압(VGH)이 출력단(OUT)으로 전달된다. 즉, 출력단(OUT)을 통해 하이 레벨 전압의 주사 신호(S[1])가 출력된다. 제2 클록 신호(SCLK2)에 의해 제3 트랜지스터(M13)가 턴 온되고 하이 레벨 전압의 주사 시작 신호(SSP)가 제2 노드(Q[1])에 전달된다. 제2 노드(Q[1])의 전압은 하이 레벨 전압이 된다. 제1 노드(QB[1])는 로우 레벨 전압으로 초기화되고, 제2 노드(Q[1])는 하이 레벨 전압으로 초기화된다.
t17~t18 구간에서, 제2 클록 신호(SCLK2) 및 제3 클록 신호(SCLK3)가 로우 레벨 전압으로 인가되고, 주사 시작 신호(SSP) 및 제1 클록 신호(SCLK1)가 하이 레벨 전압으로 인가된다. 하이 레벨 전압의 신호에 의해 제4 트랜지스터(M14) 및 제5 트랜지스터(M15)가 턴 오프되고, 제1 노드(QB[1])는 플로팅 상태가 되어 제1 노드(QB[1])의 전압은 로우 레벨 전압을 유지한다. 따라서, 제1 트랜지스터(M11) 및 제8 트랜지스터(M18)는 턴 온된 상태를 유지하고 출력단(OUT)으로 전원전압(VGH)이 지속적으로 전달된다. 즉, 출력단(OUT)을 통해 하이 레벨 전압의 주사 신호(S[1])가 지속적으로 출력된다. 제3 클록 신호(SCLK3)가 로우 레벨 전압으로 인가됨에 따라 제2 트랜지스터(M12)의 게이트-소스 간의 커플링에 의해 제2 노드(Q[1])의 전압이 흔들릴 수 있다. 그러나, 제3 클록 신호(SCLK3)에 의해 제7 트랜지스터(M17)가 턴 온되므로, 제7 트랜지스터(M17) 및 제8 트랜지스터(M18)를 통해 출력단(OUT)의 하이 레벨 전압이 제2 노드(Q[1])에 전달되어 제2 노드(Q[1])의 전압이 흔들리는 것을 방지한다.
두 번째 주사 구동 블록(210_2)의 입력 신호 입력단(IN)에는 첫 번째 주사 구동 블록(210_1)의 입력 신호 입력단(IN)에 입력되는 신호(SSP)보다 1/2 듀티 시프트된 신호(S[1])가 입력된다. 그리고, 두 번째 주사 구동 블록(210_2)에 입력되는 클록 신호(SCLK2, SCLK3, SCLK4)는 첫 번째 주사 구동 블록(210_1)에 입력되는 클록 신호(SCLK1, SCLK2, SCLK3)보다 1/2 듀티 시프트된 클록 신호이다. 따라서, 두 번째 주사 구동 블록(210_2)은 첫 번째 주사 구동 블록(210_1)보다 1/2 듀티 만큼 지연하여 로우 레벨 전압의 주사 신호(S[2])를 출력한다. 마찬가지로, 세 번째 주사 구동 블록(210_3)은 두 번째 주사 구동 블록(210_2)보다 1/2 듀티 만큼 지연하여 로우 레벨 전압의 주사 신호(S[3])를 출력한다. 이러한 방식으로 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 순차적으로 로우 레벨 전압의 주사 신호(S[1], S[2], S[3], S[4], ...)를 출력한다.
도 5는 본 발명의 일 실시예에 따른 주사 구동 장치의 리페어 방법을 설명하기 위한 예시도이다.
도 2 내지 5를 참조하면, 도 4의 t13~t14 구간에서 출력단(OUT)으로 로우 레벨 전압의 제3 클록 신호(SCLK3)가 전달될 때, 제2 트랜지스터(M12)는 게이트-소스 간의 커플링으로 제2 노드(Q[1])의 전압을 로우 레벨 전압보다 더욱 하강시켜 턴 온된 상태를 유지한다. 이러한 구동을 위해서, 제2 트랜지스터(M12)는 게이트-소스 간의 커플링이 충분히 이루어질 수 있도록 주사 구동 블록에서 상대적으로 넓은 면적을 차지하도록 구성된다. 제2 트랜지스터(M12)가 주사 구동 블록에서 상대적으로 넓은 면적을 차지하도록 구성됨에 따라, 주사 구동 장치(200)의 생산 공정에서 제2 트랜지스터(M12)의 불량이 발생하게 쉽다.
생산 공정상에서 제2 트랜지스터는 제2 노드(Q)의 전압에 따라 제3 클록 신호 입력단(CLK3)에 입력되는 클록 신호를 출력단(OUT)에 전달하도록 형성된다. 그리고 제9 트랜지스터(M19)는 차단(X)되어 형성된다.
제2 트랜지스터(M12)의 불량이 발생하게 되면, 주사 구동 블록은 정상적으로 주사 신호를 출력할 수 없다. 이에 따라, 표시장치의 라인 불량(line defect)을 유발하게 된다.
주사 구동 장치(200)의 생산 공정에서 주사 구동 장치(200)의 테스트를 통해 제2 트랜지스터(M12)의 불량이 발생한 주사 구동 블록을 검출할 수 있다. 제2 트랜지스터(M12)의 불량이 발생하면, 주사 구동 블록은 다음과 같이 리페이(repair)될 수 있다.
도 5에 도시한 바와 같이, 불량이 발생한 제2 트랜지스터(M12)의 게이트 전극, 일 전극 및 타 전극을 차단(X)시킨다. 그리고 제9 트랜지스터(M19)의 게이트 전극을 제2 노드(Q)에 연결시키고, 제9 트랜지스터(M19)의 일 전극을 제3 클록 신호 입력단(CLK3)에 연결시키고, 제9 트랜지스터(M19)의 타 전극을 출력단(OUT)에 연결시킨다. 제9 트랜지스터(M19)의 게이트 전극, 일 전극 및 타 전극은 CVD(chemical vapor deposition) 와이어링 방법으로 연결할 수 있다. 즉, 제2 트랜지스터(M12)가 차단되고, 제9 트랜지스터(M19)가 제2 노드(Q)의 전압에 따라 제3 클록 신호 입력단(CLK3)에 입력되는 클록 신호를 출력단(OUT)에 전달하도록 연결된다.
제2 트랜지스터(M12)를 차단(X)시키고 제9 트랜지스터(M19)를 연결시키면, 제9 트랜지스터(M19)가 제2 트랜지스터(M12)와 동일하게 동작하게 되고, 불량이 발생한 주사 구동 블록이 정상적으로 동작하게 된다.
즉, 제2 트랜지스터(M12)를 차단(X)되고 제9 트랜지스터(M19)가 연결된 주사 구동 블록을 포함하는 주사 구동 장치는 도 4에서 설명한 타이밍도에 따라 구동된다.
이와 같이, 제9 트랜지스터(M19)는 제2 트랜지스터(M12)의 불량에 대비하여 제2 트랜지스터(M12)를 대체할 수 있는 더미 트랜지스터가 된다. 기존에는 복수의 주사 구동 블록 중 어느 하나의 제2 트랜지스터(M12)에 불량이 발생하는 경우에 주사 구동 장치 전체를 파기하여야 했으나, 제안하는 주사 구동 장치(200)는 제9 트랜지스터(M19)를 이용하여 불량이 발생한 제2 트랜지스터(M12)를 대체할 수 있으므로, 생산 공정상에서의 수율을 향상시킬 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 신호 제어부
200 : 주사 구동 장치
210 : 주사 구동 블록
300 : 데이터 구동부
500 : 표시부

Claims (11)

  1. 순차적으로 배열되는 복수의 주사 구동 블록을 포함하고,
    상기 복수의 주사 구동 블록 각각은,
    제1 클록 신호 입력단에 입력되는 클록 신호가 전달되는 제1 노드;
    제2 클록 신호 입력단에 입력되는 클록 신호에 따라 입력 신호가 전달되는 제2 노드;
    상기 제1 노드의 전압에 따라 전원전압을 출력단에 전달하는 제1 트랜지스터;
    상기 제2 노드의 전압에 따라 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 형성된 제2 트랜지스터;
    상기 제2 노드의 전압에 따라 상기 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 형성된 더미 트랜지스터;
    상기 제3 클록 신호 입력단에 연결되어 있는 게이트 전극 및 상기 제2 노드에 연결되어 있는 일 전극을 포함하는 제7 트랜지스터; 및
    상기 제1 노드에 연결되어 있는 게이트 전극, 상기 제7 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 출력단에 연결되어 있는 타 전극을 포함하는 제8 트랜지스터를 포함하고,
    상기 제2 트랜지스터 및 상기 더미 트랜지스터 중 어느 하나는 차단되어 있는 주사 구동 장치.
  2. 제1 항에 있어서,
    생산 공정상에서 상기 더미 트랜지스터는 차단되어 형성되고, 상기 제2 트랜지스터가 상기 제2 노드의 전압에 따라 상기 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 연결된 주사 구동 장치.
  3. 제2 항에 있어서,
    상기 제2 트랜지스터의 불량 발생시에 상기 제2 트랜지스터가 차단되고, 상기 더미 트랜지스터가 상기 제2 노드의 전압에 따라 상기 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 연결된 주사 구동 장치.
  4. 제1 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제2 노드에 연결되어 있는 일 전극 및 상기 출력단에 연결되어 있는 타 전극을 포함하는 제1 커패시터를 더 포함하는 주사 구동 장치.
  5. 제4 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 전원전압에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제2 커패시터를 더 포함하는 주사 구동 장치.
  6. 제5 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제2 클록 신호 입력단에 연결되는 있는 게이트 전극, 상기 입력 신호가 인가되는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터를 더 포함하는 주사 구동 장치.
  7. 제6 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 제1 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제4 트랜지스터를 더 포함하는 주사 구동 장치.
  8. 제7 항에 있어서,
    상기 복수의 주사 구동 블록 각각은,
    상기 입력 신호가 인가되는 게이트 전극, 상기 제1 클록 신호 입력단에 연결되어 있는 일 전극을 포함하는 제5 트랜지스터; 및
    상기 제2 클록 신호 입력단에 연결되어 있는 게이트 전극, 상기 제5 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제6 트랜지스터를 더 포함하는 주사 구동 장치.
  9. 삭제
  10. 제8 항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제4 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터, 상기 제7 트랜지스터, 상기 제8 트랜지스터 및 상기 더미 트랜지스터 중 적어도 어느 하나는 산화물 박막 트랜지스터인 주사 구동 장치.
  11. 제1 클록 신호 입력단에 입력되는 클록 신호가 전달되는 제1 노드, 제2 클록 신호 입력단에 입력되는 클록 신호에 따라 입력 신호가 전달되는 제2 노드, 및 상기 제1 노드의 전압에 따라 전원전압을 출력단에 전달하는 제1 트랜지스터를 포함하는 주사 구동 블록을 복수개 포함하는 주사 구동 장치의 리페어 방법에 있어서,
    상기 제2 노드의 전압에 따라 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 제2 트랜지스터를 형성하는 단계;
    상기 제2 노드의 전압에 따라 상기 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하는 더미 트랜지스터를 차단시켜 형성하는 단계;
    상기 제3 클록 신호 입력단에 연결되어 있는 게이트 전극 및 상기 제2 노드에 연결되어 있는 일 전극을 포함하는 제7 트랜지스터를 형성하는 단계;
    상기 제1 노드에 연결되어 있는 게이트 전극, 상기 제7 트랜지스터의 타 전극에 연결되어 있는 일 전극 및 상기 출력단에 연결되어 있는 타 전극을 포함하는 제8 트랜지스터를 형성하는 단계; 및
    상기 제2 트랜지스터의 불량 발생시에 상기 제2 트랜지스터를 차단시키고, 상기 더미 트랜지스터가 상기 제2 노드의 전압에 따라 상기 제3 클록 신호 입력단에 입력되는 클록 신호를 상기 출력단에 전달하도록 상기 더미 트랜지스터를 연결시키는 단계를 포함하는 주사 구동 장치의 리페어 방법.
KR1020120119215A 2012-10-25 2012-10-25 주사 구동 장치 및 그 리페어 방법 KR101975864B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120119215A KR101975864B1 (ko) 2012-10-25 2012-10-25 주사 구동 장치 및 그 리페어 방법
US13/802,347 US8963821B2 (en) 2012-10-25 2013-03-13 Scan driving device and repair method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120119215A KR101975864B1 (ko) 2012-10-25 2012-10-25 주사 구동 장치 및 그 리페어 방법

Publications (2)

Publication Number Publication Date
KR20140052733A KR20140052733A (ko) 2014-05-07
KR101975864B1 true KR101975864B1 (ko) 2019-05-08

Family

ID=50546600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120119215A KR101975864B1 (ko) 2012-10-25 2012-10-25 주사 구동 장치 및 그 리페어 방법

Country Status (2)

Country Link
US (1) US8963821B2 (ko)
KR (1) KR101975864B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102409970B1 (ko) 2015-11-18 2022-06-17 삼성디스플레이 주식회사 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치
KR102508450B1 (ko) * 2018-05-08 2023-03-10 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
KR102554711B1 (ko) * 2018-08-07 2023-07-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 리페어 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805538B1 (ko) * 2006-09-12 2008-02-20 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196025B1 (ko) 1996-08-10 1999-07-01 전주범 에이엠에이 화상표시소자
GB9705417D0 (en) * 1997-03-15 1997-04-30 Sharp Kk Fault tolerant circuit arrangements
WO2003104879A2 (en) * 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
KR100685814B1 (ko) 2005-02-18 2007-02-22 삼성에스디아이 주식회사 스캔 드라이버 및 이를 구비한 평판 표시 장치
KR20070079615A (ko) 2006-02-03 2007-08-08 삼성전자주식회사 액정표시장치 및 이의 리페어 방법
KR100776511B1 (ko) * 2006-04-18 2007-11-16 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
KR101605391B1 (ko) * 2009-03-05 2016-03-23 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
JP5436335B2 (ja) * 2010-05-25 2014-03-05 三菱電機株式会社 走査線駆動回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805538B1 (ko) * 2006-09-12 2008-02-20 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치

Also Published As

Publication number Publication date
US20140118236A1 (en) 2014-05-01
KR20140052733A (ko) 2014-05-07
US8963821B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
US8102962B2 (en) Bidrectional shifter register and method of driving same
KR101917765B1 (ko) 표시장치를 위한 주사 구동 장치 및 그 구동 방법
JP6795882B2 (ja) 有機電界発光表示装置
CN108461065B (zh) 级电路及使用级电路的扫描驱动器
US9318055B2 (en) Stage circuit and organic light emitting display including the same
KR101990568B1 (ko) 주사 구동 장치 및 이를 이용한 유기발광표시장치
US10068542B2 (en) Gate driver on array circuit and liquid crystal display using the same
KR101678214B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
CN107274842A (zh) 显示设备
US9478171B2 (en) Display device and method for operating the display device
KR101878374B1 (ko) 주사 구동 장치 및 그 구동 방법
KR20140020484A (ko) 주사 구동 장치 및 그 구동 방법
KR101879779B1 (ko) 표시 장치, 표시 장치의 검사 방법 및 표시 장치의 구동 방법
TWI612512B (zh) 電路級及使用該電路級之有機發光顯示裝置
KR20170045441A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20140133051A (ko) 표시장치, 주사 구동 장치 및 그 구동 방법
KR101891651B1 (ko) 주사 구동 장치 및 그 구동 방법
KR20130055253A (ko) 주사 구동 장치 및 그 구동 방법
US11670236B2 (en) Gate driver and display device including the same
KR101975864B1 (ko) 주사 구동 장치 및 그 리페어 방법
KR101903567B1 (ko) 주사 구동 장치 및 그 구동 방법
KR20170019022A (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
KR20150078587A (ko) 쉬프트 레지스터 및 그 제조방법, 그리고 쉬프트 레지스터를 이용한 영상 표시장치
KR102565388B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR101914734B1 (ko) 주사 구동 장치, 주사 구동 장치의 구동 방법, 및 주사 구동 장치의 불량 해결 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant