KR102565388B1

KR102565388B1 - 스캔 구동부 및 이를 포함하는 표시 장치

Info

Publication number: KR102565388B1
Application number: KR1020180065551A
Authority: KR
Inventors: 정보용; 김동우; 김연경; 채종철
Original assignee: 삼성디스플레이 주식회사
Priority date: 2018-06-07
Filing date: 2018-06-07
Publication date: 2023-08-10
Also published as: US20190378462A1; US10937371B2; KR20190139356A

Abstract

스캔 구동부의 각 회로 스테이지는 제1 클럭 신호에 응답하여 제1 노드의 신호를 제2 노드에 전달하는 제1 입력부, 상기 제1 클럭 신호와 다른 제2 클럭 신호에 응답하여 캐리 신호를 상기 제1 노드에 전달하는 제2 입력부, 상기 제2 클럭 신호에 응답하여 상기 제2 노드를 제1 레벨의 제1 구동 전압으로 유지하는 유지부, 상기 제2 노드의 신호에 응답하여 상기 제1 및 제2 클럭 신호와 다른 제3 클럭 신호를 출력 단자에 전달하는 제1 출력부, 제3 노드의 신호에 응답하여 제1 클럭 신호를 상기 출력 단자로 전달하는 제2 출력부 및 상기 제3 클럭 신호에 응답하여 상기 제2 출력부의 턴-오프를 제어하는 동시 구동부를 포함한다.

Description

스캔 구동부 및 이를 포함하는 표시 장치{SCAN DRIVER AND DISPLAY DEVICE HAVING THE SAME}

본 발명은 스캔 구동부 및 이를 포함하는 표시 장치에 관한 것으로서, 보다 상세하게는 동시 및 순차 구동이 가능한 스캔 구동부 및 이를 포함하는 표시 장치에 관한 것이다.

최근, 전자 기기의 표시 장치로서 유기 발광 표시 장치가 많이 이용되고 있다.

상기 유기 발광 표시 장치는 복수의 화소들을 포함하고, 각 화소는 유기 발광 다이오드와 상기 유기 발광 다이오드를 구동하는 화소 회로를 포함한다. 상기 화소 회로는 복수의 트랜지스터들 및 복수의 커패시터를 포함한다.

상기 유기 발광 표시 장치는 상기 복수의 화소 회로들을 구동하는 스캔 라인 별로 구동하기 위한 스캔 구동부를 포함한다. 상기 스캔 구동부는 표시 패널에 포함된 화소들에 대해 복수의 스캔 라인들에 순차적으로 스캔 신호를 제공한다.

본 발명의 일 목적은 순차 및 동시 구동이 가능한 스캔 구동부를 제공하는 것이다.

본 발명의 다른 목적은 상기 스캔 구동부를 포함하는 표시 장치를 제공하는 것이다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스캔 구동부는 복수의 스캔 신호들을 생성하고, 종속적으로 연결된 복수의 회로 스테이지들을 포함하고, 각 회로 스테이지는 제1 클럭 신호에 응답하여 제1 노드의 신호를 제2 노드에 전달하는 제1 입력부, 상기 제1 클럭 신호와 다른 제2 클럭 신호에 응답하여 캐리 신호를 상기 제1 노드에 전달하는 제2 입력부, 상기 제2 클럭 신호에 응답하여 상기 제2 노드를 제1 레벨의 제1 구동 전압으로 유지하는 유지부, 상기 제2 노드의 신호에 응답하여 상기 제1 및 제2 클럭 신호와 다른 제3 클럭 신호를 출력 단자에 출력하는 제1 출력부, 제3 노드의 신호에 응답하여 제1 클럭 신호를 상기 출력 단자로 출력하는 제2 출력부 및 상기 제3 클럭 신호에 응답하여 상기 제2 출력부의 턴-오프를 제어하는 동시 구동부를 포함한다.

일 실시예에서, 상기 제3 클럭 신호는 동시 구동 구간에서는 제1 레벨을 갖고, 순차 구동 구간에는 제2 레벨을 가지며, 상기 동시 구동 구간에 상기 동시 구동부는 상기 제1 레벨의 제3 클럭 신호에 응답하여 상기 제3 노드에 제2 레벨의 제2 구동 전압을 인가하여 상기 제2 출력부를 턴-오프 시킬 수 있다.

일 실시예에서, 상기 동시 구동부는 제3 클럭 신호를 수신하는 제어 전극, 제2 구동 전압을 수신하는 제1 전극 및 상기 제3 노드에 연결된 제2 전극을 포함하는 제9 트랜지스터를 포함할 수 있다.

일 실시예에서, 상기 동시 구동부는 제3 클럭 신호를 수신하는 제어 전극, 제2 구동 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제9 트랜지스터를 포함할 수 있다.

일 실시예에서, 상기 유지부는 제2 클럭 신호를 수신하는 제어 전극, 상기 제1 구동 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제7 트랜지스터를 포함할 수 있다.

일 실시예에서, 상기 유지부는 제7 트랜지스터를 포함하고, 상기 제7 트랜지스터의 제어 전극 및 제1 전극은 상기 제2 클럭 신호를 수신하고, 상기 제7 트랜지스터의 제2 전극은 상기 제2 노드에 연결될 수 있다.

일 실시예에서, 상기 제1 노드의 신호에 응답하여 상기 제2 클럭 신호를 상기 제2 노드에 전달하는 제1 출력 제어부 및 상기 제1 구동 전압에 응답하여 상기 제1 노드의 신호를 상기 제3 노드에 전달하는 제2 출력 제어부를 더 포함할 수 있다.

일 실시예에서, 상기 제1 입력부는 제1 클럭 신호를 수신하는 연결된 제어 전극, 제1 노드에 연결된 제1 전극 및 상기 제1 출력부에 연결된 제2 전극을 포함하는 제4 트랜지스터를 포함하고, 상기 제2 입력부는 제2 클럭 신호를 수신하는 제어 전극, 캐리 신호를 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터를 포함할 수 있다.

일 실시예에서, 상기 제1 출력부는 제1 트랜지스터, 제1 커패시터 및 제5 트랜지스터를 포함하고, 상기 제1 트랜지스터는 제2 노드에 연결된 제어 전극, 상기 제3 클럭 신호를 수신하는 제1 전극 및 출력 단자에 연결된 제2 전극을 포함하고, 상기 제1 커패시터는 상기 제3 클럭 신호를 수신하는 제1 전극과 상기 제2 노드에 연결된 제2 전극을 포함하고, 상기 제5 트랜지스터는 상기 제2 노드에 연결된 제어 전극, 제3 클럭 신호를 수신하는 제1 전극 및 상기 제4 트랜지스터의 제2 전극에 연결된 제2 전극을 포함할 수 있다.

일 실시예에서, 상기 제2 출력부는 제2 트랜지스터 및 제2 커패시터를 포함하고, 상기 제2 트랜지스터는 상기 제3 노드에 연결된 제어 전극, 상기 제1 클럭 신호를 수신하는 제1 전극 및 출력 단자에 연결된 제2 전극을 포함하고, 상기 제2 커패시터는 상기 출력 단자에 연결된 제1 전극 및 상기 제3 노드에 연결된 제2 전극을 포함할 수 있다.

상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 스캔 라인과 데이터 라인에 연결된 스위칭 트랜지스터, 상기 스위칭 트랜지스터에 연결된 발광 제어 트랜지스터 및 상기 발광 제어 트랜지스터에 연결된 유기 발광 다이오드를 포함하는 화소를 포함하는 표시 패널, 제1 클럭 신호, 상기 제1 클럭 신호와 다른 제2 클럭 신호 및 상기 제1 및 제2 클럭 신호들과 다른 제3 클럭 신호를 생성하는 타이밍 컨트롤러, 상기 제1, 제2 및 제3 클럭 신호에 기초하여 복수의 스캔 신호들을 생성하고, 동시 구동 구간에 상기 복수의 스캔 신호들을 동시에 출력하고 순차 구동 구간에 상기 복수의 스캔 신호들을 순차적으로 출력하는 스캔 구동부를 포함하고, 상기 스캔 구동부는 종속적으로 연결된 복수의 회로 스테이지들을 포함하고, 각 회로 스테이지는 제1 클럭 신호에 응답하여 제1 노드의 신호를 제2 노드에 전달하는 제1 입력부, 상기 제1 클럭 신호와 다른 제2 클럭 신호에 응답하여 캐리 신호를 상기 제1 노드에 전달하는 제2 입력부, 상기 제2 클럭 신호에 응답하여 상기 제2 노드를 제1 레벨의 제1 구동 전압으로 유지하는 유지부, 상기 제2 노드의 신호에 응답하여 상기 제1 및 제2 클럭 신호와 다른 제3 클럭 신호를 출력 단자에 출력하는 제1 출력부, 제3 노드의 신호에 응답하여 제1 클럭 신호를 상기 출력 단자로 출력하는 제2 출력부 및 상기 제3 클럭 신호에 응답하여 상기 제2 출력부의 턴-오프를 제어하는 동시 구동부를 포함한다.

일 실시예에서, 상기 회로 스테이지는 상기 제1 노드의 신호에 응답하여 상기 제2 클럭 신호를 상기 제2 노드에 전달하는 제1 출력 제어부 및 상기 제1 구동 전압에 응답하여 상기 제1 노드의 신호를 상기 제3 노드에 전달하는 제2 출력 제어부를 더 포함할 수 있다.

상기와 같은 본 발명의 실시예들에 따른 스캔 구동부 및 이를 포함하는 표시 장치에 따르면, 스캔 구동부의 회로 스테이지는 동시 구동부를 포함한다. 따라서 스캔 구동부는 설정된 동시 구동 구간 동안 복수의 스캔 신호를 복수의 스캔 라인들에 동시에 출력할 수 있다. 또한 스캔 구동부는 설정된 순차 구동 구간 동안 복수의 스캔 신호를 복수의 스캔 라인들에 순차적으로 출력할 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1에 도시된 화소의 등가 회로도이다.
도 3은 도 1에 도시된 스캔 구동부에 대한 블록도이다.
도 4는 도 3에 도시된 회로 스테이지에 대한 회로도이다.
도 5는 도 4에 도시된 회로 스테이지의 구동 방법을 설명하기 위한 파형도이다.
도 6은 본 발명의 일 실시예에 따른 회로 스테이지에 대한 회로도이다.
도 7은 본 발명의 일 실시예에 따른 회로 스테이지에 대한 회로도이다.
도 8은 본 발명의 일 실시예에 따른 회로 스테이지에 대한 회로도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(110), 타이밍 컨트롤러(120), 데이터 구동부(130), 스캔 구동부(140) 및 발광 구동부(150)를 포함한다.

상기 표시 패널(110)은 복수의 화소들(P), 복수의 스캔 라인들(S1,.., SN), 복수의 데이터 라인들(D1,.., DM) 및 복수의 발광 제어 라인들(E1,.., EN)을 포함한다(N 및 M 은 자연수).

상기 화소들(P)은 복수의 화소 행들과 복수의 화소 열들을 포함하는 매트릭스 형태로 배열될 수 있다. 각 화소(P)는 스캔 라인, 데이터 라인 및 발광 제어 라인과 연결된다.

상기 데이터 라인들(D1,.., DM)은 상기 열 방향(CD)으로 연장되고 상기 행 방향(RD)으로 배열될 수 있다. 상기 데이터 라인들(D1,.., DM)은 상기 데이터 구동부(130)에 연결되어 상기 화소(P)에 데이터 전압들을 전달한다.

상기 스캔 라인들(S1,.., SN)은 행 방향(RD)으로 연장되고 열 방향(CD)으로 배열될 수 있다. 상기 스캔 라인들(S1,.., SN)은 상기 스캔 구동부(140)와 연결되어 화소들(P)에 스캔 신호를 전달한다.

상기 발광 제어 라인들(E1,.., EN)은 상기 행 방향(RD)으로 연장되고 열 방향(CD)으로 배열될 수 있다. 상기 발광 제어 라인들(E1,.., EN)은 상기 발광 구동부(150)에 연결되어 상기 화소(P)에 발광 제어 신호를 전달한다.

또한, 상기 화소들(P)은 제1 발광 전원 전압(ELVDD) 및 제2 발광 전원 전압(ELVSS)을 수신한다.

상기 화소들(P) 각각은 상기 스캔 신호에 응답하여 데이터 전압을 수신하고, 상기 제1 및 제2 발광 전원 전압들(ELVDD, ELVSS)을 이용하여 상기 데이터 전압에 대응하는 휘도의 광을 발생한다.

상기 타이밍 컨트롤러(120)는 외부 장치로부터 영상 신호(DATA1) 및 제어 신호(CONT)를 수신한다. 상기 영상 신호(DATA1)는 레드, 그린 및 블루 데이터를 포함할 수 있다. 상기 제어 신호(CONT)는 수평 동기 신호(Hsync), 수평 동기 신호(Vsync), 메인 클럭 신호(MCLK) 등을 포함할 수 있다.

상기 타이밍 컨트롤러(120)는 상기 영상 신호(DATA1)를 상기 표시 패널(110)의 화소 구조 및 해상도 등과 같은 사양에 대응하여 변환된 영상 데이터(DATA2)를 출력한다.

상기 타이밍 컨트롤러(120)는 상기 제어 신호(CONT)에 기초하여 상기 데이터 구동부(130)를 구동하기 위한 제1 제어 신호(CONT1), 상기 스캔 구동부(140)를 구동하기 위한 제2 제어 신호(CONT2) 및 상기 발광 구동부(150)를 구동하기 위한 제3 제어 신호(CONT3)를 생성한다.

상기 데이터 구동부(130)는 상기 제1 제어 신호(CONT1)에 응답하여 영상 데이터(DATA2)를 데이터 전압으로 변환하고, 상기 데이터 전압을 상기 데이터 라인들(D1,.., DM)에 출력한다.

상기 스캔 구동부(140)는 상기 표시 장치의 구동 방법에 따른 상기 제2 제어 신호(CONT2)에 응답하여 복수의 스캔 신호들을 생성한다.

상기 제2 제어 신호(CONT2)는 개시 신호(SP), 제2 클럭 신호(CLK2), 제1 클럭 신호(CLK1) 및 제3 클럭 신호(GCK)를 포함할 수 있다.

상기 스캔 구동부(140)는 상기 제2 제어 신호(CONT2)에 따라서 상기 제1 레벨의 스캔 신호들(S1,.., SN)을 상기 스캔 라인들에 동시에 출력할 수 있다. 또는 상기 제1 레벨의 스캔 신호들(S1,.., SN)을 상기 스캔 라인들에 스캔 방향인 행 방향(CD)을 따라서 순차적으로 출력할 수 있다.

본 실시예에서는 상기 스캔 구동부(140)는 설정된 동시 구동 구간에는 제1 레벨의 스캔 신호들(S1,.., SN)을 상기 스캔 라인들에 동시에 출력하고, 설정된 순차 구동 구간에는 제1 레벨의 스캔 신호들(S1,.., SN)을 상기 스캔 라인들에 스캔 방향인 행 방향(CD)을 따라서 순차적으로 출력할 수 있다.

상기 발광 구동부(150)는 상기 표시 장치의 구동 방법에 따른 상기 제3 제어 신호(CONT3)에 응답하여 복수의 발광 제어 신호들을 생성한다.

상기 발광 구동부(150)는 상기 제3 제어 신호(CONT3)에 따라서 제1 레벨의 발광 제어 신호를 상기 발광 제어 라인들(E1,.., EN)에 동시에 출력하거나, 상기 발광 제어 라인들(E1,.., EN)에 스캔 방향인 행 방향(CD)을 따라서 순차적으로 출력하거나, 또는 동시 구동 구간에는 제1 레벨의 발광 제어 신호를 상기 발광 제어 라인들(E1,.., EN)에 동시에 출력하고 순차 구동 구간에는 제1 레벨의 발광 제어 신호를 상기 발광 제어 라인들(E1,.., EN)에 순차적으로 출력할 수 있다.

도 2는 도 1에 도시된 화소의 회로도이다.

도 1 및 도 2를 참조하면, 예를 들면, 상기 화소(P)에 대응하는 화소 회로는 유기 발광 다이오드(Organic Light Emitting Diode: OLED), 구동 트랜지스터(T1), 커패시터(CST), 스위칭 트랜지스터(T2), 및 발광 제어 트랜지스터(T3)를 포함할 수 있다.

상기 구동 트랜지스터(T1)는 상기 스위칭 트랜지스터(T2)와 연결된 제어 전극, 상기 제1 발광 전원 전압(ELVDD)을 수신하는 제1 전극 및 상기 발광 제어 트랜지스터(T3)와 연결된 제2 전극을 포함한다.

상기 커패시터(CST)는 상기 제1 발광 전원 전압(ELVDD)을 수신하는 제1 전극과 상기 구동 트랜지스터(T1)의 제어 전극에 연결된 제2 전극을 포함한다.

상기 스위칭 트랜지스터(T2)는 스캔 신호(S)를 수신하는 제어 전극, 데이터 전압(D)을 수신하는 제1 전극 및 상기 구동 트랜지스터(T1)의 제어 전극에 연결된 제2 전극을 포함한다.

상기 발광 제어 트랜지스터(T3)는 발광 제어 신호(EM)를 수신하는 제어 전극, 상기 구동 트랜지스터(T1)의 제2 전극과 연결된 제1 전극 및 상기 유기 발광 다이오드(OLED)에 연결된 제2 전극을 포함한다.

상기 유기 발광 다이오드(OLED)는 상기 발광 제어 트랜지스터(T3)에 연결된 제1 전극과 상기 제2 발광 전원 전압(ELVSS)을 수신하는 제2 전극을 포함한다.

상기 발광 제어 트랜지스터(T3)가 턴-온 되면 상기 구동 트랜지스터(T1)에 흐르는 전류(I)가 상기 유기 발광 다이오드(OLED)에 인가되고, 상기 유기 발광 다이오드(OLED)가 발광한다.

상기 화소 회로는 도 2의 화소 회로에 한정하지 않으며, 다양한 회로로 구현될 수 있다.

도 3은 도 1에 도시된 스캔 구동부에 대한 블록도이다.

도 1 및 도 3을 참조하면, 상기 스캔 구동부(140)는 서로 종속적으로 연결되어 복수의 스캔 신호들(S1, S2,.., Sn,.., SN)을 출력하는 복수의 회로 스테이지들(CS1,.., CSn,.., CSN)을 포함한다.

본 실시예에 따르면, 상기 스캔 구동부(140)는 복수의 스캔 신호들(S1, S2,.., Sn,.., SN)을 동시에 출력할 수 있고 또한 순차적으로 출력할 수 있다.

상기 회로 스테이지들(CS1,.., CSn,.., CSN)은 캐리 신호, 제1 구동 전압(VGL), 제2 구동 전압(VGH), 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 제3 클럭 신호(GCK)를 수신한다.

상기 캐리 신호는 타이밍 컨트롤러(120)로부터 제공되는 개시 신호(SP)일 수 있고, 또는 이전 회로 스테이지로부터 출력되는 이전 스캔 신호이다.

예를 들면, 상기 제1 회로 스테이지(CS1)는 캐리 신호로 개시 신호(SP)를 수신하고, 상기 개시 신호(SP)에 응답하여 구동되어 제1 스캔 신호(S1)를 출력한다. 제2 회로 스테이지(CS2)는 이전 회로 스테이지인 제1 회로 스테이지(CS1)로부터 출력된 제1 스캔 신호(S1)를 캐리 신호로 수신하고, 상기 제1 스캔 신호(S1)에 응답하여 제2 스캔 신호(S2)을 출력한다.

상기 제1 구동 전압(VGL)은 제1 레벨을 갖고, 상기 제2 구동 전압(VGH)는 상기 제1 레벨 보다 높은 제2 레벨을 갖는다. 예를 들면, 상기 제1 구동 전압(VGL)은 로우 전압(L)을 가질 수 있고 상기 제2 구동 전압(VGH)은 하이 전압(H)을 가질 수 있다.

상기 제1 및 제2 구동 전압들(VGL, VGH)은 상기 회로 스테이지들(CS1,.., CSn,.., CSN)에 공통으로 제공된다.

상기 제1 클럭 신호(CLK1)는 제1 레벨과 상기 제1 레벨과 다른 제2 레벨을 갖는다. 예를 들면, 상기 제1 레벨은 로우 전압(L)이고 상기 제2 레벨은 하이 전압(H)일 수 있다.

상기 제1 클럭 신호(CLK1)는 동시 구동 구간에는 하이 전압을 갖는 직류 신호이고, 순차 구동 구간에는 하이 전압과 로우 전압으로 스윙하는 교류 신호이다. 예를 들면, 상기 제1 클럭 신호(CLK1)는 상기 회로 스테이지들(CS1,.., CSn,.., CSN) 중 짝수 번째 회로 스테이지로부터 출력되는 짝수 번째 스캔 신호의 출력 타이밍을 제어할 수 있다.

상기 제2 클럭 신호(CLK2)은 동시 구동 구간에는 하이 전압을 갖는 직류 신호이고, 순차 구동 구간에는 하이 전압과 로우 전압으로 스윙하는 교류 신호이다. 상기 제2 클럭 신호(CLK2)는 상기 제1 클럭 신호(CLK1)에 대해 반 주기만큼 지연 차이(1 수평 주기 1H)를 가질 수 있다. 예를 들면, 상기 제2 클럭 신호(CLK2)는 상기 회로 스테이지들(CS1,.., CSn,.., CSN) 중 홀수 번째 회로 스테이지로부터 출력되는 홀수 번째 스캔 신호의 출력 타이밍을 제어할 수 있다.

상기 제3 클럭 신호(GCK)는 상기 동시 구동 구간에는 로우 전압을 갖는 직류 신호이고, 상기 순차 구동 구간에는 하이 전압을 갖는 직류 신호이다. 상기 제3 클럭 신호(GCK)는 상기 회로 스테이지들(CS1,.., CSn,.., CSN)에 공통으로 제공된다.

본 실시예에 따르면, 상기 회로 스테이지들(CS1,.., CSn,.., CSN)은 상기 동시 구동 구간 내내 로우 전압을 갖는 상기 제1 내지 제N 스캔 신호들(S1, S2,.., Sn, .., SN)을 동시에 출력한다. 또한, 상기 회로 스테이지들(CS1,.., CSn,.., CSN)은 상기 순차 구동 구간의 각 해당하는 수평 구간에 로우 전압을 갖는 상기 제1 내지 제N 스캔 신호들(S1, S2,.., Sn, .., SN)을 순차적으로 출력한다.

도 4는 도 3에 도시된 제n 회로 스테이지에 대한 회로도이다.

도 3 및 도 4를 참조하면, 제n 회로 스테이지(CSn)는 입력 단자(IN), 제1 클럭 단자(CT1), 제2 클럭 단자(CT2), 제3 클럭 단자(CT3), 제1 구동 전압 단자(VT1), 제2 구동 전압 단자(VT2) 및 출력 단자(OT)를 포함한다.

상기 입력 단자(IN)는 캐리 신호를 수신한다. 상기 캐리 신호는 개시 신호 또는 이전 회로 스테이지로부터 출력된 이전 스캔 신호일 수 있다.

상기 제1 클럭 단자(CT1)는 제1 클럭 신호(CLK1)를 수신한다.

상기 제2 클럭 단자(CT2)는 상기 제1 클럭 신호로(CLK1)부터 지연된 제2 클럭 신호(CLK2)를 수신한다. 예를 들면, 상기 제2 클럭 신호(CLK2)는 상기 제1 클럭 신호(CLK1)부터 1 수평 주기(1H) 지연될 수 있다.

상기 제3 클럭 단자(CT3)는 상기 제3 클럭 신호(GCK)을 수신한다. 상기 제3 클럭 신호(GCK)는 동시 구동 구간에는 로우 전압을 갖고, 순차 구동 구간에는 하이 전압을 가질 수 있다. 상기 동시 구동 구간 및 상기 순차 구동 구간은 표시 장치의 구동 방법에 따라서 다양하게 설정될 수 있다.

상기 제1 구동 전압 단자(VT1)는 제1 구동 전압(VGL)를 수신한다. 상기 제1 구동 전압(VGL)은 로우 전압(L)을 가질 수 있다.

상기 제2 구동 전압 단자(VT2)는 제2 구동 전압(VGH)을 수신한다. 상기 제2 구동 전압(VGH)은 하이 전압(H)을 가질 수 있다.

상기 출력 단자(OT)는 출력 신호, 즉 제n 스캔 신호(SN)을 출력한다.

예를 들면, 제1 회로 스테이지(CS1)의 경우, 입력 단자(IN)는 캐리 신호로서 타이밍 컨트롤러(120)로부터 출력된 개시 신호(SP)를 수신한다. 제1 클럭 단자(CT1)는 제1 클럭 신호(CLK1)를 수신하고, 제2 클럭 단자(CT2)는 제2 클럭 신호(CLK2)를 수신하고, 제3 클럭 단자(CT3)는 제3 클럭 신호(GCK)를 수신한다. 제1 구동 전압 단자(VT1)는 제1 구동 전압(VGL)을 수신하고, 제2 구동 전압 단자(VT2)는 제2 구동 전압(VGH)를 수신하고, 출력 단자(OT)는 상기 제1 클럭 신호(CLK1)에 기초하여 제1 스캔 신호(S1)을 출력한다.

제2 회로 스테이지(CS2)의 경우, 입력 단자(IN)는 캐리 신호인 이전 회로 스테이지인 제1 회로 스테이지(CS1)로부터 출력된 제1 스캔 신호(S1)를 수신하고, 제1 클럭 단자(CT1)는 상기 제1 회로 스테이지(CS1)와 반대로 제2 클럭 신호(CLK2)를 수신하고, 제2 클럭 단자(CT2)는 상기 제1 회로 스테이지(CS1)와 반대로 제1 클럭 신호(CLK1)를 수신하고, 제3 클럭 단자(CT3)는 제3 클럭 신호(GCK)를 수신하고, 제1 구동 전압 단자(VT1)는 제1 구동 전압(VGL)을 수신하고, 제2 구동 전압 단자(VT2)는 제2 구동 전압(VGH)을 수신하고, 출력 단자(OT)는 상기 제2 클럭 신호(CLK2)에 기초하여 제2 스캔 신호(S2)을 출력한다.

이하에서는 제n 회로 스테이지(CSN)을 예로서 회로 스테이지를 설명한다.

상기 회로 스테이지에 포함된 트랜지스터들은 로우전압에 응답하여활성화되는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터일 수 있다. 이에 한정하지 않고, 상기 트랜지스터들은 로우전압에 반전된 하이전압에 응답하여 활성화되는 NMOS 트랜지스터일 수 있다.

상기 제n 회로 스테이지(CSn)는 입력 단자(IN)는 제n-1 스캔 신호(Sn-1)를 수신하고, 제1 클럭 단자(CT1)는 제1 클럭 신호(CLK1)를 수신하고, 제2 클럭 단자(CT2)는 제2 클럭 신호(CLK2)을 수신하고, 제3 클럭 단자(CT3)는 제3 클럭 신호(GCK)를 수신하고, 출력 단자(OT)는 제n 스캔 신호(SN)를 출력할 수 있다.

상기 제n 회로 스테이지(CSn)는 제1 입력부(141), 제2 입력부(142), 제1 출력 제어부(143), 제1 출력부(144), 제2 출력 제어부(145), 제2 출력부(146), 유지부(147) 및 동시 구동부(148)를 포함할 수 있다.

상기 제1 입력부(141)는 제1 클럭 단자(CT1)로부터 수신된 제1 클럭 신호(CLK1)에 응답하여 제1 노드(PQ 이하, PQ 노드)의 신호를 제2 노드(QB 이하, QB 노드)에 전달한다. 상기 제1 입력부(141)는 제4 트랜지스터(T4)를 포함한다. 상기 제4 트랜지스터(T4)는 제1 클럭 단자(CT1)에 연결된 제어 전극, PQ 노드(PQ)에 연결된 제1 전극 및 상기 제1 출력부(144)에 연결된 제2 전극을 포함한다.

상기 제2 입력부(142)는 제2 클럭 단자(CT2)로부터 수신된 상기 제2 클럭 신호(CLK2)에 응답하여 입력 단자(IN)로부터 수신된 제n-1 스캔 신호(Sn-1)를 PQ 노드(PQ)에 전달한다. 상기 제2 입력부(142)는 제3 트랜지스터(T3-1, T3-2)를 포함한다. 상기 제3 트랜지스터(T3-1, T3-2)는 제2 클럭 단자(CT2)에 연결된 제어 전극, 입력 단자(IN)에 연결된 제1 전극 및 상기 PQ 노드(PQ)에 연결된 제2 전극을 포함한다.

제1 출력 제어부(143)는 PQ 노드(PQ)의 신호에 응답하여 제2 클럭 단자(CT2)로부터 수신된 제2 클럭 신호(CLK2)를 상기 QB 노드(QB)에 전달한다. 상기 제1 출력 제어부(143)는 제6 트랜지스터(T6)를 포함한다. 상기 제6 트랜지스터(T6)는 상기 PQ 노드(PQ)에 연결된 제어 전극, 상기 제2 클럭 단자(CT2)에 연결된 제1 전극 및 상기 QB 노드(QB)에 연결된 제2 전극을 포함한다.

상기 제1 출력부(144)는 상기 QB 노드(QB)의 신호에 응답하여 상기 제3 클럭 단자(CT3)에 수신된 제3 클럭 신호(GCK)를 출력 단자(OT)에 전달한다.

상기 제1 출력부(144)는 제1 트랜지스터(T1), 제1 커패시터(CQB) 및 제5 트랜지스터(T5)를 포함한다.

상기 제1 트랜지스터(T1)는QB 노드(QB)에 연결된 제어 전극, 상기 제3 클럭 단자(CT3)에 연결된 제1 전극 및 출력 단자(OT)에 연결된 제2 전극을 포함한다. 상기 제1 커패시터(CQB)는 상기 제3 클럭 단자(CT3)에 연결된 제1 전극과 상기 QB 노드(QB)에 연결된 제2 전극을 포함한다. 상기 제5 트랜지스터(T5)는 상기 QB 노드(QB)에 연결된 제어 전극, 제3 클럭 단자(CT3)에 연결된 제1 전극 및 상기 제4 트랜지스터의 제2 전극에 연결된 제2 전극을 포함한다.

상기 제2 출력 제어부(145)는 제1 구동 전압 단자(VT1)로부터 수신된 제1 구동 전압(VGL)에 응답하여 PQ 노드(PQ)의 신호를 제3 노드(Q 이하, Q노드)에 전달한다. 상기 제2 출력 제어부(145)는 제8 트랜지스터(T8)를 포함한다. 상기 제8 트랜지스터(T8)는 제1 구동 전압 단자(VT1)에 연결된 제어 전극, 상기 PQ 노드(PQ)에 연결된 제1 전극 및 상기 Q 노드(Q)에 연결된 제2 전극을 포함한다.

상기 제2 출력부(146)는 상기 Q 노드(Q)의 신호에 응답하여 상기 제1클럭 단자(CT1)로부터 수신된 제1 클럭 신호(CLK1)를 출력 단자(OT)에 출력한다. 상기 제2 출력부(146)는 제2 트랜지스터(T2) 및 제2 커패시터(CQ)를 포함한다. 상기 제2 트랜지스터(T2)는 상기 Q 노드(Q)에 연결된 제어 전극, 상기 제1 클럭 단자(CT1)에 연결된 제1 전극 및 출력 단자(OT)에 연결된 제2 전극을 포함한다. 상기 제2 커패시터(CQ)는 상기 출력 단자(OT)에 연결된 제1 전극 및 상기 Q 노드(Q)에 연결된 제2 전극을 포함한다.

상기 유지부(147)는 제2 클럭 단자(CT2)로부터 수신된 제2 클럭 신호(CLK2)에 응답하여 제1 구동 전압 단자(VT1)로부터 수신된 제1 구동 전압(VGL)을 상기 QB 노드(QB)에 인가한다. 상기 유지부(147)는 제7 트랜지스터(T7)를 포함한다. 상기 제7 트랜지스터(T7)는 제2 클럭 단자(CT2)에 연결된 제어 전극, 상기 제1 구동 전압 단자(VT1)에 연결된 제1 전극 및 상기 QB 노드(QB)에 연결된 제2 전극을 포함한다.

상기 동시 구동부(148)는 상기 제3 클럭 신호(GCK)에 응답하여 제2 구동 전압 단자(VT2)로부터 수신된 제2 구동 전압(VGH)을 상기 Q 노드(Q)에 전달한다. 상기 동시 구동부(148)는 제9 트랜지스터(T9)를 포함한다. 상기 제9 트랜지스터(T9)는 제3 클럭 단자(CT3)에 연결된 제어 전극, 제2 구동 전압 단자(VT2)에 연결된 제1 전극 및 상기 Q 노드(Q)에 연결된 제2 전극을 포함한다.

도 5는 도 4에 도시된 회로 스테이지의 구동 방법을 설명하기 위한 파형도이다.

도 4 및 도 5를 참조하면, 상기 제n 회로 스테이지(CSn)는 타이밍 컨트롤러의 제어에 따라서 동시 구동 구간(T1) 및 순차 구동 구간(T2)으로 구동될 수 있다.

상기 동시 구동 구간(T1)에서, 상기 제1 클럭 신호(CLK1)는 하이 전압(H)을 갖고, 제2 클럭 신호(CLK2)는 하이 전압(H)을 갖고, 제3 클럭 신호(GCK)는 로우 전압(L)을 갖고, 상기 캐리 신호인 제n-1 스캔 신호(Sn-1)는 하이 전압(H)을 갖는다.

상기 제9 트랜지스터(T9)는 상기 제3 클럭 신호(GCK)의 로우 전압(L)에 응답하여 턴-온 된다. 상기 제9 트랜지스터(T9)가 턴-온 되면 하이 전압(H)인 상기 제2 구동 전압(VGH)은 상기 Q 노드(Q)에 인가된다.

상기 Q 노드(Q)에 하이 전압(H)이 인가되면, 상기 제2 트랜지스터(T2)는 상기 Q 노드(Q)의 하이 전압(H)에 응답하여 턴-오프 된다.

상기 제8 트랜지스터(T8)는 로우 전압(L)인 제1 구동 전압(VGL)에 응답하여 턴-온 된다. 상기 턴-온 된 상기 제8 트랜지스터(T8)에 의해 상기 PQ 노드(PQ)에는 상기 Q 노드(Q)의 하이 전압(H)이 인가된다. 따라서, 상기 Q 노드(Q)에 연결된 상기 제6 트랜지스터(T6)는 상기 PQ 노드(PQ)의 하이 전압(H)에 응답하여 턴-오프 된다.

한편, 상기 제3 클럭 단자(CT3)에 연결된 상기 제1 커패시터(CQB)의 제1 전극은 하이 전압(H)에서 로우 전압(L)으로 변경되고, 상기 제1 커패시터(CQB)는 부트스트랩 된다. 이에 따라서, 상기 QB 노드(QB)에 연결된 제2 전극은 로우 전압(L)에서 상기 로우 전압(L) 보다 낮은 부트스트랩 전압(2L)으로 변경된다.

상기 제1 트랜지스터(T1)는 상기 부트스트랩 전압(2L)에 응답하여 상기 제3 클럭 신호(GCK)의 로우 전압(L)을 상기 출력 단자(OT)에 전달한다.

따라서, 상기 동시 구동 구간 동안 상기 출력 단자(OT)는 상기 제3 클럭 신호(GCK)의 로우 전압(L)을 스캔 신호(S1)로 출력할 수 있다.

상기 순차 구동 구간(T2)에서, 상기 제3 클럭 신호(GCK)는 상기 동시구동 구간(T1)의 로우 전압(L)과 다른 하이 전압(H)을 갖는다. 상기 제1 및 제2 클럭 신호들(CLK1, CLK2)은 하이 전압(H)과 로우 전압(L)이 1 수평 주기(1H)로 반복되는 교류 신호를 갖는다. 예를 들면, 상기 제2 클럭 신호(CLK2)는 제1 클럭 신호(CLK1)의 위상과 반전될 수 있다. 상기 제1 클럭 신호(CLK1)는 상기 제2 클럭 신호(CLK2)와 반주기(1H) 만큼의 위상차를 가질 수 있다.

상기 캐리 신호인 제n-1 스캔 신호(Sn-1)는 해당하는 제n-1 수평 구간(Hn-1)은 로우 전압(L)을 갖고, 순차 구동 구간(T2)의 나머지 구간에서는 하이 전압(H)을 갖는다.

상기 제n 회로 스테이지(CSn)의 순차 구동 방법을 제1 구간(a), 제2 구간(b), 제3 구간(c) 및 제4 구간(d)을 예로서 설명한다.

상기 제1 구간(a)을 참조하면, 상기 제1 클럭 신호(CLK1)는 하이 전압(H)을 갖고, 상기 제2 클럭 신호(CLK2)는 로우 전압(L)을 갖고, 상기 제3 클럭 신호(GCK)는 하이 전압(H)을 갖고, 상기 제n-1 스캔 신호(Sn-1)는 로우 전압(L)을 갖는다.

상기 동시 구동부(148)의 제9 트랜지스터(T9)는 상기 제3 클럭 신호(GCK)의 하이 전압(H)에 응답하여 턴-오프 된다. 따라서, 상기 동시 구동부(148)는 상기 순차 구동 구간(T2) 동안 하이 전압(H)을 갖는 상기 제3 클럭 신호(GCK)에 의해 실질적으로 동작하지 않는다.

제1 입력부(141)의 제4 트랜지스터(T4)는 상기 제1 클럭 신호(CLK1)의 하이 전압(H)에 응답하여 턴-오프 된다.

제2 입력부(142)의 제3 트랜지스터(T3-1, T3-2)는 상기 제2 클럭 신호(CLK2)의 로우 전압(L)에 응답하여 턴-온 되어 상기 제n-1 스캔 신호(Sn-1)의 로우 전압(L)을 PQ 노드(PQ)에 전달한다.

제1 출력 제어부(143)의 제6 트랜지스터(T6)는PQ 노드(PQ)에 인가된 로우 전압(L)에 응답하여 턴-온 되고, 상기 제2 클럭 신호(CLK2)의 로우 전압(L)을 QB 노드(QB)에 전달한다.

유지부(147)의 제7 트랜지스터(T7)는 제2 클럭 신호(CLK2)의 로우 전압(L)에 응답하여 턴-온 되고, 제1 구동 전압(VGL)의 로우 전압(L)을 QB 노드(QB)에 인가한다. 상기 QB 노드(QB)를 로우 전압(L)으로 유지된다.

제1 출력부(144)는 상기 QB 노드(QB)에 인가된 로우 전압(L)에 응답하여 제3 클럭 단자(CT3)에 수신된 제3 클럭 신호(GCK)의 하이 전압(H)을 출력 단자(OT)에 출력한다. 즉, 상기 제1 출력부(144)의 제5 트랜지스터(T5) 및 제1 트랜지스터(T1)는 상기 QB 노드(QB)의 로우 전압(L)에 응답하여 턴-온 된다. 상기 제1 커패시터(CQB)의 제1 전극에는 상기 제 3 클럭 신호(GCK)의 하이 전압(H)이 인가되고, 제1 커패시터(CQB)의 제2 전극에는 상기 QB 노드(QB)의 로우 전압(L)이 인가된다.

제2 출력 제어부(145)의 제8 트랜지스터(T8)는 제1 구동 전압 단자(VT1)에 수신된 제1 구동 전압(VGL)에 응답하여 턴-온 되고, 상기 PQ 노드(PQ)의 로우 전압(L)을 Q 노드(Q)에 전달한다.

제2 출력부(146)의 제2 트랜지스터(T2)는 상기 Q 노드(Q)에 인가된 로우 전압(L)에 응답하여 턴-온 되어 제1 클럭 신호(CLK1)의 하이 전압(H)을 상기 출력 단자(OT)에 출력한다. 상기 제2 커패시터(CQ)의 제1 전극에는 상기 출력 단자(OT)의 하이 전압(H)이 인가되고, 제2 전극에는 상기 Q 노드(Q)의 로우 전압(L)이 인가된다.

따라서, 상기 제1 구간(a) 동안 상기 제n 회로 스테이지(CSn)의 출력 단자(OT)는 상기 제1 및 제2 출력부들(144, 146)로부터 수신된 상기 하이 전압(H)을 출력한다.

상기 제2 구간(b)을 참조하면, 상기 제1 클럭 신호(CLK1)는 로우 전압(L)을 갖고, 상기 제2 클럭 신호(CLK2)는 하이 전압(H)을 갖고, 상기 제3 클럭 신호(GCK)는 하이 전압(H)을 갖고, 상기 제n-1 스캔 신호(Sn-1)는 하이 전압(L)을 갖는다.

상기 동시 구동부(148)의 제9 트랜지스터(T9)는 상기 제3 클럭 신호(GCK)의 하이 전압(H)에 응답하여 턴-오프 된다.

제1 입력부(141)의 제4 트랜지스터(T4)는 상기 제1 클럭 신호(CLK1)의 로우 전압(L)에 응답하여 턴-온 된다.

제2 입력부(142)의 제3 트랜지스터(T3-1, T3-2)는 상기 제2 클럭 신호(CLK2)의 하이 전압(H)에 응답하여 턴-오프 된다. 상기 PQ 노드(PQ)는 이전 전압인 로우 전압(L)을 유지한다.

제1 출력 제어부(143)의 제6 트랜지스터(T6)는 PQ 노드(PQ)의 로우 전압(L)에 응답하여 턴-온 되고 제2 클럭 신호(CLK2)의 하이 전압(H)을 QB 노드(QB)에 전달한다.

유지부(147)의 제7 트랜지스터(T7)는 제2 클럭 신호(CLK2)의 하이 전압(H)에 응답하여 턴-오프 된다.

제1 출력부(144)는 상기 QB 노드(QB)에 인가된 하이 전압(H)에 응답하여 제5 트랜지스터(T5) 및 제1 트랜지스터(T1)는 턴-오프 된다. 상기 제1 출력부(144)는 출력 단자(OT)에 신호를 제공하지 않는다.

제2 출력 제어부(145)의 제8 트랜지스터(T8)는 제1 구동 전압 단자(VT1)에 수신된 제1 구동 전압(VGL)의 로우 전압(L)에 응답하여 턴-온 되고, 상기 PQ 노드(PQ)의 로우 전압(L)을 Q 노드(Q)에 전달한다.

제2 출력부(146)의 제2 트랜지스터(T2)는 상기 Q 노드(Q)에 인가된 로우 전압(L)에 응답하여 턴-온 되어 제1 클럭 신호(CLK1)의 로우 전압(L)을 상기 출력 단자(OT)에 출력한다. 상기 출력 단자(OT)와 연결된 상기 제2 커패시터(CQ)의 제1 전극에는 제1 클럭 신호(CLK1)의 로우 전압(L)이 인가되어 상기 제2 커패시터(CQ)는 부트스트랩 된다. 이에 따라서 상기 제2 커패시터(CQ)의 제2 전극은 상기 로우 전압(L)에서 부트스트랩 전압(2L)으로 변경된다.

상기 제2 커패시터(CQ)의 제2 전극과 연결된 상기 Q 노드(Q)는 상기 부트스트랩 전압(2L)이 인가되고, 상기 제2 트랜지스터(T2)는 상기 부트스트랩 전압(2L)에 응답하여 턴-온 되고, 상기 제1 클럭 신호(CLK1)의 로우 전압(L)을 상기 출력 단자(OT)에 출력한다.

따라서, 상기 제2 구간(b) 동안 상기 제n 회로 스테이지(CSn)의 출력 단자(OT)는 제2 출력부(146)로부터 수신된 상기 로우 전압(L)을 출력한다.

상기 제3 구간(c)을 참조하면, 상기 제1 클럭 신호(CLK1)는 하이 전압(H)을 갖고, 상기 제2 클럭 신호(CLK2)는 로우 전압(L)을 갖고, 상기 제3 클럭 신호(GCK)는 하이 전압(H)을 갖고, 상기 제n-1 스캔 신호(Sn-1)는 하이 전압(H)을 갖는다.

제2 입력부(142)의 제3 트랜지스터(T3-1, T3-2)는 상기 제2 클럭 신호(CLK2)의 로우 전압(L)에 응답하여 턴-온 되어 상기 제n-1 스캔 신호(Sn-1)의 하이 전압(H)을 PQ 노드(PQ)에 전달한다.

제1 출력 제어부(143)의 제6 트랜지스터(T6)는PQ 노드(PQ)에 인가된 하이 전압(H)에 응답하여 턴-오프 된다.

유지부(147)의 제7 트랜지스터(T7)는 제2 클럭 신호(CLK2)의 로우 전압(L)에 응답하여 턴-온 되고 제1 구동 전압(VGL)을 QB 노드(QB)에 인가하여 상기 QB 노드(QB)를 제1 구동 전압(VGL), 즉 로우 전압(L)으로 유지한다.

제2 출력 제어부(145)의 제8 트랜지스터(T8)는 제1 구동 전압 단자(VT1)에 수신된 제1 구동 전압(VGL)의 로우 전압(L)에 응답하여 턴-온 되고 상기 PQ 노드(PQ)의 하이 전압(H)을 Q 노드(Q)에 전달한다.

제2 출력부(146)의 제2 트랜지스터(T2)는 상기 Q 노드(Q)에 인가된 하이 전압(H)에 응답하여 턴-오프 된다.

따라서, 상기 제3 구간(c) 동안 상기 제n 회로 스테이지(CSn)의 출력 단자(OT)는 상기 제1 출력부(146)로부터 수신된 상기 하이 전압(H)을 출력한다.

상기 제4 구간(d)을 참조하면, 상기 제1 클럭 신호(CLK1)는 로우 전압(L)을 갖고, 상기 제2 클럭 신호(CLK2)는 하이 전압(H)을 갖고, 상기 제3 클럭 신호(GCK)는 하이 전압(H)을 갖고, 상기 제n-1 스캔 신호(Sn-1)는 하이 전압(H)을 갖는다.

제2 입력부(142)의 제3 트랜지스터(T3-1, T3-2)는 상기 제2 클럭 신호(CLK2)의 하이 전압(H)에 응답하여 턴-오프 된다. 상기 PQ 노드(PQ)는 이전 전압인 하이 전압(H)을 유지한다.

제1 출력 제어부(143)의 제6 트랜지스터(T6)는PQ 노드(PQ)의 하이 전압(H)에 응답하여 턴-오프 된다. 상기 QB 노드(QB)는 이전 전압인 로우 전압(L)을 유지한다.

유지부(147)의 제7 트랜지스터(T7)는 제2 클럭 신호(CLK2)의 하이 전압(H)에 응답하여 턴-오프 된다. 상기 QB 노드(QB)는 이전 전압인 로우 전압(L)을 유지한다.

제1 출력부(144)는 상기 QB 노드(QB)의 로우 전압(L)에 응답하여 제3 클럭 단자(CT3)에 수신된 제3 클럭 신호(GCK)의 하이 전압(H)을 출력 단자(OT)에 출력한다. 즉, 상기 제1 출력부(144)의 제5 트랜지스터(T5) 및 제1 트랜지스터(T1)는 상기 QB 노드(QB)의 로우 전압(L)에 응답하여 턴-온 된다.

따라서, 상기 제4 구간(d) 동안 상기 제n 회로 스테이지(CSn)의 출력 단자(OT)는 상기 제1 출력부(144)로부터 수신된 상기 하이 전압(H)을 출력한다.

이상에서 설명된 바와 같이, 상기 제n 회로 스테이지는 상기 동시 구동 구간(T1) 동안 내내 제n 스캔 라인에 로우 전압(L)을 출력한다. 또한, 상기 순차 구동 구간(T2)에는 해당 수평 구간인 제n 수평 구간(Hn) 동안 상기 스캔 라인에 로우 전압(L)을 출력하고, 상기 순차 구동 구간(T2)의 나머지 구간 동안 하이 전압(H)을 출력한다.

본 실시예에 따르면, 스캔 구동부는 동시 구동 구간 동안에는 복수의 스캔 신호들을 동시에 출력하고, 순차 구동 구간 동안에는 복수의 스캔 신호들을 순차적으로 출력할 수 있다.

이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고 반복되는 설명은 생략한다.

도 6은 본 발명의 일 실시예에 따른 회로 스테이지에 대한 회로도이다.

도 6을 참조하면, 제n 회로 스테이지(CSn_A)는 제1 입력부(141), 제2 입력부(142), 제1 출력 제어부(143), 제1 출력부(144), 제2 출력 제어부(145), 제2 출력부(146), 유지부(147A) 및 동시 구동부(148)를 포함할 수 있다.

본 실시예에 따르면, 상기 유지부(147A)는 다이오드 연결된 제7 트랜지스터(T7)를 포함한다.

상기 제7 트랜지스터(T7)의 제어 전극과 제2 전극은 제2 클럭 단자(CT1)에 연결되고 상기 제7 트랜지스터(T7)의 제1 전극은 QB 노드(QB)에 연결된다. 상기 제7 트랜지스터(T7)는 다이오드 연결 구조를 갖는다.

다이오드 연결된 상기 제7 트랜지스터(T7)는 상기 제2 클럭 단자(CT2)에 수신된 제2 클럭 신호(CLK2)의 하이 전압(H)이 수신될 때, 상기 제7 트랜지스터(T7)의 게이트/소스 전압(Vgs)을 실질적으로 0V 로 만들 수 있다. 이에 따라서, 상기 제7 트랜지스터(T7)의 신뢰성을 향상시킬 수 있다.

도 7은 본 발명의 일 실시예에 따른 회로 스테이지에 대한 회로도이다.

도 7을 참조하면, 제n 회로 스테이지(CSn_B)는 제1 입력부(141), 제2 입력부(142), 제1 출력 제어부(143), 제1 출력부(144), 제2 출력 제어부(145), 제2 출력부(146), 유지부(147) 및 동시 구동부(148B)를 포함할 수 있다.

본 실시예에 따르면, 상기 동시 구동부(148B)는 회로 스테이지의 PQ 노드(PB)에 연결된다. 즉, 상기 동시 구동부(148B)는 제9 트랜지스터(T9)를 포함한다. 상기 제9 트랜지스터(T9)는 제3 클럭 단자(CT3)에 연결된 제어 전극, 상기 PQ 노드(PB)에 연결된 제1 전극 및 제2 구동 전압 단자(VT2)에 연결된 제2 전극을 포함한다.

이전 실시예와 비교하면, 순차 구동 구간 중 제n 수평 구간(Hn)에서 제2 커패시터(CQ)에 의해 Q 노드(Q)의 전압이 부트스트랩 전압(2L)으로 변경될 때, 상기 Q 노드(Q)에 연결된 상기 동시 구동부(148)의 제9 트랜지스터(T)는 상대적으로 큰 드레인/소스 전압(Vds)을 갖는다. 상기 제9 트랜지스터(T)는 드레인/소스 전압(Vds)에 의한 스트레스가 크다.

한편, 본 실시예에 따르면, 상기 동시 구동부(148B)가 상기 Q 노드(Q)의 앞단인 PQ 노드(PQ)에 연결됨으로써 상대적으로 제9 트랜지스터(T9)의 드레인/소스 전압(Vds)에 대한 스트레스를 감소시킬 수 있다. 따라서 이전 실시예와 비교하여 제9 트랜지스터(T9)의 신뢰성을 개선할 수 있다.

도 8은 본 발명의 일 실시예에 따른 회로 스테이지에 대한 회로도이다.

도 8을 참조하면, 제n 회로 스테이지(CSn_C)는 제1 입력부(141), 제2 입력부(142), 제1 출력 제어부(143), 제1 출력부(144), 제2 출력 제어부(145), 제2 출력부(146), 유지부(147A) 및 동시 구동부(148B)를 포함할 수 있다.

본 실시예에 따르면, 상기 유지부(147A)는 다이오드 연결된 제7 트랜지스터(T7)를 포함한다. 상기 동시 구동부(148B)는 회로 스테이지의 PQ 노드(PB)에 연결된다.

본 실시예에 따르면, 동시 구동 구간에서 QB 노드(QB)에 부트스트랩 전압(2L)이 인가될 때 상기 유지부(147A)의 제7 트랜지스터(T7)의 게이트/소스 전압(Vgs)에 의한 스트레스를 줄일 수 있다. 또한, 순차 구동 구간에서 Q 노드(Q)에 부트스트랩 전압(2L)이 인가될 때 상기 제9 트랜지스터(T9)의 드레인/소스 전압(Vds)에 의한 스트레스를 줄일 수 있다. 결과적으로 이전 실시예들과 비교하면 제n 회로 스테이지(CSn_C)의 신뢰성을 개선할 수 있다.

이상의 실시예에 따르면, 스캔 구동부의 회로 스테이지는 동시 구동부를 포함한다. 따라서 스캔 구동부는 설정된 동시 구동 구간 동안 복수의 스캔 신호를 복수의 스캔 라인들에 동시에 출력할 수 있다. 또한 스캔 구동부는 설정된 순차 구동 구간 동안 복수의 스캔 신호를 복수의 스캔 라인들에 순차적으로 출력할 수 있다.

본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims

복수의 스캔 신호들을 생성하고, 종속적으로 연결된 복수의 회로 스테이지들을 포함하고, 각 회로 스테이지는
제1 클럭 신호에 응답하여 제1 노드의 신호를 제1 출력부에 전달하는 제1 입력부;
상기 제1 클럭 신호와 다른 제2 클럭 신호에 응답하여 캐리 신호를 상기 제1 노드에 전달하는 제2 입력부;
상기 제2 클럭 신호에 응답하여 제2 노드를 제1 레벨의 제1 구동 전압으로 유지하는 유지부;
상기 제2 노드의 신호에 응답하여 상기 제1 및 제2 클럭 신호와 다른 제3 클럭 신호를 출력 단자에 전달하는 상기 제1 출력부;
제3 노드의 신호에 응답하여 제1 클럭 신호를 상기 출력 단자로 전달하는 제2 출력부; 및
상기 제3 클럭 신호에 응답하여 상기 제2 출력부의 턴-오프를 제어하는 동시 구동부를 포함하며,
상기 제2 노드를 통해 상기 제1 출력부와 상기 유지부가 연결되고, 상기 제3 노드를 통해 상기 제2 출력부와 상기 동시 구동부가 연결되는 것을 특징으로 하는 스캔 구동부.
제1항에 있어서, 상기 제3 클럭 신호는 동시 구동 구간에서는 제1 레벨을 갖고, 순차 구동 구간에는 제2 레벨을 가지며,
상기 동시 구동 구간에 상기 동시 구동부는 상기 제1 레벨의 제3 클럭 신호에 응답하여 상기 제3 노드에 제2 레벨의 제2 구동 전압을 인가하여 상기 제2 출력부를 턴-오프 시키는 것을 특징으로 하는 스캔 구동부.
제1항에 있어서, 상기 동시 구동부는 제3 클럭 신호를 수신하는 제어 전극, 제2 구동 전압을 수신하는 제1 전극 및 상기 제3 노드에 연결된 제2 전극을 포함하는 제9 트랜지스터를 포함하는 것을 특징으로 하는 스캔 구동부.
제1항에 있어서, 상기 동시 구동부는 제3 클럭 신호를 수신하는 제어 전극, 제2 구동 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제9 트랜지스터를 포함하는 것을 특징으로 하는 스캔 구동부.
제1항에 있어서, 상기 유지부는 제2 클럭 신호를 수신하는 제어 전극, 상기 제1 구동 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제7 트랜지스터를 포함하는 것을 특징으로 하는 스캔 구동부.
제1항에 있어서, 상기 유지부는 제7 트랜지스터를 포함하고, 상기 제7 트랜지스터의 제어 전극 및 제1 전극은 상기 제2 클럭 신호를 수신하고, 상기 제7 트랜지스터의 제2 전극은 상기 제2 노드에 연결된 것을 특징으로 하는 스캔 구동부.
제2항에 있어서, 상기 제1 노드의 신호에 응답하여 상기 제2 클럭 신호를 상기 제2 노드에 전달하는 제1 출력 제어부; 및
상기 제1 구동 전압에 응답하여 상기 제1 노드의 신호를 상기 제3 노드에 전달하는 제2 출력 제어부를 더 포함하는 스캔 구동부.
제2항에 있어서, 상기 제1 입력부는 제1 클럭 신호를 수신하는 연결된 제어 전극, 제1 노드에 연결된 제1 전극 및 상기 제1 출력부에 연결된 제2 전극을 포함하는 제4 트랜지스터를 포함하고,
상기 제2 입력부는 제2 클럭 신호를 수신하는 제어 전극, 캐리 신호를 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터를 포함하는 것을 특징으로 하는 스캔 구동부.
제8항에 있어서, 상기 제1 출력부는 제1 트랜지스터, 제1 커패시터 및 제5 트랜지스터를 포함하고,
상기 제1 트랜지스터는 제2 노드에 연결된 제어 전극, 상기 제3 클럭 신호를 수신하는 제1 전극 및 출력 단자에 연결된 제2 전극을 포함하고,
상기 제1 커패시터는 상기 제3 클럭 신호를 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하고,
상기 제5 트랜지스터는 상기 제2 노드에 연결된 제어 전극, 제3 클럭 신호를 수신하는 제1 전극 및 상기 제4 트랜지스터의 제2 전극에 연결된 제2 전극을 포함하는 것을 특징으로 하는 스캔 구동부.
제9항에 있어서, 상기 제2 출력부는 제2 트랜지스터 및 제2 커패시터를 포함하고,
상기 제2 트랜지스터는 상기 제3 노드에 연결된 제어 전극, 상기 제1 클럭 신호를 수신하는 제1 전극 및 출력 단자에 연결된 제2 전극을 포함하고,
상기 제2 커패시터는 상기 출력 단자에 연결된 제1 전극 및 상기 제3 노드에 연결된 제2 전극을 포함하는 것을 특징으로 하는 스캔 구동부.
스캔 라인과 데이터 라인에 연결된 스위칭 트랜지스터, 상기 스위칭 트랜지스터에 연결된 발광 제어 트랜지스터 및 상기 발광 제어 트랜지스터에 연결된 유기 발광 다이오드를 포함하는 화소를 포함하는 표시 패널;
제1 클럭 신호, 상기 제1 클럭 신호와 다른 제2 클럭 신호 및 상기 제1 및 제2 클럭 신호들과 다른 제3 클럭 신호를 생성하는 타이밍 컨트롤러; 및
상기 제1, 제2 및 제3 클럭 신호에 기초하여 복수의 스캔 신호들을 생성하고, 동시 구동 구간에 상기 복수의 스캔 신호들을 동시에 출력하고 순차 구동 구간에 상기 복수의 스캔 신호들을 순차적으로 출력하는 스캔 구동부를 포함하고,
상기 스캔 구동부는 종속적으로 연결된 복수의 회로 스테이지들을 포함하고, 각 회로 스테이지는
제1 클럭 신호에 응답하여 제1 노드의 신호를 제1 출력부에 전달하는 제1 입력부;
상기 제1 클럭 신호와 다른 제2 클럭 신호에 응답하여 캐리 신호를 상기 제1 노드에 전달하는 제2 입력부;
상기 제2 클럭 신호에 응답하여 제2 노드를 제1 레벨의 제1 구동 전압으로 유지하는 유지부;
상기 제2 노드의 신호에 응답하여 상기 제1 및 제2 클럭 신호와 다른 제3 클럭 신호를 출력 단자에 전달하는 상기 제1 출력부;
제3 노드의 신호에 응답하여 제1 클럭 신호를 상기 출력 단자로 전달하는 제2 출력부; 및
상기 제3 클럭 신호에 응답하여 상기 제2 출력부의 턴-오프를 제어하는 동시 구동부를 포함하며,
상기 제2 노드를 통해 상기 제1 출력부와 상기 유지부가 연결되고, 상기 제3 노드를 통해 상기 제2 출력부와 상기 동시 구동부가 연결되는 것을 특징으로 하는 표시 장치.
제11항에 있어서, 상기 제3 클럭 신호는 동시 구동 구간에서는 제1 레벨을 갖고, 순차 구동 구간에는 제2 레벨을 가지며,
상기 동시 구동 구간에 상기 동시 구동부는 상기 제1 레벨의 제3 클럭 신호에 응답하여 상기 제3 노드에 제2 레벨의 제2 구동 전압을 인가하여 상기 제2 출력부를 턴-오프 시키는 것을 특징으로 하는 표시 장치.
제11항에 있어서, 상기 동시 구동부는 제3 클럭 신호를 수신하는 제어 전극, 제2 구동 전압을 수신하는 제1 전극 및 상기 제3 노드에 연결된 제2 전극을 포함하는 제9 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
제11항에 있어서, 상기 동시 구동부는 제3 클럭 신호를 수신하는 제어 전극, 제2 구동 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제9 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
제11항에 있어서, 상기 유지부는 제2 클럭 신호를 수신하는 제어 전극, 상기 제1 구동 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제7 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
제11항에 있어서, 상기 유지부는 제7 트랜지스터를 포함하고, 상기 제7 트랜지스터의 제어 전극 및 제1 전극은 상기 제2 클럭 신호를 수신하고, 상기 제7 트랜지스터의 제2 전극은 상기 제2 노드에 연결된 것을 특징으로 하는 표시 장치.
제12항에 있어서, 상기 회로 스테이지는
상기 제1 노드의 신호에 응답하여 상기 제2 클럭 신호를 상기 제2 노드에 전달하는 제1 출력 제어부; 및
상기 제1 구동 전압에 응답하여 상기 제1 노드의 신호를 상기 제3 노드에 전달하는 제2 출력 제어부를 더 포함하는 표시 장치.
제12항에 있어서, 상기 제1 입력부는 제1 클럭 신호를 수신하는 연결된 제어 전극, 제1 노드에 연결된 제1 전극 및 상기 제1 출력부에 연결된 제2 전극을 포함하는 제4 트랜지스터를 포함하고,
상기 제2 입력부는 제2 클럭 신호를 수신하는 제어 전극, 캐리 신호를 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
제18항에 있어서, 상기 제1 출력부는 제1 트랜지스터, 제1 커패시터 및 제5 트랜지스터를 포함하고,
상기 제1 트랜지스터는 제2 노드에 연결된 제어 전극, 상기 제3 클럭 신호를 수신하는 제1 전극 및 출력 단자에 연결된 제2 전극을 포함하고,
상기 제1 커패시터는 상기 제3 클럭 신호를 수신하는 제1 전극과 상기 제2 노드에 연결된 제2 전극을 포함하고,
상기 제5 트랜지스터는 상기 제2 노드에 연결된 제어 전극, 제3 클럭 신호를 수신하는 제1 전극 및 상기 제4 트랜지스터의 제2 전극에 연결된 제2 전극을 포함하는 것을 특징으로 하는 표시 장치.
제19항에 있어서, 상기 제2 출력부는 제2 트랜지스터 및 제2 커패시터를 포함하고,
상기 제2 트랜지스터는 상기 제3 노드에 연결된 제어 전극, 상기 제1 클럭 신호를 수신하는 제1 전극 및 출력 단자에 연결된 제2 전극을 포함하고,
상기 제2 커패시터는 상기 출력 단자에 연결된 제1 전극 및 상기 제3 노드에 연결된 제2 전극을 포함하는 것을 특징으로 하는 표시 장치.