KR100635495B1 - 점등 테스트부를 구비한 평판 표시 장치 - Google Patents

점등 테스트부를 구비한 평판 표시 장치 Download PDF

Info

Publication number
KR100635495B1
KR100635495B1 KR1020050013737A KR20050013737A KR100635495B1 KR 100635495 B1 KR100635495 B1 KR 100635495B1 KR 1020050013737 A KR1020050013737 A KR 1020050013737A KR 20050013737 A KR20050013737 A KR 20050013737A KR 100635495 B1 KR100635495 B1 KR 100635495B1
Authority
KR
South Korea
Prior art keywords
test
voltage
transistor
line
gate
Prior art date
Application number
KR1020050013737A
Other languages
English (en)
Other versions
KR20060092666A (ko
Inventor
이수미
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050013737A priority Critical patent/KR100635495B1/ko
Publication of KR20060092666A publication Critical patent/KR20060092666A/ko
Application granted granted Critical
Publication of KR100635495B1 publication Critical patent/KR100635495B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/24457—Failure detection
    • G01D5/24461—Failure detection by redundancy or plausibility
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

레드, 그린, 블루 화소회로의 점등 테스트를 위한 전압을 전달하는 박막 트랜지스터에 불량이 발생되었을때 이를 대처할 수 있는 여분의(redundency) 박막 트랜지스터를 가지는 점등 테스트부를 구비한 평판 표시 장치를 개시한다. 상기 점등 테스트부는 각각의 데이터라인과 전원공급부 사이에 연결되고, 테스트 전압을 전달하기 위한 테스트 트랜지스터 및 상기 테스트 트랜지스터와 병렬 연결되고, 상기 테스트 전압을 전달하기 위한 리던던시 트랜지스터를 포함한다.
점등 테스트, 평판 표시 장치

Description

점등 테스트부를 구비한 평판 표시 장치{Flat Panel Display Device for having Lighting Test Part}
도 1은 종래의 점등 테스트부를 구비한 평판 표시 장치를 나타낸 블럭도이다.
도 2는 본 발명의 실시예에 따른 점등 테스트부를 구비한 평판 표시 장치를 나타낸 블럭도이다.
도 3은 도 2의 평판 표시 장치의 표시패널에 형성된 N×M 개의 화소회로 중 하나를 대표적으로 보여주는 회로도이다.
도 4는 도 2의 평판 표시 장치의 표시패널에 형성된 N×M 개의 화소회로 중 하나를 대표적으로 보여주는 또다른 회로도이다.
본 발명은 평판 표시 장치에 관한 것으로, 상세하게는 레드, 그린, 블루 화소회로의 점등 테스트를 위한 전압을 전달하는 박막 트랜지스터에 불량이 발생되었 을때 이를 대처할 수 있는 여분의(redundency) 박막 트랜지스터를 가지는 점등 테스트부를 구비한 평판 표시 장치에 관한 것이다.
최근, 평판 표시 장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계 방출 표시 장치(Field Emission Display: FED), 유기 전계 발광 표시장치(Organic Electroluminescent Display Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
여기서, 액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계(electric field)를 인가하고 이 전계의 세기를 조절하여 외부의 광원(백라이트)으로부터 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다.
특히, 유기 전계 발광 표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표시 장치로 주목받고 있다.
일반적으로, 유기 전계발광 표시 장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, 행렬 형태로 배열된 N×M 개의 유기발광소자(OLED)들을 전압 구동(Voltage Programming) 혹은 전류 구동(Current Programming) 하여 영상을 표현할 수 있다. 이와 같은 유기 전계 발광 표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 ITO(Indium Tin Oxide) 화소 전극에 연결하고 박막 트랜지스터의 게이트에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
한편, 상기 평판 표시 장치를 이용한 휴대폰, PDA, MP3 등을 최종 생산하기 전에 디스플레이 패널이 정상적으로 작동되는지 패널내에 형성되어 있는 다수의 레드(R), 그린(G), 블루(B) 화소회로의 점등 테스트를 필요로 한다. 이와 같은 R, G, B 화소회로의 점등 테스트는 R, G, B 화소회로에 데이터 신호를 전달하는 각각의 데이터라인 일측에 점등 테스트용 전압을 전달하는 박막 트랜지스터를 연결하여 화소회로의 점등 테스트를 실시한다. 이하, 도 1을 참조하여 자세히 설명한다.
도 1은 종래의 점등 테스트부를 구비한 평판 표시 장치를 나타낸 블럭도이다.
도 1을 참조하면, 종래의 점등 테스트부를 구비한 평판 표시 장치는 표시패널(10), 데이터 드라이버(20), 스캔 드라이버(30), 컨터롤러(40) 및 점등 테스트부(50)로 구성된다.
표시패널(10)은 제 1 방향으로 배열되는 다수의 레드, 그린, 블루 데이터 라인들((DR1,DG1,DB1)-(DRm,DGm,DBm))과 제 1 방향과 교차되고 제 2 방향으로 배열되 는 다수의 스캔 라인들(S1-Sn)이 형성되어 있다. 또한, 표시 패널(10)은 상기 다수의 레드, 그린, 블루 데이터 라인들((DR1,DG1,DB1)-(DRm,DGm,DBm))과 다수의 스캔 라인들(S1-Sn)이 교차하는 영역에서 정의되며, 각각의 데이터 라인 및 스캔 라인에 연결된 다수의 화소회로((PR11,PG11,PB11)-(PRnm,PGnm,PBnm))를 포함한다.
스캔 드라이버(20)는 상기 다수의 스캔라인(S1-Sn)에 연결되어 상기 스캔라인(S1-Sn)에 스캔신호를 순차적으로 출력한다. 따라서, 상기 스캔 드라이버(20)에서 출력되는 스캔신호(S1-Sn)에 응답하여 표시패널(10)에 형성된 다수의 화소회로들((PR11,PG11,PB11)-(PRnm,PGnm,PBnm))이 순차적으로 선택된다.
데이터 드라이버(30)는 상기 다수의 레드, 그린, 블루 데이터라인((DR1,DG1,DB1)-(DRm,DGm,DBm))에 연결되어, 상기 스캔 드라이버(20)에서 출력되는 스캔신호에 동기되어 데이터신호들을 해당 화소회로들((PR11,PG11,PB11)-(PRnm,PGnm,PBnm))에 인가한다. 따라서, 상기 표시패널(10)은 데이터 드라이버(30)에서 인가되는 데이터신호값들에 대응하여 각 화소회로들((PR11,PG11,PB11)-(PRnm,PGnm,PBnm))로 부터 빛이 발광됨으로써 영상이미지를 디스플레이한다.
컨터롤러(40)는 타이밍 컨터롤러(41)와 전원공급부(42)로 구성되어 있다.
타이밍 컨터롤러(41)는 상기 스캔 드라이버(20)의 동작을 제어하기 위한 스타트펄스신호, 클럭신호 등의 제어신호(Ss)를 출력한다. 또한, 타이밍 컨터롤러(41)는 상기 데이터 드라이버(30)에 레드, 그린, 블루 데이터(R,G,B data) 및 상기 데이터 드라이버(30)의 동작을 제어하기 위한 제어신호(Sd)를 인가한다. 따라서, 상기 타이밍 제어부(40)에서 출력되는 제어신호들(Sg,Sd) 및 레드, 그린, 블루 데 이터(R,G,B data)에 따라 상기 스캔 드라이버(20) 및 데이터 드라이버(30)가 동작되어 상기 표시패널(10)에 영상이미지가 디스플레이된다.
전원공급부(42)는 상기 스캔 드라이버(20), 데이터 드라이버(30) 및 후술할 점등 테스트부(50) 각각의 구동에 필요한 전압들(Vs,Vd,Vg,VR,VG,VB)을 분배 공급한다.
점등 테스트부(50)는 상기 각각의 데이터 라인((DR1,DG1,DB1)-(DRm,DGm, DBm))의 끝단에 드레인 단자가 연결된 다수의 박막 트랜지스터((MR1,MG1,MB1)-(MRm,MGm, MBm))를 구비하고 있다. 상기 다수의 박막 트랜지스터((MR1,MG1,MB1)-(MRm,MGm, MBm))의 각 게이트 단자는 게이트 전압라인(Vg)에 공통으로 연결되어 상기 전원공급부(42)에서 출력되는 게이트 전압(Vg)이 인가된다. 상기 다수의 박막 트랜지스터들((MR1,MG1,MB1)-(MRm,MGm, MBm)) 중 레드 데이터 라인(DR1-DRm)에 연결된 박막 트랜지스터들(MR1-MRm)의 각 소스 단자는 레드 전압 라인(VR)에 공통으로 연결되어 상기 전원공급부(42)에서 출력되는 레드 테스트 전압(VR)이 인가된다. 또한, 상기 다수의 박막 트랜지스터들((MR1,MG1,MB1)-(MRm,MGm, MBm)) 중 그린 데이터 라인(DG1-DGm)에 연결된 박막 트랜지스터들(MG1-MGm)의 각 소스 단자는 그린 전압 라인(VG)에 공통으로 연결되어 상기 전원공급부(42)에서 출력되는 그린 테스트 전압(VG)이 인가된다. 나아가, 상기 다수의 박막 트랜지스터들((MR1,MG1,MB1)-(MRm,MGm, MBm)) 중 블루 데이터 라인(DB1-DBm)에 연결된 박막 트랜지스터들(MB1- MBm)의 각 소스 단자는 블루 전압 라인(VB)에 공통으로 연결되어 상기 전원공급부(42)에서 출력되는 블루 테스트 전압(VB)이 인가된다. 상기 다수의 박막 트랜지스터들((MR1,MG1,MB1)-(MRm,MGm, MBm))은 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로서 PMOS 또는 NMOS 트랜지스터이다. 단, 도 1의 경우 PMOS 트랜지스터를 예를들어 설명한다.
위와 같은 종래의 점등 테스트부를 구비한 평판 표시 장치의 점등 테스트 동작을 살펴보면, 먼저, 전원공급부(42)에서 상기 게이트 전압라인(Vg)에 '로우' 레벨의 게이트 전압(약 -7V)을 인가하고, 상기 레드 전압 라인(VR)에 레드 테스트전압(VR), 그린 전압 라인(VG)에 그린 테스트전압(VG) 및 블루 전압 라인(VB)에 블루 테스트전압(VB)을 인가한다. 따라서, 상기 점등 테스트부(50)를 구성하는 다수의 박막 트랜지스터들((MR1,MG1,MB1)-(MRm,MGm, MBm))은 턴-온(turn-on)되어 상기 레드, 그린, 블루 테스트전압(VG,VG,VB)을 상기 다수의 레드, 그린, 블루 데이터라인((DR1,DG1,DB1)-(DRm,DGm, DBm))에 인가한다. 따라서, 표시패널(10)내에 배열된 다수의 화소회로((PR11,PG11,PB11)-(PRnm,PGnm,PBnm))는 상기 테스트 전압에 대응하는 빛을 발광한다. 여기서, 점등 테스트시 상기 다수의 레드, 그린, 블루 데이터라인((DR1,DG1,DB1)-(DRm,DGm, DBm))은 플로팅(floating) 상태로 되어 있으며, 다수의 스캔라인(S1-Sn)은 스캔신호를 순차적으로 전달한다.
점등 테스트 완료후 표시패널(10)이 정상적으로 동작하면, 전원공급부(42)는 상기 게이트 전압라인(Vg)에 '하이' 레벨의 게이트 전압(약 5V)을 인가함으로써, 상기 점등 테스트부(50)를 구성하는 다수의 박막 트랜지스터들((MR1,MG1,MB1)-(MRm,MGm, MBm))을 턴-오프(turn-off)시키게 된다. 이때, 상기 데이터 드라이버(30)는 상기 다수의 레드, 그린, 블루 데이터라인((DR1,DG1,DB1)-(DRm,DGm, DBm))에 연결되어 정상적으로 디스플레이를 구동하기 위한 데이터 신호를 공급한다.
상술한 도 1에 나타낸 종래의 점등 테스트부를 구비한 평판 표시 장치는 정전기(electrostatic) 또는 공정상 문제(damage)에 의하여 점등 테스트부를 구성하는 박막 트랜지스터에 불량이 많이 발생된다. 이와 같이 다수의 박막 트랜지스터 중 어느 하나의 박막 트랜지스터에 불량이 발생하는 경우 상기 박막 트랜지스터와 연결된 데이터 라인에 테스트 전압이 전달되지 않아 해당 데이터 라인에 연결된 표시화소 전부가 발광하지 못하고 암점(dark pixel)되는 문제점이 발생된다.
상기의 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는 레드, 그린, 블루 화소회로의 점등 테스트를 위한 테스트전압을 전달하는 박막 트랜지스터에 불량이 발생되었을때 이를 대처할 수 있는 여분의(redundency) 박막 트랜지스터를 더 포함하는 점등 테스트부를 구비한 평판 표시 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 점등 테스트부를 구비한 평판 표시 장치는 다수의 데이터라인들과 다수의 스캔라인들이 교차하는 영역에 형성된 다수의 화소회로들을 포함하고, 영상을 디스플레이하기 위한 표시패널; 상기 다수의 스캔라인들에 스캔신호를 순차적으로 인가하여 상기 다수의 화소회로를 선택하기 위한 스캔 드라이버; 상기 다수의 데이터라인들에 데이터신호를 전달하기 위한 데이터 드라이버; 상기 점등 테스트부에 게이트 전압과 테스트 전압을 공급하기 위한 전원공급부; 및 상기 각각의 데이터라인과 상기 전원공급부 사이에 제1 단자가 연결되고, 상기 테스트 전압을 전달하기 위한 테스트 트랜지스터 및 상기 테스트 트랜지스터와 병렬 연결되고, 상기 테스트 전압을 전달하기 위한 리던던시 트랜지스터를 포함하며, 상기 다수의 화소회로에 상기 테스트 전압을 전달하기 위한 점등 테스트부를 포함한다.
상기 목적을 달성하기 위한 본 발명에 따른 점등 테스트부는 다수의 데이터 라인 및 다수의 스캔라인이 교차하는 영역에 형성된 다수의 화소회로 및 게이트 전압과 테스트전압을 공급하는 전원공급부를 포함하는 평판 표시 장치의 상기 다수의 화소회로의 점등 테스트를 위한 점등 테스트부에 있어서,
상기 각각의 데이터라인과 상기 전원공급부 사이에 제1 단자가 연결되고, 상기 테스트 전압을 전달하기 위한 테스트 트랜지스터; 및 상기 테스트 트랜지스터와 병렬 연결되고, 상기 테스트 전압을 전달하기 위한 리던던시 트랜지스터를 포함한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참고하여 상세히 설명한 다.
도 2는 본 발명의 실시예에 따른 점등 테스트부를 구비한 평판 표시 장치를 나타낸 블럭도이다.
도 1을 참조하면, 종래의 점등 테스트부를 구비한 평판 표시 장치는 표시패널(100), 데이터 드라이버(200), 스캔 드라이버(300), 컨터롤러(400) 및 점등 테스트부(500)로 구성된다.
표시패널(100)은 제 1 방향으로 배열되는 다수의 레드, 그린, 블루 데이터 라인들((DR1,DG1,DB1)-(DRm,DGm,DBm))과 제 1 방향과 교차되고 제 2 방향으로 배열되는 다수의 스캔 라인들(S1-Sn)이 형성되어 있다. 또한, 표시 패널(100)은 상기 다수의 레드, 그린, 블루 데이터 라인들((DR1,DG1,DB1)-(DRm,DGm,DBm))과 다수의 스캔 라인들(S1-Sn)이 교차하는 영역에서 정의되며, 각각의 데이터 라인 및 스캔 라인에 연결된 다수의 화소회로((PR11,PG11,PB11)-(PRnm,PGnm,PBnm))를 포함한다. 상기 화소회로들 중 대표적인 화소회로에 대하여 도 3 및 도 4에서 자세히 설명한다.
도 3은 도 2의 평판 표시 장치의 표시패널에 형성된 N×M 개의 화소회로 중 하나를 대표적으로 보여주는 회로도이다.
도 3을 참조하면, 각 화소회로(110)는 유기발광소자(OLED), 스위칭 트랜지스터(MS), 구동 트랜지스터(MS) 및 커패시터(Cgs)를 포함한다.
스위칭 트랜지스터(MS)는 스캔라인(Sn)으로부터의 스캔 신호에 응답하여 데이터라인(Dm)으로부터의 데이터신호를 전달한다.
구동 트랜지스터(MD)는 전원 전압(Vdd) 라인에 소스 단자가 연결되고, 게이트 단자에 상기 스위칭 트랜지스터(MS)의 드레인 단자가 연결되어 상기 스위칭 트랜지스터(MS)를 통하여 전달된 데이터신호에 상응하는 전류를 유기발광소자(OLED)로 출력한다.
커패시터(Cgs)는 상기 구동 트랜지스터(MD)의 게이트-소스 전압(VGS)을 일정 기간 유지한다.
유기발광소자(OLED)는 애노드(anode)가 구동 트랜지스터(MD)의 드레인 단자와 연결되고, 캐소드(cathode)가 기준 전압(Vss) 라인에 연결되며, 상기 구동 트랜지스(MD)에서 흐르는 전류에 해당하는 빛을 발광하게 된다.
도 4는 도 2의 평판 표시 장치의 표시패널에 형성된 N×M 개의 화소회로 중 하나를 대표적으로 보여주는 또 다른 회로도이다.
도 4를 참조하면, 각 화소회로(110)는 스위칭 트랜지스터(MS), 액정 캐패시터(CLC) 및 저장 캐패시터(Cst)로 구성되어 있다.
스위칭 트랜지스터(MS)의 소스 단자는 데이터라인(Dm)에 연결되고, 상기 스위칭 트랜지스터(MS)의 게이트 단자는 스캔라인(Sn)에 연결된다. 상기 스위칭 트랜지스터(MS)는 게이트 전압에 온되며, 데이터 전압을 액정 캐패시터(CLC)에 전달한다.
액정 캐패시터(CLC)는 화소전극, 공통전극 및 이들 사이의 액정층으로 구성되며, 상기 스위칭 트랜지스터(MS)를 통하여 화소전극에 인가되는 데이터 전압과 상기 공통전극의 공통전압(Vcom)의 전압차에 해당하는 투과율을 가지고 변형된다.
저장 캐패시터는(Cst)는 상기 액정 캐패시터(CLC)와 병렬로 연결되어, 상기 데이터 전압과 공통전압(Vcom)의 전압차를 일정시간 동안 저장하는 역할을 한다.
다시 도 2로 돌아오면, 스캔 드라이버(200)는 상기 다수의 스캔라인(S1-Sn)에 연결되어 상기 스캔라인(S1-Sn)에 스캔신호를 순차적으로 출력한다. 따라서, 상기 스캔 드라이버(200)에서 출력되는 스캔신호(S1-Sn)에 응답하여 표시패널(100)에 형성된 다수의 화소회로들((PR11,PG11,PB11)-(PRnm,PGnm,PBnm))이 순차적으로 선택된다.
데이터 드라이버(300)는 상기 다수의 레드, 그린, 블루 데이터라인((DR1,DG1,DB1)-(DRm,DGm, DBm))에 연결되어, 상기 스캔 드라이버(200)에서 출력되는 스캔신호에 동기되어 데이터신호들을 해당 화소회로들((PR11,PG11,PB11)-(PRnm,PGnm,PBnm))에 인가한다. 따라서, 상기 표시패널(100)은 데이터 드라이버(300)에서 인가되는 데이터신호값들에 대응하여 각 화소회로들((PR11,PG11,PB11)-(PRnm,PGnm,PBnm))로 부터 빛이 발광됨으로써 영상이미지를 디스플레이한다.
상기 스캔 드라이버(200) 및/또는 데이터 드라이버(300)는 표시 패널(100)에 전기적으로 연결될 수도 있으며, 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 테이프 캐리어 패키지(Tape Carrier Package:TCP)에 칩 등의 형태로 장착될 수 있다. 또한, 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 연성 인쇄 회로기판(Flexible Printed Circuit Board, FPCB) 또는 필름(film) 등에 칩 등의 형태로 장착될 수도 있는데, 이를 COF(chip on flexible board, chip on film) 방식이라 한다. 이와는 달리, 상기 스캔 드라이버(200) 및/또는 데이터 드라이버(300)는 표시 패널(100)의 유리 기판 위에 직접 장착될 수도 있는데, 이를 COG(chip on glass) 방식이라 한다.
컨터롤러(400)는 타이밍 컨터롤러(410)와 전원공급부(420)로 구성되어 있다.
타이밍 컨터롤러(410)는 상기 스캔 드라이버(200)의 동작을 제어하기 위한 스타트펄스신호, 클럭신호 등의 제어신호(Ss)를 출력한다. 또한, 타이밍 컨터롤러(410)는 상기 데이터 드라이버(300)에 레드, 그린, 블루 데이터(R,G,B data) 및 상기 데이터 드라이버(300)의 동작을 제어하기 위한 제어신호(Sd)를 인가한다. 따라서, 상기 타이밍 제어부(400)에서 출력되는 제어신호들(Sg,Sd) 및 레드, 그린, 블루 데이터(R,G,B data)에 따라 상기 스캔 드라이버(200) 및 데이터 드라이버(300)가 동작되어 상기 표시패널(100)에 영상이미지가 디스플레이된다.
전원공급부(420)는 상기 스캔 드라이버(200), 데이터 드라이버(300) 및 후술할 점등 테스트부(500) 각각의 구동에 필요한 전압들(Vs,Vd,Vg,VR,VG,VB)을 분배 공급한다.
점등 테스트부(500)는 상기 각각의 데이터 라인((DR1,DG1,DB1)-(DRm,DGm, DBm))의 끝단에 드레인 단자가 연결된 다수의 박막 트랜지스터((MR1a,MG1a,MB1a)-(MRma,MGma, MBma))를 구비하고 있다. 또한, 본 발명의 실시예에 따른 상기 점등 테스트부(500)는 상기 다수의 박막 트랜지스터((MR1a,MG1a,MB1a)-(MRma, MGma, MBma)) 각각에 병렬로 연결된 여분의(redundency) 박막 트랜지스터들((MR1b,MG1b,MB1b)-(MRmb,MGmb,MBmb))을 더 포함한다. 상세히 설명하면, 상기 다수의 박막 트랜지스터((MR1a,MG1a,MB1a)-(MRma,MGma,MBma)) 및 상기 여분의(redundency) 박막 트랜지스터들((MR1b,MG1b,MB1b)-(MRmb,MGmb,MBmb))의 각 게이트 단자는 게이트 전압라인(Vg)에 공통으로 연결되어 상기 전원공급부(420)에서 출력되는 게이트 전압(Vg)이 인가된다. 상기 다수의 박막 트랜지스터들((MR1a,MG1a,MB1a)-(MRma,MGma,MBma)) 및 상기 여분의(redundency) 박막 트랜지스터들((MR1b,MG1b,MB1b)-(MRmb,MGmb,MBmb)) 중 레드 데이터 라인(DR1-DRm)에 연결된 박막 트랜지스터들((MR1a-MRma),(MR1b-MRmb))의 각 소스 단자는 레드 전압 라인(VR)에 공통으로 연결되어 상기 전원공급부(420)에서 출력되는 레드 테스트 전압(VR)이 인가된다. 또한, 상기 다수의 박막 트랜지스터들((MR1a,MG1a,MB1a)-(MRma,MGma,MBma)) 및 상기 여분의(redundency) 박막 트랜지스터((MR1b,MG1b,MB1b)-(MRmb,MGmb,MBmb)) 중 그린 데이터 라인(DG1-DGm)에 연결된 박막 트랜지스터들((MG1-MGm),(MG1-MGm))의 각 소스 단자는 그린 전압 라인(VG)에 공통으로 연결되어 상기 전원공급부(420)에서 출력되는 그린 테스트 전압(VG)이 인가된다. 나아가, 상기 다수의 박막 트랜지스터들((MR1a,MG1a,MB1a)-(MRma,MGma,MBma)) 및 상기 여분의(redundency) 박막 트랜지스터들((MR1b,MG1b,MB1b)-(MRmb,MGmb,MBmb)) 중 블루 데이터 라인(DB1-DBm)에 연결된 박 막 트랜지스터들((MB1a-MBma),(MB1b-MBmb))의 각 소스 단자는 블루 전압 라인(VB)에 공통으로 연결되어 상기 전원공급부(420)에서 출력되는 블루 테스트 전압(VB)이 인가된다. 상기 다수의 박막 트랜지스터들((MR1a,MG1a,MB1a)-(MRma,MGma,MBma), (MR1b,MG1b,MB1b)-(MRmb,MGmb,MBmb))은 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로서 PMOS 또는 NMOS 트랜지스터이다. 본 발명의 실시예의 경우 PMOS 트랜지스터를 예를들어 설명하지만, 이에 한정되지 않는다. 또한, 참조 부호 Vg,VR,VG,VB는 전압이 인가되는 라인을 나타내는 것으로 설명되지만, 상기 전압라인을 통해 전달되는 테스트 전압을 가리킬 수도 있다.
위와 같은 본 발명의 실시예에 따른 점등 테스트부를 구비한 평판 표시 장치의 점등 테스트 동작을 살펴보면, 먼저, 전원공급부(420)에서 상기 게이트 전압라인(Vg)에 '로우' 레벨의 게이트 전압(약 -7V)을 인가하고, 상기 레드 전압 라인(VR)에 레드 테스트전압(VR), 그린 전압 라인(VG)에 그린 테스트전압(VG) 및 블루 전압 라인(VB)에 블루 테스트전압(VB)을 인가한다. 따라서, 상기 점등 테스트부(500)를 구성하는 다수의 박막 트랜지스터들((MR1a,MG1a,MB1a)-(MRma,MGma,MBma)) 및 상기 여분의(redundency) 박막 트랜지스터들((MR1b,MG1b,MB1b)-(MRmb,MGmb,MBmb)) 모두 턴-온(turn-on)되어 상기 레드, 그린, 블루 테스트전압(VG,VG,VB)을 상기 다수의 데이터 라인((DR1,DG1,DB1)-(DRm,DGm, DBm))에 인가한다. 이때, 점등 테스트부(500)를 구성하는 어느 하나의 박막 트랜지스터(예를들면, 제m 번째 그린 박막 트랜지스 터(MGma))에 불량이 발생하여 그린 테스트전압(VG)을 그린 데이터라인(DGm)에 전달하지 못하더라도, 병렬로 연결된 여분의(redundency) 그린 박막 트랜지스터(MGmb)가 정상적으로 동작하기 때문에 그린 테스트전압(VG)을 그린 데이터라인(DGm)에 전달하여 해당 화소회로를 발광시킬 수 있게 된다. 따라서, 표시패널(100)내에 배열된 다수의 화소((PR11,PG11,PB11)-(PRnm,PGnm,PBnm))는 상기 레드, 그린, 블루 테스트전압(VG,VG,VB)에 대응하는 빛을 발광한다. 상기 점등 테스트시, 다수의 레드, 그린, 블루 데이터라인들((DR1,DG1,DB1)-(DRm,DGm,DBm))은 플로팅(floating) 상태로 되어 있으며, 다수의 스캔라인(S1-Sn)은 스캔신호를 순차적으로 전달한다.
점등 테스트 완료후, 표시패널(100)이 정상적으로 동작하면, 전원공급부(420)는 상기 게이트 전압라인(Vg)에 '하이' 레벨의 게이트 전압(약 5V)을 인가함으로써, 상기 점등 테스트부(500)를 구성하는 다수의 박막 트랜지스터들((MR1a,MG1a,MB1a)-(MRma,MGma,MBma)) 및 상기 여분의(redundency) 박막 트랜지스터들((MR1b,MG1b,MB1b)-(MRmb,MGmb,MBmb))을 턴-오프(turn-off)시킨다. 이때, 상기 데이터 드라이버(30)는 상기 다수의 레드, 그린, 블루 데이터라인((DR1,DG1,DB1)-(DRm,DGm, DBm))에 연결되어 정상적으로 디스플레이를 구동하기 위한 데이터 신호를 공급한다.
이와 같이 본 발명의 실시예에 따른 점등 테스트부를 구비한 평판 표시 장치는 상술한 바와 같이 정전기(electrostatic) 또는 공정상 문제(damage)에 따른 점등 테스트부를 구성하는 박막 트랜지스터의 불량/파괴에 대비하기 위하여 다수의 데이터 라인 각각에 병렬로 연결된 2개의 박막 트랜지스터를 연결함으로써, 데이터 라인에 연결된 어느 하나의 박막 트랜지스터에 불량이 발생되더라도 그와 병렬로 연결된 다른 박막 트랜지스터가 정상적으로 동작함으로 전원공급부에서 출력되는 테스트전압을 해당 데이터 라인에 전달하여 그 데이터 라인에 연결된 화소회로들이 발광하게 된다.
위와 같이 점등 테스트부를 구비한 평판 표시 장치는 다수의 데이터 라인 각각에 병렬로 연결된 2개의 박막 트랜지스터를 공통 연결함으로써, 어느 데이터 라인에 연결된 어느 하나의 박막 트랜지스터에 불량이 발생되더라도 그와 병렬로 연결된 다른 박막 트랜지스터가 정상적으로 동작함으로써 해당 데이터 라인에 테스트 전압이 인가됨으로 그 데이터 라인에 연결된 화소회로들이 암점(dark pixel)이 되는 것을 방지 할 수 있다는 효과가 있다.

Claims (23)

  1. 다수의 데이터라인들과 다수의 스캔라인들이 교차하는 영역에 형성된 다수의 화소회로들을 포함하고, 영상을 디스플레이하기 위한 표시패널;
    상기 다수의 스캔라인들에 스캔신호를 순차적으로 인가하여 상기 다수의 화소회로를 선택하기 위한 스캔 드라이버;
    상기 다수의 데이터라인들에 데이터신호를 전달하기 위한 데이터 드라이버;
    점등 테스트부에 게이트 전압과 테스트 전압을 공급하기 위한 전원공급부; 및
    상기 각각의 데이터라인과 상기 전원공급부 사이에 연결되고, 상기 게이트 전압에 따라 상기 화소회로에 상기 테스트 전압을 전달하기 위한 테스트 트랜지스터 및 상기 테스트 트랜지스터와 병렬 연결되는 리던던시 트랜지스터를 포함하는 점등 테스트부를 포함하는 평판 표시 장치.
  2. 제 1 항에 있어서,
    상기 테스트 트랜지스터와 상기 리던던시 트랜지스터의 소스 또는 드레인 단자 중 어느 하나의 단자가 상기 데이터라인에 공통 연결되는 것을 특징으로 하는 평판 표시 장치.
  3. 제 2 항에 있어서,
    상기 테스트 트랜지스터와 상기 리던던시 트랜지스터는 게이트 단자가 상기 게이트 전압을 공급하는 게이트 라인에 공통 연결되는 것을 특징으로 하는 평판 표시 장치.
  4. 제 3 항에 있어서,
    상기 다수의 데이터라인들은 레드, 그린, 블루 데이터라인들로 나누어지고, 상기 테스트 전압은 레드, 그린, 블루 테스트 전압으로 나누어지는 것을 특징으로 하는 평판 표시 장치.
  5. 제 4 항에 있어서,
    상기 각각의 레드 데이터라인에 연결된 상기 테스트 트랜지스터와 상기 리던던시 트랜지스터의 소스 또는 드레인 단자 중 다른 하나의 단자는 레드 테스트 라인에 공통 연결되고,
    상기 각각의 그린 데이터 라인에 연결된 상기 테스트 트랜지스터와 상기 리던던시 트랜지스터의 소스 또는 드레인 단자 중 다른 하나의 단자는 그린 테스트 라인에 공통 연결되며,
    상기 각각의 블루 데이터 라인에 연결된 상기 테스트 트랜지스터와 상기 리던던시 트랜지스터의 소스 또는 드레인 단자 중 다른 하나의 단자는 블루 테스트 라인에 공통 연결되는 것을 특징으로 하는 평판 표시 장치.
  6. 제 5 항에 있어서,
    상기 전원공급부는 상기 게이트 라인에 상기 게이트 전압을 인가하고, 상기 레드, 그린 및 블루 테스트 라인 각각에 상기 레드, 그린 및 블루 테스트 전압을 인가하는 것을 특징으로 하는 평판 표시 장치.
  7. 제 6 항에 있어서,
    상기 각각의 테스트 트랜지스트와 리던던시 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 평판 표시 장치.
  8. 제 7 항에 있어서,
    상기 전원공급부는 점등 테스트시 상기 게이트 라인에 로우 레벨의 전압을 인가하고, 점등 테스트 후 상기 게이트 라인에 하이 레벨의 전압을 인가하는 것을 특징으로 하는 평판 표시 장치.
  9. 제 6 항에 있어서,
    상기 각각의 테스트 트랜지스트와 리던던시 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 평판 표시 장치.
  10. 제 9 항에 있어서,
    상기 전원공급부는 점등 테스트시 상기 게이트 라인에 하이 레벨의 전압을 인가하고, 점등 테스트 후 상기 게이트 라인에 로우 레벨의 전압을 인가하는 것을 특징으로 하는 평판 표시 장치.
  11. 제 1 항에 있어서,
    상기 다수의 데이터라인들은 점등 테스트시 플로팅(floating) 되는 것을 특징으로 하는 평판 표시 장치.
  12. 제 1 항에 있어서,
    상기 각각의 화소회로는,
    상기 스캔 라인에 게이트 단자가 연결되고, 상기 스캔신호에 턴온되어 상기 테스트 전압 또는 데이터 전압을 전달하기 위한 스위칭 트랜지스터;
    상기 스위칭 트랜지스터의 드레인 단자에 제 1 전극이 연결되고, 전원전압라인(Vdd)에 제 2 전극이 연결되며, 상기 테스트 전압 또는 데이터 전압을 일정시간동안 유지하기 위한 커패시터;
    상기 스위칭 트랜지스터의 드레인 단자에 게이트 단자가 연결되고, 상기 전원전압라인에 소스 단자가 연결되며, 상기 테스트 전압 또는 데이터 전압에 상응하는 구동전류를 전달하기 위한 구동 트랜지스터; 및
    상기 구동 트랜지스터의 드레인 단자에 애노드 전극이 연결되고, 기준전압(Vss)라인에 캐소드 전극이 연결되며, 상기 구동전류에 해당하는 빛을 발광하기 위한 유기발광소자를 포함하는 것을 특징으로 하는 평판 표시 장치.
  13. 제 1 항에 있어서,
    상기 각각의 화소회로는,
    상기 스캔 라인에 게이트 단자가 연결되고, 상기 스캔신호에 턴온되어 상기 테스트 전압 또는 데이터 전압을 전달하기 위한 스위칭 트랜지스터;
    상기 스위칭 트랜지스터의 드레인 단자에 화소전극이 연결되고, 공통전압라인(Vcom)에 공통전극이 연결되며, 상기 테스트 전압 또는 데이터 전압과 상기 공통전압의 전압차에 해당하는 투과율을 가지는 액정 커패시터; 및
    상기 액정 커패시터에 병렬로 연결되어 상기 테스트 전압 또는 데이터 전압과 상기 공통전압의 전압차에 해당하는 전하를 저장하는 스토리지 커패시터를 포함 하는 것을 특징으로 하는 평판 표시 장치.
  14. 다수의 데이터 라인 및 다수의 스캔라인이 교차하는 영역에 형성된 다수의 화소회로 및 게이트 전압과 테스트전압을 공급하는 전원공급부를 포함하는 평판 표시 장치의 점등 테스트부에 있어서,
    상기 각각의 데이터라인과 상기 전원공급부 사이에 연결되고, 상기 게이트 전압에 따라 상기 화소회로에 상기 테스트 전압을 전달하기 위한 테스트 트랜지스터; 및
    상기 테스트 트랜지스터와 병렬 연결되고, 상기 게이트 전압에 따라 상기 화소회로에 상기 테스트 전압을 전달하기 위한 리던던시 트랜지스터를 포함하는 평판 표시 장치의 점등 테스트부.
  15. 제 14 항에 있어서,
    상기 테스트 트랜지스터와 상기 리던던시 트랜지스터의 소스 또는 드레인 단자 중 어느 하나의 단자가 상기 데이터라인에 공통 연결되는 것을 특징으로 하는 평판 표시 장치의 점등 테스트부.
  16. 제 15 항에 있어서,
    상기 테스트 트랜지스터와 상기 리던던시 트랜지스터는 게이트 단자가 상기 게이트 전압을 공급하는 게이트 라인에 공통 연결되는 것을 특징으로 하는 평판 표시 장치의 점등 테스트부.
  17. 제 16 항에 있어서,
    상기 다수의 데이터라인들은 레드, 그린, 블루 데이터라인들로 나누어지고, 상기 테스트 전압은 레드, 그린, 블루 테스트 전압으로 나누어지는 것을 특징으로 하는 평판 표시 장치의 점등 테스트부.
  18. 제 17 항에 있어서,
    상기 각각의 레드 데이터라인에 연결된 상기 테스트 트랜지스터와 상기 리던던시 트랜지스터의 소스 또는 드레인 단자 중 다른 하나의 단자는 레드 테스트 라인에 공통 연결되고,
    상기 각각의 그린 데이터 라인에 연결된 상기 테스트 트랜지스터와 상기 리던던시 트랜지스터의 소스 또는 드레인 단자 중 다른 하나의 단자는 그린 테스트 라인에 공통 연결되며,
    상기 각각의 블루 데이터 라인에 연결된 상기 테스트 트랜지스터와 상기 리던던시 트랜지스터의 소스 또는 드레인 단자 중 다른 하나의 단자는 블루 테스트 라인에 공통 연결되는 것을 특징으로 하는 평판 표시 장치의 점등 테스트부.
  19. 제 18 항에 있어서,
    상기 전원공급부는 상기 게이트 라인에 상기 게이트 전압을 인가하고, 상기 레드, 그린 및 블루 테스트 라인 각각에 상기 레드, 그린 및 블루 테스트 전압을 인가하는 것을 특징으로 하는 평판 표시 장치의 점등 테스트부.
  20. 제 19 항에 있어서,
    상기 각각의 테스트 트랜지스트와 리던던시 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 평판 표시 장치의 점등 테스트부.
  21. 제 20 항에 있어서,
    상기 전원공급부는 점등 테스트시 상기 게이트 라인에 로우 레벨의 전압을 인가하고, 점등 테스트 후 상기 게이트 라인에 하이 레벨의 전압을 인가하는 것을 특징으로 하는 평판 표시 장치의 점등 테스트부.
  22. 제 19 항에 있어서,
    상기 각각의 테스트 트랜지스트와 리던던시 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 평판 표시 장치의 점등 테스트부.
  23. 제 22 항에 있어서,
    상기 전원공급부는 점등 테스트시 상기 게이트 라인에 하이 레벨의 전압을 인가하고, 점등 테스트 후 상기 게이트 라인에 로우 레벨의 전압을 인가하는 것을 특징으로 하는 평판 표시 장치의 점등 테스트부.
KR1020050013737A 2005-02-18 2005-02-18 점등 테스트부를 구비한 평판 표시 장치 KR100635495B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050013737A KR100635495B1 (ko) 2005-02-18 2005-02-18 점등 테스트부를 구비한 평판 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050013737A KR100635495B1 (ko) 2005-02-18 2005-02-18 점등 테스트부를 구비한 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20060092666A KR20060092666A (ko) 2006-08-23
KR100635495B1 true KR100635495B1 (ko) 2006-10-17

Family

ID=37594020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050013737A KR100635495B1 (ko) 2005-02-18 2005-02-18 점등 테스트부를 구비한 평판 표시 장치

Country Status (1)

Country Link
KR (1) KR100635495B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508300B2 (en) 2012-06-29 2016-11-29 Samsung Display Co., Ltd. Driving circuit having extra transistor or capacitor, and flat panel display device including the driving circuit

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822208B1 (ko) * 2006-11-10 2008-04-17 삼성에스디아이 주식회사 점등 테스트 기능을 구비한 평판 표시장치
KR100924143B1 (ko) * 2008-04-02 2009-10-28 삼성모바일디스플레이주식회사 평판표시장치 및 그의 구동 방법
KR102209387B1 (ko) * 2014-09-15 2021-02-15 삼성디스플레이 주식회사 원장 검사 방법 및 이를 이용한 원장 검사 장치
KR102442644B1 (ko) * 2015-04-16 2022-09-13 삼성디스플레이 주식회사 표시장치
CN108320698A (zh) * 2018-03-21 2018-07-24 佛山市青松科技股份有限公司 一种led驱动显示电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508300B2 (en) 2012-06-29 2016-11-29 Samsung Display Co., Ltd. Driving circuit having extra transistor or capacitor, and flat panel display device including the driving circuit

Also Published As

Publication number Publication date
KR20060092666A (ko) 2006-08-23

Similar Documents

Publication Publication Date Title
CN107665673B (zh) 有机发光显示装置及其驱动方法
KR101868715B1 (ko) 능동매트릭스형 유기발광다이오드 패널 구동회로 및 구동방법
KR101279115B1 (ko) 유기전계발광표시장치의 화소 회로
KR20070111634A (ko) 유기전계발광표시장치의 화소 회로
KR20060054603A (ko) 표시 장치 및 그 구동 방법
KR20070111638A (ko) 유기전계발광표시장치의 화소 회로
US10403203B2 (en) Organic light emitting display device
US20050285826A1 (en) Light emitting display
KR100635495B1 (ko) 점등 테스트부를 구비한 평판 표시 장치
US8736519B2 (en) Pixel driving circuit with ground terminal voltage controller for an electro-luminance display device
KR101238005B1 (ko) 유기전계발광표시장치
KR101202039B1 (ko) 유기전계발광표시장치의 화소 회로
KR20080060967A (ko) 유기전계발광표시장치 및 그 구동방법
KR102132864B1 (ko) 유기발광표시장치
US20070002073A1 (en) Light emitting display
KR100685814B1 (ko) 스캔 드라이버 및 이를 구비한 평판 표시 장치
KR101374483B1 (ko) 유기전계발광표시장치의 화소 회로
KR20090026907A (ko) 유기전계발광표시장치
KR20080060880A (ko) 유기발광표시장치의 에이징 방법
TWI767354B (zh) Oled畫素補償電路、oled顯示器及資訊處理裝置
US20240119900A1 (en) Display device
KR101322151B1 (ko) 유기전계발광표시장치 및 그 구동방법
KR101191452B1 (ko) 데이터 구동부 및 이를 포함하는 전계발광표시장치
JP4515051B2 (ja) 素子基板及び発光装置
KR20080054050A (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 14